JP3184178B2 - プログラム起動装置及びプログラム起動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムの起動
に適したプログラム起動装置及びプログラム起動方法に
関する。

【０００２】

【従来の技術】複数のプログラム空間を搭載したマイク
ロコンピュータは、特にプログラム空間に対応する複数
の動作モードを備えている。

【０００３】すなわち、複数のプログラム空間として、
プログラム空間Ａ，Ｂがある。プログラム空間Ａは、た
とえばユーザーＡによるユーザープログラムを格納する
領域である。プログラム空間Ｂは、ユーザーＡの上位ユ
ーザーであるユーザーＢによるユーザープログラムのチ
ェックを行うためのチェックプログラムを格納する領域
である。

【０００４】そして、ユーザープログラムを実行する前
に、チェックプログラムを実行してユーザープログラム
のチェックを行い、チェックの結果がＯＫであった場合
にのみユーザープログラムの実行を開始することが可能
となる。

【０００５】このようなマイクロコンピュータでは、一
般的にプログラム空間Ａ，Ｂをバンク形式又はリニア形
式でマッピングしている。

【０００６】すなわち、バンク形式では、たとえば図９
に示すように、プログラム空間Ａとプログラム空間Ｂと
が同じ３ＦＦＦＨ〜００００Ｈの論理アドレス空間にマ
ッピングされている。ここで、３ＦＦＦＨ〜００００Ｈ
は、プログラムスタートアドレスを含む論理アドレス空
間である。

【０００７】リニア形式では、たとえば図１０に示すよ
うに、プログラム空間Ａが３ＦＦＦＨ〜００００Ｈの論
理アドレス空間にマッピングされている。プログラム空
間Ｂは、７ＦＦＦＨ〜４０００Ｈの論理アドレス空間に
マッピングされている。ここで、７ＦＦＦＨ〜４０００
Ｈは、プログラムスタートアドレスを含まない上位の論
理アドレス空間である。

【０００８】

【発明が解決しようとする課題】ところで、上述したバ
ンク形式では、プログラム空間Ａとプログラム空間Ｂと
が同じ論理アドレス空間にマッピングされているため、
どちらもプログラムスタート領域となることは可能であ
る。ところが、どちらもプログラムスタート領域となる
ため、２つのプログラム空間Ａ，Ｂを同時にアクセスす
ることはできない。

【０００９】一方、上述したリニア形式では、プログラ
ム空間Ａとプログラム空間Ｂとが異なる論理アドレス空
間にマッピングされているため、２つのプログラム空間
Ａ，Ｂを同時にアクセスすることは可能である。ところ
が、上位に配置したプログラム空間はプログラムスター
ト領域になることはできない。

【００１０】本発明は、このような状況に鑑みてなされ
たものであり、複数の論理アドレス空間にマッピングさ
れる複数のプログラム空間のアクセスを容易かつ確実に
行うことができるプログラム起動装置及びプログラム起
動方法を提供することができるようにするものである。

【００１１】

【課題を解決するための手段】請求項１に記載のプログ
ラム起動装置は、システムリセット信号を発生するシス
テムリセット発生手段と、ユーザーリセット信号を発生
するユーザーリセット発生手段と、前記システムリセッ
ト信号又はユーザーリセット信号により、内部リセット
信号を発生する内部リセット発生手段と、選択された第
１又は第２の動作モードをクリア状態又はセット状態で
通知するとともに、前記システムリセット信号によって
クリア状態とされる動作モード通知手段と、前記動作モ
ード通知手段をセット状態とする制御手段と、プログラ
ムスタートアドレスを含む第１の論理アドレス空間と、
プログラムスタートアドレスを含まない第２の論理アド
レス空間と、前記動作モード通知手段がクリア状態のと
き、前記第１の動作モードによって前記第１及び第２の
論理アドレス空間に対する第１及び第２のプログラム空
間のマッピングを行い、前記動作モード通知手段がセッ
ト状態のとき、前記第２の動作モードによって前記第１
及び第２の論理アドレス空間に対する第１及び第２のプ
ログラム空間のマッピングを行うアドレス制御手段とを
備え、前記システムリセット信号発生後、前記動作モー
ド通知手段がクリアされると、前記第１の動作モードと
なり、また前記ユーザリセット信号発生後、前記動作モ
ード通知手段がクリアされていると、前記第１の動作モ
ードとなり、前記第１の動作モードのときに、前記制御
手段により前記動作モード通知手段がセットされると前
記第２の動作モードとなり、前記第１の動作モードで
は、前記第１のプログラム空間を前記第１の論理アドレ
ス空間へマッピングし、前記第２のプログラム空間を前
記第２の論理アドレス空間へマッピングするものであ
り、前記第２の動作モードでは、前記第２のプログラム
空間を前記第１の論理アドレス空間へマッピングし、前
記第１のプログラム空間のマッピングを行わないもので
ある、ことを特徴とする。請求項２記載の発明は、シス
テムリセット信号を発生するシステムリセット発生手段
と、ユーザーリセット信号を発生するユーザーリセット
発生手段と、前記システムリセット信号又はユーザーリ
セット信号により、内部リセット信号を発生する内部リ
セット発生手段と、選択された第１又は第２の動作モー
ドをクリア状態又はセット状態で通知するとともに、前
記システムリセット信号によってクリア状態とされる動
作モード通知手段と、前記動作モード通知手段をセット
状態とする制御手段と、プログラムスタートアドレスを
含む第１の論理アドレス空間と、プログラムスタートア
ドレスを含まない第２の論理アドレス空間と、前記動作
モード通知手段がクリア状態のとき、前記第１の動作モ
ードによって前記第１及び第２の論理アドレス空間に対
する第１及び第２のプログラム空間のマッピングを行
い、前記動作モード通知手段がセット状態のとき、前記
第２の動作モードによって前記第１及び第２の論理アド
レス空間に対する第１及び第２のプログラム空間のマッ
ピングを行うアドレス制御手段とを備え、前記システム
リセット信号発生後、前記動作モード通知手段がクリア
されると、前記第１の動作モードとなり、また前記ユー
ザリセット信号発生後、前記動作モード通知手段がクリ
アされていると、前記第１の動作モードとなり、前記第
１の動作モードのときに、前記制御手段により前記動作
モード通知手段がセットされると前記第２の動作モード
となり、前記第１のプログラム空間は前記第２のプログ
ラム空間に格納されたプログラムの内容をチェックする
チェックプログラムを格納する領域であり、前記第１の
動作モードを使用することにより前記第２のプログラム
空間の内容をチェックすることができ、そのチェック結
果がＯＫである場合には前記第２の動作モードへの移行
を許可でき、ＮＧである場合には前記制御手段の停止を
行わせることができるものであり、前記第１の動作モー
ドでは、前記第１のプログラム空間を前記第１の論理ア
ドレス空間へマッピングし、前記第２のプログラム空間
を前記第２の論理アドレス空間へマッピングするもので
あり、前記第２の動作モードでは、前記第２のプログラ
ム空間を前記第１の論理アドレス空間へマッピングし、
前記第１のプログラム空間のマッピングを行わないかま
たは前記第１のプログラム空間を前記第２の論理アドレ
ス空間にマッピングするものである、ことを特徴とす
る。また、第１及び第２の動作モードは、内部リセット
発生手段からの内部リセット信号が発生された後に起動
するようにすることができる。請求項４に記載のプログ
ラム起動方法は、システムリセット信号を発生する第１
の工程と、ユーザーリセット信号を発生する第２の工程
と、前記システムリセット信号又はユーザーリセット信
号により、内部リセット信号を発生する第３の工程と、
選択された第１又は第２の動作モードをクリア状態又は
セット状態で通知する第４の工程と、前記システムリセ
ット信号によってクリア状態とする第５の工程と、前記
制御信号によって前記セット状態とする第６の工程と、
前記クリア状態のとき、前記第１の動作モードによって
プログラムスタートアドレスを含む第１の論理アドレス
空間及びプログラムスタートアドレスを含まない第２の
論理アドレス空間に対する第１及び第２のプログラム空
間のマッピングを前記第１の動作モードによって行う第
７の工程と、前記セット状態のとき、前記第２の動作モ
ードによって前記第１及び第２の論理アドレス空間に対
する前記第１及び第２のプログラム空間のマッピングを
前記第２の動作モードで行う第８の工程とを備え、前記
第７の工程には、前記第１のプログラム空間を前記第１
の論理アドレス空間へマッピングする第９の工程と、前
記第２のプログラム空間を前記第２の論理アドレス空間
へマッピングする第１０の工程とが含まれ、前記第８の
工程には、前記第２のプログラム空間を前記第１の論理
アドレス空間へマッピングする第１１の工程と、前記第
１のプログラム空間のマッピングを行わないようにする
第１２の工程とが含まれ、前記システムリセット信号発
生後、前記動作モードがクリア状態となり、前記第１の
動作モードとなり、また前記ユーザリセット信号発生
後、前記動作モードがクリア状態であると、前記第１の
動作モードとなり、前記第１の動作モードのときに、前
記制御信号により前記動作モードがセット状態となり、
前記第２の動作モードとなる、ことを特徴とする。請求
項５の発明は、システムリセット信号を発生する第１の
工程と、ユーザーリセット信号を発生する第２の工程
と、前記システムリセット信号又はユーザーリセット信
号により、内部リセット信号を発生する第３の工程と、
選択された第１又は第２の動作モードをクリア状態又は
セット状態で通知する第４の工程と、前記システムリセ
ット信号によってクリア状態とする第５の工程と、前記
制御信号によって前記セット状態とする第６の工程と、
前記クリア状態のとき、前記第１の動作モードによって
プログラムスタートアドレスを含む第１の論理アドレス
空間及びプログラムスタートアドレスを含まない第２の
論理アドレス空間に対する第１及び第２のプログラム空
間のマッピングを前記第１の動作モードによって行う第
７の工程と、前記セット状態のとき、前記第２の動作モ
ードによって前記第１及び第２の論理アドレス空間に対
する前記第１及び第２のプログラム空間のマッピングを
前記第２の動作モードで行う第８の工程とを備え、前記
第１のプログラム空間は前記第２のプログラム空間に格
納されたプログラムの内容をチェックするチェックプロ
グラムを格納する領域であり、前記第７の工程には、前
記第１のプログラム空間を前記第１の論理アドレス空間
へマッピングする第９の工程と、前記第２のプログラム
空間を前記第２の論理アドレス空間へマッピングする第
１０の工程とが含まれ、前記第８の工程には、前記第２
のプログラム空間を前記第１の論理アドレス空間へマッ
ピングする第１１の工程と、前記第１のプログラム空間
のマッピングを行わないかまたは前記第１のプログラム
空間を前記第２の論理アドレス空間へマッピングする第
１２の工程とが含まれ、前記システムリセット信号発生
後、前記動作モードがクリア状態となり、前記第１の動
作モードとなり、また前記ユーザリセット信号発生後、
前記動作モードがクリア状態であると、前記第１の動作
モードとなり、前記第１の動作モードのときに、前記制
御信号により前記動作モードがセット状態となり、前記
第２の動作モードとなり、前記第１の動作モードを使用
することにより前記第２のプログラム空間の内容をチェ
ックすることができ、そのチェック結果がＯＫである場
合には前記第２の動作モードへの移行を許可でき、ＮＧ
である場合には前記制御手段の停止を行わせることがで
きるものであることを特徴とする。また、第７〜第８の
工程又は第９〜第１２の工程には、前 記内部リセット
信号が発生された後に、第１又は第２の動作モードが起
動するようにすることができる。本発明に係るプログラ
ム起動装置及びプログラム起動方法においては、動作モ
ード通知手段がクリア状態のとき、第１の動作モードに
よって第１及び第２の論理アドレス空間に対する第１及
び第２のプログラム空間のマッピングを行い、動作モー
ド通知手段がセット状態のとき、第２の動作モードによ
って第１及び第２の論理アドレス空間に対する第１及び
第２のプログラム空間のマッピングを行うようにする。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００１３】図１は、本発明のプログラム起動装置の一
実施の形態を示すブロック図、図２は、図１のプログラ
ム起動装置の動作モード１のときのメモリマッピングを
示す図、図３は、図１のプログラム起動装置の動作モー
ド２のときのメモリマッピングを示す図、図４は、図１
のプログラム起動装置の動作モード１のときの状態を示
すブロック図、図５は、図１のプログラム起動装置の動
作モード２のときの状態を示すブロック図、図６は、図
１の内部リセット発生部の詳細を示す図、図７は、図１
のプログラム空間アドレス制御部の詳細を示す図、図８
は、図１のプログラム起動装置の動作を説明するための
フローチャートである。

【００１４】図１に示すプログラム起動装置は、システ
ムリセット１、ユーザーリセット２、動作モード切換フ
ラグ３、内部リセット発生部４、ＣＰＵ５、プログラム
空間アドレス制御部６及びプログラム空間Ａ，Ｂを備え
ている。

【００１５】システムリセット発生手段としてのシステ
ムリセット１は、動作モード切換フラグ３の状態をクリ
アしたり、内部リセット発生部４に対して内部リセット
信号を発生させたりするためのシステムリセット信号を
発生する。

【００１６】ユーザーリセット発生手段としてのユーザ
ーリセット２は、内部リセット発生部４に対してのみ内
部リセット信号を発生させるためのユーザーリセット信
号を発生する。

【００１７】動作モード通知手段としての動作モード切
換フラグ３は、プログラム空間アドレス制御部６に対
し、現在選択されている第１又は第２の動作モードを通
知する。

【００１８】内部リセット発生手段としての内部リセッ
ト発生部４は、システムリセット１又はユーザーリセッ
ト２からのシステムリセット信号又はユーザーリセット
信号により、内部リセット信号を発生する。

【００１９】制御手段としてのＣＰＵ５は、第２の動作
モードを起動させるとき、動作モード切換フラグ３の状
態をセットとする。

【００２０】アドレス制御手段としてのプログラム空間
アドレス制御部６は、第１又は第２の動作モードに従
い、プログラム空間Ａ，Ｂのアドレスを制御する。

【００２１】プログラム起動装置の動作モード１のとき
のメモリマッピングを、図２に示す。

【００２２】すなわち、プログラムスタートアドレスを
含む００００Ｈ〜３ＦＦＦＨまでの論理アドレス空間が
プログラム空間Ｂとして割当てられている。また、プロ
グラムスタートアドレスを含まない上位の４０００Ｈ〜
７ＦＦＦＨまでの論理アドレス空間がプログラム空間Ａ
として割当てられている。

【００２３】ここで、プログラムスタートアドレスを含
む００００Ｈ〜３ＦＦＦＨまでの論理アドレス空間が第
１の論理アドレス空間である。プログラムスタートアド
レスを含まない上位の４０００Ｈ〜７ＦＦＦＨまでの論
理アドレス空間が第２の論理アドレス空間である。

【００２４】また、プログラム空間Ｂは、第１のプログ
ラム空間であり、プログラム空間Ａは、第２のプログラ
ム空間である。

【００２５】プログラム起動装置の動作モード２のとき
のメモリマッピングを、図３に示す。

【００２６】すなわち、００００Ｈ〜３ＦＦＦＨまでの
論理アドレス空間がプログラム空間Ａとして割当てられ
ている。この場合、プログラム空間Ｂは、メモリマッピ
ング上には存在しない。

【００２７】プログラム起動装置の動作モード１のとき
の状態を、図４に示す。

【００２８】すなわち、システムリセット１は、いわゆ
るパワーオンリセットであり、プログラム起動装置が起
動される場合、システムリセット１からシステムリセッ
ト信号が発生される。システムリセット１からのシステ
ムリセット信号の発生後は、動作モード切換フラグ３が
クリアされ、内部リセット発生部４により内部リセット
信号が発生される。

【００２９】ここで、動作モード切換フラグ３がクリア
されている場合であって、内部リセット発生部４により
内部リセット信号が発生された後は、動作モード１とな
る。

【００３０】動作モード１のとき、プログラム空間アド
レス制御部６は、プログラム空間Ｂを、論理アドレス空
間である００００Ｈ〜３ＦＦＦＨに割当てる。また、プ
ログラム空間Ａを、論理アドレス空間である４０００Ｈ
〜７ＦＦＦＨに割当てる。

【００３１】さらに、ユーザーリセット２からのユーザ
ーリセット信号により、内部リセット発生部４から内部
リセット信号が発生された後は、動作モード切換フラグ
３がクリアされているため、やはり動作モード１とな
る。

【００３２】ここで、動作モード１での動作中に、ＣＰ
Ｕ５からの制御信号によって動作モード切換フラグ３が
セットされた場合、プログラム起動装置は動作モード２
へ移行する。

【００３３】プログラム起動装置の動作モード２のとき
の状態を、図５に示す。

【００３４】すなわち、動作モード１での動作中に、Ｃ
ＰＵ５からの制御信号によって動作モード切換フラグ３
がセットされた場合、内部リセット発生部４から内部リ
セット信号が発生される。

【００３５】動作モード切換フラグ３がセットされてい
る場合であって、内部リセット発生部４から内部リセッ
ト信号が発生された後は、動作モード２となる。

【００３６】動作モード２のとき、プログラム空間アド
レス制御部６は、プログラム空間Ａを論理アドレス空間
である００００Ｈ〜３ＦＦＦＨに割当てる。プログラム
空間Ｂは、メモリマッピング上には割当てない。

【００３７】また、動作モード２において、ユーザーリ
セット２からのユーザーリセット信号により内部リセッ
ト発生部４から内部リセット信号が発生された後は、動
作モード切換フラグ３がセットされているため、やはり
動作モード２となる。

【００３８】内部リセット発生部４の詳細を、図６に示
す。

【００３９】すなわち、内部リセット発生部４は、立上
がりエッジ検出４ａ、ディレイ４ｂ及びロジック回路４
ｃを備えている。

【００４０】立上がりエッジ検出４ａは、動作モード切
換フラグ３からのセット出力のエッジを検出する。ディ
レイ４ｂは、エッジの検出結果にディレイをかける。

【００４１】ロジック回路４ｃは、システムリセット１
からのシステムリセット信号、ユーザーリセット２から
のユーザーリセット信号、動作モード切換フラグ３のセ
ット出力に基づき、内部リセット信号を出力する。

【００４２】これにより、プログラム起動装置は、動作
モード１から動作モード２へ移行する。

【００４３】プログラム空間アドレス制御部６の詳細
を、図７に示す。

【００４４】すなわち、図７のアドレスバスｂｉｔ０〜
アドレスバスｂｉｔ１３は、プログラム空間Ａとプログ
ラム空間Ｂとで共用される。

【００４５】プログラム空間アドレス制御部６は、動作
モード切換フラグ３からの出力、アドレスバスｂｉｔ１
４のデータ及びアドレスバスｂｉｔ１５のデータをデコ
ードし、プログラム空間Ａの選択信号ＣＳ１とプログラ
ム空間Ｂの選択信号ＣＳ２とを出力する。

【００４６】次に、このような構成のプログラム起動装
置の動作を、図８を用いて説明する。

【００４７】まず、システムリセット１からシステムリ
セット信号が発生されると、動作モード切換フラグ３が
クリアされ、さらに内部リセット発生部４から内部リセ
ット信号が発生される（ステップ８０１，８０２）。

【００４８】このとき、動作モード切換フラグ３がクリ
アされると同時に、プログラム空間アドレス制御部６は
動作モード１の論理アドレス空間の割当てを行う（ステ
ップ８０３，８０４）。

【００４９】動作モード１での動作中に、ＣＰＵ５から
の制御信号によって、動作モード切換フラグ３がセット
されると、プログラム起動装置は動作モード２へと移行
する。

【００５０】動作モード切換フラグ３がセットされると
同時に、プログラム空間アドレス制御部６は動作モード
２の論理アドレス空間の割当てを行う。このとき、内部
リセット信号発生部４からの内部リセット信号により動
作モード２での動作が開始される（ステップ８０５，８
０６）。

【００５１】また、ユーザーリセット２からユーザーリ
セット信号によって、内部リセット発生部４から内部リ
セット信号が発生され、かつ動作モード切換フラグ３が
クリアされている状態では、動作モード１となる（ステ
ップ８０７，８０８）。

【００５２】ただし、動作モード切換フラグ３がセット
であれば、内部リセット信号発生部４からの内部リセッ
ト信号の発生後、動作モード２となる。

【００５３】このように、本実施の形態では、プログラ
ム空間アドレス制御部６が動作モード１で起動すると
き、プログラムスタートアドレスを含む００００Ｈ〜３
ＦＦＦＨまでの論理アドレス空間をプログラム空間Ｂと
して割当て、さらに上位の４０００Ｈ〜７ＦＦＦＨまで
の論理アドレス空間をプログラム空間Ａとして割当てる
ようにした。

【００５４】動作モード２では、プログラムスタートア
ドレスを含む００００Ｈ〜３ＦＦＦＨまでの論理アドレ
ス空間をプログラム空間Ａとして割当て、プログラム空
間Ｂを論理アドレス空間に存在しないようにした。

【００５５】これにより、動作モード１で使用するユー
ザーは、プログラム空間Ａ及びプログラム空間Ｂのどち
らもアクセス可能であるが、動作モード２で使用する他
のユーザーは、プログラム空間Ａにのみにアクセス可能
となる。

【００５６】したがって、上位ユーザーが動作モード１
を使用することにより、動作モード２を使用する下位ユ
ーザーのプログラム空間Ｂの内容をチェックすることが
できる。

【００５７】さらに、動作モード切換フラグ３によって
第１又は第２の動作モードが通知されるようにしたの
で、動作モード１において上位ユーザーが下位ユーザー
のプログラム空間Ｂをチェックし、その結果がＯＫであ
った場合には動作モード２への移行を許可でき、ＮＧで
あった場合はＣＰＵ５の停止等を行わせることができ
る。

【００５８】なお、本実施の形態では、動作モード２の
場合、プログラム空間Ｂを論理アドレス空間に存在しな
いようにした場合について説明したが、これに限らず、
プログラム空間Ａの上位の論理アドレス空間にマッピン
グするようにしてもよい。

【００５９】また、プログラム空間Ａ，Ｂについては、
２つとして説明したが、プログラム空間Ａ，Ｂを３つ以
上とすることもできる。

【００６０】

【発明の効果】以上の如く本発明に係るプログラム起動
装置及びプログラム起動方法によれば、動作モード通知
手段がクリア状態のとき、第１の動作モードによって第
１及び第２の論理アドレス空間に対する第１及び第２の
プログラム空間のマッピングを行い、動作モード通知手
段がセット状態のとき、第２の動作モードによって第１
及び第２の論理アドレス空間に対する第１及び第２のプ
ログラム空間のマッピングを行うようにしたので、複数
の論理アドレス空間にマッピングされる複数のプログラ
ム空間のアクセスを容易かつ確実に行うことができる。

【図面の簡単な説明】

【図１】本発明のプログラム起動装置の一実施の形態を
示すブロック図である。

【図２】図１のプログラム起動装置の動作モード１のと
きのメモリマッピングを示す図である。

【図３】図１のプログラム起動装置の動作モード２のと
きのメモリマッピングを示す図である。

【図４】図１のプログラム起動装置の動作モード１のと
きの状態を示すブロック図である。

【図５】図１のプログラム起動装置の動作モード２のと
きの状態を示すブロック図である。

【図６】図１の内部リセット発生部の詳細を示す図であ
る。

【図７】図１のプログラム空間アドレス制御部の詳細を
示す図である。

【図８】図１のプログラム起動装置の動作を説明するた
めのフローチャートである。

【図９】従来のバンク形式でのマッピングを説明するた
めの図である。

【図１０】従来のリニア形式でのマッピングを説明する
ための図である。

【符号の説明】

１ システムリセット ２ ユーザーリセット ３ 動作モード切換フラグ ４ 内部リセット発生部 ４ａ 立上がりエッジ検出 ４ｂ ディレイ ４ｃ ロジック回路 ５ ＣＰＵ ６ プログラム空間アドレス制御部 Ａ，Ｂ， プログラム空間 ｂｉｔ０〜ｂｉｔ１３，ｂｉｔ１４，ｂｉｔ１５ アド
レスバス ＣＳ１，ＣＳ２ 選択信号

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/06 G06F 9/445

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 システムリセット信号を発生するシステ
   ムリセット発生手段と、ユーザーリセット信号を発生す
   るユーザーリセット発生手段と、前記システムリセット
   信号又はユーザーリセット信号により、内部リセット信
   号を発生する内部リセット発生手段と、選択された第１
   又は第２の動作モードをクリア状態又はセット状態で通
   知するとともに、前記システムリセット信号によってク
   リア状態とされる動作モード通知手段と、前記動作モー
   ド通知手段をセット状態とする制御手段と、 プログラムスタートアドレスを含む第１の論理アドレス
   空間と、プログラムスタートアドレスを含まない第２の
   論理アドレス空間と、 前記動作モード通知手段がクリア状態のとき、前記第１
   の動作モードによって前記第１及び第２の論理アドレス
   空間に対する第１及び第２のプログラム空間のマッピン
   グを行い、前記動作モード通知手段がセット状態のと
   き、前記第２の動作モードによって前記第１及び第２の
   論理アドレス空間に対する第１及び第２のプログラム空
   間のマッピングを行うアドレス制御手段とを備え、前記システムリセット信号発生後、前記動作モード通知
   手段がクリアされると、前記第１の動作モードとなり、 また前記ユーザリセット信号発生後、前記動作モード通
   知手段がクリアされていると、前記第１の動作モードと
   なり、 前記第１の動作モードのときに、前記制御手段により前
   記動作モード通知手段がセットされると前記第２の動作
   モードとなり、 前記第１の動作モードでは、前記第１のプログラム空間
   を前記第１の論理アドレス空間へマッピングし、前記第
   ２のプログラム空間を前記第２の論理アドレス空間へマ
   ッピングするものであり、 前記第２の動作モードでは、前記第２のプログラム空間
   を前記第１の論理アドレス空間へマッピングし、前記第
   １のプログラム空間のマッピングを行わないものであ
   る、 ことを特徴とするプログラム起動装置。
2. 【請求項２】 システムリセット信号を発生するシステ
   ムリセット発生手段と、ユーザーリセット信号を発生す
   るユーザーリセット発生手段と、前記システムリセット
   信号又はユーザーリセット信号により、内部リセット信
   号を発生する内部リセット発生手段と、選択された第１
   又は第２の動作モードをクリア状態又はセット状態で通
   知するとともに、前記システムリセット信号によってク
   リア状態とされる動作モード通知手段と、前記動作モー
   ド通知手段をセット状態とする制御手段と、 プログラムスタートアドレスを含む第１の論理アドレス
   空間と、プログラムスタートアドレスを含まない第２の
   論理アドレス空間と、 前記動作モード通知手段がクリア状態のとき、前記第１
   の動作モードによって前記第１及び第２の論理アドレス
   空間に対する第１及び第２のプログラム空間のマッピン
   グを行い、前記動作モード通知手段がセット状態のと
   き、前記第２の動作モードによって前記第１及び第２の
   論理アドレス空間に対する第１及び第２のプログラム空
   間のマッピングを行うアドレス制御手段とを備え、前記システムリセット信号発生後、前記動作モード通知
   手段がクリアされると、前記第１の動作モードとなり、 また前記ユーザリセット信号発生後、前記動作モード通
   知手段がクリアされていると、前記第１の動作モードと
   なり、 前記第１の動作モードのときに、前記制御手段により前
   記動作モード通知手段がセットされると前記第２の動作
   モードとなり、 前記第１のプログラム空間は前記第２のプログラム空間
   に格納されたプログラムの内容をチェックするチェック
   プログラムを格納する領域であり、前記第１の動作モードを使用することにより前記第２の
   プログラム空間の内容をチェックすることができ、その
   チェック結果がＯＫである場合には前記第２の動作モー
   ドへの移行を許可でき、ＮＧである場合には前記制御手
   段の停止を行わせることができるものであり、 前記第１の動作モードでは、前記第１のプログラム空間
   を前記第１の論理アドレス空間へマッピングし、前記第
   ２のプログラム空間を前記第２の論理アドレス空間へマ
   ッピングするものであり、 前記第２の動作モードでは、前記第２のプログラム空間
   を前記第１の論理アドレス空間へマッピングし、前記第
   １のプログラム空間のマッピングを行わないかまたは前
   記第１のプログラム空間を前記第２の論理アドレス空間
   にマッピングするものである、 ことを特徴とするプログラム起動装置。
3. 【請求項３】 前記第１及び第２の動作モードは、前記
   内部リセット発生手段からの内部リセット信号が発生さ
   れた後に起動することを特徴とする請求項１または請求
   項２のいずれかに記載のプログラム起動装置。
4. 【請求項４】 システムリセット信号を発生する第１の
   工程と、 ユーザーリセット信号を発生する第２の工程と、 前記システムリセット信号又はユーザーリセット信号に
   より、内部リセット信号を発生する第３の工程と、 選択された第１又は第２の動作モードをクリア状態又は
   セット状態で通知する第４の工程と、 前記システムリセット信号によってクリア状態とする第
   ５の工程と、 前記制御信号によって前記セット状態とする第６の工程
   と、 前記クリア状態のとき、前記第１の動作モードによって
   プログラムスタートアドレスを含む第１の論理アドレス
   空間及びプログラムスタートアドレスを含まない第２の
   論理アドレス空間に対する第１及び第２のプログラム空
   間のマッピングを前記第１の動作モードによって行う第
   ７の工程と、 前記セット状態のとき、前記第２の動作モードによって
   前記第１及び第２の論理アドレス空間に対する前記第１
   及び第２のプログラム空間のマッピングを前記第２の動
   作モードで行う第８の工程とを備え、 前記第７の工程には、前記第１のプログラム空間を前記
   第１の論理アドレス空間へマッピングする第９の工程
   と、前記第２のプログラム空間を前記第２の論理アドレ
   ス空間へマッピングする第１０の工程とが含まれ、 前記第８の工程には、前記第２のプログラム空間を前記
   第１の論理アドレス空間へマッピングする第１１の工程
   と、前記第１のプログラム空間のマッピングを行わない
   ようにする第１２の工程とが含まれ、前記システムリセット信号発生後、前記動作モードがク
   リア状態となり、前記第１の動作モードとなり、 また前記ユーザリセット信号発生後、前記動作モードが
   クリア状態であると、前記第１の動作モードとなり、 前記第１の動作モードのときに、前記制御信号により前
   記動作モードがセット状態となり、前記第２の動作モー
   ドとなる、 ことを特徴とするプログラム起動方法。
5. 【請求項５】 システムリセット信号を発生する第１の
   工程と、 ユーザーリセット信号を発生する第２の工程と、 前記システムリセット信号又はユーザーリセット信号に
   より、内部リセット信号を発生する第３の工程と、 選択された第１又は第２の動作モードをクリア状態又は
   セット状態で通知する第４の工程と、 前記システムリセット信号によってクリア状態とする第
   ５の工程と、前記制御信号によって前記セット状態とす
   る第６の工程と、 前記クリア状態のとき、前記第１の動作モードによって
   プログラムスタートアドレスを含む第１の論理アドレス
   空間及びプログラムスタートアドレスを含まない第２の
   論理アドレス空間に対する第１及び第２のプログラム空
   間のマッピングを前記第１の動作モードによって行う第
   ７の工程と、 前記セット状態のとき、前記第２の動作モードによって
   前記第１及び第２の論理アドレス空間に対する前記第１
   及び第２のプログラム空間のマッピングを前記第２の動
   作モードで行う第８の工程とを備え、 前記第１のプログラム空間は前記第２のプログラム空間
   に格納されたプログラムの内容をチェックするチェック
   プログラムを格納する領域であり、 前記第７の工程には、前記第１のプログラム空間を前記
   第１の論理アドレス空間へマッピングする第９の工程
   と、前記第２のプログラム空間を前記第２の論理アドレ
   ス空間へマッピングする第１０の工程とが含まれ、 前記第８の工程には、前記第２のプログラム空間を前記
   第１の論理アドレス空間へマッピングする第１１の工程
   と、前記第１のプログラム空間のマッピングを行わない
   かまたは前記第１のプログラム空間を前記第２の論理ア
   ドレス空間へマッピングする第１２の工程とが含まれ、前記システムリセット信号発生後、前記動作モードがク
   リア状態となり、前記第１の動作モードとなり、 また前記ユーザリセット信号発生後、前記動作モードが
   クリア状態であると、前記第１の動作モードとなり、 前記第１の動作モードのときに、前記制御信号により前
   記動作モードがセット状態となり、前記第２の動作モー
   ドとなり、 前記第１の動作モードを使用することにより前記第２の
   プログラム空間の内容をチェックすることができ、その
   チェック結果がＯＫである場合には前記第２の動作モー
   ドへの移行を許可でき、ＮＧである場合には前記制御手
   段の停止を行わせることができるものである、 ことを特徴とするプログラム起動方法。
6. 【請求項６】 前記第７〜第８の工程又は前記第９〜第
   １２の工程には、前記内部リセット信号が発生された後
   に、前記第１又は第２の動作モードが起動することを特
   徴とする請求項４または５のいずれかに記載のプログラ
   ム起動方法。