JPH11212858A - メモリプール領域管理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 拡張メモリを利用したメモリプール管理方法
及び装置に関し、実アドレス空間を圧迫することなく、
メモリプール領域としてタスクに割当てる領域を拡大
し、又誤アクセスによるデータの書き換えを防止する。 【解決手段】 実アドレス空間のメモリ領域１と、拡張
アドレス空間の拡張メモリ領域２とを有し、実アドレス
空間のメモリ領域１にメモリ未実装領域１−２を設定
し、その中にメモリプール領域１−１を設定し、拡張メ
モリ領域２にメモリプール領域１−１のサイズの複数の
メモリブロック２−１〜２−ｎを形成し、実アドレス・
拡張アドレス変換部４により、実アドレス空間のメモリ
プール領域１−１のアクセスアドレスが、メモリプール
領域１−１のサイズ内の場合のみ、空きメモリブロック
のアクセスアドレスに変換して、拡張メモリ領域２をタ
スクの要求に従ってアクセスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、拡張メモリを利用
したメモリプール領域管理方法及び装置に関する。例え
ば、通信制御装置においては、組み込み型のオペレーテ
ィングシステム（ＯＳ）を使用してソフトウェアにより
通信制御を行う構成が一般的である。この場合、汎用Ｍ
ＰＵ（マイクロプロセッサ）を使用し、リアルタイム処
理及び高速応答が要求されることから、イベントドリブ
ン型のマルチタスキング処理が可能なＯＳを使用してい
る。

【０００２】このようなＯＳは、タスク間の通信により
使用するメモリ及びタスクが一時的に使用するメモリと
して、メモリプール領域と称されるメモリ領域を使用
し、メモリ管理機能によってこのメモリプール領域の獲
得及び解放を行い、タスク対応にメモリ領域を確保する
ことなく、比較的小容量のメモリを効率良く使用するこ
とができるものである。このメモリプール領域の管理を
更に効率良くすることが要望されている。

【０００３】

【従来の技術】図４は従来のメモリプール管理方式の説
明図であり、Ａは各種プログラムが格納されるプログラ
ム領域、Ｂは各種データ格納されるデータ領域、Ｃはタ
スク実行時の作業用データ等が格納されるメモリプール
領域である。

【０００４】メモリプール領域Ｃは、各プログラム及び
データが格納される実アドレス空間に、各タスクで必要
とされる容量分の領域が配置され、タスクからメモリプ
ール領域の獲得要求があると、その一部の領域の不使用
メモリブロックを切り出してタスクに与える。各タスク
に与えられたメモリプール領域のメモリブロックは、各
タスクにより個別に使用され、使用後は返却されて空き
（不使用）メモリブロックとなる。

【０００５】

【発明が解決しようとする課題】メモリプール領域は、
連続した実アドレス空間に配置されるため、実アドレス
空間が限られた小領域のメモリを用いたシステムでは、
プログラム領域又はデータ領域を圧迫するので、大きな
メモリプール領域を配置することができない問題があ
る。又獲得したメモリプール領域のメモリブロックに隣
接した領域のデータを誤って書き換えて原因究明困難な
障害を引き起こすという問題がある。

【０００６】本発明は、実アドレス空間を圧迫すること
なく、メモリプール領域として使用する領域を拡大し、
又隣接したメモリブロックに誤ってアクセスしデータを
書き換えてしまう誤動作を防止することを目的とする。

【０００７】

【課題を解決するための手段】本発明のメモリプール領
域管理方法は、（１）実アドレス空間の一部にメモリ未
実装領域１−２を形成し、このメモリ未実装領域１−２
内にメモリプール領域１−１を設定し、拡張アドレス空
間に、メモリプール領域１−１のサイズの複数のメモリ
ブロック２−１〜２−ｎを形成し、タスクによるメモリ
プール領域１−１の獲得要求により、空きメモリブロッ
クを選択し、且つメモリプール領域１−１へのアクセス
アドレスを、選択されたメモリブロックのアクセスアド
レスに変換し、このメモリブロックを使用中とする過程
を含むものである。従って、メモリプール領域の拡張を
図ることができる。

【０００８】又（２）実アドレス空間のメモリプール領
域１−１のベースアドレス及びサイズを管理し、この実
アドレス空間のメモリプール領域１−１のアクセスアド
レスが、メモリプール領域１−１のサイズ内の時に、空
きメモリブロックを選択して、このメモリブロックのア
クセスアドレスに変換し、このメモリブロックを使用中
とし、又メモリプール領域１−１へのアクセスアドレス
が、メモリプール領域１−１のサイズ外の場合は、この
アクセスアドレスを変換することなく、実アドレス空間
のアクセスアドレスとする過程を含むものであり、メモ
リプール領域への誤ったアクセスの検出を可能とし、且
つ隣接したメモリブロックに対する誤ったアクセスを防
止する。

【０００９】又本発明のメモリプール領域管理装置は、
（３）実アドレス空間の一部にメモリ未実装領域１−２
を形成し、このメモリ未実装領域１−２内にメモリプー
ル領域１−１を設定したメモリ領域１と、メモリプール
領域１−１のサイズの複数のメモリブロック２−１〜２
−ｎを形成した拡張アドレス空間の拡張メモリ領域２
と、拡張アドレス空間の拡張メモリ領域２に形成したメ
モリブロック２−１〜２−ｎの空き状態と、実アドレス
空間のメモリプール領域１−１のベースアドレスと、拡
張メモリ領域のメモリブロック２−１〜２−ｎのベース
アドレスとを格納したメモリプール管理データテーブル
と、タスクによるメモリプール領域の獲得要求により、
拡張アドレス空間の拡張メモリ領域２の空きメモリブロ
ックを選択し、且つメモリプール領域１−１へのアクセ
スアドレスを、メモリプール管理データテーブルを参照
して、前記選択されたメモリブロックのアクセスアドレ
スに変換する実アドレス・拡張アドレス変換部４とを備
えている。

【００１０】又（４）実アドレス・拡張アドレス変換部
４は、メモリプール管理データテーブルと、メモリプー
ル領域１−１のサイズとを参照して、実アドレス空間の
メモリプール領域１−１へのアクセスアドレスの時の
み、空きメモリブロックへのアクセスアドレスに変換す
る構成を備えている。

【００１１】

【発明の実施の形態】図１は本発明の実施の形態の拡張
メモリを利用したメモリプール管理方式の説明図であ
る。１は実アドレス空間のメモリ領域、１−１は実アド
レス空間のメモリプール領域、１−２は実アドレス空間
のメモリ未実装領域、２は拡張アドレス空間の拡張メモ
リ領域、２−1 ，２−２，・・・，２−ｎはそれぞれ拡
張アドレス空間の各メモリブロックの領域、３はマイク
ロプロセッサ（ＣＰＵ）、４は実アドレス・拡張アドレ
ス変換部、４−１は第１のレジスタ、４−２は第２のレ
ジスタ、４−３はアドレス変換回路である。

【００１２】又１０はマイクロプロセッサ３から出力さ
れるアドレス信号、１１は実アドレス空間のメモリ領域
のアドレス信号、１２は拡張アドレス空間の拡張メモリ
領域のアドレス信号、２０は実アドレス空間のメモリ領
域１、拡張アドレス空間の拡張メモリ領域２又はマイク
ロプロセッサ３から出力されるデータを示し、アドレス
バスやデータバスを介して転送されるものであるが、メ
モリ領域１と拡張メモリ領域２とマイクロプロセッサ３
と実アドレス・拡張アドレス変換部４との間の信号の経
路として図示している。

【００１３】実アドレス空間のメモリ領域１のメモリプ
ール領域１−１は、その両側にそれぞれメモリ未実装領
域１−２が存在するようにアドレスの割付けが行われ
る。即ち、実アドレス空間のメモリプール領域１−１
は、メモリ未実装領域１−２内に図示のように、アドレ
ス管理上設定される。

【００１４】拡張アドレス空間の拡張メモリ領域２は、
メモリプール領域１−１のサイズと同じサイズの複数の
メモリブロック２−1 ，２−２，・・・，２−ｎを有
し、各メモリブロック２−１〜２−ｎの空き状態やベー
スアドレスが、図２に示すメモリプール管理データテー
ブルによって管理される。

【００１５】又実アドレス・拡張アドレス変換部４の第
１のレジスタ４−１は、実アドレス空間のメモリプール
領域１−１のべースアドレスとそのサイズを格納し、又
第２のレジスタ４−２は、拡張アドレス空間の拡張メモ
リ領域２の選択されたメモリブロックのべースアドレス
を格納する。

【００１６】アドレス変換回路４−３は、第１のレジス
タ４−１に格納されたメモリプール領域１−１のべース
アドレスとそのサイズとにより定まるメモリプール領域
の範囲内のアドレス信号１０がプロセッサ３から入力さ
れると、第２のレジスタ４−２に格納された拡張アドレ
ス空間の拡張メモリ領域２に形成したメモリブロックの
べースアドレスと、第１のレジスタ４−１に格納されて
いるメモリプール領域１−１のべースアドレスとの差を
算出し、その差をアドレス信号１０に加算して拡張アド
レス空間の拡張メモリ領域２の選択されたメモリブロッ
クのアドレス信号１２として出力する。

【００１７】例えば、第１のレジスタ４−１に記憶され
ているメモリプール領域１−１のべースアドレスが‘１
００００’、第２のレジスタ４−２に記憶された拡張ア
ドレス空間のメモリブロックのべースアドレスが‘８０
０００’であるとすると、アドレス‘１００１０’のア
ドレス信号１０が入力された時に、第１のレジスタ４−
１に格納されたメモリプール領域の範囲内のアドレスか
否かを判定し、又第１のレジスタ４−１に格納されたベ
ースアドレス‘１００００’と第２のレジスタ４−２に
格納されたメモリブロックのベースアドレス‘８０００
０’との差‘７００００’を、アドレス信号１０の‘１
００１０’に加算し、‘８００１０’のアドレス信号１
２として出力する。

【００１８】このように実アドレス・拡張アドレス変換
部４により、実アドレス空間のメモリプール領域１−１
のアドレス信号が、メモリブロック対応の拡張アドレス
空間のアドレス信号に変換される。従って、実アドレス
空間を圧迫することなく、広大な拡張メモリ領域２をメ
モリプール領域として管理することができる。

【００１９】又アドレス変換回路４−３は、第１のレジ
スタ４−１に格納されたメモリプール領域１−１のサイ
ズ情報に基に、メモリプール領域１−１に対するアドレ
ス信号１０が、このメモリプール領域１−１の範囲内か
否かを判定し、範囲内の場合のみ前述のように拡張メモ
リ領域２のメモリブロックのアクセスアドレスに変換し
て、アドレス信号１２として出力し、又範囲外のアドレ
ス信号１０の場合は、そのアドレス信号１０をそのまま
実アドレス空間のメモリ領域１のアドレス信号１１とし
て出力する。

【００２０】この場合、アドレス信号１１によって実ア
ドレス空間のメモリ領域１がアクセスされることにな
り、メモリプール領域１−１の両側のメモリ未実装領域
１−２にアクセスした場合、未実装領域として設定して
あるから、メモリアクセスに対する肯定応答がメモリ領
域１側からマイクロプロセッサ３側に返送されず、メモ
リアクセスに対する肯定応答の時間監視を行うとタイム
アウトとなる。従って、このタイムアウトによる割り込
み通知によりメモリプール領域１−１の範囲を越えてメ
モリ未実装領域１−２にアクセスした場合に誤アクセス
が発生したことを検出できる。

【００２１】若し、メモリプール領域１−１の範囲外の
アクセスアドレスについてもアドレス変換を行うと、拡
張メモリ領域２の目的のメモリブロックの両側の何れか
のメモリブロックに対するアクセスとなり、データの書
き換えが発生して誤処理の原因となる。しかし、前述の
ように、アドレス変換を行わないので、目的のメモリブ
ロック外のメモリブロックへのアクセスが生じないよう
にすることができる。

【００２２】又第１及び第２のレジスタ４−１，４−２
に設定されるベースアドレス情報は、図２に示すメモリ
プール管理データテーブルによって管理される。同図に
おいて、５はメモリプール管理データテーブル、５−１
は次空きメモリブロック識別子記憶部、５−２は実アド
レス空間のメモリプール領域のべースアドレス記憶部、
５−３は拡張アドレス空間のメモリブロックのべースア
ドレス記憶部、６は空きメモリブロックキューであり、
メモリプール管理データテーブル５及び空きメモリブロ
ックキュー６は、例えば、実アドレス・拡張アドレス変
換部４に形成することができる。

【００２３】メモリプール管理データテーブル５は、メ
モリブロック毎に、次空きメモリブロック識別子、実ア
ドレス空間のメモリプール領域１−１のべースアドレス
及び拡張アドレス空間のメモリブロック２−１〜２−ｎ
のべースアドレスを記憶している。又メモリ領域１のメ
モリプール領域１−１を複数とした場合は、メモリブロ
ック＃１〜＃ｎ対応に選択したメモリプール領域のベー
スアドレスを格納することもできる。又メモリプール領
域１−１が１個の固定したアドレスとして割付けられた
場合は、メモリブロック＃１〜＃ｎ対応のメモリプール
領域１−１のベースアドレスは同一の内容となり、この
ベースアドレス記憶部５−２は省略して、メモリプール
領域１−１のベースアドレスを他のレジスタ等に設定す
ることも可能である。

【００２４】又空きメモリブロックは、空きメモリブロ
ックキュー６及び次空きメモリブロック識別子記憶部５
−１により管理され、空きメモリブロックキュー６と次
空きメモリブロック識別子記憶部５−１とをリンクさせ
ることにより、メモリプール領域１−１に対するアクセ
ス時に、空きメモリブロックを容易に検索することがで
きる。

【００２５】タスクの実行により、メモリブロック獲得
要求が発生すると、図示のように、空きメモリブロック
キュー６に＃１のメモリブロック識別子が設定されてい
る場合、拡張メモリ領域２の＃１のメモリブロックが使
用されることになる。そして、＃１のメモリブロックの
次空きメモリブロック識別子記憶部５−１に＃２のメモ
リブロック識別子が設定されているので、空きメモリブ
ロックキュー６に＃２のメモリブロック識別子が設定さ
れる。

【００２６】従って、次に、メモリブロック獲得要求が
発生すると、空きメモリブロックキュー６に、＃２のメ
モリブロック識別子が設定されているから、拡張メモリ
領域２の＃2 のメモリブロックが選択され、メモリプー
ル管理データテーブル５の次空きメモリブロック識別子
記憶部５−１のメモリブロック＃２対応領域に、＃３の
メモリブロック識別子が設定されているから、空きメモ
リブロックキュー６に＃３のメモリブロック識別子が設
定されることになる。

【００２７】メモリプール管理データテーブル５に記憶
されたメモリブロック対応の実アドレス空間のメモリプ
ール領域１−１のべースアドレス及び拡張アドレス空間
のメモリブロック２−１〜２−ｎのべースアドレスは、
タスクから該メモリブロックの活性化を要求されると、
第１のレジスタ４−１及び第２のレジスタ４−２にそれ
ぞれ設定される。

【００２８】図３は本発明の実施の形態のタスク及びメ
モリ管理部のシーケンスチャートであり、７１は第１の
タスク、７１−１は第１のタスクのタスク管理データ記
憶部、７２は第２のタスク、７２−１は第２のタスクの
タスク管理データ記憶部、８はメモリ管理部である。図
中（ ）内の数字は動作のシーケンスを示す。

【００２９】第１のタスク７１がメモリ管理部８にメモ
リブロックの獲得要求をすると（1)、メモリ管理部８は
空きブロックメモリキュー６により空きメモリブロック
の識別子（図２の例では＃１）を検索し（2)、該空きメ
モリブロックの識別子を第１のタスク７１に通知する
（3)。

【００３０】第１のタスク７１が該識別子のメモリブロ
ックの活性化を要求すると（4)、メモリ管理部８は、メ
モリプール管理データテーブル５から、実アドレス空間
のメモリプール領域１−１のべースアドレス及び拡張ア
ドレス空間のメモリブロックのべースアドレスを取り出
し、それぞれのベースアドレスを第１のレジスタ４−１
及び第２のレジスタ４−２に設定する（5)。

【００３１】これと同時に第１のタスク７１のタスク管
理データ記憶部７１−１に、活性状態のメモリブロック
識別子として前記メモリブロックの識別子（＃１）を格
納して前記メモリブロックが活性状態であることを表示
し（6)、第１のタスク７１に肯定応答を返送する（7)。

【００３２】第１のタスク７１は、当該メモリブロック
が活性化したことにより、実アドレス空間のメモリプー
ル領域１−１を指定する。このメモリプール領域１−１
のアクセスアドレスは、前述のように、拡張アドレス空
間の拡張メモリ領域２のアクセスアドレスに変換され
る。

【００３３】第１のタスク７１が実行終了等によって実
行権を放棄すると（8)、メモリ管理部８は、次に起動さ
れる第２のタスク７２のタスク管理データ記憶部７２−
１から、活性状態のメモリブロックがあるかどうかを調
べ、活性状態のメモリブロックがあれば、その識別子に
より指定されるメモリブロック対応の、実アドレス空間
のメモリプール領域のべースアドレス及び拡張アドレス
空間のメモリブロックのべースアドレスをメモリプール
管理データテーブル５から取り出し、それぞれを第１の
レジスタ４−１及び第２のレジスタ４−２に設定するこ
とにより当該メモリブロックを活性化し（9)、第２のタ
スク７２を起動する（10) 。

【００３４】メモリ管理部８の機能は、マイクロプロセ
ッサ３と実アドレス・拡張アドレス変換部４との機能に
よって実現することができるものであり、タスクが獲得
したメモリブロックのベースアドレスを第２のレジスタ
４−２に設定して、そのメモリブロックを活性状態と
し、タスクの実行過程に於けるワークエリアとして使用
することができる。従って、メモリプール領域１−１の
実アドレス空間上のサイズは、１メモリブロック分で済
むことになるから、実アドレス空間を圧迫することな
く、広大なメモリプール領域として、拡張メモリ領域２
を利用することができる。

【００３５】又或るタスクが、エラー等の何らかの原因
により、実アドレス空間のメモリプール領域１−１のア
ドレス範囲を越えてアクセスした場合は、実アドレス・
拡張アドレス変換部４は拡張アドレスへの変換を行わ
ず、実アドレス空間上のメモリ領域１にアクセスするこ
とになり、この場合は、メモリ未実装領域１−２（図１
参照）にアクセスすることになるから、他のタスクが使
用する隣接したメモリブロックに対するアクセスを阻止
することができる。そして、前述のように、メモリアク
セスに対する肯定応答の時間監視により、この不正アク
セスの発生を検出することができる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
実アドレス空間の一部にメモリ未実装領域１−２を形成
し、そのメモリ未実装領域１−２内にメモリプール領域
１−１を設定するアドレスの割付けを行い、又拡張アド
レス空間に、メモリプール領域１−１のサイズに従った
複数のメモリブロック２−１〜２−ｎを形成し、タスク
によるメモリプール領域１−１の獲得要求により、空き
メモリブロックを選択し、メモリプール領域１−１への
アクセスアドレスを、選択されたメモリブロックのアク
セスアドレスに変換して、このメモリブロックを使用中
とするもので、複数のタスク対応のメモリプール領域を
設定する場合でも、実アドレス空間には、１メモリプー
ル領域１−１のアドレス割付けを行うだけであるから、
実アドレス空間を圧迫することなく、拡張メモリ領域２
を利用して広大なメモリプール領域として活用すること
ができる利点がある。

【００３７】又メモリプール領域１−１のベースアドレ
スとサイズとを基に、メモリプール領域１−１のアクセ
スアドレスが、メモリプール領域１−１のサイズ内か否
かを判定し、このサイズ内の時は、空きメモリブロック
を選択して、そのメモリブロックのベースアドレスを基
に、メモリプール領域１−１のアクセスアドレスを、拡
張メモリのメモリブロックのアクセスアドレスに変換
し、サイズ内でない時は、アドレス変換を行わないこと
により、他のタスクが使用する隣接したメモリブロック
に対するアクセスを阻止することができるから、データ
の書き換えが生じる問題を回避できる利点があり、又メ
モリアクセスの肯定応答の時間監視により、不正アクセ
スを検出できる利点がある。

【図面の簡単な説明】

【図１】本発明の実施の形態の拡張メモリを利用したメ
モリプール管理方式の説明図である。

【図２】本発明の実施の形態のメモリプール管理データ
テーブルの説明図である。

【図３】本発明の実施の形態のタスク及びメモリ管理部
のシーケンスチャートである。

【図４】従来のメモリプール管理方式の説明図である。

【符号の説明】 １ 実アドレス空間のメモリ領域 １−１ 実アドレス空間のメモリプール領域 １−２ 実アドレス空間のメモリ未実装領域 ２ 拡張アドレス空間の拡張メモリ領域 ２−１，２−２，・・・，２−ｎ メモリブロック ３ マイクロプロセッサ（ＣＰＵ） ４ 実アドレス・拡張アドレス変換部 ４−１ 第１のレジスタ ４−２ 第２のレジスタ ４−３ アドレス変換回路 １０ マイクロプロセッサ３から出力されるアドレス信
号 １１ 実アドレス空間のメモリ領域のアドレス信号 １２ 拡張アドレス空間の拡張メモリ領域のアドレス信
号 ２０ マイクロプロセッサとの間のデータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 実アドレス空間の一部にメモリ未実装領
   域を形成し、該メモリ未実装領域内にメモリプール領域
   を設定し、拡張アドレス空間に前記メモリプール領域の
   サイズの複数のメモリブロックを形成し、 タスクによるメモリプール領域の獲得要求により、空き
   の前記メモリブロックを選択し、且つ前記メモリプール
   領域へのアクセスアドレスを、該選択されたメモリブロ
   ックのアクセスアドレスに変換し、該メモリブロックを
   使用中とする過程を含むことを特徴とするメモリプール
   領域管理方法。
2. 【請求項２】 前記実アドレス空間の前記メモリプール
   領域のベースアドレス及びサイズを管理し、前記実アド
   レス空間の前記メモリプール領域のアクセスアドレス
   が、前記メモリプール領域のサイズ内の時に、空きの前
   記メモリブロックを選択して、該メモリブロックのアク
   セスアドレスに変換し、該メモリブロックを使用中と
   し、前記メモリプール領域へのアクセスアドレスが該メ
   モリプール領域のサイズ外の場合は、該アクセスアドレ
   スを変換することなく、前記実アドレス空間のアクセス
   アドレスとする過程を含むことを特徴とする請求項１記
   載のメモリプール領域管理方法。
3. 【請求項３】 実アドレス空間の一部にメモリ未実装領
   域を形成し、該メモリ未実装領域内にメモリプール領域
   を設定したメモリ領域と、 前記メモリプール領域のサイズの複数のメモリブロック
   を形成した拡張アドレス空間の拡張メモリ領域と、 前記拡張アドレス空間の拡張メモリ領域に形成した前記
   メモリブロックの空き状態と、前記実アドレス空間のメ
   モリプール領域のベースアドレスと、前記拡張メモリ領
   域のメモリブロックのベースアドレスとを格納したメモ
   リプール管理データテーブルと、 タスクによるメモリプール領域の獲得要求により、前記
   拡張アドレス空間の拡張メモリ領域の空きメモリブロッ
   クを選択し、且つ前記メモリプール領域へのアクセスア
   ドレスを、前記メモリプール管理データテーブルを参照
   して、前記選択されたメモリブロックのアクセスアドレ
   スに変換する実アドレス・拡張アドレス変換部とを備え
   たことを特徴とするメモリプール領域管理装置。
4. 【請求項４】 前記実アドレス・拡張アドレス変換部
   は、前記メモリプール管理データテーブルと、前記メモ
   リプール領域のサイズとを参照して、前記実アドレス空
   間のメモリプール領域へのアクセスアドレスの時のみ前
   記空きメモリブロックへのアクセスアドレスに変換する
   構成を備えたことを特徴とする請求項３記載のメモリプ
   ール領域管理装置。