JPH09282894A - Eeprom制御装置 - Google Patents

Eeprom制御装置

Info

Publication number
JPH09282894A
JPH09282894A JP8675996A JP8675996A JPH09282894A JP H09282894 A JPH09282894 A JP H09282894A JP 8675996 A JP8675996 A JP 8675996A JP 8675996 A JP8675996 A JP 8675996A JP H09282894 A JPH09282894 A JP H09282894A
Authority
JP
Japan
Prior art keywords
eeprom
area
data
areas
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8675996A
Other languages
English (en)
Inventor
Kouji Takanuma
孝二 高沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP8675996A priority Critical patent/JPH09282894A/ja
Publication of JPH09282894A publication Critical patent/JPH09282894A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 消去・書き込み回数が制限されるEEPRO
Mの1つのエリアの容量を越えるデータを保存する場合
にEEPROMの利用効率を向上する。 【解決手段】 制御CPU1はデータの下位ワードをE
EPROM6の複数のエリアに対してリングバッファ方
式で書き込み、上位ワードをEEPROM6の1つのエ
リアに書き込む。また、上位ワードのビット数が少ない
場合には1つのエリアを複数のエリアに分割し、この分
割エリアに複数のデータの各上位ワードを書き込む。ま
た、優先度の高いデータの上位及び下位ワードをEEP
ROM6の複数のエリアに対してリングバッファ方式で
書き込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、消去・書き込み回
数が制限されるEEPROM(電気的に消去可能なPR
OM)の消去・書き込みをリングバッファ方式で制御す
るEEPROM制御装置に関する。
【0002】
【従来の技術】複写機、ファクシミリ、プリンタなどの
画像形成装置において例えば通紙カウンタの値のような
内部データを電源オフ後にも保存するバックアップメモ
リ方式では、電池を用いたバックアップRAMが一般的
であるが、小型の機械などではRAMの代わりにEEP
ROMが用いられる場合もある。EEPROMはRAM
と比較すると、容量が小さい、読み出し・書き込みをシ
リアルなコマンド制御により行うためアクセス速度が遅
い、書き込み回数に制限(寿命)がある、などの不利な
点があるが、コストが格段に低いので大容量のバックア
ップを必要としない小型機器などに用いられている。
【0003】ところで、消去・書き込み回数が制限され
るEEPROMを用いても制限回数を越えたバックアッ
プを必要とする場合には、1つのバックアップデータに
対して複数の領域をEEPROM上に確保し、リングバ
ッファ方式で循環して使用することにより制限回数以上
で使用することができる。また、このリングバッファ方
式では何らかの原因でバックアップデータが消えた場合
にも、他の領域に残っているバックアップデータを復元
することができる。更に、1つの領域の容量を越えるデ
ータに対しても、そのデータを分割して複数の領域に振
り分けることにより対応することができる。
【0004】なお、消去・書き込み回数が制限されるE
EPROMの消去・書き込みを制御する他の従来の方法
としては、例えば特開平1−52199号公報、特開平
1−115747号公報、特開平1−3898号公報な
どに示されている。
【0005】
【発明が解決しようとする課題】しかしながら、1つの
領域の容量(例えば16ビット)を越える例えば32ビ
ットデータに対しても、そのデータを下位16ビット
(下位ワード)と上位16ビット(上位ワード)に分割
して各ワードを複数の領域に振り分けると、EEPRO
Mの利用効率が悪いという問題点がある。
【0006】本発明は上記従来の問題点に鑑み、消去・
書き込み回数が制限されるEEPROMの1つのエリア
の容量を越えるデータを保存する場合にEEPROMの
利用効率を向上することができるEEPROM制御装置
を提供することを目的とする。
【0007】
【課題を解決するための手段】第1の手段は上記目的を
達成するために、EEPROMと、データの下位ワード
を前記EEPROMの複数のエリアに対してリングバッ
ファ方式で書き込み、上位ワードを前記EEPROMの
1つのエリアに書き込む制御手段とを備えたことを特徴
とする。
【0008】第2の手段は、第1の手段において前記制
御手段が、前記EEPROMの1つのエリアを複数のエ
リアに分割し、この分割エリアに複数のデータの各上位
ワードを書き込むことを特徴とする。
【0009】第3の手段は、第1または第2の手段にお
いて前記制御手段が、優先度の高いデータの上位及び下
位ワードを前記EEPROMの複数のエリアに対してリ
ングバッファ方式で書き込み、優先度の低いデータの下
位ワードを前記EEPROMの複数のエリアに対してリ
ングバッファ方式で書き込むと共に上位ワードを前記E
EPROMの1つのエリアに書き込むことを特徴とす
る。
【0010】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は本発明に係るEEPROM
制御装置の一実施形態を示すブロック図、図2はEEP
ROMの書き込み時の処理を説明するためのフローチャ
ート、図3はEEPROMをリングバッファとして使用
する場合を示す説明図、図4は下位ワードを書き込む場
合にのみEEPROMをリングバッファとして使用する
場合を示す説明図、図5は上位ワードのエリアを分割し
て使用する場合を示す説明図、図6は上位及び下位ワー
ドをリングバッファ方式で書き込む場合を示す説明図、
図7は上位ワードを2つのエリアに書き込む場合を示す
説明図、図8は電源オン時の処理を示す説明図である。
【0011】図1において、制御CPU1はマイクロプ
ロセッサにより構成され、例えば複写機では紙搬送用セ
ンサや温度センサなどの各種入力信号2に基づいて、モ
ータやクラッチなどに対する各種出力信号3を制御す
る。ROM4には予め制御CPU1のプログラムが記憶
され、また、揮発性のRAM5は各種データを記憶する
ために用いられる。そして、不揮発性のEEPROM6
はRAM5に記憶された内部データを転送して電源オフ
後に保存するために用いられ、例えば複写機では通紙カ
ウンタの値を保存するために用いられる。
【0012】図2において、書き込み開始になると書き
込み許可コマンドを送信し(ステップS1→S2)、次
いでEEPROM6がレディ状態になるとデータをEE
PROM6に書き込む(ステップS3→S4)。そし
て、書き込みが終了しない場合にはステップS5からス
テップS3に戻って書き込みを継続し、他方、書き込み
が終了するとステップS5からステップS6に進んで書
き込み禁止コマンドを送信する。この処理により、EE
PROM6にアクセスしない時にはデータ保護のために
EEPROM6が書き込み禁止状態に設定され、また、
書き込みアクセスは先ず、書き込み許可コマンドを送っ
て書き込み禁止状態を解除することにより開始される。
【0013】図3は一例として、EEPROM6は1ア
ドレスのエリアに対して16ビットデータを記憶可能で
あり、また、16ビットデータ(1つのバックアップ要
因)を4つのエリアE1〜E4の1つにリングバッファ
方式で選択的に書き込む場合を示している。例えば複写
機において通紙カウンタの値を保存する場合には、通紙
毎にカウントアップする値がエリアE1〜E4の1つに
順次書き込まれる。
【0014】この場合には、先ず、初期化時にエリアE
1〜E4内の全データを読み出してRAM5に転送し
(エリアE1〜E4毎に読み込んでもよい)、どのデー
タが最新か否かを判断する。そして、通紙カウンタに適
用した場合には最大値が最新データであるので、この判
断は例えばエリアE1から順にチェックし、次のアドレ
スが+1インクリメントされていないデータを最新のデ
ータとして取り出すことができる。そして、最新のデー
タを取り出すことができたときにはそのアドレスをRA
M5に保存し、次にEEPROM6に書き込む時にはそ
のアドレスの次のアドレスに書き込む。
【0015】ここで、EEPROM6の1アドレスのエ
リアが16ビットの場合、その最大値は216=6553
6であるので、この値を越えるデータを記憶する場合に
は2アドレス分のエリアが必要になり、図6に示すよう
にリングバッファとして4×2個のエリアを用いると、
EEPROM6の利用効率が悪くなる。そこで、本発明
では、通紙カウンタの値を32バイトとして図4に示す
ように、下位16ビット(下位ワード)を上記と同様に
4つのエリアE1〜E4をリングバッファ方式で使用し
て書き込み、上位16ビット(上位ワード)については
リングバッファ方式を採用しないで1つのエリアE5の
みに書き込む。
【0016】したがって、1アドレスのエリアが16ビ
ットのEEPROM6に対して32ビットデータを書き
込む場合に4+1個のバッファで対応することができ
る。また、エリアE5の書き込みは、エリアE1〜E4
に対して65536回書き込みを行う毎に1回発生する
のみであるので、消去・書き込み回数が制限されても対
応することができる。
【0017】ここで、65536回に1回の書き込み時
にはエリアE5とエリアE1〜E4の1つの2つのエリ
アに書き込みを行うので、上位ワードエリアE5に書き
込む途中で電源がオフになるなどの場合を想定しなけれ
ば正しいデータをEEPROM6に保存することができ
ない。図7(a)に示す例では上位ワードエリアE5に
上位ワードデータ「02」が書き込まれ、下位ワードエ
リアE3に最新データ「FFFF」が書き込まれてい
る。しかしながら、この状態では、「01FFFF」の
状態から「020000」を書き込む途中で電源がオフ
になった場合が考えられる。
【0018】そこで、図7(b)に示すように上位ワー
ド用として2つのエリアE51、E52(第1、第2エ
リア)を確保し、「01FFFF」の状態から「020
000」を書き込む場合には、先ず第1エリアE51
に上位ワード「02」を書き込み、次いでエリアE4
に下位ワード「0000」を書き込み、最後に第2エ
リアE52に上位ワード「02」を再度書き込む。
【0019】そして、上記〜の手順で書き込む途中
で電源がオフになった場合にはどの手順の実行中に電源
オフにより中断したかに依って、エリアE51、E52
の上位ワードデータとエリアE1〜E4の下位ワードの
最新値が異なる。図8(a)に示す例では、エリアE5
1、E52にそれぞれ「02」、「01」が書き込ま
れ、エリアE3に最大値「FFFF」が書き込まれてい
る。この場合には、エリアE51、E52の値が異なる
ので、第1エリアE51に上位ワード「02」を書き込
む手順を完了した後に中断したことを示しているの
で、書き込みデータを「020000」とし、エリア
E4に下位ワード「0000」を書き込み、第2エリ
アE52に上位ワード「02」を再度書き込む。
【0020】また、図8(b)に示す例では、同様にエ
リアE51、E52にそれぞれ「02」、「01」が書
き込まれているが、エリアE4に「0000」が書き込
まれている。この場合には、エリアE51、E52の値
が異なので、第1エリアE51に上位ワード「02」を
書き込む手順を完了した後に中断したことを示し、更
に、最大値「FFFF」から桁上げされた「0000」
を書き込む手順を完了した後に中断したことを示して
いる。そこで、この場合には、書き込みデータを「02
0000」とし、第2エリアE52に上位ワード「0
2」を再度書き込む。
【0021】図8(c)に示す例では、エリアE51、
E52に共に「1」が書き込まれ、エリアE4に「00
00」が書き込まれている。この場合には、エリアE5
1、E52の値が同一であるので、上記手順まで完了
した後に中断したことを示しているので何も行わない。
また、図8(c)に示す例では、エリアE51、E52
に共に「1」が書き込まれ、エリアE3に最大値「FF
FF」が書き込まれている。この場合にも同様に上記手
順まで完了した後に中断したことを示しているので何
も行わない。
【0022】ここで、例えば小型複写機において機械寿
命が30万枚、EEPROM6の書き込み保証回数が1
0万回とすると、上位ワードは4ビットあれば最大10
0万枚まで記憶することができ、16ビットも必要がな
い。なお、この場合には下位ワード用のリングバッファ
は10個必要となる。そこで、図5に示すように上位ワ
ードの1つのエリアを4ビット毎に分割し、各分割エリ
アに4つのバックアップ要因A〜Dの上位ワードを書き
込むことがにより、更に少ない容量で対応することがで
き、また、アクセス時間を短縮することができる。
【0023】また、バックアップ要因に対して重要度の
重み付けを行い、重要度が高いバックアップデータに対
しては図6に示すように下位、上位ワードと共にリング
バッファ方式で保存し、サービスマンなどが単に参考と
して参照する例えば通紙カウンタのように重要度が低い
バックアップデータを保存する場合には、下位ワードの
みをリングバッファ方式で保存するようにしてもよい。
【0024】
【発明の効果】以上説明したように請求項1記載の発明
によれば、データの下位ワードをEEPROMの複数の
エリアに対してリングバッファ方式で書き込み、上位ワ
ードをEEPROMの1つのエリアに書き込むので、消
去・書き込み回数が制限されるEEPROMの1つのエ
リアの容量を越えるデータを保存する場合にEEPRO
Mの利用効率を向上することができる。
【0025】請求項2記載の発明によれば、分割したエ
リアに複数のデータの各上位ワードを書き込むので、更
にEEPROMの利用効率を向上することができ、ま
た、アクセス時間を短縮することができる。
【0026】請求項3記載の発明によれば、優先度の高
いデータの上位及び下位ワードをEEPROMの複数の
エリアに対してリングバッファ方式で書き込み、優先度
の低いデータの下位ワードをEEPROMの複数のエリ
アに対してリングバッファ方式で書き込むと共に上位ワ
ードをEEPROMの1つのエリアに書き込むので、優
先度の高いデータを優先して保存することができ、ま
た、EEPROMの利用効率を向上することができ、ま
た、アクセス時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明に係るEEPROM制御装置の一実施形
態を示すブロック図である。
【図2】EEPROMの書き込み時の処理を説明するた
めのフローチャートである。
【図3】EEPROMをリングバッファとして使用する
場合を示す説明図である。
【図4】下位ワードを書き込む場合にのみEEPROM
をリングバッファとして使用する場合を示す説明図であ
る。
【図5】上位ワードのエリアを分割して使用する場合を
示す説明図である。
【図6】上位及び下位ワードをリングバッファ方式で書
き込む場合を示す説明図である。
【図7】上位ワードを2つのエリアに書き込む場合を示
す説明図である。
【図8】電源オン時の処理を示す説明図である。
【符号の説明】
1 制御CPU 6 EEPROM

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 EEPROMと、 データの下位ワードを前記EEPROMの複数のエリア
    に対してリングバッファ方式で書き込み、上位ワードを
    前記EEPROMの1つのエリアに書き込む制御手段
    と、を備えたEEPROM制御装置。
  2. 【請求項2】 前記制御手段は、前記EEPROMの1
    つのエリアを複数のエリアに分割し、この分割エリアに
    複数のデータの各上位ワードを書き込むことを特徴とす
    る請求項1記載のEEPROM制御装置。
  3. 【請求項3】 前記制御手段は、優先度の高いデータの
    上位及び下位ワードを前記EEPROMの複数のエリア
    に対してリングバッファ方式で書き込み、優先度の低い
    データの下位ワードを前記EEPROMの複数のエリア
    に対してリングバッファ方式で書き込むと共に上位ワー
    ドを前記EEPROMの1つのエリアに書き込むことを
    特徴とする請求項1または2記載のEEPROM制御装
    置。
JP8675996A 1996-02-13 1996-04-09 Eeprom制御装置 Pending JPH09282894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8675996A JPH09282894A (ja) 1996-02-13 1996-04-09 Eeprom制御装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2544396 1996-02-13
JP8-25443 1996-02-13
JP8675996A JPH09282894A (ja) 1996-02-13 1996-04-09 Eeprom制御装置

Publications (1)

Publication Number Publication Date
JPH09282894A true JPH09282894A (ja) 1997-10-31

Family

ID=26363053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8675996A Pending JPH09282894A (ja) 1996-02-13 1996-04-09 Eeprom制御装置

Country Status (1)

Country Link
JP (1) JPH09282894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214303A (ja) * 2012-04-02 2013-10-17 Minebea Co Ltd 車両用機器制御データの読み取り方法、同データの書き込み方法、および車両用機器のデータの保存装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214303A (ja) * 2012-04-02 2013-10-17 Minebea Co Ltd 車両用機器制御データの読み取り方法、同データの書き込み方法、および車両用機器のデータの保存装置

Similar Documents

Publication Publication Date Title
CA2420986C (en) Non-volatile memory control method
US7472331B2 (en) Memory systems including defective block management and related methods
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device
US6236593B1 (en) Method for simultaneously programming plural flash memories having invalid blocks
US6883060B1 (en) Microcomputer provided with flash memory and method of storing program into flash memory
US20100318760A1 (en) Memory controller, nonvolatile storage device, and nonvolatile storage system
JP2001243122A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法
WO2002052416A1 (fr) Systeme de memoire flash
JP2001243110A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリへのアクセス方法
JP2000105725A (ja) チップイネーブル信号生成回路及びメモリ装置
JP2003216483A (ja) メモリコントローラおよびメモリシステム装置
US20070047308A1 (en) Memory controller, flash memory system and control method for flash memory
WO2006051779A1 (ja) 不揮発性記憶装置の制御方法、メモリコントローラ及び不揮発性記憶装置
JPH07114500A (ja) 不揮発性メモリ記憶装置
JPH09282894A (ja) Eeprom制御装置
JP2000030375A (ja) データ処理システム、アクセス装置及び記録媒体
CN112148203B (zh) 存储器管理方法、装置、电子设备及存储介质
US8503241B2 (en) Electronic apparatus and data reading method
JP4273106B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2002358233A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
JP2000276461A (ja) マイクロコンピュータ
JP3190847B2 (ja) データ転送制御装置
JP4273109B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2003122630A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
JPWO2008102610A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム