JP2000269105A - プロセスシミュレータ、プロセスシミュレーション方法、デバイスシミュレータおよびデバイスシミュレーション方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置内部の界面を構成する材料とその
製造条件に応じてその界面での物理現象を表す物理モデ
ルを変更することでシミュレーション精度を向上するプ
ロセス・デバイスシミュレーション技術を提供する。 【解決手段】 半導体装置の形状および半導体装置内部
の不純物分布、半導体装置の電気的特性をシミュレーシ
ョンするプロセス・デバイスシミュレーション技術であ
る。半導体装置内部の界面の物理現象を表す物理モデル
をその界面を構成する材料とその製造条件に応じて選択
し、その物理モデルを用いて各シミュレーションするこ
とで、シミュレーション精度を向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
工程をシミュレーションするプロセスシミュレータおよ
びプロセスシミュレーション方法に関する。また、本発
明は、半導体装置の電気的特性をシミュレーションする
デバイスシミュレータおよびデバイスシミュレーション
方法に関する。

【０００２】

【従来の技術】シリコンＭＯＳＦＥＴ等の半導体装置の
シミュレーションはプロセスシミュレーションとデバイ
スシミューレーションに大別される。プロセスシミュレ
ーションは半導体装置の製造工程を計算機上で模擬的に
行ない、実際の半導体装置を試作することなく、半導体
装置の加工形状や不純物分布を予測する技術である。一
方、デバイスシミュレーションは半導体装置の形状、半
導体中の不純物濃度、端子に印加する電圧等の入力デー
タを受け取り、半導体装置の電気的特性を求める技術で
ある。

【０００３】プロセス・デバイスシミュレーションは拡
散方程式、ポアッソン（Poisson）方程式、電子・正孔
電流連続方程式等の物理方程式を数値的に解くことによ
り、半導体装置の不純物分布等や半導体装置の電気的特
性を評価する。物理方程式は非線形連立微分方程式であ
り、この非線形連立微分方程式の解はニュートン（Newt
on）法を用いた反復計算によって求められる。

【０００４】物理方程式の数値解を求める場合、物理方
程式中に現れる物理モデルが必要である。物理モデルは
各種の物理現象を表現した数式であり、たとえば半導体
装置の不純物分布の計算に用いられる拡散方程式では拡
散係数の物理モデルが必要となる。拡散係数の物理モデ
ルは不純物の種類、温度および不純物濃度の関数として
数式で与えられる。

【０００５】物理モデルの中には界面の物理現象に表す
モデルがある。たとえばその物理モデルとして酸化膜／
シリコン界面での不純物の偏析を表す物理モデルがあ
る。不純物の偏析はシリコン基板表面の不純物濃度に影
響を与え、ＭＯＳＦＥＴのしきい値電圧の変動を招く。
したがって、ＭＯＳＦＥＴのしきい値電圧の計算精度は
不純物偏析を表す物理モデルの精度に依存する。また、
他の例として酸化膜／シリコン界面での点欠陥（格子間
Ｓｉ原子：Interstitial Si、空孔：Vacancy）の再結合
がある。点欠陥の再結合速度はショートチャネルＭＯＳ
ＦＥＴのシミュレーション結果に大きな影響を及ぼす。
さらに、伝導電荷の移動度は酸化膜／シリコン界面の状
態に大きく依存する。伝導電荷の移動度は半導体装置の
電気的特性を大きく左右するものである。

【０００６】

【発明が解決しようとする課題】従来、酸化膜／シリコ
ン界面の物理現象を表す物理モデルは単一モデルで記述
されてきた。しかしながら、半導体装置の微細化、半導
体製造工程の複雑化に伴い、従来では考慮されていない
界面の性質を新たにモデル化して組み込んでいかないと
シミュレーションの精度向上を望むことは不可能となっ
てきた。

【０００７】たとえばシリコンとの界面をなすゲート酸
化膜は特定の酸化工程によって形成される。したがっ
て、従来ではゲート酸化膜とシリコンとの界面の物理モ
デルは単一モデルが用いられていた。ＭＯＳＦＥＴの電
気特性はこのゲート酸化膜／シリコン界面の物理現象に
直接影響を受けるが、従来ではこのゲート酸化膜／シリ
コン界面の物理モデルが高精度なモデルが一つあれば十
分であった。ところが、ＭＯＳＦＥＴのゲート幅やゲー
ト長が短くなると素子分離領域の厚い酸化膜とシリコン
の界面の物理現象がＭＯＳＦＥＴのチャネルに影響を及
ぼし、寸法の大きいＭＯＳＦＥＴと異なった電気特性を
呈するようになる。そのため、素子分離酸化膜／シリコ
ン界面の物理現象も考慮しなければ寸法の小さいＭＯＳ
ＦＥＴについては正確なシミュレーション結果を得るこ
とができない。この場合、素子分離酸化膜はゲート酸化
膜と異なる酸化工程で形成されるため、シリコンと界面
の状態は素子分離酸化膜とゲート酸化膜では全く別のも
のである。すなわち、素子分離酸化膜／シリコン界面と
ゲート酸化膜／シリコン界面の性質は異なり、それぞれ
の界面での物理現象を表す物理モデルも当然異なるもの
となる。したがって、寸法の小さいＭＯＳＦＥＴについ
て高精度なシミュレーションを行なうには界面の性質に
応じて最適な物理モデルの設定が必要となる。

【０００８】本発明は、上記課題を解決し、界面の性質
に応じてその界面での物理現象を表す物理モデルを変更
することでシミュレーション精度を向上できるプロセス
シミュレータおよびプロセスシミュレーション方法を提
供することを目的とする。

【０００９】また、本発明は、界面の性質に応じてその
界面での物理現象を表す物理モデルを変更することでシ
ミュレーション精度を向上できるデバイスシミュレータ
およびデバイスシミュレーション方法を提供することを
目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の特徴は、半導体装置の製造プロセス
条件を入力する装置と、入力された製造プロセス条件と
各種の物理モデルを用いて半導体装置の形状および半導
体装置内部の不純物分布を求めるべくイオン注入工程、
エッチング工程、堆積工程、酸化工程、拡散工程を含む
一連の半導体製造工程をシミュレーションする手段と、
各工程のシミュレーション結果を入力し、半導体装置内
部の界面を構成する材料とその材料の製造条件を判断す
る手段と、その判断結果を入力し、界面での物理現象を
表す最適な物理モデルを選択し、シミュレーション手段
に出力する手段と、シミュレーション手段が求めた半導
体装置の形状および半導体装置内部の不純物分布を出力
する装置とを少なくとも有するプロセスシミュレータで
あることである。ここで、「界面を構成する材料の製造
条件」にはたとえば製造工程や製造装置、プロセス条件
が含まれる。

【００１１】本発明の第１の特徴によれば、半導体装置
内部の界面を構成する材料とその材料の製造条件を判断
し、その界面の物理現象を正確に表す物理モデルを選択
して、その界面についてのプロセスシミュレーションを
実施できる。つまり、界面の物理モデルの高精度化を図
ることで高精度のプロセスシミュレーションを実現でき
る。

【００１２】本発明の第２の特徴は、半導体装置の形状
および半導体装置の電圧条件を入力する装置と、入力さ
れた半導体装置の形状から半導体装置内部の界面を構成
する材料とその材料の製造条件を判断する手段と、その
判断結果を入力し、界面での物理現象を表す最適な物理
モデルを選択する手段と、入力された半導体装置の形状
および半導体装置の電圧条件と各種の物理モデルを用い
て半導体装置の電気的特性をシミュレーションする手段
と、その半導体装置の電気的特性シミュレーション結果
を出力する装置とを少なくとも有するデバイスシミュレ
ータであることである。

【００１３】本発明の第２の特徴によれば、半導体装置
内部の界面を構成する材料とその材料の製造条件を判断
し、その界面の物理現象を正確に表す物理モデルを選択
して、その界面についてのデバイスシミュレーションを
実施できる。つまり、界面の物理モデルの高精度化を図
ることで高精度のデバイスシミュレーションを実現でき
る。

【００１４】

【発明の実施の形態】以下、本発明に係るプロセスシミ
ュレータ、プロセスシミュレーション方法、デバイスシ
ミュレータおよびデバイスシミュレーション方法の実施
の形態について図面を用いて説明する。本発明は、各種
の処理を行なうための中央処理装置（Central Processi
ng Unit）と、キーボード、マウス、ライトペン、フレ
キシブルディスク装置等の入力装置と、メモリ装置、デ
ィスク装置等の外部記憶装置と、ディスプレイ装置、プ
リンタ装置等の出力装置等とを備えた通常のコンピュー
タシステムを用いる。中央処理装置は以下の第１および
第２の実施の形態において説明するプロセスシミュレー
ションおよびデバイスシミュレーションを実施する演算
部と、演算部が実行する命令を記憶する主記憶部とを備
える。プロセスシミュレーションおよびデバイスシミュ
レーションの際には以下のそれぞれの実施の形態で説明
する各種の変数を外部記憶装置等に保存し、中央処理装
置が保存した変数を適宜読み出してデータ処理を行な
う。

【００１５】なお、以下の実施の形態で説明するプロセ
スシミュレーションおよびデバイスシミュレーションを
実行するためのプログラムは記録媒体に保存することが
できる。この記録媒体をコンピュータシステムによって
読み込ませ、このプログラムを実行してコンピュータを
制御しながら所望のシミュレーションを実現することが
できる。ここで、記録媒体とは、半導体メモリ装置、磁
気ディスク装置、光ディスク装置、光磁気ディスク装
置、磁気テープ装置等、本発明のプログラムを記録する
ことができるような装置が含まれる。

【００１６】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係るプロセスシミュレータを示すブロ
ック図である。プロセスシミュレータ１は、制御機能部
分３と、シミュレーション条件入力機能部５と、イオン
注入計算機能部７と、エッチング計算機能部９と、堆積
計算機能部１１と、酸化計算機能部１３と、拡散計算機
能部１５と、計算結果出力機能部１７とを備えて構成さ
れる。制御機能部３はシミュレーション条件入力機能部
５やイオン注入計算機能部７等の各機能部を制御しプロ
セスシミュレータ１全体の制御を行なうものである。シ
ミュレーション条件入力機能部５は決められたフォーマ
ットに従って記述された半導体装置の製造プロセス条件
を入力するものである。イオン注入計算機能部７、エッ
チング計算機能部９、堆積計算機能部１１、酸化計算機
能部１３および拡散計算機能部１５には半導体装置の製
造に必要なプロセスの物理モデルが組み込まれたもので
ある。これらの機能部はシミュレーション条件入力機能
部５から入力された製造プロセス条件と物理モデルを用
いて各プロセスをシミュレーションする演算手段を備え
ている。計算結果出力機能部１７はイオン注入計算機能
部７、エッチング計算機能部９、堆積計算機能部１１、
酸化計算機能部１３および拡散計算機能部１５から出力
されたシミュレーション結果を出力するものである。

【００１７】さらにプロセスシミュレータ１は、酸化膜
判断機能部１９と、物理モデル選択機能部２１とを備え
る。酸化膜判断機能部１９はエッチング計算機能部９、
堆積計算機能部１１および酸化計算機能部１３がシミュ
レーションする毎にシミュレーション結果を受け取り、
各酸化膜の製造工程を判断するものである。物理モデル
選択機能部２１は酸化膜判断機能部１９の判断結果に基
づいて酸化膜／シリコン界面の物理モデルを選択するも
のである。そして、物理モデル選択機能部２１が選択し
た物理モデルを用いて拡散計算機能部１５が酸化膜／シ
リコン界面の不純物拡散をシミュレーションする。

【００１８】次に、本発明の第１の実施の形態に係るプ
ロセスシミュレータの動作を図２を用いて説明する。図
２は、本発明の第１の実施の形態に係るプロセスシミュ
レータのシミュレーション方法の処理手順を示すフロー
チャートである。図２に示すように、プロセスシミュレ
ーション（ステップ２１）では製造プロセス条件に基づ
いてイオン注入プロセス、エッチングプロセス、堆積プ
ロセス、酸化プロセス、拡散プロセス等の一連の製造プ
ロセスのシミュレーションによって半導体装置の加工形
状や不純物分布が求められる。酸化膜判断（ステップ２
２）を行なう際には、プロセスシミュレーション（ステ
ップ２１）で得られたシミュレーション結果を受け取
り、各酸化膜の製造工程を随時判断する。その判断結果
に基づいて酸化膜／シリコン界面の物理モデルを選択す
る（ステップ２２）。選択された物理モデルはプロセス
シミュレーション（ステップ２１）の拡散シミュレーシ
ョンに用いられる。

【００１９】次に、具体的な例を用いて本発明の第１の
実施の形態に係るプロセスシミュレータの動作を説明す
る。図３〜図１１は、半導体装置の製造工程を示す断面
図である。ここでは、ＳＴＩ（Shallow Trench Isolati
on）素子分離法を用いたｎ型シリコンＭＯＳＦＥＴから
なる半導体装置の不純物分布を計算するプロセスシミュ
レータに本発明を適用した場合について説明する。

【００２０】まず、図３のシリコン基板２３の素子分離
酸化膜を形成する領域のエッチングプロセスをシミュレ
ーションする。そして、図４のトレンチ２５の形状を求
める。次に、図５の酸化膜２７を形成する酸化プロセス
をシミュレーションする。ここで、酸化膜２７を以降の
製造工程で形成される酸化膜と区別する処理が行なわれ
る。すなわち、酸化膜判断機能部１９は酸化計算機能部
１３のシミュレーション結果を入力し、酸化膜２７が素
子分離酸化工程で形成された酸化膜であると判断する。
具体的には、たとえば従来より行われているストリング
モデル（stringmodel）による領域形状表現方法を用い
た場合、各酸化膜の領域に対応するストリングモデルデ
ータに対して領域名を設定し、この領域名から酸化膜を
区別すればよい。なお、酸化膜２７の領域に対応するス
トリングモデルデータに対しては文字列「ＳＴＩ Ｏ
Ｘ」を領域名として設定したとする。

【００２１】次に、図６の酸化膜２９をシリコン基板２
３全面に形成する堆積プロセスをシミュレーションした
後、ＣＭＰ（Chemical Mechanical Polish）法による酸
化膜２９のエッチングプロセスをシミュレーションす
る。そして、図７の犠牲酸化膜３１を形成する酸化プロ
セスをシミュレーションした後、ｐ型チャネル領域を形
成する硼素（Ｂ）のイオン注入プロセスをシミュレーシ
ョンする。次に、図８に示すように犠牲酸化膜３１のエ
ッチングプロセスをシミュレーションする。

【００２２】次に、図９のゲート酸化膜３３を形成する
酸化プロセスをシミュレーションする。ここで、酸化膜
２７と同様に、ゲート酸化膜３３を他の製造工程で形成
される酸化膜と区別する処理が行なわれる。すなわち、
酸化膜判断機能部１９は酸化計算機能部１３のシミュレ
ーション結果を入力し、ゲート酸化膜３３がゲート酸化
工程で形成されたゲート酸化膜であると判断する。な
お、ゲート酸化膜３３の領域に対応するストリングモデ
ルデータに対しては文字列「ＧＡＴＥ ＯＸ」を領域名
として設定したとする。

【００２３】ここで、ゲート酸化工程ではゲート酸化膜
３３の酸化プロセスのシミュレーション以外にチャネル
領域における不純物（ここでは硼素）の拡散プロセスも
同時にシミュレーションする必要がある。特に、シリコ
ン基板２３と酸化膜２７の界面およびシリコン基板２３
とゲート酸化膜３３の界面では硼素の偏析を考慮して拡
散プロセスをシミュレーションしなければならない。そ
のためには、各界面の物理現象を表す物理モデルが必要
となる。本発明の第１の実施の形態では、酸化膜判断機
能部１９により素子分離酸化膜である酸化膜２７とゲー
ト酸化膜３３が区別され、対象となる酸化膜／シリコン
界面が酸化膜２７／シリコン基板２３界面であるかゲー
ト酸化膜３３／シリコン基板２３界面であるかが判断さ
れる。したがって、砒素の偏析を考慮した拡散プロセス
をシミュレーションする際、各界面の物理モデルを選択
して行なうことが可能となる。すなわち、酸化膜／シリ
コン界面の不純物の偏析の物理モデルとして、酸化膜２
７／シリコン基板２３界面には酸化膜２７／シリコン基
板２３界面の物理モデルを用いてシミュレーションし、
ゲート酸化膜３３／シリコン基板２３界面にはゲート酸
化膜３３／シリコン基板２３界面の物理モデルを用いて
シミュレーションすることが可能となる。

【００２４】次に、図１０のゲート電極３５を構成する
材料膜の堆積プロセス、その材料膜をパターニングする
エッチングプロセス、図１０のゲート電極保護酸化膜３
７を形成する酸化プロセスおよび図１０のソース／ドレ
インｎ型領域３９を構成する不純物（ここでは砒素）の
イオン注入プロセスを順次シミュレーションする。そし
て、ソース／ドレインｎ型領域を構成する砒素を活性化
する拡散プロセスをシミュレーションする。この拡散プ
ロセスでは砒素の活性化以外に不純物（ここではｐ型チ
ャネル領域を構成する硼素、ソース／ドレインｎ型領域
を構成する砒素）の拡散をシミュレーションする必要が
ある。

【００２５】ここで、イオン注入後の不純物拡散はイオ
ン注入でシリコン基板２３中に発生した点欠陥（格子間
Ｓｉ原子：Interstitial Si、空孔：Vacancy）に大きく
影響を受けることが知られている。点欠陥はシリコン基
板２３中において不純物原子と相互作用しながらソース
／ドレインからチャネル領域に拡散していく。その結
果、チャネル領域の不純物の拡散を増速させる。また、
点欠陥は酸化膜／シリコン界面で再結合により消滅する
ことも知られている。さらに、この再結合の速度は酸化
膜／シリコン界面を構成する酸化膜の種類によって異な
っている。したがって、シリコン基板２３と酸化膜２７
の界面およびシリコン基板２３とゲート酸化膜３３の界
面では点欠陥を考慮して不純物の拡散をシミュレーショ
ンしなければならない。そのため、各界面における点欠
陥の再結合についての物理モデルが必要となる。本発明
の第１の実施の形態では、酸化膜判断機能部１９により
素子分離酸化膜である酸化膜２７とゲート酸化膜３３が
区別され、対象となる酸化膜／シリコン界面が酸化膜２
７／シリコン基板２３界面であるかゲート酸化膜３３／
シリコン基板２３界面であるかが判断される。したがっ
て、点欠陥の再結合を考慮した拡散プロセスをシミュレ
ーションする際、各界面の点欠陥の再結合についての物
理モデルを選択して行なうことが可能となる。すなわ
ち、酸化膜／シリコン界面の点欠陥の再結合の物理モデ
ルとして、酸化膜２７／シリコン基板２３界面には酸化
膜２７／シリコン基板２３界面の物理モデルを用いてシ
ミュレーションし、ゲート酸化膜３３／シリコン基板２
３界面にはゲート酸化膜３３／シリコン基板２３界面の
物理モデルを用いてシミュレーションすることが可能と
なる。

【００２６】以降、図１１の層間絶縁膜４１の形成、コ
ンタクト孔（図示省略）の形成、配線（ソース電極配線
４３ａ、ゲート電極配線４３ｂ、ドレイン電極配線４３
ｃ）の形成等をシミュレーションし、ｎ型シリコンＭＯ
ＳＦＥＴからなる半導体装置の形状と不純物分布を求め
る。

【００２７】以上説明したように、本発明の第１の実施
の形態によれば、酸化膜／シリコン界面の性質に応じて
その界面での物理現象を表す最適な物理モデルを選択し
て不純物の拡散プロセスをシミュレーションすることが
可能となる。それにより、酸化膜／シリコン界面を考慮
した不純物拡散のシミュレーション精度を向上できる。

【００２８】（第２の実施の形態）次に、本発明の第２
の実施の形態について説明する。図１２は、本発明の第
２の実施の形態に係るデバイスシミュレータを示すブロ
ック図である。デバイスシミュレータ４５は、制御機能
部４７と、シミュレーション条件機能部４９と、素子構
造入力部５１と、電気特性評価部５３と、計算結果出力
機能部５５とを備えて構成される。制御機能部４７はシ
ミュレーション条件入力機能部４９や素子構造入力機能
部５１等の各機能部を制御しデバイスシミュレータ４５
全体の制御を行なうものである。シミュレーション条件
入力機能部４９は決められたフォーマットに従って記述
された半導体装置の電圧条件等を入力するものである。
素子構造入力機能部５１は半導体装置の形状を入力する
ものである。半導体装置の形状データは第１の実施の形
態のプロセスシミュレータによって算出された形状デー
タを入力してもよいし、デバイスシミュレータ４５の利
用者が直接入力してもよい。電気特性評価機能部５３は
シミュレーション条件入力機能部４９から入力された電
圧条件等と素子構造入力機能部５１から入力された半導
体装置の形状データとを用いて半導体装置の電気的特性
をシミュレーションするものである。計算結果出力機能
部５５は電気特性評価機能部５３から出力されたシミュ
レーション結果を出力するものである。

【００２９】さらに、デバイスシミュレータ４５は、酸
化膜判断機能部５７と、移動度モデル選択機能部５９
と、移動度算出機能部６１を備える。酸化膜判断機能部
５７は素子構造入力機能部５１が入力した半導体装置の
形状データを受け取り、各酸化膜の種類を判断するもの
である。移動度モデル選択機能部５９は酸化膜判断機能
部５７の判断結果に基づいて移動度の物理モデルを選択
するものである。移動度算出機能部６１は移動度モデル
選択機能部５９が選択した物理モデルを用いて移動度を
求めるものである。そして、移動度算出機能部６１が求
めた移動度を用いて電気特性評価機能部５３が半導体装
置の電気的特性をシミュレーションする。

【００３０】次に、本発明の第２の実施の形態に係るデ
バイスシミュレータの動作を図１３を用いて説明する。
図１３は、本発明の第２の実施の形態に係るデバイスシ
ミュレータのシミュレーション方法の処理手順を示すフ
ローチャートである。図１３に示すように、デバイスシ
ミュレーション（ステップ１３１）では半導体装置の形
状データと電圧条件等に基づいて半導体装置の電流−電
圧特性、インピーダンス特性、高周波特性等の電気的特
性が求められる。酸化膜判断（ステップ１３２）を行な
う際には、半導体装置の形状データを受け取り、各酸化
膜の種類を判断する。その判断結果に基づいて移動度モ
デルを選択する（ステップ１３３）。そして、選択され
た物理モデルを用いて対象の酸化膜／シリコン界面にお
ける移動度を求める。その移動度はデバイスシミュレー
ション（ステップ１３１）に入力され、正確な移動度に
基づいて半導体装置の電気的特性評価が行なわれる。

【００３１】次に、具体的な例を用いて本発明の第２の
実施の形態に係るデバイスシミュレータの動作を説明す
る。図１４〜図１６は、半導体装置の断面図である。こ
こでは、ＳＯＩ（Silicon On Insulator）基板上のｎ型
ＭＯＳＦＥＴからなる半導体装置の電気的特性を計算す
るデバイスシミュレータに本発明を適用した場合につい
て説明する。

【００３２】図１４に示すように、この半導体装置を構
成する酸化膜として埋め込み酸化膜６５とゲート酸化膜
７１がある。この二つの酸化膜はそれぞれ異なる製造工
程で形成されるため、各酸化膜とＳＯＩ層８１との間の
界面状態は全く異なるものになる。たとえば酸化膜／シ
リコン界面の原子レベルでの凹凸（Surface Roughnes
s）等が違えば、伝導電荷である電子の移動度は大きく
変化する。図１４の半導体装置のゲート電極配線７５ｂ
に正の電圧を印加すれば、図１５に示すように、電子の
反転層８３はＳＯＩ層８１とゲート酸化膜７１の界面に
形成される。この場合、この電子の移動度モデルにはＳ
ＯＩ層８１／ゲート酸化膜７１界面の移動度モデルを利
用しなければシミュレーションの精度を向上できない。
また、図１４の半導体装置のゲート電極配線７５ｂに負
の電圧を印加すれば、図１６に示すように、電子の反転
層８５はＳＯＩ層８１と埋め込み酸化膜６５の界面に形
成される。この場合、この電子の移動度モデルにはＳＯ
Ｉ層８１／埋め込み酸化膜６５界面の移動度モデルを利
用しなければやはりシミュレーションの精度を向上でき
ない。

【００３３】本発明の第２の実施の形態では、素子構造
入力機能部５１が半導体装置の形状データと共に半導体
装置を構成する酸化膜の種類を示す酸化膜データも同時
に入力する。そして、酸化膜判断機能部５７により埋め
込み酸化膜６５とゲート酸化膜７１を区別し、対象とな
る酸化膜／シリコン界面が埋め込み酸化膜６５／ＳＯＩ
層８１界面であるかゲート酸化膜７１／ＳＯＩ層８１界
面であるかが判断される。したがって、酸化膜／シリコ
ン界面の移動を表す物理モデルとして、埋め込み酸化膜
６５／ＳＯＩ層８１界面には埋め込み酸化膜６５／ＳＯ
Ｉ層８１界面の移動度モデルを用いてシミュレーション
し、ゲート酸化膜７１／ＳＯＩ層８１界面にはゲート酸
化膜７１／ＳＯＩ層８１界面の移動度モデルを用いてシ
ミュレーションすることが可能となる。酸化膜の区別
は、たとえば従来のストリングモデル（string model）
による領域形状表現方法を用いた場合、各酸化膜の領域
に対応するストリングモデルデータに対して領域名を設
定し、この領域名を基に行なえばよい。ここでは、埋め
込み酸化膜６５の領域に対応するストリングモデルデー
タに対しては文字列「ＢＵＲＩＥＤ ＯＸ」を領域名と
して設定し、ゲート酸化膜７１の領域に対するストリン
グモデルに対しては文字列「ＧＡＴＥ ＯＸ」を領域名
として設定する。酸化膜判断機能部５７はこの領域名を
参照することで酸化膜の種類を判断できる。

【００３４】以上説明したように、本発明の第２の実施
の形態によれば、酸化膜／シリコン界面の性質に応じて
その界面での正確な移動度を表す最適な物理モデルを選
択して半導体装置の電気的特性をシミュレーションする
ことが可能となる。それにより、酸化膜／シリコン界面
を考慮した半導体装置の電気的特性のシミュレーション
精度を向上できる。

【００３５】（その他の実施の形態）上記のように、本
発明は第１および第２の実施の形態によって記載した
が、この開示の一部をなす論述および図面はこの発明を
限定するものであると理解すべきではない。この開示か
ら当業者には様々な代替実施の形態、実施例および運用
技術が明らかとなろう。

【００３６】たとえば、第１および第２の実施の形態に
おいては、酸化膜／シリコン界面の物理モデルの高精度
化を目的としたが、他の界面の物理モデルに適用しても
もちろん構わない。その場合には、その界面を構成する
膜を区別できるようにすればよい。

【００３７】また、第２の実施の形態では対象とする物
理モデルは移動度であったが、この場合も他の物理モデ
ルを対象としてもよい。

【００３８】このように、本発明はここでは記載してい
ない様々な実施の形態等を包含するということを理解す
べきである。したがって、本発明はこの開示から妥当な
特許請求の範囲に係る発明特定事項によってのみ限定さ
れるものである。

【００３９】

【発明の効果】本発明によれば、半導体装置の内部の界
面の物理モデルを高精度化することで、プロセスシミュ
レーションおよびデバイスシミュレーションの精度を向
上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るプロセスシミ
ュレータを示すブロック図である。

【図２】本発明の第１の実施の形態に係るプロセスシミ
ュレータのシミュレーション方法の処理手順を示すフロ
ーチャートである。

【図３】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図４】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図５】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図６】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図７】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図８】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図９】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯＳ
ＦＥＴからなる半導体装置の製造工程を示す断面図であ
る。

【図１０】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯ
ＳＦＥＴからなる半導体装置の製造工程を示す断面図で
ある。

【図１１】ＳＴＩ素子分離法を用いたｎ型シリコンＭＯ
ＳＦＥＴからなる半導体装置の製造工程を示す断面図で
ある。

【図１２】本発明の第２の実施の形態に係るデバイスシ
ミュレータを示すブロック図である。

【図１３】本発明の第２の実施の形態に係るデバイスシ
ミュレータのシミュレーション方法の処理手順を示すフ
ローチャートである。

【図１４】ＳＯＩ基板上のｎ型ＭＯＳＦＥＴからなる半
導体装置の断面図である。

【図１５】ＳＯＩ基板上のｎ型ＭＯＳＦＥＴからなる半
導体装置の断面図である。

【図１６】ＳＯＩ基板上のｎ型ＭＯＳＦＥＴからなる半
導体装置の断面図である。

【符号の説明】

１ プロセスシミュレータ ３、４７ 制御機能部 ５、４９ シミュレーション条件入力機能部 ７ イオン注入計算機能部 ９ エッチング計算機能部 １１ 堆積計算機能部 １３ 酸化計算機能部 １５ 拡散計算機能部 １７、５５ 計算結果出力機能部 １９、５７ 酸化膜判断機能部 ２１ 物理モデル選択機能部 ２３、６３ シリコン基板 ２５ トレンチ ２７、２９ 酸化膜 ３１ 犠牲酸化膜 ３３、７１ ゲート酸化膜 ３５、７３ ゲート電極 ３７ ゲート電極保護酸化膜 ３９、６７ ソース／ドレインｎ型領域 ４１、７７ 層間酸化膜 ４３ａ、７５ａ ソース電極配線 ４３ｂ、７５ｂ ゲート電極配線 ４３ｃ、７５ｃ ドレイン電極配線 ４５ デバイスシミュレータ ５１ 素子構造入力機能部 ５３ 電気特性評価機能部 ５９ 移動度モデル選択機能部 ６１ 移動度算出機能部 ６５ 埋め込み酸化膜 ６９ チャネル領域 ７９ 基板電極 ８１ ＳＯＩ層 ８３ ゲート電極に正の電圧を印加した場合に形成され
る電子の反転層 ８５ ゲート電極に負の電圧を印加した場合に形成され
る電子の反転層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体装置の製造プロセス条件を入力す
   る装置と、 前記入力された製造プロセス条件と各種の物理モデルを
   用いて前記半導体装置の形状および前記半導体装置内部
   の不純物分布を求めるべくイオン注入工程、エッチング
   工程、堆積工程、酸化工程、拡散工程を含む一連の半導
   体製造工程をシミュレーションする手段と、 前記各工程のシミュレーション結果を入力し、前記半導
   体装置内部の界面を構成する材料とその材料の製造条件
   を判断する手段と、 前記判断結果を入力し、前記界面での物理現象を表す最
   適な物理モデルを選択し、前記シミュレーション手段に
   出力する手段と、 前記求めた半導体装置の形状および前記半導体装置内部
   の不純物分布を出力する装置とを少なくとも有すること
   を特徴とするプロセスシミュレータ。
2. 【請求項２】 半導体装置の製造プロセス条件を入力す
   るステップと、 前記入力された製造プロセス条件と各種の物理モデルを
   用いて前記半導体装置の形状および前記半導体装置内部
   の不純物分布を求めるべくイオン注入工程、エッチング
   工程、堆積工程、酸化工程、拡散工程を含む一連の半導
   体製造工程をシミュレーションするステップと、 前記各工程のシミュレーション結果を入力し、前記半導
   体装置内部の界面を構成する材料とその材料の製造条件
   を判断するステップと、 前記判断結果を入力し、前記界面での物理現象を表す最
   適な物理モデルを選択し、前記シミュレーションステッ
   プに出力するステップと、 前記求めた半導体装置の形状および前記半導体装置内部
   の不純物分布を出力するステップとを少なくとも有する
   ことを特徴とするプロセスシミュレーション方法。
3. 【請求項３】 半導体装置の形状および半導体装置の電
   圧条件を入力する装置と、 前記入力された半導体装置の形状から前記半導体装置内
   部の界面を構成する材料とその材料の製造条件を判断す
   る手段と、 前記判断結果を入力し、前記界面での物理現象を表す最
   適な物理モデルを選択する手段と、 前記入力された半導体装置の形状および半導体装置の電
   圧条件と各種の物理モデルを用いて前記半導体装置の電
   気的特性を評価する手段と、 前記評価した半導体装置の電気的特性を出力する装置と
   を少なくとも有することを特徴とするデバイスシミュレ
   ータ。
4. 【請求項４】 半導体装置の形状および半導体装置の電
   圧条件を入力するステップと、 前記入力された半導体装置の形状から前記半導体装置内
   部の界面を構成する材料とその材料の製造条件を判断す
   るステップと、 前記判断結果を入力し、前記界面での物理現象を表す最
   適な物理モデルを選択するステップと、 前記入力された半導体装置の形状および半導体装置の電
   圧条件と各種の物理モデルを用いて前記半導体装置の電
   気的特性を評価するステップと、 前記評価した半導体装置の電気的特性を出力するステッ
   プとを少なくとも有することを特徴とするデバイスシミ
   ュレーション方法。