JP2670281B2 - 半導体素子の電気特性評価装置 - Google Patents
半導体素子の電気特性評価装置Info
- Publication number
- JP2670281B2 JP2670281B2 JP2300988A JP2300988A JP2670281B2 JP 2670281 B2 JP2670281 B2 JP 2670281B2 JP 2300988 A JP2300988 A JP 2300988A JP 2300988 A JP2300988 A JP 2300988A JP 2670281 B2 JP2670281 B2 JP 2670281B2
- Authority
- JP
- Japan
- Prior art keywords
- solution
- calculation
- calculation means
- distribution
- equations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子の電気特性を解析評価する手法
に関し、特に数値計算によって半導体内部の電気特性を
表わす物理量、例えば電位分布，電子濃度分布及び正孔
濃度分布の少なくとも一つの物理量の所定の位置におけ
る値を求める方法に関する。
に関し、特に数値計算によって半導体内部の電気特性を
表わす物理量、例えば電位分布，電子濃度分布及び正孔
濃度分布の少なくとも一つの物理量の所定の位置におけ
る値を求める方法に関する。
（従来の技術） 半導体内の電位分布，電気濃度分布及び正孔濃度分布
を数値的に解析する手法として、ポアソン方程式と電子
電流連続式及び正孔電流連続式の３つの基本方程式を数
値的に解いて、半導体の電気特性を解析する手法が知ら
れている。また、半導体素子の試作に先だって予測する
手段は、「デバイスシミュレーション技術」として知ら
れている（例えば、S.Selberherr,‘Analysis and Simu
lation of Semiconductor Devices',Springer−Verlag,
1984）。この技術は、半導体素子の内部に第３図に示す
ように離散化用の格子点を設け、各格子点の上でポアソ
ン方程式，電子電流連続式及び正孔電流連続式の合計３
本の連立偏微分方程式 ∇（ε∇ψ）＝−ｑ（ｐ−Ｎ＋ＮD−ＮA） …（１） ∂n/∂ｔ＋（μnn∇ψ−Dn∇Ｎ）＝GR …（２） ∂p/∂ｔ＋（μpp∇ψ−Dp∇Ｐ）＝GR …（３） を、未知数である電位分布ψ，電子分布n,正孔分布ｐに
ついて解くものであり、通常は大形コンピュータ上でこ
の方程式を数値的に解くプログラムの形で実現される。
なお、上式において、ψは電位分布、ｎは電子分布、ｐ
は正孔分布、ｑは素電荷量、ＮD,NAはドナー・アクセプ
タイオンの濃度、μn,μｐは電子・正孔の移動度、Dn,D
pは電位・正孔の拡散係数、Ｇは電子又は正孔の単位時
間・単位体積当たりの生成速度を示す。また、移動度μ
n,μp,拡散係数Dn,Dpは電界−∇ψ,NA,NDに依存し、GR
はn,p,∇ψの複雑な関数である。
を数値的に解析する手法として、ポアソン方程式と電子
電流連続式及び正孔電流連続式の３つの基本方程式を数
値的に解いて、半導体の電気特性を解析する手法が知ら
れている。また、半導体素子の試作に先だって予測する
手段は、「デバイスシミュレーション技術」として知ら
れている（例えば、S.Selberherr,‘Analysis and Simu
lation of Semiconductor Devices',Springer−Verlag,
1984）。この技術は、半導体素子の内部に第３図に示す
ように離散化用の格子点を設け、各格子点の上でポアソ
ン方程式，電子電流連続式及び正孔電流連続式の合計３
本の連立偏微分方程式 ∇（ε∇ψ）＝−ｑ（ｐ−Ｎ＋ＮD−ＮA） …（１） ∂n/∂ｔ＋（μnn∇ψ−Dn∇Ｎ）＝GR …（２） ∂p/∂ｔ＋（μpp∇ψ−Dp∇Ｐ）＝GR …（３） を、未知数である電位分布ψ，電子分布n,正孔分布ｐに
ついて解くものであり、通常は大形コンピュータ上でこ
の方程式を数値的に解くプログラムの形で実現される。
なお、上式において、ψは電位分布、ｎは電子分布、ｐ
は正孔分布、ｑは素電荷量、ＮD,NAはドナー・アクセプ
タイオンの濃度、μn,μｐは電子・正孔の移動度、Dn,D
pは電位・正孔の拡散係数、Ｇは電子又は正孔の単位時
間・単位体積当たりの生成速度を示す。また、移動度μ
n,μp,拡散係数Dn,Dpは電界−∇ψ,NA,NDに依存し、GR
はn,p,∇ψの複雑な関数である。
前記３つの基本方程式は、未知数であるψ,n,pに関す
る非線形方程式であるため、物理的な考察で定めた初期
解を基にして、反復的に解を求める手法が用いられる。
即ち、ψ,n,pの初期値ψ0,n0,p0から出発して、修正量
δψ0,δn0,δp0を以下に述べる方法で求め、 ψｋ＋１←ψｋ＋δψｋ ｎk+1←ｎk＋δｎk ｐk+1←ｐk＋δｐk 修正量が十分小さくなるまでその手続きを繰返す。但
し、ｋ＝0,1,2,3,…である。
る非線形方程式であるため、物理的な考察で定めた初期
解を基にして、反復的に解を求める手法が用いられる。
即ち、ψ,n,pの初期値ψ0,n0,p0から出発して、修正量
δψ0,δn0,δp0を以下に述べる方法で求め、 ψｋ＋１←ψｋ＋δψｋ ｎk+1←ｎk＋δｎk ｐk+1←ｐk＋δｐk 修正量が十分小さくなるまでその手続きを繰返す。但
し、ｋ＝0,1,2,3,…である。
基本方程式（１）〜（３）を解きδψ，δn,δｐを求
める手法として２つの方法が知られている。それらをこ
こではニュートン（Newton）法，デカップル（Decoupl
e）法と呼ぶ。これらの方法の概要は以下に述べるが、
一言で言えば、ニュートン法は計算時間がかかるが確実
な方法であり、デカップル法は場合によっては解が得ら
れないことがあるが多くの場合極めて高速に解が得られ
る方法である。
める手法として２つの方法が知られている。それらをこ
こではニュートン（Newton）法，デカップル（Decoupl
e）法と呼ぶ。これらの方法の概要は以下に述べるが、
一言で言えば、ニュートン法は計算時間がかかるが確実
な方法であり、デカップル法は場合によっては解が得ら
れないことがあるが多くの場合極めて高速に解が得られ
る方法である。
ここで、基本方程式（１）〜（３）を反復手続きで解
く方法を述べ、ニュートン法とデカップル法について解
説する。いま、説明のために基本方程式（１）〜（３）
を、汎関数F,G,Hを用いて形式的に、 Ｆ（ψ＊,n＊,p＊）＝０ Ｇ（ψ＊,n＊,p＊）＝０ Ｈ（ψ＊,n＊,p＊）＝０ と書く。ここに、ψ＊,n＊,p＊は真の解で、初期値ψ0,
n0,p0に対してψ＊＝ψ０＋δψ,n＊＝n0＋δn,p＊＝p0
＋δｐを満たす。従って、修正量δψ，δn,δｐは、次
の連立１次方程式を満たす。
く方法を述べ、ニュートン法とデカップル法について解
説する。いま、説明のために基本方程式（１）〜（３）
を、汎関数F,G,Hを用いて形式的に、 Ｆ（ψ＊,n＊,p＊）＝０ Ｇ（ψ＊,n＊,p＊）＝０ Ｈ（ψ＊,n＊,p＊）＝０ と書く。ここに、ψ＊,n＊,p＊は真の解で、初期値ψ0,
n0,p0に対してψ＊＝ψ０＋δψ,n＊＝n0＋δn,p＊＝p0
＋δｐを満たす。従って、修正量δψ，δn,δｐは、次
の連立１次方程式を満たす。
式（４）〜（６）を、第３図に示したＮ個の格子点を
用いて離散化すると3N次元の連立方程式となる。この連
立方程式を解いて各格子点上のδψ，δn,δｐを求め
る。この方法を以下ではニュートン法と呼ぶ。
用いて離散化すると3N次元の連立方程式となる。この連
立方程式を解いて各格子点上のδψ，δn,δｐを求め
る。この方法を以下ではニュートン法と呼ぶ。
ところで、解析する素子のpn接合が全て逆バイアス又
は約0.7V以下の順バイアスの場合には、∂G/∂p,∂G/∂
ψ，∂H/∂n,∂H/∂ψは極めて小さい値となる。このた
め、式（４）−（６）を連立させずに個々の式を解くだ
けで得られた解δψ，δn,δｐは式（４）〜（６）を連
立させて得られた解δψ，δn,δｐと略同じ値となる。
このように、３本の式を個別に解く手法を以下ではデカ
ップル法と呼ぶ。デカップル法でＮ次元連立方程式を３
回解いてψ,n,pを修正する手続きは、先に述べた3N次元
連立方程式を解くのに要する時間はＮ次元連立方程式を
解くのに要する時間の３倍以上、多くの場合は５倍程度
を要する。従って、解析する素子が先に述べた条件を満
たす場合は、全体の計算時間は３つの式を連立させて解
くニュートン法より、個々の式を解くデカップル法が短
時間で済む。
は約0.7V以下の順バイアスの場合には、∂G/∂p,∂G/∂
ψ，∂H/∂n,∂H/∂ψは極めて小さい値となる。このた
め、式（４）−（６）を連立させずに個々の式を解くだ
けで得られた解δψ，δn,δｐは式（４）〜（６）を連
立させて得られた解δψ，δn,δｐと略同じ値となる。
このように、３本の式を個別に解く手法を以下ではデカ
ップル法と呼ぶ。デカップル法でＮ次元連立方程式を３
回解いてψ,n,pを修正する手続きは、先に述べた3N次元
連立方程式を解くのに要する時間はＮ次元連立方程式を
解くのに要する時間の３倍以上、多くの場合は５倍程度
を要する。従って、解析する素子が先に述べた条件を満
たす場合は、全体の計算時間は３つの式を連立させて解
くニュートン法より、個々の式を解くデカップル法が短
時間で済む。
一方、素子のpn接合が一つでも深い順バイアスになる
と、∂G/∂p,∂G/∂ψ，∂H/∂n,∂H/∂ψが大きな値と
なる。この場合は、式（４）〜（６）を連立させずに個
々の式を解くだけで得られた解δψ，δn,δｐは、式
（４）〜（６）を連立させて得られた解δψ，δn,δｐ
との差が大きくなる。その結果、δψ，δn,δｐの相互
の干渉項に相当する∂G/∂p,∂G/∂ψ，∂H/∂n,∂H/∂
ψを無視したデカップル法では収束解が得られない。
と、∂G/∂p,∂G/∂ψ，∂H/∂n,∂H/∂ψが大きな値と
なる。この場合は、式（４）〜（６）を連立させずに個
々の式を解くだけで得られた解δψ，δn,δｐは、式
（４）〜（６）を連立させて得られた解δψ，δn,δｐ
との差が大きくなる。その結果、δψ，δn,δｐの相互
の干渉項に相当する∂G/∂p,∂G/∂ψ，∂H/∂n,∂H/∂
ψを無視したデカップル法では収束解が得られない。
（発明が解決しようとする課題） このようにニュートン法とデカップル法は互いに相補
う関係にあり、従来はニュートン法とデカップル法とを
使用者が指定しながら使い分ける方法を用いていた。し
かし、両解法を使い分ける方法では、解法の指定を間違
えると収束解が得られなかったり、或いは短時間で解が
得られるにも拘らず計算時間の長い方法を用いてしまう
虞れがあり、実用的とはいい難い。
う関係にあり、従来はニュートン法とデカップル法とを
使用者が指定しながら使い分ける方法を用いていた。し
かし、両解法を使い分ける方法では、解法の指定を間違
えると収束解が得られなかったり、或いは短時間で解が
得られるにも拘らず計算時間の長い方法を用いてしまう
虞れがあり、実用的とはいい難い。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、シミュレーションする素子に応じて
ニュートン法とデカップル法との２つの解法の適した方
を選択することができ、如何なる素子構造，バイアス条
件に対しても収束解を短時間で且つ確実に求めることの
できる半導体素子の電気特性評価装置を提供することに
ある。
的とするところは、シミュレーションする素子に応じて
ニュートン法とデカップル法との２つの解法の適した方
を選択することができ、如何なる素子構造，バイアス条
件に対しても収束解を短時間で且つ確実に求めることの
できる半導体素子の電気特性評価装置を提供することに
ある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、反復過程の解の収束状況から最終的
な解が得られるまでの反復回数又は反復時間を予測し、
必要に応じてニュートン法とデカップル法とを切替える
ことにある。
な解が得られるまでの反復回数又は反復時間を予測し、
必要に応じてニュートン法とデカップル法とを切替える
ことにある。
即ち本発明は、素子の形状，半導体部分のドナー・ア
クセプタ分布，取出し電極の形状及び電位を読取り、半
導体素子形状の半導体内の電位分布，電子濃度分布及び
正孔濃度分布の内の少なくとも一つの物理量の２次元又
は３次元的な分布を求めるために、ポアソン方程式と，
電子電流連続式及び正孔電流連続式を２次元又は３次元
空間で数値的に解き、半導体素子の電気特性を評価する
装置において、前記３つの方程式を一つずつ繰返し解く
デカップル法による第１の計算手段と、前記方程式を連
立させて繰返しながら解くニュートン法による第２の計
算手段と、第１の計算手段による解の収束状況を基に収
束解が得られる反復回数又は収束解が得られるまでに要
する計算量を予測する予測手段と、該手段による予測反
復回数又は予測計算量に基づいて第１の計算手段から第
２の計算手段に切替える切替手段とを設けるようにした
ものである。
クセプタ分布，取出し電極の形状及び電位を読取り、半
導体素子形状の半導体内の電位分布，電子濃度分布及び
正孔濃度分布の内の少なくとも一つの物理量の２次元又
は３次元的な分布を求めるために、ポアソン方程式と，
電子電流連続式及び正孔電流連続式を２次元又は３次元
空間で数値的に解き、半導体素子の電気特性を評価する
装置において、前記３つの方程式を一つずつ繰返し解く
デカップル法による第１の計算手段と、前記方程式を連
立させて繰返しながら解くニュートン法による第２の計
算手段と、第１の計算手段による解の収束状況を基に収
束解が得られる反復回数又は収束解が得られるまでに要
する計算量を予測する予測手段と、該手段による予測反
復回数又は予測計算量に基づいて第１の計算手段から第
２の計算手段に切替える切替手段とを設けるようにした
ものである。
（作 用） 本発明によれば、まずデカップル法による第１の計算
手段により収束解を求めるための反復計算が行われ、該
収束解を求めるのにデカップル法が適している場合、第
１の計算手段により反復計算が続けられて最終的な収束
解が求められる。一方、収束解を求めるのにデカップル
法が適していない場合、計算手段が第１の計算手段から
第２の計算手段に自動的に切替えられる。そして、第２
の計算手段により反復計算が続けられて最終的な収束解
が求められる。従って、シミュレーションする素子に応
じて最適な解法を自動的に選択することができ、収束解
を短時間に且つ確実に求めることが可能となる。
手段により収束解を求めるための反復計算が行われ、該
収束解を求めるのにデカップル法が適している場合、第
１の計算手段により反復計算が続けられて最終的な収束
解が求められる。一方、収束解を求めるのにデカップル
法が適していない場合、計算手段が第１の計算手段から
第２の計算手段に自動的に切替えられる。そして、第２
の計算手段により反復計算が続けられて最終的な収束解
が求められる。従って、シミュレーションする素子に応
じて最適な解法を自動的に選択することができ、収束解
を短時間に且つ確実に求めることが可能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の一実施例に係わる半導体素子の電気
特性評価装置を示す概略構成図である。図中10は各種演
算・制御を行うCPU、11は素子の基本構造である素子形
状，半導体部分のドナー・アクセプタ分布，取出し電極
の形状及び電位等を読取る入力部、12はニュートン法に
より基本方程式を解く計算部（第２の計算手段）、13は
デカップル法により基本方程式を解く計算部（第１の計
算手段）である。14は計算部13による解の収束状況を基
に収束解が得られる反復回数又は収束解が得られるまで
に要する計算量を予測する予測部、15は予測部14の予測
結果に基づいて計算手段12,13を切替える切替部であ
る。また、16は計算部12,13により得られた収束解を出
力する出力部である。
特性評価装置を示す概略構成図である。図中10は各種演
算・制御を行うCPU、11は素子の基本構造である素子形
状，半導体部分のドナー・アクセプタ分布，取出し電極
の形状及び電位等を読取る入力部、12はニュートン法に
より基本方程式を解く計算部（第２の計算手段）、13は
デカップル法により基本方程式を解く計算部（第１の計
算手段）である。14は計算部13による解の収束状況を基
に収束解が得られる反復回数又は収束解が得られるまで
に要する計算量を予測する予測部、15は予測部14の予測
結果に基づいて計算手段12,13を切替える切替部であ
る。また、16は計算部12,13により得られた収束解を出
力する出力部である。
ここで、本装置の特徴部分は、予測部14及び切替部15
を設け、２つの計算部12,13を選択するようにしたこと
にある。即ち、最初はデカップル法による計算部13で収
束解を求め、必要に応じてニュートン法による計算部12
で収束解を求めるようにしている。
を設け、２つの計算部12,13を選択するようにしたこと
にある。即ち、最初はデカップル法による計算部13で収
束解を求め、必要に応じてニュートン法による計算部12
で収束解を求めるようにしている。
次に、上記装置を用いた半導体素子の電気特性評価方
法を第２図のフローチャートを参照して説明する。ま
ず、初期解を求め、ポアソン方程式のみをGunmell（H.
K.Gunmell,‘A Self−consistent iterative scheme fo
r one−dimensional steady state transistor calurul
ations',IEEE Trans.on ED.,ED−11,OCT.,1964,pp455−
465.）の方法で解き電位分布ψを更新する。ここで、電
位分布が前回の電位分布に比べて例えば10mV程度以下の
変化しかしない場合は、収束したと見做して次の段階に
進む。
法を第２図のフローチャートを参照して説明する。ま
ず、初期解を求め、ポアソン方程式のみをGunmell（H.
K.Gunmell,‘A Self−consistent iterative scheme fo
r one−dimensional steady state transistor calurul
ations',IEEE Trans.on ED.,ED−11,OCT.,1964,pp455−
465.）の方法で解き電位分布ψを更新する。ここで、電
位分布が前回の電位分布に比べて例えば10mV程度以下の
変化しかしない場合は、収束したと見做して次の段階に
進む。
次いで、電子，正孔の連続方程式を各々解いて新たな
電子分布n,正孔分布ｐを求める。この段階で電流連続式
に表われる電位分布は、最新の電位分布を用い、電子分
布n,正孔分布ｐもその時点で求められている最新の値を
用いる。次いで、ポアソン方程式を解き電位分布ψを修
正する。そして、収束判定を行う。この判定は、例えば
δψ，δn,δｐの修正量の最大値が全て各々所定の値以
下であるか否かを判定する。所定の値以下なら収束した
と判断する。そうでなければ、この動作点での今までの
反復状況から収束に要する反復回数を予測する。予測し
た反復回数が所定の値以下なら再びデカップル法の手続
きを繰返す。
電子分布n,正孔分布ｐを求める。この段階で電流連続式
に表われる電位分布は、最新の電位分布を用い、電子分
布n,正孔分布ｐもその時点で求められている最新の値を
用いる。次いで、ポアソン方程式を解き電位分布ψを修
正する。そして、収束判定を行う。この判定は、例えば
δψ，δn,δｐの修正量の最大値が全て各々所定の値以
下であるか否かを判定する。所定の値以下なら収束した
と判断する。そうでなければ、この動作点での今までの
反復状況から収束に要する反復回数を予測する。予測し
た反復回数が所定の値以下なら再びデカップル法の手続
きを繰返す。
予測した反復回数が所定の値以上なら、ニュートン法
に切替えて、ニュートン法で反復を繰返す。つまり、最
初にデカップル法で収束解を求め、該方法で短時間に収
束解が求められると判定されたらそのまま反復計算を行
う。また、デカッブル法では収束解を求めるのに長時間
かかる、若しくは収束解が求められないと判定されたら
ニュートン法に切替えて収束解を求めることになる。そ
して、デカップル法又はニュートン法が収束したら端子
電流を求め、必要に応じてグラフィックデータを出力す
る。
に切替えて、ニュートン法で反復を繰返す。つまり、最
初にデカップル法で収束解を求め、該方法で短時間に収
束解が求められると判定されたらそのまま反復計算を行
う。また、デカッブル法では収束解を求めるのに長時間
かかる、若しくは収束解が求められないと判定されたら
ニュートン法に切替えて収束解を求めることになる。そ
して、デカップル法又はニュートン法が収束したら端子
電流を求め、必要に応じてグラフィックデータを出力す
る。
本実施例の場合、デカップル法の収束に要する反復回
数を予測する手段として、以下の方法を用いた。まず、
反復回数ｋ回目での修正量δψ，δn,δｐの解析領域全
体での最大値δψk,δｎk，δｐk（ｋ＝1,2,…）を用い
てｍ回目までの修正量全てが δψｍ〜exp（−ａ・ｍ） …（７） δｎm〜exp（−ｂ・ｍ） …（８） δｐm〜exp（−ｃ・ｍ） …（９） ｍ＝1,2,……ｋ て近似できるa,b,cを求める。次に、式（７）から電位
分布の修正量がある十分小さい値ε１以下になる反復回
数I1を求める。同様にして式（８）からI2,式（９）か
らI2を求める。Ｉ1,Ｉ2,I3の中から最大の値I0を求め、
これをデカップル法の収束に要する反復回数の予測値と
する。
数を予測する手段として、以下の方法を用いた。まず、
反復回数ｋ回目での修正量δψ，δn,δｐの解析領域全
体での最大値δψk,δｎk，δｐk（ｋ＝1,2,…）を用い
てｍ回目までの修正量全てが δψｍ〜exp（−ａ・ｍ） …（７） δｎm〜exp（−ｂ・ｍ） …（８） δｐm〜exp（−ｃ・ｍ） …（９） ｍ＝1,2,……ｋ て近似できるa,b,cを求める。次に、式（７）から電位
分布の修正量がある十分小さい値ε１以下になる反復回
数I1を求める。同様にして式（８）からI2,式（９）か
らI2を求める。Ｉ1,Ｉ2,I3の中から最大の値I0を求め、
これをデカップル法の収束に要する反復回数の予測値と
する。
第４図（ａ）（ｂ）は本実施例による両解析法の切替
え方法を要いた場合の各々MOSFETとバイポーラ素子での
計算時間の比較結果である。横軸はニュートン法に切替
えるまでにデカップル法で反復した回数、縦軸は全ての
動作点での解析が終わるまでに要した計算時間、破線は
実施例による計算時間である。（ａ）（ｂ）いずれの場
合も最もうまく設定した場合の計算時間と略同じ計算時
間で終了している。
え方法を要いた場合の各々MOSFETとバイポーラ素子での
計算時間の比較結果である。横軸はニュートン法に切替
えるまでにデカップル法で反復した回数、縦軸は全ての
動作点での解析が終わるまでに要した計算時間、破線は
実施例による計算時間である。（ａ）（ｂ）いずれの場
合も最もうまく設定した場合の計算時間と略同じ計算時
間で終了している。
かくして本実施例によれば、最初にデカップル法によ
る計算部13により収束解を求めるための反復計算が行わ
れ、予測部14により該収束解を求めるのにデカップル法
が適していると判定された場合、計算部13により反復計
算が続けられて最終的な収束解が求められる。一方、収
束解を求めるのにデカップル法が適していないと判定さ
れた場合、切替部15によりニュートン法による計算部12
に切替えられて収束解が求められる。従って、シミュレ
ーションする素子に応じて最適な解法を自動的に選択す
ることができ、収束解を短時間に且つ確実に求めること
が可能となる。
る計算部13により収束解を求めるための反復計算が行わ
れ、予測部14により該収束解を求めるのにデカップル法
が適していると判定された場合、計算部13により反復計
算が続けられて最終的な収束解が求められる。一方、収
束解を求めるのにデカップル法が適していないと判定さ
れた場合、切替部15によりニュートン法による計算部12
に切替えられて収束解が求められる。従って、シミュレ
ーションする素子に応じて最適な解法を自動的に選択す
ることができ、収束解を短時間に且つ確実に求めること
が可能となる。
なお、本発明は上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。例えば、本発明を実施する装置は第
１図の構成に何等限定されるものではなく、２つの計算
部，予測部及び切替部等の機能をソフトウェアで実現す
ることが可能である。
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。例えば、本発明を実施する装置は第
１図の構成に何等限定されるものではなく、２つの計算
部，予測部及び切替部等の機能をソフトウェアで実現す
ることが可能である。
［発明の効果］ 以上詳述したように本発明によれば、反復過程の解の
収束状況から最終的な解が得られるまでの反復回数又は
反復時間を予測し、必要に応じてニュートン法とデカッ
プル法とを切替えることができる。従って、シミュレー
ションする素子に応じてニュートン法とデカップル法と
の２つの解法の適した方を自動的に選択することがで
き、収束解を短時間で且つ確実に求めることが可能とな
る。
収束状況から最終的な解が得られるまでの反復回数又は
反復時間を予測し、必要に応じてニュートン法とデカッ
プル法とを切替えることができる。従って、シミュレー
ションする素子に応じてニュートン法とデカップル法と
の２つの解法の適した方を自動的に選択することがで
き、収束解を短時間で且つ確実に求めることが可能とな
る。
第１図は本発明の一実施例に係わる半導体素子の電気特
性評価装置を示す概略構成図、第２図は同実施例におけ
る処理手順を示すフローチャート、第３図はデバイスシ
ュミレーションの離散化用格子を示す模式図、第４図は
実施例及び従来例によるデバイスシュミレーションの計
算時間の違いを示す模式図である。 10……CPU、11……入力部、12……ニュートン法による
計算部（第２の計算手段）、13……デカップル法による
計算部（第１の計算手段）、15……予測部、16……切替
部、17……出力部。
性評価装置を示す概略構成図、第２図は同実施例におけ
る処理手順を示すフローチャート、第３図はデバイスシ
ュミレーションの離散化用格子を示す模式図、第４図は
実施例及び従来例によるデバイスシュミレーションの計
算時間の違いを示す模式図である。 10……CPU、11……入力部、12……ニュートン法による
計算部（第２の計算手段）、13……デカップル法による
計算部（第１の計算手段）、15……予測部、16……切替
部、17……出力部。
Claims (2)
- 【請求項１】素子の形状，半導体部分のドナー・アクセ
プタ分布，取出し電極の形状及び電位を読取り、半導体
素子形状の半導体内の電位分布，電子濃度分布及び正孔
濃度分布の内の少なくとも一つの物理量の２次元又は３
次元的な分布を求めるために、ポアソン方程式と，電子
電流連続式及び正孔電流連続式を２次元又は３次元空間
で数値的に解き、半導体素子の電気特性を評価する装置
において、前記３つの方程式を一つずつ繰返し解くデカ
ップル法による第１の計算手段と、前記方程式を連立さ
せて繰返しながら解くニュートン法による第２の計算手
段と、第１の計算手段による解の収束状況を基に収束解
が得られる反復回数又は収束解が得られるまでに要する
計算量を予測する予測手段と、該手段による予測反復回
数又は予測計算量に基づいて第１の計算手段から第２の
計算手段に切替える切替手段とを具備してなることを特
徴とする半導体素子の電気特性評価装置。 - 【請求項２】第１の計算手段において収束解が得られる
反復回数を予測する予測手段として、離散化用の格子点
上での電位ψの修正量δψ，電子濃度ｎの修正量δn,正
孔濃度ｐの修正量δｐの少なくとも一つを含む量の対数
関数を用い、新たな動作点での解を求める際にまず第１
の計算手段を用いて解が得られる間での反復回数を予測
しながら求解を実行し、必要に応じて第２の計算手段に
切替え、以後第２の計算手段のみを使用してその動作点
での解が求められるまで第１の計算手段は用いないこと
を特徴とする請求項１記載の半導体素子の電気特性評価
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300988A JP2670281B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の電気特性評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300988A JP2670281B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の電気特性評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198045A JPH01198045A (ja) | 1989-08-09 |
| JP2670281B2 true JP2670281B2 (ja) | 1997-10-29 |
Family
ID=12098493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2300988A Expired - Fee Related JP2670281B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の電気特性評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2670281B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692320B2 (ja) * | 1990-01-10 | 1997-12-17 | 東レ株式会社 | 二軸配向ポリエステルフイルム |
-
1988
- 1988-02-03 JP JP2300988A patent/JP2670281B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01198045A (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Doganis et al. | General optimization and extraction of IC device model parameters | |
| Ko et al. | A unified model for hot-electron currents in MOSFET's | |
| JPH0981610A (ja) | シミュレーション方法及びその装置 | |
| US8370774B2 (en) | Constructing mapping between model parameters and electrical parameters | |
| JP3660137B2 (ja) | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 | |
| JP3585681B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
| CN115455745A (zh) | 自适应频点采样的扫频方法、系统及相关设备 | |
| JP2670281B2 (ja) | 半導体素子の電気特性評価装置 | |
| Allan et al. | Hierarchical critical area extraction with the EYE tool | |
| JP4286924B2 (ja) | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 | |
| Stracquadanio et al. | Semiconductor device design using the BiMADS algorithm | |
| JPH08139151A (ja) | デバイスシミュレーションの方法および装置 | |
| TW200417887A (en) | Circuit simulation for a circuit | |
| Lin et al. | Highly stable and routinely convergent 2-dimensional hydrodynamic device simulation | |
| JP3926150B2 (ja) | デバイス・シミュレーション方法およびデバイス・シミュレーション装置 | |
| CN117973092B (zh) | 一种半导体器件的数值仿真方法、装置、设备及存储介质 | |
| KR102648616B1 (ko) | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 | |
| Ponalagusamy et al. | A new fourth order embedded RKAHeM (4, 4) method with error control on multilayer raster cellular neural network | |
| EP0701221A2 (en) | A method of estimating initial values of potential in semiconductor device simulation | |
| JP3152184B2 (ja) | デバイスシミュレーション方法 | |
| Waring et al. | Application of covariance structures to improve the fit of response surfaces to simulation data | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| JP2003046076A (ja) | シミュレーションシステムおよびシミュレーション方法 | |
| JP3313281B2 (ja) | 半導体装置の特性評価方法 | |
| CN117688783A (zh) | 晶体管自热效应仿真方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |