JP2000259524A - データ受信回路 - Google Patents

Abstract

(57)【要約】 【課題】 受信したデータの受信バッファメモリから他
のメモリへの転送を不要とすることが可能なデータ受信
回路を提供する。 【解決手段】 受信バッファメモリ１６を複数のブロッ
クに分割し、各ブロックに対応して、ブロックの使用状
態を示すフラグ及び次に使用する受信ディスクリプタを
示すポインタを有する受信ディスクリプタを設ける。受
信制御回路１５は、伝送フレーム受信時、受信ディスク
リプタのフラグ及びポインタを参照して、未使用のブロ
ックに受信データを格納するように制御する。これによ
り、受信バッファメモリ１６から他のメモリへの転送を
不要とし、またブロック順に処理できない場合でも、複
数の伝送フレームを受信できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ローカルエリアネ
ットワークに接続するステーション等におけるデータ受
信回路に関する。

【０００２】

【従来の技術】従来のデータ受信回路の構成例を図９に
示す。同図において、９１は伝送路、９２はステーショ
ンボード、９３はＣＰＵボードである。ステーションボ
ード９２は、受信回路９４、受信バッファメモリ９５、
伝送ＣＰＵ９６、及びコモンメモリ９７を有し、また、
ＣＰＵボード９３はホストＣＰＵ９８を有する。

【０００３】伝送路９１から伝送フレームのデータを受
信すると、自局宛の伝送フレームの場合、受信回路９４
はシリアル−パラレル変換を行い、受信バッファメモリ
９５ヘデータを転送する。

【０００４】受信バッファメモリ９５の構成方法はいろ
いろあるが、ＣＰＵの処理を考慮して複数の伝送フレー
ムのデータを格納することができるように、図１０のよ
うに論理的にリング状に受信バッファを構成する。即
ち、図１０に示すように、受信バッファメモリバッファ
ｎ、バッファ（ｎ＋１）、バッファ（ｎ＋２）、…から
なる受信バッファメモリ９５は、論理リング９９を構成
している。そして、伝送フレームを受信すると、受信し
た順番に受信バッファメモリ９５に転送される。受信バ
ッファメモリ９５の最後のアドレスまで転送されると、
最初のアドレスにもどり転送が続けられる。そのためＣ
ＰＵは、受信バッファメモリ９５ヘの転送が最初のアド
レスにもどるまでに受信処理を終えて、受信バッファメ
モリ９５を使用できるようにしておかなくてはならな
い。

【０００５】

【発明が解決しようとする課題】受信バッファメモリ９
５を論理リング状のバッファ構造とした場合、複数の伝
送フレームを受信することは可能であるが、受信後ＣＰ
Ｕはなるべく早く受信バッファメモリ９５から受信した
データを読み出して処理をおこない、常に受信バッファ
メモリ９５を連続的に空き状態にしておかなければなら
ない。

【０００６】しかしＣＰＵの処理の都合で必ずしも受信
した順番に処理されるわけではないため、通常受信バッ
ファメモリ９５の受信データを、一度他のメモリに転送
してから受信処理することが一般的におこなわれてい
る。伝送負荷が大きい場合、この転送時間がＣＰＵの処
理能力を低下させる原因となっていた。

【０００７】また制御関連で使用する場合、各種の制御
データを周期的に更新する方法がとられる。このような
場合、次に更新されるまでは現在の制御データを残して
おく必要がある。このような場合、制御データを受信し
た後に受信バッファメモリ９５から他のメモリに制御デ
ータを転送して残しておく。次の周期で制御データを受
信すると、前回の制御データの上に上書きする。扱うデ
ータ量が多くなると、ＣＰＵのデータ転送も増大し本来
の処理に影響をおよぼす欠点があった。

【０００８】本発明は、従来のこのような点に鑑み為さ
れたもので、受信したデータの受信バッファメモリから
他のメモリへの転送を不要とすることが可能なデータ受
信回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、伝送路からの
伝送フレームを受信して、自局宛の伝送フレームの受信
データを受信バッファメモリに転送するデータ受信回路
において、受信バッファメモリを複数のブロックに分割
し、各受信バッファメモリブロックに対応する受信ディ
スクリプタを設け、各受信ディスクリプタは対応する受
信バッファメモリブロックが使用されているかいないか
を示すフラグと、次に使用する受信ディスクリプタを示
すポインタとを有するものとし、初期化時に受信ディス
クリプタのフラグを参照して、未使用の受信バッファメ
モリブロックを検索してその番号を記憶し、自局宛の伝
送フレームを受信すると、記憶していた未使用の受信バ
ッファメモリブロックに受信データを書き込み、伝送フ
レームの受信を終了すると、受信ディスクリプタのフラ
グを使用済み状態にして、さらに受信ディスクリプタの
フラグを参照して、次の未使用の受信バッファメモリブ
ロックを検索し、その番号を、受信ディスクリプタの、
次に使用する受信ディスクリプタのポインタとするよう
に制御する制御手段を設けたことを特徴とする。

【００１０】このような構成により、受信バッファメモ
リと他のメモリとの間の転送が不要になり、ＣＰＵのス
ループットが向上する。またホストＣＰＵの処理の都合
で、受信バッファメモリブロックの順番に処理ができず
に、受信バッファメモリブロックの空きが連続せずに所
々に使用中の状態があっても関係なく、複数の伝送フレ
ームを受信することが可能となる。

【００１１】ここで、制御手段を、第１の受信ディスク
リプタ番号と第２の受信ディスクリプタ番号とを記憶す
る手段を具備し、未使用の受信バッファメモリブロック
を検索して記憶する際に、第１の受信ディスクリプタ番
号には次に使用する受信ディスクリプタ番号を記憶し、
第２の受信ディスクリプタ番号には、第１の受信ディス
クリプタの次に使用する受信ディスクリプタ番号を記憶
するように制御するものとすることができる。

【００１２】このような構成により、受信すべき伝送フ
レームが連続してきた場合、空きの受信バッファメモリ
ブロックが少ないなどの理由で制御手段が空きの受信デ
ィスクリプタの検索に時間がかかっても、問題なく受信
することが可能となる。

【００１３】また、制御手段を、受信終了時に受信した
伝送フレームに異常を検出した場合、受信ディスクリプ
タを更新しないように制御するものとすることもでき
る。このような構成により、異常データを書き込んだ無
駄な受信バッファメモリブロックを、次回の受信に使用
できるようになり、ＣＰＵの受信処理の負荷低減と受信
バッファメモリの効率の良い使用が可能となる。

【００１４】更に、受信ディスクリプタに、受信バッフ
ァメモリの受信バッファメモリブロック分割フラグを付
加し、制御手段を、伝送フレームのデータ長が受信バッ
ファメモリブロックの容量を越えた場合でも、複数の受
信バッファメモリブロックを使用して受信データを格納
するように制御できるものとすることもできる。

【００１５】このような構成により、１つの受信バッフ
ァメモリブロックの容量以上のデータ数を持つ伝送フレ
ームを受信できるようになり、受信バッファメモリを効
率よく使用することができる。

【００１６】また、制御手段は、伝送制御用のフレーム
を受信バッファメモリヘ転送しないように制御するもの
とすることもできる。このような構成により、伝送制御
用の伝送フレームに対して、ＣＰＵが行なう受信処理の
負荷を減少させ、受信後のレスポンスをはやくすること
ができるため、伝送システム全体のスループットを向上
させることができる。また受信バッファメモリをデータ
フレームにのみ使用できるようになり、より使用効率を
向上させることができる。

【００１７】更にまた、周期的にデータ更新を行なう制
御データとこの制御データを格納する格納ポインタとを
対応させるテーブルを作成し、制御データの該当する格
納ポインタを書き換えることにより制御データを更新す
ることができるように構成することもできる。

【００１８】このような構成により、制御データのよう
に周期的にデータ更新を行うような場合においても、対
応テーブル上の制御データを格納するポインタを書き換
えるだけで容易に更新でき、制御データ自体のメモリ間
転送を省略することができ、ＣＰＵの伝送処理負荷を低
減することができる。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。なお、以下の図におい
て、同符号は同一部分または対応部分を示す。

【００２０】（第１の実施形態）図１に、本発明の第１
の実施形態に係るデータ受信回路の構成を示す。同図に
おいて、１１は伝送路、１２はステーションボード、１
３はＣＰＵボードである。ステーションボード１２は、
受信回路１４、受信制御回路１５、受信バッファメモリ
１６、伝送ＣＰＵ１７を有し、また、ＣＰＵボード１３
はホストＣＰＵ１８を有する。

【００２１】受信回路１４は、伝送路１１からの伝送フ
レームを受信して、自局宛の伝送フレームかどうかを判
断して、コード変換、シリアル−パラレル変換、フレー
ムチェック診断を行なう。

【００２２】受信制御回路１５は、受信回路１４からの
パラレルデータを、受信バッファメモリ１６に書き込む
ための制御回路である。受信バッファメモリ１６は、伝
送フレームから受信したデータを格納しておくメモリで
ある。この受信バッファメモリ１６は、受信制御回路１
５と伝送ＣＰＵ１７およびホストＣＰＵ１８からアクセ
スできる。

【００２３】伝送ＣＰＵ１７は、主に伝送制御を行う。
ホストＣＰＵ１８は、伝送ＣＰＵ１７からの通知によっ
て受信データを読み出して、受信処理あるいは他のＩ／
Ｏ等へのデータ処理を行なう。

【００２４】図２のように、受信バッファメモリ１６を
複数のブロックに分割して、各受信バッファメモリブロ
ックに受信ディスクリプタ２１を１対１に対応して用意
し、ブロックの順番に配置する。従って、受信バッファ
メモリ１６を１２８ブロックに分割したならば、１２８
の受信ディスクリプタ２１を用意する。この受信ディス
クリプタ２１は、受信バッファメモリ１６の一部を使用
して構成することができるが、受信制御回路１５に別メ
モリを設けて構成しても良い。

【００２５】図３のように、受信ディスクリプタ２１
は、ＢＵＳＹ（ビジィ）フラグｐ、受信データ数格納部
ｑ、ネクストポインタｒで構成する。ＢＵＳＹフラグｐ
は、この受信ディスクリプタ２１が示す受信バッファメ
モリブロックが使用されているかいないかを表す。初期
化時には伝送ＣＰＵ１７がこのフラグｐを‘０’リセッ
トする。伝送フレームを受信してこの受信ディスクリプ
タ２１が示す受信バッファメモリブロックに受信制御回
路１５がデータを書き込むと‘１’をセットする。伝送
ＣＰＵ１７がこの受信バッファメモリブロックのデータ
を読み出し処理を終了すると、‘０’リセットする。

【００２６】受信データ数格納部ｑには、受信した伝送
フレームのデータ数を格納する。伝送フレームの受信を
終了すると、受信制御回路１５が受信回路１４から受信
バッファメモリ１６に転送したデータ数を書き込む。

【００２７】ネクストポインタｒは、次に使用する受信
ディスクリプタ２１を示す。受信がイネーブルされる
と、受信制御回路１５は受信ディスクリプタ２１を検索
して、空いている受信ディスクリプタ２１（ＢＵＳＹフ
ラグｐが‘０’）を探し、その番号を記憶する。また伝
送ＣＰＵ１７もこの受信ディスクリプタ番号を記憶す
る。初期化時には、通常１番目の受信ディスクリプタ２
１−１が選ばれる。

【００２８】伝送フレームを受信すると、受信制御回路
１５は受信データを、記憶された受信ディスクリプタ番
号が示す受信バッファメモリブロックに書き込む。受信
を終了すると、受信制御回路１５は、以下のことを行
う。 空いている受信ディスクリプタ２１を探し、その番号
を、次の受信ディスクリプタ２１として使用するため記
憶する。 受信ディスクリプタ２１のＢＵＳＹフラグｐを‘１’
セットし、受信データ数、ネクストポインタ（上記で
検索した受信ディスクリプタ２１の番号）を書き込む。 伝送ＣＰＵ７に対して割り込みを発生し、伝送フレー
ムを受信したことを通知する。

【００２９】伝送ＣＰＵ７は割込を受けると、あらかじ
め記憶していた受信ディスクリプタ番号の受信ディスク
リプタ２１を読み出し、受信が終了したことを確認した
後、受信データ数を読み出す。この受信ディスクリプタ
２１に対応する受信バッファメモリブロックから受信デ
ータ数分のデータを読み出し、必要な受信処理あるいは
ホストＣＰＵ１８への通知を行なう。その後受信バッフ
ァメモリブロックが不要になった段階で、受信ディスク
リプタ２１内のＢＵＳＹフラグｐを‘０’リセットす
る。

【００３０】また、伝送ＣＰＵ１７への割込発生後、伝
送ＣＰＵ１７の受信処理が遅れ、その間に複数の伝送フ
レームを受信した場合でも、受信ディスクリプタ２１は
チェインされているため、受信ディスクリプタ２１内の
ネクストポインタｒを追うことで、次の受信ディスクリ
プタ２１が判り、この受信ディスクリプタ２１内のＢＵ
ＳＹフラグｐから受信完了しているかどうか判断でき
る。これを繰り返すことで、複数フレームの受信があっ
ても、伝送ＣＰＵ１７は受信処理を行うことが可能とな
る。

【００３１】以後伝送フレームを受信する毎に、上記動
作を繰り返していく。また受信制御回路１５が、空いて
いる受信ディスクリプタ２１を探し、これが見つからな
い場合は、受信バッファメモリブロックが不足している
と判断し、このことを伝送ＣＰＵ１７に通知し、受信動
作を停止する。

【００３２】以上説明したように、この実施形態におい
ては、受信制御回路１５は、受信ディスクリプタ２１の
フラグを参照して、空いている受信バッファメモリブロ
ックを見つけだし、そこに受信したデータを書き込む。
また受信ディスクリプタ２１に次の受信ディスクリプタ
２１を示すポインタを持つようなチェイン構造としてい
るので、複数のフレームの受信が可能となる。

【００３３】また、受信バッファメモリ１６のアドレス
ポインタのみをホストＣＰＵ１８に通知すれば良く、受
信バッファメモリ１６と他のメモリとの間の転送が不要
になり、各ＣＰＵのスループットが向上する。

【００３４】またホストＣＰＵ１８の処理の都合で、受
信バッファメモリブロックの順番に処理ができずに、受
信バッファメモリブロックの空きが連続せずに所々に使
用中の状態があっても関係なく、伝送フレームを受信す
ることが可能となる。

【００３５】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。この実施形態においては、
受信制御回路１５内に、１ｓｔ（ファースト）ディスク
リプタと２ｎｄ（セカンド）ディスクリプタを記憶する
レジスタを設けて、１ｓｔディスクリプタには第１の実
施形態で述べたような、次に使用する受信ディスクリプ
タ番号を入れ、２ｎｄディスクリプタにはその次に使用
する受信ディスクリプタ番号を入れる。

【００３６】受信がイネーブルされると、受信制御回路
１５は受信ディスクリプタ２１を検索して、空いている
受信ディスクリプタ２１を探し、１ｓｔディスクリプタ
として番号を記憶する。さらにもう一つ空いている受信
ディスクリプタ２１を探し、２ｎｄディスクリプタとし
て番号を記憶する。伝送ＣＰＵ１７は１ｓｔディスクリ
プタの番号を記憶しておく。初期化時には、通常１番目
と２番目の受信ディスクリプタ２１−１，２１−２がそ
れぞれ１ｓｔ，２ｎｄディスクリプタとして選ばれる。

【００３７】伝送フレームを受信すると、受信制御回路
１５は受信データを、１ｓｔディスクリプタとして記憶
された受信ディスクリプタ２１が示す受信バッファメモ
リに書き込む。受信を終了すると、受信制御回路１５
は、以下のことを行なう。 受信ディスクリプタにＢＵＳＹフラグを‘１’セット
し、受信データ数、ネクストポインタ（２ｎｄディスク
リプタの番号）を書き込む。 ２ｎｄディスクリプタの番号を１ｓｔディスクリプタ
として記憶する。 伝送ＣＰＵ１７に対して割り込みを発生し、伝送フレ
ームを受信したことを通知する。 空いている受信ディスクリプタ２１を探し、２ｎｄデ
ィスクリプタとしてその番号を記憶する。

【００３８】伝送ＣＰＵ１７は割込を受けると、あらか
じめ記憶していた１ｓｔディスクリプタの番号の受信デ
ィスクリプタ２１を読み出し、受信が終了したことを確
認した後、受信データ数を読み出す。この受信ディスク
リプタ２１に対応する受信バッファメモリブロックから
受信データ数分のデータを読み出し必要な受信処理を行
なう。その後受信バッファメモリブロックが不要になっ
た段階で、受信ディスクリプタ２１内のＢＵＳＹフラグ
を‘０’リセットする。受信制御回路１５が、受信終了
処理で受信ディスクリプタ２１の検索中に次の伝送フレ
ームを受信しても、次に使用すべき受信ディスクリプタ
２１はすでに分かっているため、この受信ディスクリプ
タ２１を使用してデータを受信することが可能となる。

【００３９】以上説明したように、この実施形態によれ
ば、受信すべき伝送フレームが連続してきた場合、空き
の受信バッファメモリブロックが少ないなどの理由で受
信制御回路１５が空きの受信ディスクリプタ２１の検索
に時間がかかっても、問題なく受信することが可能とな
る。

【００４０】（第３の実施形態）次に、本発明の第３の
実施形態について説明する。この実施形態においては、
受信終了時に受信した伝送フレームに異常を検出した場
合、受信制御回路１５は受信ディスクリプタ２１のＢＵ
ＳＹフラグを更新しないようにする。

【００４１】伝送フレームを受信すると、受信制御回路
１５は受信データを、１ｓｔディスクリプタとして記憶
された受信ディスクリプタ２１が示す受信バッファメモ
リブロックに書き込む。伝送フレームの受信を終了した
時点で、受信回路１４から受信した伝送フレームのフレ
ームチェック診断で異常を検出したことが通知される
と、受信制御回路１５は受信ディスクリプタ２１ヘの書
き込みを行なわない。したがって、受信バッファメモリ
ブロックに格納されたデータは無効となる。次の伝送フ
レームを受信すると、同じ受信バッファメモリブロック
に上書きされる。

【００４２】以上説明したように、この実施形態によれ
ば、異常データを書き込んだ無駄な受信バッファメモリ
ブロックを、次回の受信に使用できるようになり、伝送
ＣＰＵ１７の受信処理の負荷低減と受信バッファメモリ
１６の効率の良い使用が可能となる。

【００４３】（第４の実施形態）次に、本発明の第４の
実施形態について説明する。上述の実施形態の構成で
は、受信バッファメモリ１６の１ブロックが固定長のた
め、この容量以上の伝送フレームを受信することができ
ない。また伝送フレームの最大長を考慮して受信バッフ
ァメモリブロックの容量を決めると、短い伝送フレーム
の場合には受信バッファメモリブロック内で未使用部分
が多くなり、受信バッファメモリ１６の使用効率が低下
する。このため長い伝送フレームを受信した場合、複数
の受信バッファメモリブロックにまたがって受信データ
を書き込むことができるようする。

【００４４】図４のように受信ディスクリプタ２１に、
ブロック分割フラグｓを付加して、伝送フレームのデー
タが受信バッファメモリブロックの容量を越え、次の受
信ディスクリプタも使用している時に‘１’にセットす
る。複数の受信バッファメモリブロックを使用してデー
タを格納していき、最後の受信バッファメモリブロック
に対応する受信ディスクリプタ２１のブロック分割フラ
グは‘０’のままとして、最後であることを示す。

【００４５】受信制御回路１５内に、１ｓｔディスクリ
プタと２ｎｄディスクリプタを記憶するレジスタを設け
て、第２の実施形態で述べたように、１ｓｔディスクリ
プタには次に使用する受信ディスクリプタ番号を入れ、
２ｎｄディスクリプタには、その次に使用する受信ティ
スクリプタ番号を入れる。

【００４６】受信がイネーブルされると、受信制御回路
１５は受信ディスクリプタ２１を検索して、空いている
受信ディスクリプタ２１を探し、１ｓｔディスクリプタ
として番号を記憶する。さらにもう一つ空いている受信
ディスクリプタ２１を探し、２ｎｄディスクリプタとし
て番号を記憶する。伝送ＣＰＵ１７は１ｓｔディスクリ
プタの番号を記憶しておく。初期化時には、通常１番目
と２番目の受信ディスクリプタ２１−１，２１−２がそ
れぞれ１ｓｔ，２ｎｄディスクリプタとして選ばれる。

【００４７】伝送フレームを受信すると、受信制御回路
１５は受信データを、１ｓｔディスクリプタとして記憶
された受信ディスクリプタ２１が示す受信バッファメモ
リブロックに書き込む。

【００４８】受信データが受信バッファメモリブロック
の容量に達すると、受信制御回路１５は、以下のことを
行なう。 受信ディスクリプタ２１にＢＵＳＹフラグを‘１’セ
ットし、ブロック分割フラグを‘１’セットし、ネクス
トポインタ（２ｎｄディスクリプタの番号）を書き込
む。 ２ｎｄディスクリプタの番号を１ｓｔディスクリプタ
として記憶する。 １ｓｔディスクリプタの番号に対応した受信バッファ
メモリブロックを使用して受信データの転送を継続す
る。 空いている受信ディスクリプタ２１を探し、２ｎｄデ
ィスクリプタとしてその番号を記憶する。

【００４９】図５に受信ディスクリプタ２１と受信バッ
ファメモリ１６との関係を示す。受信バッファメモリブ
ロック１６−１，１６−２，１６−３，１６−４に対応
して、受信ディスクリプタ２１−１，２１−２，２１−
３，２１−４を作る。この図では、１つの受信フレーム
を、受信バッファメモリを３つ使用して受信しているこ
とを示している。

【００５０】受信ディスクリプタ２１−１，２１−２，
２１−３のＢＵＳＹフラグが使用済みとなり、受信ディ
スクリプタ２１−１，２１−２のブロック分割フラグが
分割を示し、受信ディスクリプタ２１−３のブロック分
割フラグは分割を示していないため、最後の受信ディス
クリプタ２１であることを示す。

【００５１】また伝送フレームの受信を終了すると、受
信制御回路１５は、以下のことを行なう。 受信ディスクリプタ２１にＢＵＳＹフラグを‘１’セ
ットし、ブロック分割フラグを‘０’リセットし、受信
データ数、ネクストポインタ（２ｎｄディスクリプタの
番号）を書き込む。 ２ｎｄディスクリプタの番号を１ｓｔディスクリプタ
として記憶する。 伝送ＣＰＵ１７に対して割り込みを発生し、伝送フレ
ームを受信したことを通知する。 空いている受信ディスクリプタ２１を探し、２ｎｄデ
ィスクリプタとしてその番号を記憶する。

【００５２】伝送ＣＰＵ１７は割込を受けると、あらか
じめ記憶していた１ｓｔディスクリプタの番号の受信デ
ィスクリプタ２１を読み出し、ブロック分割フラグから
複数の受信バッファメモリブロックにまたがってデータ
が格納されていることが判る。ネクストポインタから次
の受信ディスクリプタ２１が判る。同様にして最後の受
信ディスクリプタ２１を探して、受信が終了したことを
確認した後、受信データ数を読み出す。これらの受信デ
ィスクリプタ２１に対応する受信バッファメモリブロッ
クから受信データ数分のデータを読み出し必要な処理を
行なう。その後受信バッファメモリブロックが不要にな
った段階で、使用した全ての受信ディスクリプタ２１内
のＢＵＳＹフラグを‘０’リセットする。

【００５３】以上説明したように、この実施形態によれ
ば、１つの受信バッファメモリブロックの容量以上のデ
ータ数を持つ伝送フレームを受信できるようになり、受
信バッファメモリ１６を効率よく使用することができ
る。

【００５４】（第５の実施形態）次に、本発明の第５の
実施形態について説明する。通常伝送路１１には、短い
伝送制御用フレームと長いデータフレームが流れてい
る。伝送制御用フレームは、例えば送信権の委譲するた
めのトークンフレームであったりする。このような伝送
制御用フレームは、受信後即座に対応しなければなら
ず、またホストＣＰＵ１８側にデータを送る必要もな
い。従って、伝送制御用フレームを受信した場合、受信
バッファメモリ１６に転送せずに、直接伝送ＣＰＵ１７
に対して制御フレームの種類を通知することで、受信処
理の低減と高速化がはかれる。

【００５５】図６に、伝送フレームの構成例を示す。同
図に示すように、伝送フレームにはフレームの種類を表
すフレームコントロールデータＦＣがある。伝送フレー
ム受信時に、このフレームコントロールデータＦＣを読
み出すことで、受信している伝送フレームが伝送制御用
フレームであるか、通常のデータフレームであるかを判
断することができる。

【００５６】図７に、本発明の第５の実施形態に係るデ
ータ受信回路の構成を示す。受信制御回路１５から伝送
ＣＰＵ１７に対して伝送制御フレームを受信したことを
示す割込信号７１と、受信制御回路１５内に伝送制御用
フレームの種類を示すステータスを追加する。伝送制御
用フレームの場合、伝送ＣＰＵ１７に割込を発生して伝
送制御用フレームの受信があったことを通知し、種類を
教えるとともに、受信バッファメモリ１６ヘのデータ転
送を抑制する。

【００５７】通常のデータフレームの場合は、今までと
同様に処理を行なう。以上説明したように、この実施形
態によれば、伝送制御用の伝送フレームに対して、伝送
ＣＰＵ１７が行なう受信処理の負荷を減少させ、受信後
のレスポンスをはやくすることができるため、伝送シス
テム全体のスループットを向上させることができる。ま
た受信バッファメモリ１６をデータフレームにのみ使用
できるようになり、より使用効率を向上させることがで
きる。

【００５８】（第６の実施形態）次に、本発明の第６の
実施形態について説明する。制御データのように周期的
にデータ更新を行なう場合、各制御データのデータ名と
その格納ポインタとを対応させるデータテーブルを例え
ば受信バッファメモリ１６内に作成し、制御データの該
当する格納ポインタを書き換えることで制御データを更
新することができる。

【００５９】基本的な受信処理は上述の実施形態の場合
と同様である。伝送ＣＰＵ１７は割込を受けると、あら
かじめ記憶していた１ｓｔディスクリプタの番号の受信
ディスクリプタ２１を読み出し、受信が終了したことを
確認した後、受信データ数を読み出す。この受信ディス
クリプタ２１に対応する受信バッファメモリブロックか
ら受信データ数分のデータを読み出す。受信したデータ
が制御データの場合、データテーブルに該当制御データ
があるか検索する。ある場合には制御データに対応する
格納ポインタの値を、今回受信した受信バッファメモリ
ブロック上のポインタに書き換える。なお、このときこ
の受信した制御データが格納された受信バッファメモリ
ブロックに対応する受信ディスクリプタ２１のＢＵＳＹ
フラグは‘１’のままとする。また書き換え前の制御デ
ータが書かれていた受信バッファメモリブロックは不要
になるので、この受信バッファメモリブロックに対応す
る受信ディスクリプタ２１内のＢＵＳＹフラグを‘０’
リセットして空きとする。

【００６０】ホストＣＰＵ１８が制御データを読み出し
たい場合、まずデータテーブルから格納ポインタを知
り、受信バッファメモリ１６上の前記ポインタのデータ
を読み出せばよい。

【００６１】図８はデータテーブル８１による受信バッ
ファメモリ１６の管理例を示している。データテーブル
８１は、データ名８２と、そのデータを格納している受
信バッファメモリブロックのポインタ、即ち格納ポイン
タ８３とから構成する。例えばＡＡＡというデータは、
現在１番目の受信バッファメモリブロック１６−１にあ
る。新しいＡＡＡのデータを２番目の受信バッファメモ
リブロック１６−２で受信した場合、伝送ＣＰＵ１７は
格納ポインタ８３を２に書き換え、１番目の受信バッフ
ァディスクリプタ２１−１のＢＵＳＹフラグを‘０’リ
セットする。こうすることによって、ホストＣＰＵは、
ＡＡＡのデータを見たい場合、データテーブル８１から
２番目の受信バッファメモリブロック１６−２にあるこ
とを知り、この２番目の受信バッファメモリブロック１
６−２から最新のデータを読み出すことができる。また
１番目の受信バッファメモリブロック１６−１は空き状
態になったため、他のデータ受信に使用することが可能
となる。

【００６２】以上説明したように、この実施形態によれ
ば、制御データのように周期的にデータ更新を行うよう
な場合においても、対応テーブル上の制御データを格納
するポインタを書き換えるだけで容易に更新でき、制御
データ自体のメモリ間転送を省略することができ、伝送
ＣＰＵ１７の伝送処理負荷を低減することができる。

【００６３】

【発明の効果】以上説明したように、本発明のデータ受
信回路によれば、受信したデータの受信バッファメモリ
から他のメモリへの転送を不要とすることができ、ＣＰ
Ｕのスループットを向上させることができる。

【図面の簡単な説明】

【図１】 第１の実施形態に係るデータ受信回路の構成
を示すブロック図。

【図２】 第１の実施形態における受信ディスクリプタ
と受信バッファメモリブロックとの関係を示す図。

【図３】 第１の実施形態における受信ディスクリプタ
の構成を示す図。

【図４】 第４の実施形態における受信ディスクリプタ
の構成を示す図。

【図５】 第４の実施形態における受信ディスクリプタ
と受信バッファメモリブロックとの関係を示す図。

【図６】 伝送フレームの構成例を示す図。

【図７】 第５の実施形態に係るデータ受信回路の構成
を示すブロック図。

【図８】 第６の実施形態におけるデータテーブルによ
る受信バッファメモリの管理を説明するための図。

【図９】 従来例の構成を示すブロック図。

【図１０】 従来例における受信バッファメモリの構成
を説明するための図。

【符号の説明】

１１…伝送路 １２…ステーションボード １３…ＣＰＵボード １４…受信回路 １５…受信制御回路 １６…受信バッファメモリ １７…伝送ＣＰＵ １８…ホストＣＰＵ ２１…受信ディスクリプタ ７１…割込信号 ８１…データテーブル ８２…データ名 ８３…格納ポインタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】伝送路からの伝送フレームを受信して、自
   局宛の伝送フレームの受信データを受信バッファメモリ
   に転送するデータ受信回路において、受信バッファメモ
   リを複数のブロックに分割し、各受信バッファメモリブ
   ロックに対応する受信ディスクリプタを設け、各受信デ
   ィスクリプタは対応する受信バッファメモリブロックが
   使用されているかいないかを示すフラグと、次に使用す
   る受信ディスクリプタを示すポインタとを有するものと
   し、初期化時に受信ディスクリプタの前記フラグを参照
   して、未使用の受信バッファメモリブロックを検索して
   その番号を記憶し、自局宛の伝送フレームを受信する
   と、記憶していた前記未使用の受信バッファメモリブロ
   ックに受信データを書き込み、伝送フレームの受信を終
   了すると、受信ディスクリプタの前記フラグを使用済み
   状態にして、さらに受信ディスクリプタの前記フラグを
   参照して、次の未使用の受信バッファメモリブロックを
   検索し、その番号を前記受信ディスクリプタの次に使用
   する受信ディスクリプタのポインタとするように制御す
   る制御手段を設けたことを特徴とするデータ受信回路。
2. 【請求項２】前記制御手段は、第１の受信ディスクリプ
   タ番号と第２の受信ディスクリプタ番号とを記憶する手
   段を具備し、未使用の受信バッファメモリブロックを検
   索して記憶する際に、第１の受信ディスクリプタ番号に
   は次に使用する受信ディスクリプタ番号を記憶し、第２
   の受信ディスクリプタ番号には、第１の受信ディスクリ
   プタの次に使用する受信ディスクリプタ番号を記憶する
   ように制御するものであることを特徴とする請求項１に
   記載のデータ受信回路。
3. 【請求項３】前記制御手段は、受信終了時に受信した伝
   送フレームに異常を検出した場合、受信ディスクリプタ
   を更新しないように制御するものであることを特徴とす
   る請求項１に記載のデータ受信回路。
4. 【請求項４】前記受信ディスクリプタに、受信バッファ
   メモリの受信バッファメモリブロック分割フラグを付加
   し、前記制御手段は、伝送フレームのデータ長が受信バ
   ッファメモリブロックの容量を越えた場合でも、複数の
   受信バッファメモリブロックを使用して受信データを格
   納するように制御できるものであることを特徴とする請
   求項１に記載のデータ受信回路。
5. 【請求項５】前記制御手段は、伝送制御用のフレームを
   受信バッファメモリヘ転送しないように制御するもので
   あることを特徴とする請求項１に記載のデータ受信回
   路。
6. 【請求項６】周期的にデータ更新を行なう制御データと
   この制御データを格納する格納ポインタとを対応させる
   テーブルを作成し、制御データの該当する格納ポインタ
   を書き換えることにより制御データを更新することがで
   きるようにしたことを特徴とする請求項１に記載のデー
   タ受信回路。