JP2000250641A - 出力回路及びバッテリパック - Google Patents

出力回路及びバッテリパック

Info

Publication number
JP2000250641A
JP2000250641A JP11054048A JP5404899A JP2000250641A JP 2000250641 A JP2000250641 A JP 2000250641A JP 11054048 A JP11054048 A JP 11054048A JP 5404899 A JP5404899 A JP 5404899A JP 2000250641 A JP2000250641 A JP 2000250641A
Authority
JP
Japan
Prior art keywords
output
pmosfet
current
mosfet
nmosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11054048A
Other languages
English (en)
Other versions
JP4456194B2 (ja
Inventor
Takashi Matsumoto
敬史 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP05404899A priority Critical patent/JP4456194B2/ja
Priority to TW089103500A priority patent/TW479391B/zh
Priority to US09/516,785 priority patent/US6218810B1/en
Publication of JP2000250641A publication Critical patent/JP2000250641A/ja
Application granted granted Critical
Publication of JP4456194B2 publication Critical patent/JP4456194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/00714—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery charging or discharging current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 消費電流を少なくでき電池の長寿命化を図る
ことができる出力回路を提供することにある。 【解決手段】 ドライブ用ＣＭＯＳトランジスタ１１の
出力端子は、抵抗R11を介して、出力用ＰＭＯＳＦＥＴ
１２のゲートに接続されている。出力用ＰＭＯＳＦＥＴ
１２のソースは、電流検出用抵抗Rsを介して電源電圧Vd
dが供給される電源線に接続されている。出力用ＰＭＯ
ＳＦＥＴ１２のドレインは、バッテリパック２の外部出
力端子Poに接続されている。出力用ＰＭＯＳＦＥＴ１２
のソースは、電流制限用ＰＭＯＳＦＥＴ１３のゲートに
接続されている。電流制限用ＰＭＯＳＦＥＴ１３のソー
スは電源電圧Vddが供給されている電源に接続されてい
る。電流制限用ＰＭＯＳＦＥＴ１３のドレインは出力用
ＰＭＯＳＦＥＴ１２のゲートに接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は出力回路及びバッテ
リパックに関するものである。近年、ノートパソコン等
の携帯電子機器は、よりバッテリの長寿命化の向上が求
められている。そこで、バッテリの高能力化とともに、
各種回路の消費電力を低減しバッテリの長寿命化を図る
必要がある。そのために、携帯電子機器に設けられた出
力回路においても消費電力の低減を図りバッテリの長寿
命化に貢献する必要がある。
【０００２】
【従来の技術】従来、携帯電子機器、例えばノートパソ
コンは充電可能なバッテリパックを備えている。又、長
時間使用のための大容量の予備用バッテリパックを備え
たものもある。バッテリパックには、ノートパソコンに
装填したとき、ノートパソコン内に設けられ同パソコン
における電力に関する各種処理動作を行う半導体デバイ
スに対して該バッテリパックが動作電源を正常に供給で
きる状態にあるかどうかを指示する制御信号を出力する
出力回路が設けられている。
【０００３】この出力回路は、バイポーラトランジスタ
が用いられそれをオープンコレクタにして使用されてい
たが、これに代わって出力損失が小さいＭＯＳＦＥＴが
使用されている。出力回路に用いられるＭＯＳＦＥＴは
オープンドレイン回路として使用され、ＭＯＳＦＥＴの
ドレインからノートパソコン内の電力に関する各種処理
動作をする半導体デバイス等に制御信号が出力されるよ
うになっている。
【０００４】バッテリパックは、パソコン本体から着脱
可能になっている。そして、バッテリパックをパソコン
本体から引き出し、再び本体に装着したとき、直ちにノ
ートパソコン内に設けられた前記半導体デバイスを動作
させる必要から、出力回路のＭＯＳＦＥＴはオン状態に
制御されている。
【０００５】図１０は、従来の出力回路の一例を示す回
路図でる。図１０において、Ｐチャネル型の出力用ＭＯ
ＳＦＥＴ５１は、そのソースが電流検出用抵抗Rsを介し
てバッテリパックに内蔵されたリチウムイオン電池の電
源電圧Vddが供給される電源線に接続されている。ＭＯ
ＳＦＥＴ５１のドレインはバッテリパックの外部出力端
子に接続されている。ＭＯＳＦＥＴ５１のゲートは、抵
抗R1とでバイアス回路を構成する抵抗R2を介してドライ
ブ用バイポーラトランジスタ５２のコレクタに接続され
ている。抵抗R1の一端は、電源電圧Vddが供給される電
源線に接続されている。
【０００６】そして、バイポーラトランジスタ５２のベ
ースにHレベルの駆動制御信号SG1が抵抗R3を介して入力
されると、同トランジスタ５２はオンする。トランジス
タ５２のオンに基づいてＭＯＳＦＥＴ５１のゲート電圧
は抵抗R1、R2からなるバイアス回路で決まる電圧まで下
がり、同ＭＯＳＦＥＴ５１はオンされる。そして、外部
出力端子から出力電圧Voutが制御信号としてノートパソ
コン内に設けられた同パソコンにおける電力に関する各
種処理動作を行う半導体デバイスに対して出力される。
【０００７】一方、Ｌレベルの駆動制御信号SG1が入力
されてバイポーラトランジスタ５２はオフする。バイポ
ーラトランジスタ５２のオフによって、ＭＯＳＦＥＴ５
１のゲート電圧は電源電圧Vddまで上昇し、ＭＯＳＦＥ
Ｔ５１はオフする。
【０００８】ところで、ＭＯＳＦＥＴ５１のソースと電
源電圧Vddが供給されている電源線との間には、電流検
出用抵抗Rsが接続されている。又、前記ＭＯＳＦＥＴ５
１のソースには、電流制限用のバイポーラトランジスタ
５３のベースに接続されている。バイポーラトランジス
タ５３のコレクタはＭＯＳＦＥＴ５１のゲートに接続さ
れている。又、バイポーラトランジスタ５３のエミッタ
は電源電圧Vddが供給される電源線に接続されている。
【０００９】そして、ＭＯＳＦＥＴ５１がオン状態のと
き、何らかの原因で外部出力端子が短絡すると、ＭＯＳ
ＦＥＴ５１に大きな出力電流Ioutが流れる。この時、電
流検出用抵抗Rsの端子間電圧（＝Iout×Rs）が上昇す
る。即ち、電流制限用バイポーラトランジスタ５３のベ
ース・エミッタ電圧Vbeは増大し、同バイポーラトラン
ジスタ５３のコレクタ電流がバイアス回路の抵抗R2に流
れ込む。その結果、ＭＯＳＦＥＴ５１のゲート電圧は上
昇、即ち、同ＭＯＳＦＥＴ５１のゲート・ソース間電圧
は小さくなりＭＯＳＦＥＴ５１のオン状態となり出力電
流Ioutの増大が抑えられている。
【００１０】
【発明が解決しようとする課題】しかしながら、前記出
力回路おいて、ＭＯＳＦＥＴ５１のオン時には、バイポ
ーラトランジスタ５２はオン状態にあり常に電流が流れ
ている。このことは、前記バッテリパックがパソコン本
体から引き出され、且つ、前記短絡状態ではない時に
も、ＭＯＳＦＥＴ５１はオン状態になっていることから
バイポーラトランジスタ５２に電流が流れていることに
なる。つまり、不使用時にもＭＯＳＦＥＴ５１をドライ
ブさせるためのバイポーラトランジスタ５２において電
流が消費されていた。
【００１１】本発明は、上記問題点を解消するためにな
されたものであって、その目的は無用な電力を消費する
ことがなく電池の長寿命化を図ることができる出力回路
及びバッテリパックを提供することにある。
【００１２】
【課題を解決するための手段】請求項１〜７に記載の発
明によれば、出力ＦＥＴを動作させるドライブ用ＣＭＯ
Ｓトランジスタは、その出力ＦＥＴがオン状態の時、消
費電流が流れない。その結果、電池の長寿命化を図るこ
とができる。
【００１３】又、請求項２〜７のいずれか１に記載の発
明によれば、加えて、出力ＦＥＴに大きな電流が流れた
とき、検出手段がその大きな電流を検出し、電流制御手
段が出力用ＭＯＳＦＥＴのゲート電圧を制御し大きな電
流が流れないようにする。
【００１４】さらに、請求項６の発明によれば、加え
て、ドライブ用ＣＭＯＳトランジスタを構成するＮチャ
ネルＭＯＳＦＥＴのオン抵抗を代用するため、特別の抵
抗を設ける必要がない。その結果、回路規模を小さくす
ることができる。
【００１５】又、請求項７に記載の発明によれば、加え
て、前記検出手段を出力用ＭＯＳＦＥＴのオン抵抗で代
用したため、特別の抵抗を設ける必要がない。その結
果、回路規模を小さくすることができる。
【００１６】請求項８に記載の発明によれば、出力ＦＥ
Ｔを動作させるドライブ用ＣＭＯＳトランジスタは、そ
の出力ＦＥＴがオン状態の時、消費電流が流れない出力
回路を備えたため、電池の長寿命化を図ることができ
る。
【００１７】
【発明の実施の形態】（第１実施形態）以下、本発明を
ノートパソコンのバッテリパックに設けた出力回路に具
体化した第１実施形態を図面に従って説明する。
【００１８】図１において、ノートパソコン１の前側面
には、バッテリパック２が装着されている。バッテリパ
ック２は、リチウムイオン電池、そのリチウムイオン電
池の充電状態を指示する制御信号を出力する出力回路が
内蔵されている。バッテリパック２は、ノートパソコン
１にバッテリパック２が装着されている状態で充電可能
である。又、バッテリパック２は、ノートパソコン１か
ら抜き出して専用の充電装置にて充電可能である。
【００１９】そして、バッテリパック２は、出力回路か
らリチウムイオン電池の電源電圧Vddの状態を示す制御
信号を出力電圧Voutとして出力するようになっていて、
その出力電圧Voutはノートパソコン１内に設けられた同
パソコン１における電力に関する各種処理動作を行う半
導体デバイスに対して出力される。
【００２０】図２はバッテリパック２に設けられた出力
回路１０の回路図を示す。図２において、入力端子Pin
に駆動制御信号SG1が入力されるドライブ用ＣＭＯＳト
ランジスタ１１は、そのＰチャネル型ＭＯＳＦＥＴ（以
下、ＰＭＯＳＦＥＴという）１１ａのソースがリチウム
イオン電池の電源電圧Vddが供給される電源線に接続さ
れ、そのＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳＦ
ＥＴという）１１ｂのソースが接地された電源線に接続
されている。ドライブ用ＣＭＯＳトランジスタ１１の出
力端子は、電流制御手段を構成する抵抗R11を介して、
出力用Ｐチャネル型ＭＯＳＦＥＴ（以下、出力用ＰＭＯ
ＳＦＥＴという）１２のゲートに接続されている。
【００２１】出力用ＰＭＯＳＦＥＴ１２のソースは、検
出手段としての電流検出用抵抗Rsを介して直流電源電圧
Vddが供給される電源線に接続されている。出力用ＰＭ
ＯＳＦＥＴ１２のドレインは、バッテリパック２の外部
出力端子Poに接続されている。つまり、出力用ＰＭＯＳ
ＦＥＴ１２は、オープンドレイン回路を形成している。
バッテリパック２の外部出力端子Poは、バッテリパック
２は装着された状態でノートパソコン１内の前記各半導
体デバイスに対して出力電圧Voutをバッテリパック２の
状態を示す制御信号として出力する。
【００２２】又、出力用ＰＭＯＳＦＥＴ１２のソース
は、電流制御手段を構成する電流制限用Ｐチャネル型Ｍ
ＯＳＦＥＴ（以下、電流制限用ＰＭＯＳＦＥＴという）
１３のゲートに接続されている。電流制限用ＰＭＯＳＦ
ＥＴ１３のソースは電源電圧Vddが供給されている電源
に接続されている。電流制限用ＰＭＯＳＦＥＴ１３のド
レインは出力用ＰＭＯＳＦＥＴ１２のゲートに接続され
ている。
【００２３】次に、上記のように構成した出力回路１０
の作用について説明する。今、Ｌレベルの駆動制御信号
SG1が入力されていると、ＣＭＯＳトランジスタ１１の
ＰＭＯＳＦＥＴ１１ａはオンし、ＮＭＯＳＦＥＴ１１ｂ
はオフしている。この時、出力用ＭＯＳＦＥＴ１２のゲ
ートには、ＰＭＯＳＦＥＴ１１ａ及び抵抗R11を介して
電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥ
Ｔ１２はオフ状態になる。
【００２４】一方、Ｈレベルの駆動制御信号SG1が入力
されると、ＣＭＯＳトランジスタ１１のＰＭＯＳＦＥＴ
１１ａはオフし、ＮＭＯＳＦＥＴ１１ｂはオンする。こ
の時、出力用ＰＭＯＳＦＥＴ１２のゲート電圧は下が
り、出力用ＰＭＯＳＦＥＴ１２はオン状態となる。従っ
て、図３に示すように、出力用ＰＭＯＳＦＥＴ１２のド
レイン、即ち、バッテリパック２の外部出力端子Poから
出力電圧Voutが出力される。その結果、ノートパソコン
１内の各半導体デバイスに電源電圧Vddが出力用ＭＯＳ
ＦＥＴ１２を介して印加され、各半導体デバイスの負荷
抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳＦＥＴ１
２を介して流れ込み正常に動作する。
【００２５】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poとグラ
ンド端子とがショートしたりすると、出力電流Ioutが異
常に増大し電流検出用抵抗Rsの端子間電圧が上昇して、
電流制限用ＰＭＯＳＦＥＴ１３のゲート電圧が電源電圧
Vddより電流制限用ＰＭＯＳＦＥＴ１３の閾値電圧Vthよ
り低くなると、同電流制限用ＰＭＯＳＦＥＴ１３はオン
状態になる。
【００２６】電流制限用ＰＭＯＳＦＥＴ１３がオン状態
になると、同ＰＭＯＳＦＥＴ１３はドレイン電流が流れ
始める。ドレイン電流は抵抗R11及びドライブ用ＣＭＯ
Ｓトランジスタ１１のＮＭＯＳＦＥＴ１１ｂを介して流
れて、出力用ＰＭＯＳＦＥＴ１２のゲート電圧を上昇さ
せて、出力用ＰＭＯＳＦＥＴ１２のドレイン電流（出力
電流Ioutを制限させる。従って、何らかの原因でバッテ
リパック２の外部出力端子Poが短絡しても出力電流Iout
の増大が抑制される。
【００２７】又、出力用ＰＭＯＳＦＥＴ１２がオン状態
にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦ
ＥＴ１３及びドライブ用ＣＭＯＳトランジスタ１１を構
成するＰＭＯＳＦＥＴ１１ａはオフ状態にあるため、そ
れぞれＰＭＯＳＦＥＴ１３又はＰＭＯＳＦＥＴ１１ａを
介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ
１２がオン状態にあって出力電流Ioutが０の時には、無
駄な電力は消費されない。
【００２８】次に、上記のように構成した出力回路１０
の特徴について説明する。 （１）本実施形態では、出力用ＰＭＯＳＦＥＴ１２をド
ライブ用ＣＭＯＳトランジスタ１１にて動作するように
した。そして、Ｈレベルの駆動制御信号SG1に応答して
ドライブ用ＣＭＯＳトランジスタ１１を構成するＰＭＯ
ＳＦＥＴ１１ａがオフ、ドライブ用ＣＭＯＳトランジス
タ１１を構成するＮＭＯＳＦＥＴ１１ｂがオンになる
と、出力用ＰＭＯＳＦＥＴ１２がオン状態になる。
【００２９】この時、ドライブ用ＣＭＯＳトランジスタ
１１を構成するＰＭＯＳＦＥＴ１１ａがオフになってい
るため、ドライブ用ＣＭＯＳトランジスタ１１を介して
電流が流れることはない。
【００３０】従って、出力用ＰＭＯＳＦＥＴ１２がオン
状態にあるときには、出力用ＰＭＯＳＦＥＴ１２をドラ
イブさせるため電力が消費されることはない。つまり、
出力用ＰＭＯＳＦＥＴ１２がオン状態であってリチウム
イオン電池の電源不使用時には、無用な電力の消費は行
なわれない。その結果、リチウムイオン電池の電源の長
寿命化を図ることができる。
【００３１】（２）本実施形態では、出力電流Ioutを検
出する電流検出用抵抗Rsと、同抵抗Rsの端子間電圧に基
づいて出力電流Ioutを制御する電流制限用ＰＭＯＳＦＥ
Ｔ１３を設けた。従って、何らかの原因でバッテリパッ
ク２の外部出力端子Poが短絡しても、出力用ＰＭＯＳＦ
ＥＴ１２を介して大きな出力電流Ioutが流れることはな
く、出力用ＰＭＯＳＦＥＴ１２を損傷させることはな
い。
【００３２】（第２実施形態）次に、本発明を具体化し
た第２実施形態を図面に基づいて説明する。本実施形態
は出力回路に特徴があるため、出力回路についてのみ説
明する。
【００３３】図４は出力回路２０の回路図を示す。図４
において、入力端子Pinに駆動制御信号SG1が入力される
ドライブ用ＣＭＯＳトランジスタ２１は、そのＰＭＯＳ
ＦＥＴ２１ａのソースがリチウムイオン電池の電源電圧
Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ２
１ｂのソースが接地されている電源線に接続されてい
る。ドライブ用ＣＭＯＳトランジスタ２１の出力端子
は、電流制御手段を構成する抵抗R21を介して出力用Ｐ
ＭＯＳＦＥＴ２２ａのゲートに接続されている。
【００３４】出力用ＰＭＯＳＦＥＴ２２ａのソースは、
検出手段としての第１電流検出用抵抗Rs1を介して電源
電圧Vddが供給される電源線が接続されている。出力用
ＰＭＯＳＦＥＴ２２ａのドレインは、バッテリパック２
の外部出力端子Poに接続されている。つまり、出力用Ｐ
ＭＯＳＦＥＴ２２ａはオープンドレイン回路を形成して
いる。そして、Ｈレベルの駆動制御信号SG1に基づいて
出力用ＰＭＯＳＦＥＴ２２ａをオンさせることができ
る。
【００３５】又、ドライブ用ＣＭＯＳトランジスタ２１
の出力端子は、電流制御手段を構成する抵抗R22を介し
て出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されてい
る。出力用ＮＭＯＳＦＥＴ２２ｂのソースは、検出手段
としての第２電流検出用抵抗Rs2を介して接地されてい
る電源線に接続されている。出力用ＮＭＯＳＦＥＴ２２
ｂのドレインは、バッテリパック２の外部出力端子Poに
接続されている。つまり、出力用ＮＭＯＳＦＥＴ２２ｂ
はオープンドレイン回路を形成している。そして、Ｌレ
ベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳＦＥ
Ｔ２２ｂをオンさせることができる。
【００３６】そして、バッテリパック２の外部出力端子
Poから出力される出力電圧Voutは、同バッテリパック２
がパソコン本体に装着されたとき、ノートパソコン１内
の前記各半導体デバイスに対して制御信号として出力さ
れる。
【００３７】又、出力用ＰＭＯＳＦＥＴ２１ａのソース
は、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ
２３のゲートに接続されている。電流制限用ＰＭＯＳＦ
ＥＴ２３のソースは直流電源電圧Vddが供給される電源
線に接続されている。電流制限用ＰＭＯＳＦＥＴ２３の
ドレインは出力用ＣＭＯＳＦＥＴ２２ａのゲートに接続
されている。
【００３８】さらに、出力用ＮＭＯＳＦＥＴ２２ｂのソ
ースは、電流制御手段を構成する電流制限用NＭＯＳＦ
ＥＴ２４のゲートに接続されている。電流制限用ＮＭＯ
ＳＦＥＴ２４のソースは接地されている電源線に接続さ
れている。電流制限用ＮＭＯＳＦＥＴ２４のドレインは
出力用ＮＭＯＳＦＥＴ２２ｂのゲートに接続されてい
る。
【００３９】次に、上記のように構成した出力回路２０
の作用について説明する。今、Ｈレベルの駆動制御信号
SG1が入力されてドライブ用ＣＭＯＳトランジスタ２１
のＰＭＯＳＦＥＴ２１ａがオフしＮＭＯＳＦＥＴ２１ｂ
がオンすると、出力用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯ
ＳＦＥＴ２２ｂのゲート電圧が下がる。従って、出力用
ＰＭＯＳＦＥＴ２２ａがオンしＮＭＯＳＦＥＴ２２ｂが
オフする。その結果、ＰＭＯＳＦＥＴ２２ａのドレイ
ン、即ち、バッテリパック２の外部出力端子Poは出力電
圧Voutが出力される。つまり、ノートパソコン１内の各
半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ２２ａ
を介して出力電圧Voutが制御信号として印加され、各半
導体デバイスの負荷抵抗に基づいて出力電流IoutがＰＭ
ＯＳＦＥＴ２２ａを介して流れ込み正常に動作する。
【００４０】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poとグラ
ンド端子とがショートしたりすると、出力電流Ioutが異
常に増大し電流検出用抵抗Rs1の端子間電圧が上昇し
て、電流制限用ＰＭＯＳＦＥＴ２３のゲート電圧が電源
電圧Vddより電流制限用ＰＭＯＳＦＥＴ２３の閾値電圧V
thより低くなると、同電流制限用ＰＭＯＳＦＥＴ２３は
オン状態になる。
【００４１】電流制限用ＰＭＯＳＦＥＴ２３がオン状態
になると、同ＰＭＯＳＦＥＴ２３はドレイン電流が流れ
始める。ドレイン電流は抵抗R21及びドライブ用ＣＭＯ
Ｓトランジスタ２１のＮＭＯＳＦＥＴ２１ｂを介して流
れて、出力用ＰＭＯＳＦＥＴ２２ａのゲート電圧を上昇
させて、ＰＭＯＳＦＥＴ２２ａのドレイン電流（出力電
流Iout）を制限させる。従って、何らかの原因でバッテ
リパック２の外部出力端子Poが短絡しても出力電流Iout
の増大が抑制される。
【００４２】又、出力用ＰＭＯＳＦＥＴ２２ａがオン状
態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳ
ＦＥＴ２３及びドライブ用ＣＭＯＳトランジスタ２１を
構成するＰＭＯＳＦＥＴ２１ａはオフ状態にあるため、
それぞれＰＭＯＳＦＥＴ２３又はＰＭＯＳＦＥＴ２１ａ
を介して電流は流れない。つまり、ＰＭＯＳＦＥＴ２２
ａがオン状態にあって出力電流Ioutが０の時には、無駄
な電力は消費されない。
【００４３】一方、Ｌレベルの駆動制御信号SG1がドラ
イブ用ＣＭＯＳトランジスタ２１の入力端子Pinに入力
されると、同Ｌレベルの駆動制御信号SG1に基づいてド
ライブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２
１ａがオンしＮＭＯＳＦＥＴ２１ｂがオフして出力用Ｐ
ＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲート
電圧が上がる。従って、出力用ＰＭＯＳＦＥＴ２２ａが
オフし出力用ＮＭＯＳＦＥＴ２２ｂがオンする。その結
果、ＮＭＯＳＦＥＴ２２ｂのドレイン、即ち、バッテリ
パック２の外部出力端子Poは出力電圧Vout（＝０）が出
力される。つまり、出力用ＮＭＯＳＦＥＴ２２ｂに前記
半導体デバイスから電流が流れ込み正常に動作する。
【００４４】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poと電源
電圧Vddを出力する端子とがショートしたりすると、流
れ込む電流が異常に増大し電流検出用抵抗Rs2の端子間
電圧が上昇して、電流制限用ＮＭＯＳＦＥＴ２４のゲー
ト電圧が電流制限用ＰＭＯＳＦＥＴ２４の閾値電圧Vth
より高くなると、同電流制限用ＰＭＯＳＦＥＴ２４はオ
ン状態になる。
【００４５】電流制限用ＮＭＯＳＦＥＴ２４がオン状態
になると、ドレイン電流が流れる。ドレイン電流はドラ
イブ用ＣＭＯＳトランジスタ２１のＰＭＯＳＦＥＴ２１
ａ及びを抵抗R22を介して流れて、出力用ＮＭＯＳＦＥ
Ｔ２２ｂのゲート電圧を下げて、ＮＭＯＳＦＥＴ２２ｂ
のドレイン電流（出力電流Iout）を制限させる。
【００４６】又、出力用ＮＭＯＳＦＥＴ２２ｂがオン状
態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳ
ＦＥＴ２４及びドライブ用ＣＭＯＳトランジスタ２１を
構成するＮＭＯＳＦＥＴ２１ｂはオフ状態にあるため、
それぞれＮＭＯＳＦＥＴ２４又はＮＭＯＳＦＥＴ２１ｂ
を介して電流は流れない。つまり、出力用ＮＭＯＳＦＥ
Ｔ２２ｂがオン状態にあって流れ込む電流が０の時に
は、無駄な電力は消費されない。
【００４７】次に、上記のように構成した出力回路２０
の特徴について説明する。 （１）本実施形態では、ドライブ用ＣＭＯＳトランジス
タ２１にてドライブされる出力用トランジスタを出力用
ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂにて構
成し、電源電圧Vddと接地電圧（０ボルト）の２通りの
出力電圧Voutを出力することができる。
【００４８】（２）本実施形態では、出力用ＰＭＯＳＦ
ＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂをドライブ用ＣＭ
ＯＳトランジスタ２１にて動作するようにした。そし
て、Ｈレベルの駆動制御信号SG1に応答してドライブ用
ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２
１ａがオフ、ドライブ用ＣＭＯＳトランジスタ２１を構
成するＮＭＯＳＦＥＴ２１ｂがオンになると、出力用Ｐ
ＭＯＳＦＥＴ２２ａはオン状態になる。
【００４９】この時、ドライブ用ＣＭＯＳトランジスタ
２１を構成するＰＭＯＳＦＥＴ２１ａがオフになってい
るため、ドライブ用ＣＭＯＳトランジスタ２１を介して
電流が流れることはない。
【００５０】従って、出力用ＰＭＯＳＦＥＴ２２ａがオ
ン状態にあるときには、同出力用ＰＭＯＳＦＥＴ２２ａ
をドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用
ＣＭＯＳトランジスタ２１を構成するＰＭＯＳＦＥＴ２
１ａがオン、ドライブ用ＣＭＯＳトランジスタ２１を構
成するＮＭＯＳＦＥＴ２１ｂがオフになると、出力用Ｎ
ＭＯＳＦＥＴ２２ｂがオン状態になる。この時、ドライ
ブ用ＣＭＯＳトランジスタ２１を構成するＮＭＯＳＦＥ
Ｔ２１ａがオフになっているため、ドライブ用ＣＭＯＳ
トランジスタ２１を介して電流が流れることはない。
【００５１】従って、出力用ＮＭＯＳＦＥＴ２２ｂがオ
ン状態にあるときには、同出力用ＮＭＯＳＦＥＴ２２ｂ
をドライブさせるため電力が消費されることはない。 （３）本実施形態では、出力電流Ioutを検出する電流検
出用抵抗Rs1と、同抵抗Rs1の端子間電圧に基づいて出力
電流Ioutを制御する電流制限用ＰＭＯＳＦＥＴ２３を設
けた。従って、何らかの原因でバッテリパック２の外部
出力端子Poが短絡しても、ＰＭＯＳＦＥＴ２２ａを介し
て大きな出力電流Ioutが流れることはなく、ＰＭＯＳＦ
ＥＴ２２ａを損傷させることはない。
【００５２】又、ＮＭＯＳＦＥＴ２２ｂに流れ込む電流
を検出する電流検出用抵抗Rs2と、同抵抗Rs2の端子間電
圧に基づいてその流れ込む電流を制御する電流制限用Ｎ
ＭＯＳＦＥＴ２４を設けた。従って、何らかの原因で半
導体デバイスが短絡しても、ＮＭＯＳＦＥＴ２２ｂに大
きな電流が流れることはなく、ＮＭＯＳＦＥＴ２２ｂを
損傷させることはない。
【００５３】（第３実施形態）次に、本発明を具体化し
た第３実施形態を図面に基づいて説明する。本実施形態
は出力回路に特徴があるため、出力回路についてのみ説
明する。
【００５４】図５は出力回路３０の回路図を示す。図５
において、入力端子Pinに駆動制御信号SG1が入力される
ドライブ用ＣＭＯＳトランジスタ３１は、そのＰＭＯＳ
ＦＥＴ３１ａのソースがリチウムイオン電池の電源電圧
Vddが供給される電源線に接続され、そのＮＭＯＳＦＥ
Ｔ３１ｂのソースが接地されている電源線に接続されて
いる。ドライブ用ＣＭＯＳトランジスタ３１の出力端子
は、電流制御手段を構成する抵抗R31を介して、出力用
ＰＭＯＳＦＥＴ３２のゲートに接続されている。
【００５５】出力用ＰＭＯＳＦＥＴ３２のソースは、電
源電圧Vddが供給される電源線に接続されている。出力
用ＰＭＯＳＦＥＴ３２のドレインは、バッテリパック２
の外部出力端子Poに接続されている。つまり、出力用Ｐ
ＭＯＳＦＥＴ３２は、オープンドレイン回路を形成して
いる。そして、バッテリパック２の外部出力端子Poから
に出力電圧Voutは、バッテリパック２は装着された状態
でノートパソコン１内の前記各半導体デバイスに制御信
号として出力される。
【００５６】又、出力用ＰＭＯＳＦＥＴ３２のドレイン
は、電流制御手段を構成する電流制限用ＰＭＯＳＦＥＴ
３３のゲートに接続されている。電流制限用ＰＭＯＳＦ
ＥＴ３３のソースは直流電源電圧Vddが供給されている
電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ３
３のドレインは出力用ＰＭＯＳＦＥＴ３２のゲートに接
続されている。
【００５７】次に、上記のように構成した出力回路３０
の作用について説明する。今、Ｌレベルの駆動制御信号
SG1が入力されていると、ＣＭＯＳトランジスタ３１の
ＰＭＯＳＦＥＴ３１ａはオンし、ＮＭＯＳＦＥＴ３１ｂ
はオフしている。この時、出力用ＭＯＳＦＥＴ３２のゲ
ートには、ＰＭＯＳＦＥＴ３１ａ及び抵抗R31を介して
電源電圧Vddが供給される。従って、出力用ＭＯＳＦＥ
Ｔ３２はオフ状態になる。
【００５８】一方、Ｈレベルの駆動制御信号SG1が入力
されると、ＣＭＯＳトランジスタ３１のＰＭＯＳＦＥＴ
３１ａはオフし、ＮＭＯＳＦＥＴ３１ｂはオンする。こ
の時、出力用ＰＭＯＳＦＥＴ３２のゲート電圧は下が
り、出力用ＰＭＯＳＦＥＴ３２はオン状態となる。従っ
て、図６に示すように、出力用ＰＭＯＳＦＥＴ３２のド
レイン、即ち、バッテリパック２の外部出力端子Poから
出力電圧Voutが制御信号として出力される。
【００５９】その結果、ノートパソコン１内の前記各半
導体デバイスに出力電圧Voutが出力用ＭＯＳＦＥＴ３２
を介して制御信号として供給され、その各半導体デバイ
スの負荷抵抗に基づいて出力電流Ioutが出力用ＰＭＯＳ
ＦＥＴ３２を介して流れ込み正常に動作する。
【００６０】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poとグラ
ンド端子とがショートしたりすると、出力電流Ioutが異
常に増大し出力用ＰＭＯＳＦＥＴ３２のオン抵抗Ronに
基づいてソース・ドレイン間電圧（オン電圧＝Ron×Iou
t）が上昇して、電流制限用ＰＭＯＳＦＥＴ３３のゲー
ト電圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ３
３の閾値電圧Vthより低くなると、同電流制限用ＰＭＯ
ＳＦＥＴ３３はオン状態になる。
【００６１】電流制限用ＰＭＯＳＦＥＴ３３がオン状態
になると、同ＰＭＯＳＦＥＴ３３はドレイン電流が流れ
始める。ドレイン電流は抵抗R31及びドライブ用ＣＭＯ
Ｓトランジスタ３１のＮＭＯＳＦＥＴ３１ｂを介して流
れて、出力用ＰＭＯＳＦＥＴ３２のゲート電圧を上昇さ
せて、出力用ＰＭＯＳＦＥＴ３２をドレイン電流（出力
電流Vout）を制限させる。
【００６２】この時、抵抗R31の値によって、最大の出
力電流Ioutが制御される。つまり、図６に示すように、
抵抗R31が大きな値ほど、最大の出力電流Ioutは小さく
なる。従って、何らかの原因でバッテリパック２の外部
出力端子Poが短絡しても出力電流Ioutの増大が抑制され
る。
【００６３】又、出力用ＰＭＯＳＦＥＴ３２がオン状態
にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳＦ
ＥＴ３３及びドライブ用ＣＭＯＳトランジスタ３１を構
成するＰＭＯＳＦＥＴ３１ａはオフ状態にあるため、そ
れぞれＰＭＯＳＦＥＴ３３又はＰＭＯＳＦＥＴ３１ａを
介して電流は流れない。つまり、出力用ＰＭＯＳＦＥＴ
３２がオン状態にあって出力電流Ioutが０の時には、無
駄な電力は消費されない。
【００６４】次に、上記のように構成した出力回路３０
の特徴について説明する。 （１）本実施形態では、出力用ＰＭＯＳＦＥＴ３２のオ
ン抵抗Ronを電流検出段の抵抗として使用し、前記第１
実施形態で説明した電流検出用の抵抗Rsを省略した。従
って、その分だけ出力回路３０の回路規模を小さくする
ことができる。
【００６５】（２）本実施形態では、出力用ＰＭＯＳＦ
ＥＴ３２をドライブ用ＣＭＯＳトランジスタ３１にて動
作するようにした。そして、Ｈレベルの駆動制御信号SG
1に応答してドライブ用ＣＭＯＳトランジスタ３１を構
成するＰＭＯＳＦＥＴ３１ａがオフ、ドライブ用ＣＭＯ
Ｓトランジスタ３１を構成するＮＭＯＳＦＥＴ３１ｂが
オンにななると、出力用ＰＭＯＳＦＥＴ３２がオン状態
になる。
【００６６】この時、ドライブ用ＣＭＯＳトランジスタ
３１を構成するＰＭＯＳＦＥＴ３１ａがオフになってい
るため、ドライブ用ＣＭＯＳトランジスタ３１を介して
電流が流れることはない。
【００６７】従って、出力用ＰＭＯＳＦＥＴ３２をオン
状態のあるときには、同出力用ＰＭＯＳＦＥＴ３２をド
ライブさせるためのドライブ用ＣＭＯＳトランジスタ３
１の電力消費はない。
【００６８】（３）本実施形態では、出力電流Ioutを検
出する出力用ＰＭＯＳＦＥＴ３２のソース・ドレイン間
電圧（オン電圧）に基づいて出力電流Ioutを制御する電
流制限用ＰＭＯＳＦＥＴ３３を設けた。従って、何らか
の原因でバッテリパック２の外部出力端子Poが短絡して
も、出力用ＰＭＯＳＦＥＴ３２を介して大きな出力電流
Ioutが流れることはなく、出力用ＰＭＯＳＦＥＴ１２を
損傷させることはない。
【００６９】（第４実施形態）次に、本発明を具体化し
た第４実施形態を図面に基づいて説明する。本実施形態
は出力回路に特徴があるため、出力回路についてのみ説
明する。
【００７０】図７は出力回路４０の回路図を示す。図７
において、入力端子Pinに駆動制御信号SG1が入力される
ドライブ用ＣＭＯＳトランジスタ４１は、そのＰＭＯＳ
ＦＥＴ４１ａのソースがリチウムイオン電池の電源電圧
Vddが供給される電源線に接続され、ＮＭＯＳＦＥＴ４
１ｂのソースが接地されている電源線に接続されてい
る。ドライブ用ＣＭＯＳトランジスタ４１の出力端子
は、電流制御手段を構成する抵抗R41を介して、出力用
ＰＭＯＳＦＥＴ４２ａのゲートに接続されている。
【００７１】出力用ＰＭＯＳＦＥＴ４２ａのソースは、
リチウムイオン電池の電源電圧Vddが供給される電源線
に接続されている。出力用ＰＭＯＳＦＥＴ４２ａのドレ
インは、バッテリパック２の外部出力端子Poに接続され
ている。つまり、出力用ＰＭＯＳＦＥＴ４２ａはオープ
ンドレイン回路を形成している。そして、Ｈレベルの駆
動制御信号SG1に基づいて出力用ＰＭＯＳＦＥＴ４２ａ
をオンさせることができる。
【００７２】又、ドライブ用ＣＭＯＳトランジスタ４１
の出力端子は、電流制御手段を構成する抵抗R42を介し
て、出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されて
いる。出力用ＮＭＯＳＦＥＴ４２ｂのソースは接地され
ている電源線に接続されている。出力用ＮＭＯＳＦＥＴ
４２ｂのドレインは、バッテリパック２の外部出力端子
Poに接続されている。つまり、出力用ＮＭＯＳＦＥＴ４
２ｂはオープンドレイン回路を形成している。そして、
Ｈレベルの駆動制御信号SG1に基づいて出力用ＮＭＯＳ
ＦＥＴ４２ｂをオンさせることができ、Ｌレベルの駆動
制御信号SG1に基づいて出力用ＮＭＯＳＦＥＴ４２ｂを
オンさせることができる。
【００７３】そして、バッテリパック２の外部出力端子
Poから出力される出力電圧Voutは同バッテリパック２が
パソコン本体に装着されたとき、ノートパソコン１内の
前記各半導体デバイスに制御信号として出力される。
【００７４】又、出力用ＰＭＯＳＦＥＴ４２ａのドレイ
ンは、電流制御手段を構成する電流制限用ＰＭＯＳＦＥ
Ｔ４３のゲートに接続されている。電流制限用ＰＭＯＳ
ＦＥＴ４３のソースは直流電源電圧Vddが供給されてい
る電源線に接続されている。電流制限用ＰＭＯＳＦＥＴ
４３のドレインは出力用ＰＭＯＳＦＥＴ４２ａのゲート
に接続されている。
【００７５】さらに、出力用ＮＭＯＳＦＥＴ４２ｂのソ
ースは、電流制御手段を構成する電流制限用NＭＯＳＦ
ＥＴ４４のゲートに接続されている。電流制限用ＰＭＯ
ＳＦＥＴ４４のソースは接地されている電源線に接続さ
れている。電流制限用ＰＭＯＳＦＥＴ４４のドレインは
出力用ＮＭＯＳＦＥＴ４２ｂのゲートに接続されてい
る。
【００７６】次に、上記のように構成した出力回路４０
の作用について説明する。今、Ｈレベルの駆動制御信号
SG1が入力されてドライブ用ＣＭＯＳトランジスタ４１
のＰＭＯＳＦＥＴ４１ａがオフしＮＭＯＳＦＥＴ４１ｂ
がオンすると、出力用ＰＭＯＳＦＥＴ４２ａ及びＮＭＯ
ＳＦＥＴ４２ｂのゲート電圧が下がる。従って、出力用
ＰＭＯＳＦＥＴ４２ａがオンしＮＭＯＳＦＥＴ４２ｂが
オフする。その結果、ＰＭＯＳＦＥＴ４２ａのドレイ
ン、即ち、バッテリパック２の外部出力端子Poは出力電
圧Voutが出力される。つまり、ノートパソコン１内の各
半導体デバイスに電源電圧VddがＰＭＯＳＦＥＴ４２ａ
を介して出力電圧Voutとして出力され、各半導体デバイ
スの負荷抵抗に基づいて出力電流IoutがＰＭＯＳＦＥＴ
４２ａを介して流れ込み正常に動作する。
【００７７】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poとグラ
ンド端子とがショートしたりすると、出力電流Ioutが異
常に増大しＰＭＯＳＦＥＴ４２ａのオン抵抗に基づいて
ソース・ドレイン間電圧（オン電圧）が上昇する。この
上昇によって電流制限用ＰＭＯＳＦＥＴ４３のゲート電
圧が電源電圧Vddより電流制限用ＰＭＯＳＦＥＴ４３の
閾値電圧Vthより低くなると、同電流制限用ＰＭＯＳＦ
ＥＴ４３はオン状態になる。
【００７８】電流制限用ＰＭＯＳＦＥＴ４３がオン状態
になると、同ＰＭＯＳＦＥＴ４３はドレイン電流が流れ
始める。ドレイン電流は抵抗R41及びドライブ用ＣＭＯ
Ｓトランジスタ４１のＮＭＯＳＦＥＴ４１ｂを介して流
れて、出力用ＰＭＯＳＦＥＴ４２ｂのゲート電圧を上昇
させて、ＰＭＯＳＦＥＴ４２ａのドレイン電流（出力電
流Vout）を制限する。従って、何らかの原因でバッテリ
パック２の外部出力端子Poが短絡しても出力電流Ioutの
増大が抑制される。
【００７９】又、出力用ＰＭＯＳＦＥＴ４２ａがオン状
態にあって出力電流Ioutが０の時、電流制限用ＰＭＯＳ
ＦＥＴ４３及びドライブ用ＣＭＯＳトランジスタ４１を
構成するＰＭＯＳＦＥＴ４１ａはオフ状態にあるため、
それぞれＰＭＯＳＦＥＴ４３又はＰＭＯＳＦＥＴ４１ａ
を介して電流は流れない。つまり、ＰＭＯＳＦＥＴ４２
ａがオン状態にあって出力電流Ioutが０の時には、無駄
な電力は消費されない。
【００８０】一方、Ｌレベルの駆動制御信号SG1がドラ
イブ用ＣＭＯＳトランジスタ４１の入力端子Pinに入力
されると、Ｌレベルの駆動制御信号SG1に基づいてドラ
イブ用ＣＭＯＳトランジスタ４１のＰＭＯＳＦＥＴ４１
ａがオンしＮＭＯＳＦＥＴ４１ｂがオフして出力用ＰＭ
ＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲート電
圧が上がる。従って、出力用ＰＭＯＳＦＥＴ４２ａがオ
フしＮＭＯＳＦＥＴ４２ｂがオンする。その結果、ＮＭ
ＯＳＦＥＴ４２ｂのドレイン、即ち、バッテリパック２
の外部出力端子Poは出力電圧Voutが出力される。つま
り、ノートパソコン１内の各半導体デバイスに接地電圧
（０ボルト）がＮＭＯＳＦＥＴ４２ｂを介して出力電圧
Voutとして出力され、各半導体デバイスの負荷抵抗に基
づいて出力電流IoutがＮＭＯＳＦＥＴ４２ｂを介して流
れ込み正常に動作する。
【００８１】次にバッテリパック２をノートパソコン１
から抜き出した状態で、不用意に外部出力端子Poと電源
電圧Vddを出力する端子とがショートしたりすると、流
れ込む電流が異常に増大しＮＭＯＳＦＥＴ４２ｂのオン
抵抗に基づいてソース・ドレイン間電圧（オン電圧）が
上昇して、電流制限用ＮＭＯＳＦＥＴ４４のゲート電圧
が電流制限用ＰＭＯＳＦＥＴ４４の閾値電圧Vthより高
くなると、同電流制限用ＰＭＯＳＦＥＴ４４はオン状態
になる。
【００８２】電流制限用ＮＭＯＳＦＥＴ４４がオン状態
になると、出力用ＮＭＯＳＦＥＴ４２ｂのゲート電圧を
下げて、ＮＭＯＳＦＥＴ４２ｂのドレイン電流（出力電
流Iout）を制限させる。従って、何らかの原因で半導体
デバイスが短絡してもＮＭＯＳＦＥＴ４２ｂに流れる電
流の増大が抑制される。
【００８３】又、出力用ＮＭＯＳＦＥＴ４２ｂがオン状
態にあって流れ込む電流が０の時、電流制限用ＮＭＯＳ
ＦＥＴ４４及びドライブ用ＣＭＯＳトランジスタ４１を
構成するＮＭＯＳＦＥＴ４１ｂはオフ状態にあるため、
それぞれＮＭＯＳＦＥＴ４４又はＮＭＯＳＦＥＴ４１ｂ
を介して電流は流れない。つまり、ＮＭＯＳＦＥＴ４２
ｂがオン状態にあって流れ込む電流が０の時には、無駄
な電力は消費されない。
【００８４】次に、上記のように構成した出力回路４０
の特徴について説明する。 （１）本実施形態では、ドライブ用ＣＭＯＳトランジス
タ４１にてドライブされる出力用トランジスタを出力用
ＰＭＯＳＦＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂにて構
成した。電源電圧Vddと接地電圧（０ボルト）の２通り
の出力電圧Voutを出力することができる。
【００８５】（２）本実施形態では、出力用ＣＭＯＳト
ランジスタ４２をドライブ用ＣＭＯＳトランジスタ４１
にて動作するようにした。そして、Ｈレベルの駆動制御
信号SG1に応答してドライブ用ＣＭＯＳトランジスタ４
１を構成するＰＭＯＳＦＥＴ４１ａがオフ、ドライブ用
ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥＴ４
１ｂがオンになると、出力用ＰＭＯＳＦＥＴ４２ａはオ
ン状態になる。
【００８６】この時、ドライブ用ＣＭＯＳトランジスタ
４１を構成するＰＭＯＳＦＥＴ４１ａがオフになってい
るため、ドライブ用ＣＭＯＳトランジスタ４１を介して
電流が流れることはない。
【００８７】従って、出力用ＰＭＯＳＦＥＴ４２ａがオ
ン状態にあるときには、同出力用ＰＭＯＳＦＥＴ４２ａ
をドライブさせるため電力が消費されることはない。
又、Ｌレベルの駆動制御信号SG1に応答してドライブ用
ＣＭＯＳトランジスタ４１を構成するＰＭＯＳＦＥＴ４
１ａがオン、ドライブ用ＣＭＯＳトランジスタ４１を構
成するＮＭＯＳＦＥＴ４１ｂがオフになると、出力用Ｎ
ＭＯＳＦＥＴ４２ｂがオン状態になる。この時、ドライ
ブ用ＣＭＯＳトランジスタ４１を構成するＮＭＯＳＦＥ
Ｔ４１ａがオフになっているため、ドライブ用ＣＭＯＳ
トランジスタ４１を介して電流が流れることはない。
【００８８】従って、出力用ＮＭＯＳＦＥＴ４２ｂがオ
ン状態にあるときには、同出力用ＮＭＯＳＦＥＴ４２ｂ
をドライブさせるため電力が消費されることはない。 （３）本実施形態では、ＰＭＯＳＦＥＴ４２ａのソース
・ドレイン間電圧（オン電圧）に基づいて出力電流Iout
を制御する電流制限用ＰＭＯＳＦＥＴ４３を設けた。従
って、何らかの原因でバッテリパック２の外部出力端子
Poが短絡しても、ＰＭＯＳＦＥＴ４２ａを介して大きな
出力電流Ioutが流れることはなく、ＰＭＯＳＦＥＴ４２
ａを損傷させることはない。
【００８９】又、ＮＭＯＳＦＥＴ４２ｂのソース・ドレ
イン間電圧（オン電圧）に基づいてその流れ込む電流を
制御する電流制限用ＮＭＯＳＦＥＴ４４を設けた。従っ
て、何らかの原因で半導体デバイスが短絡しても、ＮＭ
ＯＳＦＥＴ４２ｂに大きな電流が流れることはなく、Ｎ
ＭＯＳＦＥＴ４２ｂを損傷させることはない。
【００９０】（４）本実施形態では、ＰＭＯＳＦＥＴ４
２ａ、ＮＭＯＳＦＥＴ４２ｂのオン抵抗を電流検出手段
としての抵抗として使用し、前記第２実施形態で説明し
た電流検出用の抵抗Rs1，Rs2を省略した。従って、その
分だけ出力回路４０の回路規模を小さくすることができ
る。
【００９１】尚、発明の実施形態は、上記各実施形態に
限定されるものではなく以下のように実施していもよ
い。 ・上記各実施形態では、ドライブ用ＣＭＯＳトランジス
タ１１，２１，３１，４１の出力端子と出力用ＰＭＯＳ
ＦＥＴ１２，３２のゲート又は出力用ＣＭＯＳトランジ
スタ２１，４１の入力端子との間に抵抗R11，R12，R2
2，R31，R41，R42を設けた。
【００９２】これを、(1)ドライブ用ＣＭＯＳトランジ
スタ１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ
１１ｂ，２１ｂ，３１ｂ，４１ｂのドレインと、同ドラ
イブ用ＣＭＯＳトランジスタ１１，２１，３１，４１の
出力端子との間に抵抗R11，R12，R22，R31，R41，R42に
設けてもよい。
【００９３】又、(2)ドライブ用ＣＭＯＳトランジスタ
１１，２１，３１，４１を構成するＮＭＯＳＦＥＴ１１
ｂ，２１ｂ，３１ｂ，４１ｂのソースと、接地との間に
抵抗R11，R12，R22，R31，R41，R42に設けてもよい。
【００９４】さらに、(3)抵抗R11，R12，R22，R31，R4
1，R42を省略し、ドライブ用ＣＭＯＳトランジスタ１
１，２１，３１，４１のオン抵抗で代用してもよい。さ
らにまた、各実施形態の抵抗R11，R12，R22，R31，R4
1，R42及び(1)〜(3)を適宜組み合わせて実施してもよ
い。
【００９５】・上記各実施形態は、バッテリパック２に
設けた出力回路に具体化したが、例えばその他の半導体
装置に内蔵された出力回路であって、待機状態において
出力端子をＨレベル（高電位）にプルアップしている出
力回路に具体化してもよい。
【００９６】・上記各実施形態の出力回路では、電流制
限用のＭＯＳＦＥＴ１３，２３，２４，３３，４３，４
４等からなる電流制限回路を備えた出力回路であった
が、電流制限回路を省略した出力回路に実施してもよ
い。
【００９７】・上記第２実施形態の出力回路では、出力
用ＰＭＯＳＦＥＴ２２ａ及びＮＭＯＳＦＥＴ２２ｂのゲ
ートに対してそれぞれ電流制御手段としての抵抗R21，R
22を設けたが、図８に示すようにトライブ用ＣＭＯＳト
ランジスタ２１を構成するＰＭＯＳＦＥＴ２１ａとＮＭ
ＯＳＦＥＴ２１ｂのドレインの間に１つの電流制御手段
としての抵抗R23を設けて実施してもよい。この場合、
抵抗の数が少なくなる分だけ回路規模を小さくすること
ができる。 ・上記第４実施形態の出力回路では、出力用ＰＭＯＳＦ
ＥＴ４２ａ及びＮＭＯＳＦＥＴ４２ｂのゲートに対して
それぞれ電流制御手段としての抵抗R41，R42を設けた
が、図９に示すようにトライブ用ＣＭＯＳトランジスタ
４１を構成するＰＭＯＳＦＥＴ４１ａとＮＭＯＳＦＥＴ
４１ｂのドレインの間に１つの電流制御手段としての抵
抗R43を設けて実施してもよい。この場合、抵抗の数が
少なくなる分だけ回路規模を小さくすることができる。
【００９８】
【発明の効果】請求項１〜８の発明によれば、消費電流
を少なくでき電池の長寿命化を図ることができる。
【００９９】又、請求項２〜７の発明によれば、加え
て、出力用ＭＯＳＦＥＴの損傷を未然に防止することが
できる。さらに、請求項６又は７の発明によれば、加え
て、回路規模を小さくすることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するためのノートパソコン
の斜視図
【図２】第１実施形態を説明するための出力回路の回路
図
【図３】第１実施形態の出力回路の出力電圧と出力電流
との関係を示す図
【図４】第２実施形態を説明するための出力回路の回路
図
【図５】第３実施形態を説明するための出力回路の回路
図
【図６】第３実施形態の出力回路の出力電圧と出力電流
との関係を示す図
【図７】第４実施形態を説明するための出力回路の回路
図
【図８】第２実施形態の変形例を説明するための出力回
路の回路図
【図９】第４実施形態の変形例を説明するための出力回
路の回路図
【図１０】従来の出力回路の回路図
【符号の説明】
１ ノートパソコン ２ バッテリパック １０，２０，３０，４０ 出力回路 １１，２１，３１，４１ ドライブ用ＣＭＯＳトランジ
スタ １１ａ，２１ａ，３１ａ，４１ａ ＰＭＯＳＦＥＴ １１ｂ，２１ｂ，３１ｂ，４１ｂ ＮＭＯＳＦＥＴ １２，３２ 出力用ＰＭＯＳＦＥＴ ２２，４２ 出力用ＣＭＯＳトランジスタ ２２ａ，４２ａ ＰＭＯＳＦＥＴ ２２ｂ，４２ｂ NＭＯＳＦＥＴ １３，２３，３３，４３ 電流制限用ＰＭＯＳＦＥＴ ２４，４４ 電流制限用NＭＯＳＦＥＴ R11，R21，R31，R41 抵抗 Rs 電流検出用抵抗 Rs1 第１電流検出用抵抗 Rs2 第2電流検出用抵抗 Vdd 直流電源電圧
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G003 BA01 CC02 FA04 GA01 5G013 AA09 BA01 CA10 5H410 CC02 DD02 EA11 EB01 EB37 FF05 FF24 FF25 LL06 LL13 LL19

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 オープンドレイン回路を形成する出力
    用ＭＯＳＦＥＴと、 入力端子に駆動制御信号を入力し、出力端子が出力用Ｍ
    ＯＳＦＥＴのゲートに接続されたＣＭＯＳトランジスタ
    とを備えたことを特徴とする出力回路。
  2. 【請求項２】 オープンドレイン回路を形成する出力
    用ＭＯＳＦＥＴと、 入力端子に駆動制御信号を入力し、出力端子が出力用Ｍ
    ＯＳＦＥＴのゲートに接続されたＣＭＯＳトランジスタ
    と、 前記出力用ＭＯＳＦＥＴを流れる電流を検出する検出手
    段と、 その検出手段の検出に基づいて前記出力用ＭＯＳＦＥＴ
    のゲート電圧を制御する電流制御手段とを備えたことを
    特徴とする出力回路。
  3. 【請求項３】 請求項１又は２に記載の出力回路にお
    いて、 前記出力用ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴ又
    はＮチャネルＭＯＳＦＥＴであることを特徴とする出力
    回路。
  4. 【請求項４】 請求項１又は２に記載の出力回路にお
    いて、 前記出力用ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴと
    ＮチャネルＭＯＳＦＥＴからなる出力用ＭＯＳＦＥＴで
    あることを特徴とする出力回路。
  5. 【請求項５】 請求項２に記載の出力回路において、 前記電流制御手段は、 前記検出手段の検出信号に基づいてオン動作する電流制
    限用ＭＯＳＦＥＴと、 前記出力用ＭＯＳＦＥＴのゲートから前記ドライブ用Ｃ
    ＭＯＳトランジスタを介して接地される間の回路中に設
    けられ前記電流制限用ＭＯＳＦＥＴのオン電流が流れる
    抵抗とからなることを特徴とする出力回路。
  6. 【請求項６】 請求項５に記載の出力回路において、 前記抵抗は、出力用ＭＯＳＦＥＴのゲートと前記ドライ
    ブ用ＣＭＯＳトランジスタとの間に設けた抵抗、又は、
    前記ドライブ用ＣＭＯＳトランジスタを構成するＮチャ
    ネルＭＯＳＦＥＴのオン抵抗であることを特徴とする出
    力回路。
  7. 【請求項７】 請求項５に記載の出力回路において、 前記検出手段は、出力用ＭＯＳＦＥＴのソースに接続し
    た抵抗、又は、出力用ＭＯＳＦＥＴのオン抵抗であるこ
    とを特徴とする出力回路。
  8. 【請求項８】 請求項１〜７のいずれか１に記載の出
    力回路を備えたバッテリパック。
JP05404899A 1999-03-02 1999-03-02 出力回路及びバッテリパック Expired - Fee Related JP4456194B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05404899A JP4456194B2 (ja) 1999-03-02 1999-03-02 出力回路及びバッテリパック
TW089103500A TW479391B (en) 1999-03-02 2000-02-29 Output circuit and battery pack
US09/516,785 US6218810B1 (en) 1999-03-02 2000-03-01 Output circuit and battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05404899A JP4456194B2 (ja) 1999-03-02 1999-03-02 出力回路及びバッテリパック

Publications (2)

Publication Number Publication Date
JP2000250641A true JP2000250641A (ja) 2000-09-14
JP4456194B2 JP4456194B2 (ja) 2010-04-28

Family

ID=12959735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05404899A Expired - Fee Related JP4456194B2 (ja) 1999-03-02 1999-03-02 出力回路及びバッテリパック

Country Status (3)

Country Link
US (1) US6218810B1 (ja)
JP (1) JP4456194B2 (ja)
TW (1) TW479391B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102731B1 (ko) 2009-02-10 2012-01-05 크로마 에이티이 인코포레이티드 배터리의 충방전 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768225B2 (en) * 2001-08-30 2004-07-27 Digipower Manufacturing Inc. Multiple power sources control system
US7583055B2 (en) * 2004-10-14 2009-09-01 Dell Products L.P. Information handling system capable of operating with a power adapter having a power rating lower than the information handling system's power rating
US7610498B2 (en) * 2005-05-31 2009-10-27 Marvell World Trade Ltd. Very low voltage power distribution for mobile devices
US7725182B2 (en) * 2005-05-31 2010-05-25 Marvell World Trade Ltd. Power distribution system for a medical device
WO2015045338A1 (ja) * 2013-09-30 2015-04-02 パナソニックＩｐマネジメント株式会社 通信装置ならびにモータ制御装置
WO2015069563A1 (en) 2013-11-05 2015-05-14 Abbott Diabetes Care Inc. Systems, devices, and methods for control of a power supply connection
JP7003394B2 (ja) * 2016-09-06 2022-01-20 株式会社村田製作所 二次電池用電解液、二次電池、電池パック、電動車両、電力貯蔵システム、電動工具および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268724A (ja) 1992-03-18 1993-10-15 Mitsubishi Electric Corp 出力保護回路
US5764028A (en) * 1995-12-15 1998-06-09 Compaq Computer Corporation Battery pack with single charge-inhibit/regulator transistor
US5867008A (en) * 1996-06-05 1999-02-02 Double-Time Battery Corporation Overcharge protection circuitry for rechargeable battery pack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102731B1 (ko) 2009-02-10 2012-01-05 크로마 에이티이 인코포레이티드 배터리의 충방전 장치 및 방법

Also Published As

Publication number Publication date
JP4456194B2 (ja) 2010-04-28
US6218810B1 (en) 2001-04-17
TW479391B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
US7457092B2 (en) Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
US8242747B2 (en) Charging control circuit capable of constant current charging
US8164309B2 (en) Battery charging system with trickle charging/discharging control
KR19990078417A (ko) 전력소모가감소한논리회로
US20110169457A1 (en) Battery pack
US6661260B2 (en) Output circuit of semiconductor circuit with power consumption reduced
JP3872476B2 (ja) 充放電制御回路と充電式電源装置
US20030098728A1 (en) Semiconductor device
KR101751547B1 (ko) 출력 회로, 온도 스위치 ｉｃ, 및 전지 팩
JP2000250641A (ja) 出力回路及びバッテリパック
JP4880436B2 (ja) 半導体集積回路および電源装置
US10514742B2 (en) Power down signal generating circuit
US6940335B2 (en) Constant-voltage circuit
JPH10154924A (ja) Ｃｍｏｓヒステリシス回路
US6744297B2 (en) Inverter circuit
JP2002305434A (ja) 半導体集積回路
JP7345416B2 (ja) 充放電制御装置及びバッテリ装置
JPH07321621A (ja) 半導体集積回路
JPH0955470A (ja) 半導体回路及び半導体回路装置
JP3563060B2 (ja) インバータ出力回路
JP2021158752A5 (ja)
JP4467150B2 (ja) 駆動回路
JP2003092532A (ja) Ｃｍｏｓ回路を有する電子機器
US20050253558A1 (en) Battery charger
JP4034178B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees