JP2000243920A - 強誘電体メモリの製造方法 - Google Patents
強誘電体メモリの製造方法Info
- Publication number
- JP2000243920A JP2000243920A JP11039736A JP3973699A JP2000243920A JP 2000243920 A JP2000243920 A JP 2000243920A JP 11039736 A JP11039736 A JP 11039736A JP 3973699 A JP3973699 A JP 3973699A JP 2000243920 A JP2000243920 A JP 2000243920A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- ferroelectric memory
- thin film
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulating Bodies (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 （１１１）面に高配向したＰＺＴ薄膜からな
る強誘電体メモリを低温焼成で形成することができ、他
の同一基板に作り込まれるトランジスタ等へのダメージ
を回避した強誘電体メモリの製造方法を提供する。 【解決手段】 Ｐｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3［但し、ｘ
は１．０５乃至１．３０、ｙは０．２乃至０．５５］の
組成を有するゾルゲル液を基板上に被着し、このゾルゲ
ル液を乾燥した後、２５０乃至３５０℃の温度で熱処理
する（第１熱処理工程）。このゾルゲル液の被着工程
と、第１熱処理工程とを複数回繰り返す。その後、薄膜
を５００乃至６００℃の温度で熱処理する（第２熱処理
工程）。
る強誘電体メモリを低温焼成で形成することができ、他
の同一基板に作り込まれるトランジスタ等へのダメージ
を回避した強誘電体メモリの製造方法を提供する。 【解決手段】 Ｐｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3［但し、ｘ
は１．０５乃至１．３０、ｙは０．２乃至０．５５］の
組成を有するゾルゲル液を基板上に被着し、このゾルゲ
ル液を乾燥した後、２５０乃至３５０℃の温度で熱処理
する（第１熱処理工程）。このゾルゲル液の被着工程
と、第１熱処理工程とを複数回繰り返す。その後、薄膜
を５００乃至６００℃の温度で熱処理する（第２熱処理
工程）。
Description
【０００１】
【発明の属する技術分野】本発明は、ペロブスカイト型
強誘電体であるＰｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3（以下、Ｐ
ＺＴという）薄膜を使用した強誘電体メモリの製造方法
に関し、特に、低温形成を可能とした強誘電体メモリの
製造方法に関する。
強誘電体であるＰｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3（以下、Ｐ
ＺＴという）薄膜を使用した強誘電体メモリの製造方法
に関し、特に、低温形成を可能とした強誘電体メモリの
製造方法に関する。
【０００２】
【従来の技術】ＰＺＴはペロブスカイト型強誘電体であ
り、圧電特性及び焦電特性が優れており、薄膜化によ
り、メモリ及びマイクロアクチュエータ等への応用が期
待されている。これらの電子デバイスへのＰＺＴ膜の応
用に際しては、結晶配向性を高めることが不可欠であ
る。
り、圧電特性及び焦電特性が優れており、薄膜化によ
り、メモリ及びマイクロアクチュエータ等への応用が期
待されている。これらの電子デバイスへのＰＺＴ膜の応
用に際しては、結晶配向性を高めることが不可欠であ
る。
【０００３】このＰＺＴ膜の結晶配向性は、強誘電体メ
モリ（ＦｅＲＡＭ）等の電子デバイスの性能を左右す
る。一般的に、ＰＺＴの（１１１）配向膜は、残留分極
Ｐｒが大きく、且つ抗電界Ｅｃが低いために、広く使用
されている。このＰＺＴ（１１１）配向膜を得るために
は、電極材料としてＰｔを使用し、その上にＰＺＴ膜を
形成すること、７００℃以上の高温で焼成することが必
要であり、従来、このＰｔを使用して７００℃以上の高
温度で焼成することにより、ＰＺＴ薄膜が製造されてい
る。
モリ（ＦｅＲＡＭ）等の電子デバイスの性能を左右す
る。一般的に、ＰＺＴの（１１１）配向膜は、残留分極
Ｐｒが大きく、且つ抗電界Ｅｃが低いために、広く使用
されている。このＰＺＴ（１１１）配向膜を得るために
は、電極材料としてＰｔを使用し、その上にＰＺＴ膜を
形成すること、７００℃以上の高温で焼成することが必
要であり、従来、このＰｔを使用して７００℃以上の高
温度で焼成することにより、ＰＺＴ薄膜が製造されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来のＰＺＴの形成方法においては、電極材料がＰｔに
制約されるという難点がある。
従来のＰＺＴの形成方法においては、電極材料がＰｔに
制約されるという難点がある。
【０００５】また、焼成温度が７００℃以上という高温
度であるため、ＰＺＴ薄膜をＦｅＲＡＭに適用した場
合、各メモリ素子の近傍に作り込まれるデバイス駆動用
トランジスタも高温に曝される。これにより、このトラ
ンジスタへのサーマルダメージが大きいという難点があ
る。また、このような高温に曝されると、サブミクロン
のオーダーの微細配線プロセスの歩留を低下させてしま
う。
度であるため、ＰＺＴ薄膜をＦｅＲＡＭに適用した場
合、各メモリ素子の近傍に作り込まれるデバイス駆動用
トランジスタも高温に曝される。これにより、このトラ
ンジスタへのサーマルダメージが大きいという難点があ
る。また、このような高温に曝されると、サブミクロン
のオーダーの微細配線プロセスの歩留を低下させてしま
う。
【０００６】このように、ＰＺＴ薄膜を強誘電体メモリ
（ＦｅＲＡＭ）等の電子デバイスに適用するためには、
材料及びプロセスの両面からの改善が要望されている。
（ＦｅＲＡＭ）等の電子デバイスに適用するためには、
材料及びプロセスの両面からの改善が要望されている。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、（１１１）面に高配向したＰＺＴ薄膜から
なる強誘電体メモリを低温焼成で形成することができ、
他の同一基板に作り込まれるトランジスタ等へのダメー
ジを回避した強誘電体メモリの形成方法を提供すること
を目的とする。
のであって、（１１１）面に高配向したＰＺＴ薄膜から
なる強誘電体メモリを低温焼成で形成することができ、
他の同一基板に作り込まれるトランジスタ等へのダメー
ジを回避した強誘電体メモリの形成方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明に係る強誘電体メ
モリの製造方法は、Ｐｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3［但
し、ｘは１．０５乃至１．３０、ｙは０．２乃至０．５
５］の組成を有するゾルゲル液を基板上に被着する工程
と、このゾルゲル液を乾燥した後２５０乃至３５０℃の
温度で熱処理する第１熱処理工程と、更に５００乃至６
００℃の温度で熱処理する第２熱処理工程と、を有する
ことを特徴とする。
モリの製造方法は、Ｐｂx（Ｚｒ(1-y)Ｔｉy）Ｏ3［但
し、ｘは１．０５乃至１．３０、ｙは０．２乃至０．５
５］の組成を有するゾルゲル液を基板上に被着する工程
と、このゾルゲル液を乾燥した後２５０乃至３５０℃の
温度で熱処理する第１熱処理工程と、更に５００乃至６
００℃の温度で熱処理する第２熱処理工程と、を有する
ことを特徴とする。
【０００９】この場合に、前記ゾルゲル液の被着工程
と、第１熱処理工程とを複数回繰り返すことが好まし
く、前記上部電極及び下部電極は、Ｐｔ、Ｉｒ、ＩｒＯ
2、ＲｕＯ2、ＯｓＯ2及びこれらの合金からなる群から
選択された１種であることが好ましい。
と、第１熱処理工程とを複数回繰り返すことが好まし
く、前記上部電極及び下部電極は、Ｐｔ、Ｉｒ、ＩｒＯ
2、ＲｕＯ2、ＯｓＯ2及びこれらの合金からなる群から
選択された１種であることが好ましい。
【００１０】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。図１は、本発明
の実施例において、ＰＺＴ前駆体溶液を調製する方法を
示すフローチャート図である。
付の図面を参照して具体的に説明する。図１は、本発明
の実施例において、ＰＺＴ前駆体溶液を調製する方法を
示すフローチャート図である。
【００１１】出発原料として、Ｐｂ（ＯＣＯＣＨ3）2、
Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4及びＴｉ（ＯＣＨ（Ｃ
Ｈ3）2）4を使用する。
Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4及びＴｉ（ＯＣＨ（Ｃ
Ｈ3）2）4を使用する。
【００１２】先ず、Ｐｂ（ＯＣＯＣＨ3）2に水分を除去
した無水エタノールを添加して溶解する。
した無水エタノールを添加して溶解する。
【００１３】この溶液をＮＨ3ガスを吹きこみながら例
えば７８℃に４時間加熱して還流し、鉛前駆体を得る。
その後、例えば、Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4、Ｔｉ
（ＯＣＨ（ＣＨ3）2）4のエタノール溶液を７８℃に４
時間加熱して還流したものを添加し、更に、７８℃に３
時間加熱して還流した後、アセチルアセトンを添加し、
更に７８℃に１時間加熱して還流する。これにより、Ｐ
ＺＴ前駆体が得られる。
えば７８℃に４時間加熱して還流し、鉛前駆体を得る。
その後、例えば、Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4、Ｔｉ
（ＯＣＨ（ＣＨ3）2）4のエタノール溶液を７８℃に４
時間加熱して還流したものを添加し、更に、７８℃に３
時間加熱して還流した後、アセチルアセトンを添加し、
更に７８℃に１時間加熱して還流する。これにより、Ｐ
ＺＴ前駆体が得られる。
【００１４】その後、図２に示すように、Ｓｉ（１０
０）ウエハ上にＳｉＯ2層、溶着層としてのＴｉ層、電
極としてのＰｔ層を順次積層した基板を用意し、この基
板上に前記ＰＺＴ前駆体をディップコーティングする。
但し、基板上の電極Ｐｔ層は厚さが０．２μｍ、Ｔｉ溶
着層の厚さは０．０５μｍである。また、ディップコー
ティングの速度は４乃至１２ｃｍ／ｍｉｎである。
０）ウエハ上にＳｉＯ2層、溶着層としてのＴｉ層、電
極としてのＰｔ層を順次積層した基板を用意し、この基
板上に前記ＰＺＴ前駆体をディップコーティングする。
但し、基板上の電極Ｐｔ層は厚さが０．２μｍ、Ｔｉ溶
着層の厚さは０．０５μｍである。また、ディップコー
ティングの速度は４乃至１２ｃｍ／ｍｉｎである。
【００１５】次いで、例えば１１５℃で乾燥し、その
後、この基板を２５０乃至３５０℃の温度に加熱して、
ＰＺＴを予備熱処理する（第１熱処理）。このディップ
コーティング、乾燥処理及び予備熱処理からなる一連の
工程を複数回繰り返し、基板上のＰＺＴ薄膜を複数層形
成する。
後、この基板を２５０乃至３５０℃の温度に加熱して、
ＰＺＴを予備熱処理する（第１熱処理）。このディップ
コーティング、乾燥処理及び予備熱処理からなる一連の
工程を複数回繰り返し、基板上のＰＺＴ薄膜を複数層形
成する。
【００１６】その後、例えば空気中で５００乃至６００
℃に加熱して熱処理する（第２熱処理）。
℃に加熱して熱処理する（第２熱処理）。
【００１７】本発明においては、Ｐｂの割合がｘ＝１．
０５乃至１．３０と５乃至３０％過剰であり、更に、予
備熱処理が２５０乃至３５０℃という低温であるため、
基板上に（１１１）面が優先的に配向成長したＰＺＴ薄
膜が得られる。
０５乃至１．３０と５乃至３０％過剰であり、更に、予
備熱処理が２５０乃至３５０℃という低温であるため、
基板上に（１１１）面が優先的に配向成長したＰＺＴ薄
膜が得られる。
【００１８】図３はＰｂ1.2（Ｚｒ0.53Ｔｉ0.47）Ｏ3の
組成を有するＰＺＴ薄膜を６００℃で熱処理（第２熱処
理）した場合の（１００）面、（１１０）面及び（１１
１）面のＸＲＤ（Ｘ線回折）ピーク強度割合を、予備熱
処理（第１熱処理）温度の関数として表したグラフ図で
ある。図３は横軸が予備熱処理温度、縦軸が各面の強度
割合である。この図に示すように、予備熱処理温度が２
５０乃至３５０℃である場合に、（１１１）面が９０％
以上の高配向性で方位する。
組成を有するＰＺＴ薄膜を６００℃で熱処理（第２熱処
理）した場合の（１００）面、（１１０）面及び（１１
１）面のＸＲＤ（Ｘ線回折）ピーク強度割合を、予備熱
処理（第１熱処理）温度の関数として表したグラフ図で
ある。図３は横軸が予備熱処理温度、縦軸が各面の強度
割合である。この図に示すように、予備熱処理温度が２
５０乃至３５０℃である場合に、（１１１）面が９０％
以上の高配向性で方位する。
【００１９】図４は図３と同一組成のＰＺＴ薄膜を３５
０℃で予備熱処理（第１熱処理）した後、種々の温度で
熱処理（第２熱処理）した場合のＸＲＤパターンを示
す。熱処理温度が５００℃以上の場合にＰＺＴの（１１
１）面のピークが現れており、熱処理温度が４７５℃以
下の場合はこの（１１１）面のピーク強度が極めて小さ
い。
０℃で予備熱処理（第１熱処理）した後、種々の温度で
熱処理（第２熱処理）した場合のＸＲＤパターンを示
す。熱処理温度が５００℃以上の場合にＰＺＴの（１１
１）面のピークが現れており、熱処理温度が４７５℃以
下の場合はこの（１１１）面のピーク強度が極めて小さ
い。
【００２０】このように、本発明により、ＰＺＴ薄膜の
結晶面方位を（１１１）面に制御することができる。
結晶面方位を（１１１）面に制御することができる。
【００２１】そして、本発明においては、予備熱処理後
の熱処理（第２熱処理）温度が５００乃至６００℃と低
いので、全ての工程を通じて基板が曝される温度が高々
６００℃である。このため、ＰＺＴ薄膜をＦｅＲＡＭに
適用した場合も、各メモリ素子の近傍に作り込まれるデ
バイス駆動用トランジスタが従来の７００℃という高温
に曝されるということがない。これにより、このトラン
ジスタへのダメージが少なく、サブミクロンのオーダー
の微細配線プロセスにおける歩留の低下がない。
の熱処理（第２熱処理）温度が５００乃至６００℃と低
いので、全ての工程を通じて基板が曝される温度が高々
６００℃である。このため、ＰＺＴ薄膜をＦｅＲＡＭに
適用した場合も、各メモリ素子の近傍に作り込まれるデ
バイス駆動用トランジスタが従来の７００℃という高温
に曝されるということがない。これにより、このトラン
ジスタへのダメージが少なく、サブミクロンのオーダー
の微細配線プロセスにおける歩留の低下がない。
【００２２】また、本発明においては、ＺｒをＴｉに対
して４５乃至８０モル％としているので、上記熱処理に
より基板表面にＰＺＴの（１１１）面が配向する。これ
により、得られるＰＺＴ薄膜の結晶配向面を制御するこ
とができる。更に、本発明においては、基板の材質はＰ
ｔに限らず、前述の種々の材質の基板を使用することが
できる。
して４５乃至８０モル％としているので、上記熱処理に
より基板表面にＰＺＴの（１１１）面が配向する。これ
により、得られるＰＺＴ薄膜の結晶配向面を制御するこ
とができる。更に、本発明においては、基板の材質はＰ
ｔに限らず、前述の種々の材質の基板を使用することが
できる。
【００２３】そして、前述の如く、高配向性のＰＺＴ薄
膜が得られるので、このＰＺＴ薄膜は圧電素子として、
残留分極Ｐｒが高く、リーク電流が少ないという利点が
ある。
膜が得られるので、このＰＺＴ薄膜は圧電素子として、
残留分極Ｐｒが高く、リーク電流が少ないという利点が
ある。
【００２４】
【実施例】次に、本発明の実施例方法により実際にＰＺ
Ｔ薄膜を作成し、その特性を評価した結果について説明
する。
Ｔ薄膜を作成し、その特性を評価した結果について説明
する。
【００２５】出発原料として、Ｐｂ（ＯＣＯＣＨ3）2・
３Ｈ2Ｏ、Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4及びＴｉ（ＯＣ
Ｈ（ＣＨ3）2）4を使用する。溶媒は、水分を除去した
無水エタノールを使用する。
３Ｈ2Ｏ、Ｚｒ（ＯＣＨ2ＣＨ2ＣＨ3）4及びＴｉ（ＯＣ
Ｈ（ＣＨ3）2）4を使用する。溶媒は、水分を除去した
無水エタノールを使用する。
【００２６】０．３モル濃度のＰＺＴ（Ｐｂ1.2Ｚｒ
0.53Ｔｉ0.47Ｏ3）前駆体溶液を例えば１００ｍｌ調製
する場合、先ず、酢酸鉛三水和物（３．６×１０-2モ
ル）をセパラブルフラスコに採り、その水和水を除去す
るため、１５０℃で５時間以上乾燥させた後、デシケー
タ中で室温まで冷却する。次に、窒素雰囲気中で無水エ
タノール１２０ｍｌ（約９５ｇ）を酢酸鉛に加え、アン
モニアガス（７０ｍｌ／ｍｉｎ）を流しながら、４時間
還流する。なお、酢酸鉛は約１時間で溶解する。
0.53Ｔｉ0.47Ｏ3）前駆体溶液を例えば１００ｍｌ調製
する場合、先ず、酢酸鉛三水和物（３．６×１０-2モ
ル）をセパラブルフラスコに採り、その水和水を除去す
るため、１５０℃で５時間以上乾燥させた後、デシケー
タ中で室温まで冷却する。次に、窒素雰囲気中で無水エ
タノール１２０ｍｌ（約９５ｇ）を酢酸鉛に加え、アン
モニアガス（７０ｍｌ／ｍｉｎ）を流しながら、４時間
還流する。なお、酢酸鉛は約１時間で溶解する。
【００２７】窒素雰囲気中で別のセパラブルフラスコに
ジルコニウムプロポキシド（１．５９×１０-2モル）、
チタンイソプロポキシド（１．４１×１０-2モル）、及
び無水エタノール３０ｍｌ（約２３．７ｇ）を採り、４
時間還流する。
ジルコニウムプロポキシド（１．５９×１０-2モル）、
チタンイソプロポキシド（１．４１×１０-2モル）、及
び無水エタノール３０ｍｌ（約２３．７ｇ）を採り、４
時間還流する。
【００２８】４時間還流した後、鉛前駆体溶液にジルコ
ニウム・チタン複合溶液を添加する。
ニウム・チタン複合溶液を添加する。
【００２９】次いで、これらの２つの溶液を混合した
後、再度３時間還流する。そして、３時間後、溶液の安
定化剤としてアセチルアセトンを鉛イオンと同当量の
３．６×１０-2モルだけ添加し、更に１時間還流し、Ｐ
ｂ1.2（Ｚｒ0.53Ｔｉ0.47）Ｏ3前駆体溶液とする。
後、再度３時間還流する。そして、３時間後、溶液の安
定化剤としてアセチルアセトンを鉛イオンと同当量の
３．６×１０-2モルだけ添加し、更に１時間還流し、Ｐ
ｂ1.2（Ｚｒ0.53Ｔｉ0.47）Ｏ3前駆体溶液とする。
【００３０】次に、この前駆体溶液を使用してＰＺＴ薄
膜を作成する方法について、図２を参照して説明する。
先ず、基板として１辺長が２５ｃｍの正方形のＰｔ又は
ＩｒＯ2／Ｔｉ／ＳｉＯ2／Ｓｉ（Ｐｔ膜の厚さ０．２μ
ｍ、Ｔｉ膜の厚さ０．０５μｍ）を洗浄し、界面活性剤
で１０分間超音波洗浄した後、更にイオン交換水で界面
活性剤を洗い流し、乾燥させた。次いで、無水エタノー
ルとアセトンとの比率を１：１にした溶液中で再度１０
分間超音波洗浄し、この溶液から取り出した後、乾燥機
で乾燥させる。
膜を作成する方法について、図２を参照して説明する。
先ず、基板として１辺長が２５ｃｍの正方形のＰｔ又は
ＩｒＯ2／Ｔｉ／ＳｉＯ2／Ｓｉ（Ｐｔ膜の厚さ０．２μ
ｍ、Ｔｉ膜の厚さ０．０５μｍ）を洗浄し、界面活性剤
で１０分間超音波洗浄した後、更にイオン交換水で界面
活性剤を洗い流し、乾燥させた。次いで、無水エタノー
ルとアセトンとの比率を１：１にした溶液中で再度１０
分間超音波洗浄し、この溶液から取り出した後、乾燥機
で乾燥させる。
【００３１】この洗浄後の基板上に、基板引き上げ速度
を４乃至１２ｃｍ／ｍｉｎとして、薄膜をディップコー
ティングする。次いで、例えば１１５℃で１０乃至２０
分間溶媒除去及びゲル化のために乾燥させる。更に、膜
中に残存する有機物を除去するために、例えば、３５０
℃１０分間熱処理して有機物を熱分解処理する。これら
の工程を１サイクルとして４乃至６サイクル繰り返す。
を４乃至１２ｃｍ／ｍｉｎとして、薄膜をディップコー
ティングする。次いで、例えば１１５℃で１０乃至２０
分間溶媒除去及びゲル化のために乾燥させる。更に、膜
中に残存する有機物を除去するために、例えば、３５０
℃１０分間熱処理して有機物を熱分解処理する。これら
の工程を１サイクルとして４乃至６サイクル繰り返す。
【００３２】その後、最終的に熱処理する。この熱処理
は、５００乃至６００℃の焼成温度で２時間酸素雰囲気
中で行う。昇温速度は約５０℃／ｍｉｎである。これに
より、基板上にＰＺＴ膜が形成される。
は、５００乃至６００℃の焼成温度で２時間酸素雰囲気
中で行う。昇温速度は約５０℃／ｍｉｎである。これに
より、基板上にＰＺＴ膜が形成される。
【００３３】得られたＰＺＴ薄膜の特性を、その製造条
件と共に下記表１及び表２に示す。ＰＺＴ素子が分極反
転したとき、スイッチング電荷量と非スイッチング電荷
量との差が信号電荷量となり、この信号電荷量が多いほ
ど、メモリとして有効に機能する。そして、この値は残
留分極Ｐｒの約２倍に相当するため、表２において、信
号電荷量の大小を判断する因子として、２Ｐｒの値を記
載した。また、表２に示す特性において、強誘電体メモ
リとして合格と判断されるものは、２Ｐｒ≧２０μＣ／
ｃｍ2、リーク電流密度≦１μＡ／ｃｍ2（５乃至−５Ｖ
印加時）の場合である。
件と共に下記表１及び表２に示す。ＰＺＴ素子が分極反
転したとき、スイッチング電荷量と非スイッチング電荷
量との差が信号電荷量となり、この信号電荷量が多いほ
ど、メモリとして有効に機能する。そして、この値は残
留分極Ｐｒの約２倍に相当するため、表２において、信
号電荷量の大小を判断する因子として、２Ｐｒの値を記
載した。また、表２に示す特性において、強誘電体メモ
リとして合格と判断されるものは、２Ｐｒ≧２０μＣ／
ｃｍ2、リーク電流密度≦１μＡ／ｃｍ2（５乃至−５Ｖ
印加時）の場合である。
【００３４】
【表１】
【００３５】
【表２】
【００３６】この表１及び表２から明らかなように、本
発明の実施例の場合は、（１１１）面が高ピーク強度で
配向している。このため、Ｐｒが高くリーク電流が低
い。これに対し、本発明の範囲から外れる比較例の場合
は、結晶化が不足し残留分極Ｐｒが低く、リーク電流が
高いか、又は高温での熱処理が必要であった。
発明の実施例の場合は、（１１１）面が高ピーク強度で
配向している。このため、Ｐｒが高くリーク電流が低
い。これに対し、本発明の範囲から外れる比較例の場合
は、結晶化が不足し残留分極Ｐｒが低く、リーク電流が
高いか、又は高温での熱処理が必要であった。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
ＺｒをＴｉに対して、４５乃至８０モル％とし、かつ、
Ｐｂを過剰に添加し、更に、第１熱処理温度を２５０乃
至３５０℃としたので、基板上にＰＺＴ薄膜の（１１
１）面が高配向性で方位し、この高配向化により、Ｐｒ
が極めて大きく、リーク電流が低いＰＺＴ薄膜の圧電素
子を得ることができる。また、第２熱処理温度が５００
乃至６００℃であるので、工程を通じて高温に曝される
ことがなく、従って基板に他の電子デバイスを作り込ん
でも、それらがダメージを受けることがない。しかも、
本発明においては、電極材料に制約がなく、これらの利
点により本発明はその工業的価値が極めて高い。
ＺｒをＴｉに対して、４５乃至８０モル％とし、かつ、
Ｐｂを過剰に添加し、更に、第１熱処理温度を２５０乃
至３５０℃としたので、基板上にＰＺＴ薄膜の（１１
１）面が高配向性で方位し、この高配向化により、Ｐｒ
が極めて大きく、リーク電流が低いＰＺＴ薄膜の圧電素
子を得ることができる。また、第２熱処理温度が５００
乃至６００℃であるので、工程を通じて高温に曝される
ことがなく、従って基板に他の電子デバイスを作り込ん
でも、それらがダメージを受けることがない。しかも、
本発明においては、電極材料に制約がなく、これらの利
点により本発明はその工業的価値が極めて高い。
【図１】ＰＺＴ前駆体溶液の調整方法を示すフローチャ
ート図である。
ート図である。
【図２】ＰＺＴ薄膜の製造方法を示すフローチャート図
である。
である。
【図３】面配向性に及ぼす第１熱処理温度の影響を示す
グラフ図である。
グラフ図である。
【図４】面配向性に及ぼす第２熱処理温度の影響を示す
グラフ図である。
グラフ図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 29/78 ３７１ 21/8247 29/788 29/792 (72)発明者 林 卓 神奈川県藤沢市鵠沼神明４−４−７パティ オ鵠沼301 (72)発明者 金子 明 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 岡田 升宏 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 今西 正夫 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 飯島 健三郎 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 Ｆターム(参考） 5F001 AA17 AF06 AF07 AF25 AG30 AG40 AH10 5F038 AC05 AC14 AC18 DF05 EZ17 EZ20 5F083 FR00 GA29 JA15 JA38 JA43 PR23 PR33 ZA01 5G333 AA03 AB13 AB21 BA01 CB17 DA28
Claims (3)
- 【請求項１】 シリコン基板上にトランジスタを形成す
る工程と、このトランジスタ上に下部電極を形成する工
程と、前記下部電極上にキャパシタ絶縁膜を形成する工
程と、前記キャパシタ絶縁膜上に上部電極を形成する工
程とを有する強誘電体メモリの製造方法において、前記
キャパシタ絶縁膜の形成工程は、Ｐｂ x（Ｚｒ(1-y)Ｔｉ
y）Ｏ3［但し、ｘは１．０５乃至１．３０、ｙは０．２
乃至０．５５］の組成を有するゾルゲル液を基板上に被
着する工程と、このゾルゲル液を乾燥した後２５０乃至
３５０℃の温度で熱処理する第１熱処理工程と、更に５
００乃至６００℃の温度で熱処理する第２熱処理工程
と、を有することを特徴とする強誘電体メモリの製造方
法。 - 【請求項２】 前記ゾルゲル液の被着工程と、第１熱処
理工程とを複数回繰り返すことを特徴とする請求項１に
記載の強誘電体メモリの製造方法。 - 【請求項３】 前記上部電極及び下部電極は、Ｐｔ、Ｉ
ｒ、ＩｒＯ2、ＲｕＯ2 、ＯｓＯ2及びこれらの合金からな
る群から選択された１種であることを特徴とする請求項
１又は２に記載の強誘電体メモリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03973699A JP3456434B2 (ja) | 1999-02-18 | 1999-02-18 | 強誘電体メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03973699A JP3456434B2 (ja) | 1999-02-18 | 1999-02-18 | 強誘電体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243920A true JP2000243920A (ja) | 2000-09-08 |
| JP3456434B2 JP3456434B2 (ja) | 2003-10-14 |
Family
ID=12561263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03973699A Expired - Fee Related JP3456434B2 (ja) | 1999-02-18 | 1999-02-18 | 強誘電体メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456434B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029270A (ja) * | 2009-07-22 | 2011-02-10 | Seiko Epson Corp | 圧電アクチュエーターの製造方法、圧電アクチュエーター、および液体噴射ヘッド |
-
1999
- 1999-02-18 JP JP03973699A patent/JP3456434B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029270A (ja) * | 2009-07-22 | 2011-02-10 | Seiko Epson Corp | 圧電アクチュエーターの製造方法、圧電アクチュエーター、および液体噴射ヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3456434B2 (ja) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3162717B2 (ja) | 集積回路の製造方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| EP0513478A2 (en) | Method for controlling crystal orientation of ferroelectric thin film | |
| JP2002535838A (ja) | 強誘電体薄膜を有する強誘電体メモリおよび製造方法 | |
| JP2003163176A (ja) | 電子デバイス用基板、電子デバイス用基板の製造方法および電子デバイス | |
| JP2002170938A (ja) | 半導体装置およびその製造方法 | |
| JP4036707B2 (ja) | 誘電体素子および誘電体素子の製造方法 | |
| JP3456434B2 (ja) | 強誘電体メモリの製造方法 | |
| JP4825373B2 (ja) | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 | |
| JPH06305714A (ja) | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| KR20010109957A (ko) | 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법 | |
| JP3118702B2 (ja) | 非揮発性メモリ薄膜の製造方法 | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| JPH0632613A (ja) | 複合酸化物薄膜の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JPH065946A (ja) | 強誘電体薄膜の製造方法 | |
| JP2001053224A (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP2000191324A (ja) | 無機化合物固体の形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2000058770A (ja) | 半導体装置のキャパシタ―の形成方法 | |
| JP5103694B2 (ja) | 圧電薄膜の製造方法 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH065947A (ja) | 強誘電体薄膜の製造方法 | |
| JPH11330389A (ja) | 誘電体メモリの製造方法 | |
| JP2004186305A (ja) | 強誘電体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |