JP2000224154A

JP2000224154A - 同期回路

Info

Publication number: JP2000224154A
Application number: JP11020273A
Authority: JP
Inventors: Yoshinori Shimosakota; 義則下迫田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1999-01-28
Filing date: 1999-01-28
Publication date: 2000-08-11
Anticipated expiration: 2019-01-28
Also published as: JP3330555B2; US6546065B1

Abstract

(57)【要約】【目的】疑似同期情報を含むような伝送データが転送
されてきても、高速かつ確実に同期確立を実現する。【解決手段】疑似同期情報を検出し、同期喪失が生じ
た後、算出されているフレーム長情報ＬＸに乱数出力部
１１１から出力される乱数を演算器１２にて加算する。
ストリームカウンタ１１にて、複数の伝送データＥＳが
連続してなるビットストリームに対して、演算器１２に
て演算された結果である出力情報ＬＳ分のビットだけ遅
れて転送されたビット位置から同期情報の検出を再び行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期回路に関し、
特に、ディジタルテレビにおけるディジタル通信やディ
ジタル放送からの伝送データとしてのオーディオ信号を
復号する復号装置に搭載される同期回路に関する。

【０００２】

【従来の技術】近年においては、ディジタル通信を用い
たディジタルテレビやディジタル放送が普及している。
これらのディジタル通信やディジタル放送は画像データ
等をディジタル化（符号化とも称される）したオーディ
オ信号を発信している。オーディオ信号を受信する受信
側においては、オーディオ信号を復号する必要があるた
め、復号装置を有している。

【０００３】オーディオ信号は、フレーム単位の伝送デ
ータから構成されており、このフレーム単位の伝送デー
タを複数連続したビット列として送信側から送信され
る。このようなフレーム単位の伝送データの連続したビ
ット列はビットストリームと称される。通常、フレーム
単位の伝送データには、復号化すべき符号化されたデー
タの他に同期情報と伝送データのフレーム長を指示する
情報が含まれている。同期情報とは、各フレーム単位の
伝送データの始まりを指示する情報であり、基本的に
は、伝送データの先頭部分に配置され、各伝送データに
同じ内容の情報（例えば、ＭＰＥＧでは”０ｘｆｆ
ｆ”）として含まれている。フレーム長を指示する情報
とは、一般的にヘッダと称される情報群に含まれる情報
の１つであり、フレーム単位の伝送データのフレーム長
を示すものである。フレーム長を指示する情報を有する
ヘッダは同期情報の次に配置されているものである。ビ
ットストリームから各伝送データを取り出すため、オー
ディオ信号を復号する復号装置には、同期回路を有して
いる。

【０００４】同期回路は、ビットストリームから伝送デ
ータの同期情報に相当する情報を検出する。同期情報に
相当する情報が検出されると、その後ろに配置されるべ
きヘッダの中のフレーム長を指示する情報に基づいて、
検出した同期情報に相当する情報を有する伝送データの
フレーム長を計算し、決定する。フレーム長を決定した
ことで、ビットストリームとして転送されてきた伝送デ
ータに対しても、同期情報が検出された伝送データのフ
レーム長分遅れて受信したビット部分から次の伝送デー
タが始まることが確認される。つまり、正規の同期情報
が正しく検出されれば、その同期情報が検出された伝送
データの、決定されたフレーム長分遅れたビット部分に
は次の伝送データの同期情報があることになる。このた
め、以降の動作においては、各伝送データのフレーム長
に基づいて、連続した伝送データの同期情報を確実に検
出することができる。このような動作は同期情報の検出
を１回、あるいは複数回行い、同期情報が確実に得られ
た（複数回行う場合には複数回連続して同期情報が得ら
れた場合）と判断されれば、同期が確立したこととな
る。

【０００５】同期回路において同期が確立されたら、こ
の同期回路は後段の回路に対して同期が確立したことを
指示する同期信号を出力するとともに、ビットストリー
ムをこの後段の回路に転送する。後段の回路は同期信号
に基づいて、ビットストリームとして転送される伝送デ
ータに対して確実に所望の処理（例えば、データの復
号）を行うことができる。

【０００６】

【発明が解決しようとする課題】各伝送データにおい
て、同期情報と同じ内容の情報が、同期情報とは異なる
配置にて含まれることがある。このような本来同期情報
として使用されるべきものでない情報を疑似同期情報と
称する。また、伝送データとして、画像データや文字デ
ータ等を送信する場合には、同じ内容の伝送データや類
似した伝送データが複数連続して送信されることがあ
る。同じ内容の伝送データとしては、試験信号のような
正弦波のようなものもある。

【０００７】同期回路においては、ビットストリームと
して送信されてくる伝送データに対しては、同期回路に
転送されてきたビット部分から同期情報の検出を行うた
め、必ずしも伝送データの先頭から同期情報の検出を行
うとは限らない。このため、疑似同期情報を含む伝送デ
ータに対しては、同期回路がこの疑似同期情報を正規の
同期情報として検出してしまうことがある。このような
疑似同期情報に対して、上述のような同期の確立をしよ
うとしても同期が確立できない、いわゆる同期喪失を発
生してしまう。

【０００８】つまり、同期回路において、１回の伝送デ
ータに対する同期情報の確立を行う場合には、疑似同期
情報を検出してしまうと、この疑似同期情報に基づき誤
ったタイミングで同期信号を送出するため、伝送データ
に対する以降の処理、例えば、伝送データの復号が正確
に行うことができない。

【０００９】また、同期回路において、上述したように
複数の伝送データに対する複数回の同期情報の検出を行
う場合には、疑似同期情報を検出すると、その疑似同期
情報の次に配置されている情報をヘッダとしてしまうた
め、本来ヘッダではない情報に基づき、フレーム長の決
定を行うこととなる。この結果、決定されたフレーム長
が、その伝送データの本来のフレーム長より短いものと
なったり長いものとなったりすることがある。疑似同期
情報を検出した場合に決定されるフレーム長は、本来の
フレーム長より短くなることが多い。

【００１０】このように誤ったフレーム長に基づき、以
降の伝送データの同期情報の検出を行うため、以降の伝
送データに対する同期情報の検出が遅れるため、同期が
確立するのに時間がかかることとなる。

【００１１】また、上述したように、伝送データとし
て、画像データや文字データ等のように類似した伝送デ
ータが複数連続して送信された場合、決定されるフレー
ム長が本来のフレーム長とは異なる、例えば、本来のフ
レーム長より短いために、疑似同期情報の検出の後に、
同期情報とは異なる情報が複数得られることが続くこと
となる。このため、本来の同期情報が得られるまでに時
間がかかるだけでなく、疑似同期情報しか得られないよ
うな状態に陥る可能性がある。この場合、疑似同期情報
を検出する状態から抜け出せなくなる。この結果、同期
確立がいつまでも行われなくなり、伝送データが後段の
装置へ転送できず、後段の装置による処理（例えば、伝
送データの復号化）ができなくなる。このような状態と
なると、復号装置を備える装置全体としての出力信号が
出力できなくなる。

【００１２】また、近年における電子機器の小型化や携
帯機器の普及に伴い、復号装置自体も小型化する必要が
あり、同期回路としても大幅に回路構成を増大すること
を避ける必要がある。

【００１３】本発明は、上記問題点を鑑みて、疑似同期
情報を含むような伝送データが転送されてきても、高速
かつ確実に同期確立を実現する同期回路を提供すること
を目的とする。

【００１４】また、本発明は、構成要素を増大を極力低
減して、上記目的を実現する同期回路を提供することを
目的とする。

【００１５】

【課題を解決するための手段】

【００１６】上記目的を達成するため、本発明は、同期
情報及びフレーム長を指示する情報を少なくとも含む伝
送データが連続して伝送され、この伝送データの同期情
報を検出して伝送データに対する同期の確立を行う同期
回路において、伝送データを順次受信し、先の伝送デー
タのフレーム長情報に基づき、後続の伝送データに対す
るに対する転送を制御する入力制御部と、入力制御部か
ら転送される伝送データから同期情報に相当する情報を
検出し、この同期情報として検出された情報と所定の情
報とを比較し、その一致あるいは不一致を指示する指示
情報を出力する同期情報比較部と、伝送データに含まれ
るフレーム長を指示する情報に基づきフレーム長を決定
し、フレーム長情報として出力するフレーム長決定部
と、指示情報に応じて、一致が検出された回数及び不一
致が検出された回数を計数し、不一致が検出された回数
が所定の回数に達した時に、制御信号を出力する計数部
とを有し、入力制御部は、制御信号に応じて、フレーム
長決定部から入力されるフレーム長情報を変更し、変更
したフレーム長情報に基づき、伝送データに対する転送
の制御を行うものである。

【００１７】

【発明の実施の形態】本発明の同期回路についてを図面
を用いて以下に詳細に説明する。図１は本発明の第１の
実施の形態における同期回路１００の回路図である。な
お、本発明の同期回路１００は、送信側から送信されて
くる伝送データを受信して、伝送データの復号化を行う
復号装置に内蔵されているものとする。

【００１８】図１において、同期回路１００は、ビット
ストリームとして送信された複数の伝送データを順次受
信し、同期の確立処理を行う同期確立回路１０１と伝送
データのヘッダの情報を解析するヘッダ解析回路１０３
とから構成されている。

【００１９】同期確立回路１０１は、入力制御部１０、
同期情報比較部２０、計数部としてのカウンタ５０、６
０、乱数を発生し、出力する乱数出力部１１１とから構
成されている。

【００２０】入力制御部１０には、Audio Elementary S
treamとも呼ばれるビットストリームとして送信されて
きた複数の伝送データＥＳが入力される。また、入力制
御部１０には、カウンタ５０からの信号ＦＮ１、カウン
タ６０からの信号ＦＮ２、乱数出力部１１１から出力さ
れている乱数Ｓ、ヘッダ解析回路１０３から出力される
フレーム長情報ＬＸが入力される。ここで、カウンタ５
０は後述する同期情報比較部２０の比較の結果、一致を
指示する信号の出力に応じて一致回数をカウントするも
のである。また、カウンタ６０は後述する同期情報比較
部２０の比較の結果、不一致を指示する信号の出力に応
じて不一致回数をカウントするものである。信号ＦＮ１
はカウンタ５０のオーバーフロー時（なお、カウンタ５
０はオーバーフローを生ずると、カウント数が”０”に
戻るものとする）に出力されるオーバーフロー情報であ
り、信号ＦＮ２はカウンタ６０のオーバーフロー時（な
お、カウンタ６０はオーバーフローを生ずると、カウン
ト数が”０”に戻るものとする）に出力されるオーバー
フロー情報である。言い換えると、信号ＦＮ１は、正規
の同期情報が所定の回数得られたことを指示する一致検
出信号といえ、信号ＦＮ２は、疑似同期信号が所定の回
数得られたことを指示する制御信号といえる。

【００２１】入力制御部１０は、ヘッダ解析回路１０３
にて、同期情報が検出さされた伝送データＥＳに対して
決定されたフレーム長情報ＬＸに基づき、フレーム長情
報ＬＸ分遅れてきたビット位置から、同期情報が検出さ
れた伝送データに続く次の伝送データの転送を行うもの
である。入力制御部１０は、カウンタ５０からの信号Ｆ
Ｎ１に基づき、受信したビットストリームとしての複数
の伝送データを連続して出力することが可能となる。ま
た、入力制御部１０は、カウンタ６０からの信号ＦＮ２
に基づき、フレーム長情報ＬＸの変更を行うものであ
る。このフレーム長情報ＬＸの変更については後述す
る。入力制御部１０は、出力信号ＯＵＴ１として、受信
したビットストリームとしての伝送データを連続的に、
あるいは不連続に出力する。

【００２２】ここで、入力制御部１０を図２を用いて更
に詳細に説明する。図２は、入力制御部１０の回路図で
ある。

【００２３】図２において、入力制御部１０は、ストリ
ームカウンタ１１、演算器１２、３つの比較回路１３、
１７、１９、転送ゲート１４、選択部としての選択回路
１５、２つのレジスタ１６、１８、２つのカウンタ１１
６、１１８から構成されている。

【００２４】ストリームカウンタ１１はビットストリー
ムとしての連続した伝送データＥＳのビット数をカウン
トし、そのカウント数ＥＳＳを出力する。比較器１３は
演算器１２の出力データである出力情報ＬＳとカウント
数ＥＳＳとを比較し、一致した場合には例えば、論理レ
ベルが電源電圧レベル（以下、Ｈレベルと称する）の比
較信号ＣＯＭ３を出力し、不一致の場合には、論理レベ
ルが接地電圧レベル（以下、Ｌレベルと称する）の比較
信号ＣＯＭ３を出力する。ストリームカウンタ１１は、
例えば、基準となる最初の同期情報が検出され、この同
期情報が検出された伝送データのフレーム長情報が決定
された後にカウント動作を行うものである。つまり、ヘ
ッダの次に配置される伝送データＥＳの符号化データ部
分のビット数をカウントするものである。なお、ストリ
ームカウンタ１１は、例えば、伝送データＥＳの同期情
報が検出された後、後述するヘッダ解析回路１０３によ
るフレーム長情報ＬＸの決定の終了に応じて出力される
制御信号に応じて、伝送データＥＳのヘッダの直後に配
置される符号化データ部分からビット数のカウントを開
始するものである。また、最初の同期情報検出時、つま
り、同期回路１００を搭載した装置の電源投入直後、あ
るいは放送番組のチャンネル変更があった後には、スト
リームカウンタ１１はリセットされるものである。この
ため、初期状態としては、ストリームカウンタ１１のカ
ウント数ＥＳＳは”０”である。

【００２５】演算器１２は、ヘッダ解析回路１０３から
のフレーム長情報ＬＸと選択回路１５の出力データであ
る情報ＳＸとの演算、例えば、加算を行うものである。
選択回路１５は、比較信号ＣＯＭ２に応じて、フレーム
長情報ＬＸと加算される数として、乱数出力部１１１の
出力である乱数Ｓあるいは”０”を選択的に出力情報Ｓ
Ｘとして出力するものである。つまり、選択回路１５が
出力情報ＳＸとして”０”を選択的に出力している場合
には、演算器１２の出力情報ＬＳはフレーム長情報ＬＸ
が有する数と同等の情報となる。また、選択回路１５が
出力情報ＳＸとして乱数Ｓを選択的に出力している場合
には、演算器１２の出力情報ＬＳはフレーム長情報ＬＸ
が有する数に乱数Ｓを加算した数の情報となる。なお、
最初の同期情報検出時、つまり、同期回路１００を搭載
した装置の電源投入直後、あるいは放送番組のチャンネ
ル変更があった後には、初期状態としてフレーム長情報
ＬＸは”０”にリセットされている。

【００２６】レジスタ１６は所定の数を格納可能なレジ
スタである。図２において、レジスタ１６に格納される
情報は、カウンタ６０から出力される信号ＦＮ２の出力
回数を制限する情報である。レジスタ１６に格納する情
報は任意に変更可能なように外部から設定可能としても
よく、固定値としてもよい。前者の場合は、ユーザー等
にて任意な設定が可能となり、後者の場合はレジスタ１
６に情報を格納するための構成（例えば、外部端子等）
が不要となる。カウンタ１１６は信号ＦＮ２の出力回数
（例えば、信号ＦＮ２はオーバーフロー毎にワンショッ
トパルスが１回発生）をカウントし、このカウント数を
出力するものである。

【００２７】比較回路１７は、レジスタ１６に格納され
た情報とカウンタ１１６の出力であるカウント数とを比
較するものである。例えば、カウンタ６０が２ビットの
カウンタであれば、正規の同期情報とは異なる情報が４
回得られた時に、信号ＦＮ２が１回出力する。このた
め、レジスタ１６に情報として”２”を格納しておく
と、カウンタ６０にて、正規の同期情報とは異なる情報
が８回得られた時に、信号ＦＮ２がワンショットパルス
を２回出力することとなる。この結果、比較回路１７
は、正規の同期情報とは異なる情報が８回得られた時に
比較回路１７は一致を検出することとなる。一致を検出
した場合には、例えば、論理レベルとしてＨレベルの比
較信号ＣＯＭ２を出力し、不一致を検出している場合に
は、論理レベルとしてＬレベルの比較信号ＣＯＭ２を出
力する。図２においては、比較信号ＣＯＭ２がＨレベル
の時に、選択回路１５は乱数Ｓを選択し、比較信号ＣＯ
Ｍ２がＬレベルの時に、選択回路１５は０を選択するも
のである。

【００２８】なお、最初の同期情報検出時、つまり、同
期回路１００を搭載した装置の電源投入直後、あるいは
放送番組のチャンネル変更があった後には、初期状態と
して、カウンタ１１６は”０”にリセットされるため、
比較回路１７から出力される比較信号ＣＯＭ２はＬレベ
ルである。よって、選択回路１５は、初期状態において
は０を出力情報ＳＸとして、選択的に出力する。

【００２９】なお、カウンタ６０から出力される信号Ｆ
Ｎ２がオーバーフロー状態毎に出力されるものではな
く、カウント数を示すものであれば、カウンタ１１６を
削除してもよい。この場合、上記例と同様な動作を行う
のであれば、レジスタ１６に格納する情報を”８”とす
ればよい。

【００３０】また、カウンタ１１６の機能をカウンタ６
０に設けてもよい。この場合、信号ＦＮ２がカウンタ１
１６の出力信号に相当するものとなる。さらに、カウン
タ１１６の機能をカウンタ６０に設ける場合、カウンタ
６０が８カウントするもので、レジスタ１６に格納する
情報が”１”で、カウンタ１１６が１ビットカウンタで
あれば、オーバーフロー状態を指示する信号ＦＮ２を直
接選択回路１５に供給して、選択回路１５の選択処理を
行うようにしてもよい。このようにすれば、レジスタ１
６、比較回路１７を必要とすることなく、上記例と同様
な動作を実現することができる。

【００３１】レジスタ１８は所定の数を格納可能なレジ
スタである。図２において、レジスタ１８に格納される
情報は、カウンタ５０から出力される信号ＦＮ１の出力
回数を制限する情報である。レジスタ１８に格納する情
報は任意に変更可能なように外部から設定可能としても
よく、固定値としてもよい。前者の場合は、ユーザー等
にて任意な設定が可能となり、後者の場合はレジスタ１
８に情報を格納するための構成（例えば、外部端子等）
が不要となる。カウンタ１１８は信号ＦＮ１の出力回数
（例えば、信号ＦＮ１はオーバーフロー毎にワンショッ
トパルスが１回発生）をカウントし、このカウント数を
出力するものである。

【００３２】比較回路１９は、レジスタ１８に格納され
た情報とカウンタ１１８の出力であるカウント数とを比
較するものである。例えば、カウンタ５０が２ビットの
カウンタであれば、正規の同期情報が４回得られた時
に、信号ＦＮ１が１回出力する。このため、レジスタ１
８に情報として”２”を格納しておくと、カウンタ５０
にて、正規の同期情報が８回得られた時に、信号ＦＮ１
がワンショットパルスを２回出力することとなる。この
結果、比較回路１９は、正規の同期情報が８回得られた
時に比較回路１９は一致を検出することとなる。一致を
検出した場合には、例えば、論理レベルとしてＨレベル
の比較信号ＣＯＭ１を出力し、不一致を検出している場
合には、論理レベルとしてＬレベルの比較信号ＣＯＭ１
を出力する。

【００３３】なお、カウンタ５０から出力される信号Ｆ
Ｎ１がオーバーフロー状態毎に出力されるものではな
く、カウント数を示すものであれば、カウンタ１１８を
削除してもよい。この場合、上記例と同様な動作を行う
のであれば、レジスタ１８に格納する情報を”８”とす
ればよい。

【００３４】また、カウンタ１１８の機能をカウンタ５
０に設けてもよい。この場合、信号ＦＮ１がカウンタ１
１８の出力信号に相当するものとなる。さらに、カウン
タ１１８の機能をカウンタ５０に設ける場合、カウンタ
５０が８カウントするもので、レジスタ１８に格納する
情報が”１”で、カウンタ１１８が１ビットカウンタで
あれば、オーバーフロー状態を指示する信号を比較信号
ＣＯＭ１に相当する信号としてもよい。このようにすれ
ば、レジスタ１８、比較回路１９を必要とすることな
く、上記例と同様な動作を実現することができる。

【００３５】転送ゲート１４は、比較信号ＣＯＭ１、Ｃ
ＯＭ３に応じて入力制御部１０に入力された伝送データ
ＥＳを出力信号ＯＵＴ１として出力することを制御する
ものである。転送ゲート１４は、比較信号ＣＯＭ１がＨ
レベルとなった時に、活性化状態となり、ビットストリ
ームとしての伝送データＥＳを連続的に出力することが
可能となるものである。また、比較信号ＣＯＭ３がＨレ
ベルとなった時に、所定の時間（例えば、新たな伝送デ
ータに対する同期情報が検出されるまで）活性化状態と
なり、ビットストリームとしての伝送データＥＳを出力
することが可能となるものである。選択信号ＣＯＭ１、
ＣＯＭ３がその他の場合には、転送ゲート１４は非活性
化状態となり、ビットストリームとしての伝送データＥ
Ｓを出力することを禁止する。

【００３６】以上のように、入力制御部１０は、最初の
同期情報検出時、つまり、同期回路１００を搭載した装
置の電源投入直後、あるいは放送番組のチャンネル変更
があった後には、初期状態においては、ストリームカウ
ンタ１１の出力であるカウント数ＥＳＳ及び演算器１２
の出力情報ＬＳはともに”０”となる。演算器１２の出
力情報ＬＳが”０”となるのは、上述したように、初期
状態として、選択回路１５が出力情報ＳＸとして”０”
を選択的に出力し、初期状態としてフレーム長情報も”
０”であるからである。このため、比較回路１３は一致
を検出するため、論理レベルがＨレベルの比較信号ＣＯ
Ｍ３を出力する。このため、転送ゲート１４は活性化状
態となる。この結果、ビットストリームとして転送され
てくる伝送データＥＳの最初の同期情報を検出するた
め、伝送データＥＳが転送ゲート１４を介して出力信号
ＯＵＴ１として、同期情報比較部２０に転送される。

【００３７】同期情報比較部２０にて最初の同期情報に
相当する情報が検出されると、ヘッダ解析回路１０３に
て、その同期情報として検出された情報を有する伝送デ
ータのヘッダが解析される。このヘッダの解析により、
同期情報として検出された情報を有する伝送データのフ
レーム長情報ＬＸが決定され、入力制御部１０に転送さ
れる。入力制御部１０は、決定されたフレーム長情報Ｌ
Ｘにより、演算器１２の出力情報ＬＳの有する情報が変
更するため、比較回路１３の比較信号ＣＯＭ３の論理レ
ベルはＬレベルとなる。このため、転送ゲート１４は非
活性化状態となり、伝送データＥＳが出力信号ＯＵＴ１
として出力されることが禁止される。

【００３８】なお、転送ゲート１４が非活性化状態とな
る際に、ヘッダ解析回路１０３からのフレーム長情報Ｌ
Ｘの決定が終了したことを指示する制御信号に応じて、
ストリームカウンタ１１がカウント動作を開始する。こ
のカウント動作の開始は、ヘッダ解析回路１０３による
フレーム長情報ＬＸの決定後であるため、タイミングと
しては、同期情報として検出された情報を有する伝送デ
ータのヘッダに相当する部分の直後の符号化データから
のビット数がカウントされる。なお、ストリームカウン
タ１１のカウント動作の開始は、ヘッダ解析回路１０３
にてヘッダの終了部分を指示する信号をストリームカウ
ンタ１１に出力し、この信号に応じて動作するようにし
てもよい。

【００３９】ストリームカウンタ１１は伝送データＥＳ
の符号化データに相当する部分のビット数をカウント
し、比較回路１３は、ストリームカウンタ１１のカウン
ト数ＥＳＳと演算器１２の出力情報ＬＳとが一致した場
合に、比較信号ＣＯＭ３の論理レベルをＨレベルとす
る。

【００４０】また、比較回路１７は、レジスタ１６に格
納した数とカウンタ１１６に格納した数とが一致した場
合には、比較信号ＣＯＭ２の論理レベルをＨレベルとし
て、選択回路１５の出力信号ＳＸを、乱数Ｓに切り換え
る。

【００４１】また、比較回路１９は、レジスタ１８に格
納した数とカウンタ１１８に格納した数とが一致した場
合には、比較信号ＣＯＭ１の論理レベルをＨレベルとし
て、転送ゲート１４を活性化状態とする。このような動
作が以降繰り返されるため、この同期が確立した状態
は、同期回路１００を搭載した装置の次の電源投入ある
いは電源の瞬断等による再起動、あるいは放送番組のチ
ャンネル変更があるまで維持される。

【００４２】以上のように入力制御部１０は動作し、出
力信号ＯＵＴ１を出力するものである。次に、出力信号
ＯＵＴ１を入力とする同期情報比較部２０についてを図
３を用いて以下に詳細に説明する。図３は、同期情報比
較部２０の回路図である。

【００４３】図３において、同期情報比較部２０は、比
較回路２１、転送ゲート２３、制御信号生成部２５、レ
ジスタ２７から構成されている。

【００４４】比較回路２１は、入力制御部１０からの出
力信号ＯＵＴ１とレジスタ２７に格納された情報との比
較を行うものである。レジスタ２７には、正規の同期情
報に相当する情報が格納されている。このため、比較回
路２１は、出力信号ＯＵＴ１から同期情報に相当する情
報の検出を行うものである。つまり、最初の同期情報検
出時、つまり、比較回路２１は、同期回路１００を搭載
した装置の電源投入直後、あるいは放送番組のチャンネ
ル変更があった後には、出力信号ＯＵＴ１として、ビッ
トストリームとして連続的に転送される伝送データＥＳ
から最初の同期情報の検出を行う。また、最初の同期情
報の検出後は、フレーム長情報ＬＸと選択回路１５から
選択的に出力される情報ＳＸとを加算した情報ＬＳと、
ストリームカウンタ１１にてカウントされたカウント数
との比較結果に応じて、断続的に転送される伝送データ
ＥＳの同期情報相当部分の情報とレジスタ２７との一致
検出を行う。

【００４５】比較回路２１は、比較結果を比較信号ＣＯ
ＭＸとして出力する。比較回路２１が一致を検出した場
合には、例えば、論理レベルがＨレベルの比較信号ＣＯ
ＭＸを出力し、比較回路２１が不一致を検出した場合に
は、論理レベルがＬレベルの比較信号ＣＯＭＸを出力す
る。

【００４６】なお、レジスタ２７に格納する情報はユー
ザにて外部端子から設定可能としておくことが望まし
い。これは、圧縮方式（例えば、ＭＰＥＧ，ＡＣ３，Ａ
ＡＣ等）により同期情報の内容が異なるからである。外
部端子にてレジスタ２７に格納する情報を設定可能とし
ておけば、どのような圧縮方式に対しても本発明の適用
が可能となるため、使い勝手がよりよくなる。なお、予
め各圧縮方式に対する同期情報を他のレジスタあるいは
メモリに格納しておき、このレジスタやメモリからレジ
スタ２７に所望の同期情報を格納するようにしてもよ
い。この場合、レジスタやメモリ、及びレジスタ２７へ
所望の同期情報を格納させるための制御回路が必要とな
るが、外部端子の増加等が不要になる利点がある。

【００４７】転送ゲート２３は比較信号ＣＯＭＸの論理
レベルに応じてその活性化状態が制御される。比較信号
ＣＯＭＸの論理レベルがＨレベルの時には、転送ゲート
２３は活性化状態となり、入力制御部１０の出力信号Ｏ
ＵＴ１が転送ゲート２３を介して出力信号ＯＵＴ２とし
て出力される。比較信号ＣＯＭＸの論理レベルがＬレベ
ルの時には、転送ゲート２３は非活性化状態となり、入
力制御部１０の出力信号ＯＵＴ１が出力信号ＯＵＴ２と
して出力されるのが禁止される。

【００４８】制御信号生成部２５は、比較信号ＣＯＭＸ
の論理レベルに応じて、制御信号ＵＰ１，ＣＬ１，ＵＰ
２，ＣＬ２を出力する。比較信号ＣＯＭＸの論理レベル
がＬレベルの時、つまり、比較回路２１が不一致を検出
した時には、制御信号ＵＰ２，ＣＬ１は論理レベルが所
定の短期間だけＨレベルとなるワンショットパルスを発
生し、制御信号ＵＰ１，ＣＬ２は論理レベルがＬレベル
を維持する。また、比較信号ＣＯＭＸの論理レベルがＨ
レベルの時、つまり、比較回路２１が一致を検出した時
には、制御信号ＵＰ１，ＣＬは論理レベルが所定の短期
間だけＨレベルとなるワンショットパルスを発生し、制
御信号ＵＰ２，ＣＬ１は論理レベルがＬレベルを維持す
る。

【００４９】制御信号ＵＰ１，ＣＬ１はカウンタ５０に
入力され、制御信号ＵＰ２，ＣＬ２はカウンタ６０に入
力される。カウンタ５０は制御信号ＵＰ１としてワンシ
ョットパルスが入力されると、１カウントのカウントア
ップを行う。また、カウンタ５０は制御信号ＣＬ１とし
てワンショットパルスが入力されると、カウント数を”
０”にリセットする。つまり、制御信号ＵＰ１はカウン
タ５０のカウントを指示するカウント信号としての役割
を有し、制御信号ＣＬ１はカウンタ５０のカウント数を
クリアするクリア信号としての役割を有する。

【００５０】同様にカウンタ６０は制御信号ＵＰ２とし
てワンショットパルスが入力されると、１カウントのカ
ウントアップを行う。また、カウンタ６０は制御信号Ｃ
Ｌ２としてワンショットパルスが入力されると、カウン
ト数を”０”にリセットする。つまり、制御信号ＵＰ２
はカウンタ６０のカウントを指示するカウント信号とし
ての役割を有し、制御信号ＣＬ２はカウンタ６０のカウ
ント数をクリアするクリア信号としての役割を有する。

【００５１】なお、比較回路２１が同期回路１００を搭
載した装置の電源投入直後、あるいは放送番組のチャン
ネル変更があった後に、出力信号ＯＵＴ１として、ビッ
トストリームとして連続的に転送される伝送データＥＳ
から最初の同期情報の検出を行う、いわゆる最初の同期
情報の検出時において、比較信号ＣＯＭＸの論理レベル
がＨレベルになるが、この時は、制御信号生成部２５か
ら制御信号ＵＰ１，ＣＬ２としてワンショットパルスを
発生しないようになっている。これは、例えば、最初の
同期情報の検出がなされた後に、ＣＰＵ（中央処理装
置）等からこの検出に応じて信号を発生し、この信号に
て制御信号生成部２５が活性化するようにすればよい。
つまり、カウンタ５０、６０は、最初の同期情報を検出
した後における比較回路２１での比較結果をカウントす
るものである。また、ＣＰＵ等からの信号を用いずにカ
ウンタ５０のカウント数を少なくとも１カウント分増加
したり、上述したようなカウンタ５０の活性化を制御信
号生成部２５のようにＣＰＵからの信号にて制御するよ
うにしても同様に実現できる。

【００５２】以上のように、同期情報比較部２０は、同
期回路１００を搭載した装置の電源投入直後、あるいは
放送番組のチャンネル変更があった後に、出力信号ＯＵ
Ｔ１として、ビットストリームとして連続的に転送され
る伝送データＥＳから最初の同期情報の検出を行うこ
と、及び最初の同期情報検出後には、断続的に入力され
る伝送データＥＳの同期情報とレジスタ２７に格納した
情報との比較を行い、その比較結果に応じて、制御信号
ＵＰ１，ＣＬ１，ＵＰ２，ＣＬ２を生成することを行
う。また、同期情報比較部２０は、比較回路２１の比較
信号ＣＯＭＸに応じて、出力信号ＯＵＴ１を出力信号Ｏ
ＵＴ２として出力することを制御している。

【００５３】カウンタ５０は、ｍビットカウンタ（ただ
し、ｍは正の整数）であり、カウンタ６０はｎビットカ
ウンタ（ただし、ｎは正の整数）である。このため、カ
ウンタ５０は、２^mカウントする毎に、信号ＦＮ１とし
てワンショットパルスを出力するものである。カウンタ
６０は、２ⁿカウントする毎に、信号ＦＮ２としてワン
ショットパルスを出力するものである。

【００５４】なお、制御信号ＵＰ１とともに制御信号Ｃ
Ｌ２がワンショットパルスを発生し、制御信号ＵＰ２と
ともに制御信号ＣＬ１がワンショットパルスを発生もの
である。このため、カウンタ５０は制御信号ＵＰ１とし
てワンショットパルスを連続して２^m回受けた時に信号
ＦＮ１としてワンショットパルスが出力され、カウンタ
６０は制御信号ＵＰ２としてワンショットパルスを連続
して２ⁿ回受けた時に信号ＦＮ２としてワンショットパ
ルスを出力するものである。

【００５５】以上のように、同期確立回路１０１全体と
しては、ビットストリームとして入力される伝送データ
ＥＳの同期情報を検出するとともに、最初に検出した同
期情報に基づき決定された後述するヘッダ解析回路１０
３からのフレーム長情報ＬＸに基づいて、このフレーム
長情報ＬＸ毎にビットストリームにおける次の伝送デー
タに対する同期情報相当の情報と正規の同期情報とを比
較し、その一致検出を行う。この一致検出の結果、連続
して所定数（カウンタ５０がオーバーフローするカウン
ト数）の一致を検出すると、その後も定常的に同期情報
の一致が検出され、同期確立回路１０１に入力されるビ
ットストリームとしての伝送データＥＳがそのまま出力
信号ＯＵＴ２として連続的に出力される。また、一致検
出の結果、連続して所定数（カウンタ６０がオーバーフ
ローするカウント数）の不一致を検出すると、フレーム
長情報ＬＸに乱数Ｓを加算した値をフレーム長情報とし
て、この変更されたフレーム長情報毎に再びビットスト
リームにおける次の伝送データに対する同期情報相当の
情報と正規の同期情報とを比較し、その一致検出を行う
ものである。なお、より正確な同期確立を行う場合に
は、所定数の連続した一致の検出が複数回行われた場合
に、同期確立回路１０１に入力されるビットストリーム
としての伝送データＥＳが出力信号ＯＵＴ２として出力
されるようにしてもよい。

【００５６】同期確立回路１０１の出力信号ＯＵＴ２
は、ヘッダ解析回路１０３に入力される。ヘッダ解析回
路１０３は、ヘッダ解析部３０とフレーム長情報計算部
４０とから構成されている。

【００５７】ヘッダ解析部３０は、出力信号ＯＵＴ２と
して入力される伝送データＥＳのヘッダ部分の解析を行
うものである。このヘッダ解析部３０にて解析された情
報のうち、伝送データＥＳのサンプリング周波数やビッ
トレートの情報ＩＮＦをフレーム長情報計算部４０に伝
達する。ヘッダ解析部３０は、出力信号ＯＵＴ２として
伝達された伝送データのうち、符号化データ部分は出力
信号ＯＵＴ３として出力される。また、ヘッダ解析部３
０は、解析したヘッダに含まれる情報に基づいて、後述
する復号化されたデータの出力タイミングを指示する同
期信号ＪＸを出力する。

【００５８】フレーム長情報計算部４０は、ヘッダ解析
部３０から送られてきた情報ＩＮＦに基づき、この情報
ＩＮＦを含んだヘッダが属する伝送データＥＳのフレー
ム長情報ＬＸを算出し、出力するものである。つまり、
フレーム長情報計算部４０はフレーム長決定部としての
役割を有する。

【００５９】ヘッダ解析回路１０３全体としては、同期
情報が検出された伝送データＥＳのヘッダ相当部分の解
析を行うこと、解析を行ったヘッダが属する伝送データ
ＥＳの符号化データ部分は出力信号ＯＵＴ３として出力
すること、及び解析を行ったヘッダが属する伝送データ
ＥＳのフレーム長情報ＬＸを決定し、出力することを行
うものである。

【００６０】以上のように、構成された同期回路１００
の動作についてを以下に説明する。同期回路１００の動
作説明に先だって、ビットストリームとして複数連続し
て転送される各伝送データＥＳ構成及び同期回路１００
を搭載する復号装置全体の構成についてを説明する。図
４は、伝送データＥＳの構成を示す図であり、図５は、
復号装置の構成図である。

【００６１】図４において、伝送データＥＳは、先頭部
分に同期情報７１が配置され、この同期情報７１の直後
にはヘッダ７３が配置されている。ヘッダ７３の直後に
は符号化されたデータ（符号化データ）７５が配置され
ている。このように配置された伝送データＥＳが連続し
て伝送され、ビットストリームを構成することとなる。
つまり、各伝送データＥＳの符号化データ７５の直後に
は別の伝送データＥＳの同期情報７１が配置されること
となる。

【００６２】図５において、上述した同期回路１００の
出力信号ＯＵＴ３は復号回路８０に入力される。復号回
路８０は、出力信号ＯＵＴ３として転送されてくる伝送
データＥＳの符号化データを復号化するものである。復
号化されたデータは出力信号ＯＵＴ４として出力され
る。出力信号ＯＵＴ４は出力制御回路９０に入力され
る。出力制御回路９０は、ヘッダ解析回路１０３から転
送される同期信号ＪＸに応じたタイミングにて、復号化
されたデータを出力するものである。このような復号装
置により、伝送データＥＳの復号化を行い、出力するこ
とが行われる。

【００６３】このような復号装置全体の動作をフローチ
ャートで示すと図６のようになる。図６に示されるよう
に、復号装置は、この復号装置あるいはこの復号装置を
搭載した装置の電源投入直後、あるいは放送番組のチャ
ンネル変更があった後に、伝送データＥＳが転送されて
きた時に、動作を開始する（ステップＳ０）。

【００６４】動作開始後、同期確立回路１０１にて同期
確立を行う（ステップＳ１）。同期確立された後は、伝
送データＥＳのヘッダ解析（ステップＳ２）を行った後
に符号化データの復号化を行う（ステップＳ３）。図６
においては、復号装置がオーディオ装置に搭載されてい
ることを想定しているため、オーディオデコードと記さ
れている。復号化されたデータは出力制御されて、出力
される（ステップＳ４）。図６においては、同期確立が
なされた後の１つの伝送データＥＳに対する動作の流れ
を示しているため、出力制御の後、動作の終了（ステッ
プＳ５）となっている。実際は、連続した伝送データに
対して符号化データの復号化が行われるため、ステップ
Ｓ１にて同期確立が行われた後は、各伝送データＥＳに
対してステップＳ２からステップＳ４の動作が繰り返し
行われることとなる。

【００６５】本発明の同期回路１００は、図６における
ステップＳ１の同期確立を行うために用いられるもので
ある。この同期回路１００の動作についてを以下に詳細
に説明する。図７は、同期回路１００の動作を説明する
タイミングチャートであり、同期確立した場合の例を示
している。なお、図７において、符号Ａで示すデータは
ビットストリームとして転送されてくる伝送データＥＳ
を示し、符号Ｂで示す波形は同期情報比較部２０から出
力される制御信号ＵＰ１を示し、符号Ｃで示す波形は同
期情報比較部２０から出力される制御信号ＵＰ２を示
し、符号Ｄで示すデータはカウンタ５０のカウント数を
示し、符号Ｅで示すデータはカウンタ６０のカウント数
を示している。

【００６６】なお、図７においては、説明を簡略化する
ため、図２におけるレジスタ１６、１８に格納しておく
内容を１とし、カウンタ５０、６０ともに３カウントし
た時に、信号ＦＮ１、ＦＮ２としてワンショットパルス
を発生するものとして説明する。

【００６７】図７において、この復号装置あるいはこの
復号装置を搭載した装置の電源投入直後、あるいは放送
番組のチャンネル変更があった後に、同期回路１００
は、時刻ｔ０において、転送されてくる伝送データＥＳ
に対する同期情報の検出を開始したとする。最初の同期
情報の検出のため、カウンタ５０、６０のカウント値は
リセットされているため、ともに”０”である。また、
ストリームカウンタ１１は非活性化状態であり、フレー
ム長情報ＬＸも”０”であり、選択回路１５も”０”を
選択しているため、転送されてくる伝送データＥＳの時
刻ｔ０にて同期情報の検出を開始したところのビットか
ら順次同期情報に相当する情報の検出を行う。

【００６８】同期情報の検出を開始後、時刻ｔ１におい
て、正規の同期情報ＤＸが同期情報比較部２０にて同期
情報として検出される。この時、比較信号ＣＯＭＸの論
理レベルがＨレベルとなるので、転送ゲート２３を介し
て同期情報ＤＸの直後に配置されたヘッダがヘッダ解析
回路１０３に転送される。このヘッダ解析回路１０３で
はフレーム長情報ＬＸが算出される。この算出動作は図
７において”ｃａｌ”として示している。算出されたフ
レーム長情報ＬＸは同期確立回路１０１へ入力される。
図７においてはフレーム長情報ＬＸ＝Ｌとして示してい
る。なお、最初の同期情報の検出のため、制御信号ＵＰ
１はワンショットパルスを発生しないので、カウンタ５
０のカウント値は”０”のままである。

【００６９】同期確立回路１０１は、ストリームカウン
タ１１を活性化して、フレーム長情報ＬＸ＝Ｌのカウン
トがなされた後に、再び伝送データＥＳを同期情報比較
部２０に転送する。同期比較部２０は転送されてきた新
たな伝送データＥＳに対する同期情報の比較を行う。ビ
ットストリームにおいて、この同期情報の比較を行う位
置は、フレーム長情報ＬＸ＝Ｌ分のビット遅れて転送さ
れてきたビットから同期情報相当分のビットである。図
７においては、正規の同期情報ＤＸが検出されているた
め、フレーム長情報も正規のヘッダに基づくものであ
る。よって、同期情報比較部２０が転送されてきた新た
な伝送データＥＳに対する正規の同期情報ＤＸが比較さ
れることとなる。

【００７０】このため、時刻ｔ２において、同期情報と
して、再び正規の同期情報ＤＸが同期情報比較部２０に
てレジスタ２７に格納された情報と比較される。同期情
報比較部２０は一致を検出し、比較信号ＣＯＭＸの論理
レベルがＨレベルとなるので、転送ゲート２３を介して
同期情報ＤＸの直後に配置されたヘッダがヘッダ解析回
路１０３に転送される。このヘッダ解析回路１０３では
フレーム長情報ＬＸが算出される。この時、比較信号Ｃ
ＯＭＸの論理レベルに応じて、制御信号ＵＰ１がワンシ
ョットパルスを発生するため、カウンタ５０のカウント
値は”１”となる。なお、制御信号ＣＬ２もワンショッ
トパルスを発生するため、カウンタ６０はリセットされ
る。動作説明を簡略化するため、本実施の形態において
は、制御信号ＣＬ１におけるカウンタ５０のリセットは
制御信号ＵＰ２がワンショットパルスを発生した時に行
われるものとし、制御信号ＣＬ２における６０のリセッ
トは制御信号ＵＰ１がワンショットパルスを発生した時
に行われるものとして、以降説明を省略する。

【００７１】この後、再び算出されたフレーム長情報Ｌ
Ｘ＝Ｌに基づいて、このフレーム長情報分遅れて転送さ
れてきたビット部分から再び伝送データＥＳを同期情報
比較部２０に転送する。同期情報比較部２０は転送され
てきた新たな伝送データＥＳに対する同期情報の比較を
行う。

【００７２】時刻ｔ３において、同期情報として、再び
正規の同期情報ＤＸが同期情報比較部２０にてレジスタ
２７に格納された情報と比較される。同期情報比較部２
０は一致を検出し、比較信号ＣＯＭＸの論理レベルがＨ
レベルとなるので、転送ゲート２３を介して同期情報Ｄ
Ｘの直後に配置されたヘッダがヘッダ解析回路１０３に
転送される。このヘッダ解析回路１０３ではフレーム長
情報ＬＸが再び算出される。この時、比較信号ＣＯＭＸ
の論理レベルに応じて、制御信号ＵＰ１がワンショット
パルスを発生するため、カウンタ５０のカウント値は”
２”となる。

【００７３】この後、再び算出されたフレーム長情報Ｌ
Ｘ＝Ｌに基づいて、このフレーム長情報分遅れて転送さ
れてきたビット部分から再び伝送データＥＳを同期情報
比較部２０に転送する。同期情報比較部２０は転送され
てきた新たな伝送データＥＳに対する同期情報の比較を
行う。

【００７４】時刻ｔ４において、同期情報として、再び
正規の同期情報ＤＸが同期情報比較部２０にてレジスタ
２７に格納された情報と比較される。同期情報比較部２
０は一致を検出し、比較信号ＣＯＭＸの論理レベルがＨ
レベルとなるので、転送ゲート２３を介して同期情報Ｄ
Ｘの直後に配置されたヘッダがヘッダ解析回路１０３に
転送される。このヘッダ解析回路１０３ではフレーム長
情報ＬＸが再び算出される。この時、比較信号ＣＯＭＸ
の論理レベルに応じて、制御信号ＵＰ１がワンショット
パルスを発生するため、カウンタ５０のカウント値は３
となる。

【００７５】カウンタ５０はカウント値が３となるた
め、オーバーフローを指示する信号ＦＮ１としてワンシ
ョットパルスを出力する。カウンタ１１８は信号ＦＮ１
に応じて１カウントを行う。この結果、レジスタ１８の
格納内容とカウンタ１１８の格納内容とが一致するた
め、比較回路１９は論理レベルがＨレべルの比較信号Ｃ
ＯＭ１を出力する。このため、転送ゲート１４が活性化
状態となり、入力された伝送データＥＳが後段のヘッダ
解析回路１０３に転送されることとなる。つまり、同期
が確立したこととなる。

【００７６】ヘッダ解析回路１０３は、時刻ｔ４におけ
る同期情報の検出後、ヘッダ部分の解析を行い、符号化
データは復号回路にて復号化が行われることとなる。図
７においては、これらの動作の開始を”ｄｅｃ”として
示している。

【００７７】この後、同期情報の比較動作が同様に行わ
れるが、正規のフレーム長情報に基づき、ビットストリ
ームの適切なビット部分に対して同期情報の比較が行わ
れるため、例えば、時刻ｔ５においても新たな伝送デー
タＥＳの正規の同期情報がレジスタ２７に格納された情
報と比較されることとなる。よって、同期確立した状態
が維持されることとなる。また、同期が確立した後、復
号装置あるいはこの復号装置を搭載した装置の再起動や
新たな電源投入、あるいは放送番組のチャンネル変更が
あるまで、カウンタ１１８の格納内容を維持すれば、同
様に同期確立した状態を維持できる。

【００７８】次に、疑似同期情報を検出した場合の、本
発明の同期回路１００の動作を以下に説明する。図８
は、同期回路１００の動作を説明するタイミングチャー
トであり、同期喪失した場合の同期回路１００の動作例
を示している。図８における前提事項は図７と同様であ
る。

【００７９】図８において、図７と同様に、この復号装
置あるいはこの復号装置を搭載した装置の電源投入直
後、あるいは放送番組のチャンネル変更があった後に、
同期回路１００は、時刻ｔ０において、転送されてくる
伝送データＥＳに対する同期情報の検出を開始したとす
る。最初の同期情報の検出のため、カウンタ５０、６０
のカウント値はリセットされているため、ともに”０”
である。また、ストリームカウンタ１１は非活性化状態
であり、フレーム長情報ＬＸも”０”であり、選択回路
１５も”０”を選択しているため、転送されてくる伝送
データＥＳの時刻ｔ０にて同期情報の検出を開始したと
ころのビットから順次同期情報に相当する情報の検出を
行う。

【００８０】同期情報の検出を開始後、時刻ｔ１におい
て、正規の同期情報ではない、例えば、符号化データ内
に含まれている同期情報と同じ内容の情報のような疑似
同期情報ＧＤＸ１が同期情報比較部２０にて同期情報と
して検出される。この時、比較信号ＣＯＭＸの論理レベ
ルがＨレベルとなるので、転送ゲート２３を介して疑似
同期情報ＧＤＸ１の直後に配置されたヘッダがヘッダ解
析回路１０３に転送される。このヘッダ解析回路１０３
ではフレーム長情報ＬＸが算出される。この算出動作は
図８において”ｃａｌ”として示している。算出された
フレーム長情報ＬＸは同期確立回路１０１へ入力され
る。図８においてはフレーム長情報ＬＸ＝Ｌ１として示
している。なお、最初の同期情報の検出のため、制御信
号ＵＰ１はワンショットパルスを発生しないので、カウ
ンタ５０のカウント値は”０”のままである。

【００８１】ここで、同期情報として検出された情報は
疑似同期情報ＧＤＸ１であるため、ヘッダ解析回路１０
３がヘッダとして解析するのは、この疑似同期情報ＧＤ
Ｘ１の直後のヘッダ相当分のビット情報となる。従っ
て、正規のヘッダではない情報に基づき、ヘッダ解析回
路１０３はヘッダの解析を行うこととなる。この結果、
ヘッダ解析回路１０３にて決定されたフレーム長情報Ｌ
１（＝ＬＸ）は正規のフレーム長情報とは異なることと
なる（例えば、正規のフレーム長情報より短くなる）。

【００８２】同期確立回路１０１は、ストリームカウン
タ１１を活性化して、フレーム長情報ＬＸ＝Ｌ１のカウ
ントがなされた後に、再び伝送データＥＳを同期情報比
較部２０に転送する。同期比較部２０は転送されてきた
新たな伝送データＥＳに対する同期情報の比較を行う。
ビットストリームにおいて、この同期情報の比較を行う
位置は、フレーム長情報ＬＸ＝Ｌ１分のビット遅れて転
送されてきたビットから同期情報相当分のビットであ
る。図８においては、疑似同期情報ＧＤＸ１が検出され
ているため、フレーム長情報も正規のヘッダではない情
報に基づくものである。よって、正規の同期情報ＤＸを
越えて、同期比較部２０は、転送されてきた新たな伝送
データＥＳに対する疑似同期情報ＧＤＸ２を比較するこ
ととなる。上述したように、フレーム長情報が正規のも
のではないため、この新たな伝送データＥＳに対する疑
似同期情報ＧＤＸ２は、先に疑似同期情報ＧＤＸ１が検
出された伝送データＥＳの疑似同期情報ＧＤＸ１の位置
とは異なる位置になる。

【００８３】このため、時刻ｔ２において、同期情報と
して新たな疑似同期情報ＧＤＸ２（先に検出された疑似
同期情報ＧＤＸ１とは情報が異なるため、正規の疑似同
期情報とも情報が異なることとなる）が同期情報比較部
２０にてレジスタ２７に格納された情報と比較される。
この時、同期情報比較部２０は不一致を検出するため、
比較信号ＣＯＭＸの論理レベルがＬレベルのままである
ので、転送ゲート２３は非活性化状態を維持する。この
ため、転送ゲート２３を介して疑似同期情報ＧＤＸの直
後に配置された情報がヘッダ解析回路１０３に転送され
ることはない。このヘッダ解析回路１０３では新たなヘ
ッダに相当する情報が転送されないため、先に算出され
たフレーム長情報Ｌ１（＝ＬＸ）の出力が維持される。
この時、比較信号ＣＯＭＸの論理レベルが比較処理を行
ったにもかかわらず、Ｌレベルであることに応じて、制
御信号ＵＰ２がワンショットパルスを発生するため、カ
ウンタ６０のカウント値は”１”となる。

【００８４】この後、先に算出されたフレーム長情報Ｌ
１（＝ＬＸ）に基づいて、このフレーム長情報分遅れて
転送されてきたビット部分から再び伝送データＥＳを同
期情報比較部２０に転送する。同期情報比較部２０は転
送されてきた新たな伝送データＥＳに対する同期情報の
比較を行う。

【００８５】時刻ｔ３において、正規の同期情報を越え
て再び疑似同期情報ＧＤＸ３が同期情報として同期情報
比較部２０にてレジスタ２７に格納された情報と比較さ
れる。この疑似同期情報ＧＤＸ３も、疑似同期情報ＧＤ
Ｘ２と同様に、先に疑似同期情報ＧＤＸ１が検出された
伝送データＥＳの疑似同期情報ＧＤＸ１の位置とは異な
る位置になる。このため、同期情報比較部２０は不一致
を検出し、比較信号ＣＯＭＸの論理レベルがＬレベルの
ままである。この結果、転送ゲート２３を介して疑似同
期情報ＧＤＸ３の直後に配置された情報がヘッダ解析回
路１０３に転送されることはない。このため、ヘッダ解
析回路１０３では先に算出されたフレーム長情報Ｌ１
（＝ＬＸ）の出力が維持される。この時、比較信号ＣＯ
ＭＸの論理レベルに応じて、制御信号ＵＰ２がワンショ
ットパルスを発生するため、カウンタ６０のカウント値
は”２”となる。

【００８６】この後、再びフレーム長情報Ｌ１（＝Ｌ
Ｘ）に基づいて、このフレーム長情報分遅れて転送され
てきたビット部分から再び伝送データＥＳを同期情報比
較部２０に転送する。同期情報比較部２０は転送されて
きた新たな伝送データＥＳに対する同期情報の比較を行
う。

【００８７】時刻ｔ４において、同期情報として、再び
新たな疑似同期情報ＧＤＸ４が同期情報比較部２０にて
レジスタ２７に格納された情報と比較される。同期情報
比較部２０は不一致を検出するので、比較信号ＣＯＭＸ
の論理レベルがＬレベルのままである。このため、転送
ゲート２３を介して同期情報ＤＸの直後に配置された情
報がヘッダ解析回路１０３に転送されることはない。こ
のヘッダ解析回路１０３では先に算出したフレーム長情
報Ｌ１の出力を維持する。この時、比較信号ＣＯＭＸの
論理レベルに応じて、制御信号ＵＰ２がワンショットパ
ルスを発生するため、カウンタ６０のカウント値は”
３”となる。

【００８８】カウンタ６０はカウント値が”３”となる
ため、オーバーフローを指示する信号ＦＮ２としてワン
ショットパルスを出力する。カウンタ１１６は信号ＦＮ
２に応じて１カウントを行う。この結果、レジスタ１６
の格納内容とカウンタ１１６の格納内容とが一致するた
め、比較回路１７は論理レベルがＨレべルの比較信号Ｃ
ＯＭ２を出力する。

【００８９】比較信号ＣＯＭ２のＨレベルに応じて、選
択回路１５は、乱数Ｓを出力情報ＳＸとして出力する。
演算器１２は、出力情報ＳＸとフレーム長情報Ｌ１（＝
ＬＸ）とを加算して、新たなフレーム長情報を生成し、
出力情報ＬＳとして出力する。この新たなフレーム長情
報は図８においてＬ２として示す。新たなフレーム長情
報Ｌ２は、先に算出されたフレーム長情報Ｌ１より乱数
Ｓで示される数分だけ大きくなる。比較回路１３は、こ
の新たなフレーム長情報Ｌ２に基づいて、ストリームカ
ウンタ１１のカウント数との比較を行うこととなる。

【００９０】この後、フレーム長情報Ｌ２（＝ＬＸ）に
基づいて、このフレーム長情報分遅れて転送されてきた
ビット部分から伝送データＥＳを同期情報比較部２０に
転送する。同期情報比較部２０は転送されてきた新たな
伝送データＥＳに対する同期情報の検出を行う。なお、
疑似同期情報を３回連続で比較したため、同期情報比較
部２０では、再び、時刻ｔ０の場合と同様に、新たな伝
送データＥＳに対する同期情報の検出を行うこととな
る。

【００９１】フレーム長情報Ｌ２が先に算出されたフレ
ーム長情報Ｌ１より長いため、時刻ｔ５において、新た
な疑似同期情報ＧＤＸ５を越えたビット位置から同期情
報の検出が行われることとなる。このため、時刻ｔ６に
おいて、正規の同期情報ＤＸが同期情報比較部２０にて
検出されることとなる。この後は、図７の時刻ｔ１以降
と同様な動作により、同期確立が行われる。

【００９２】以上のように、本発明の同期回路１００に
おいては、疑似同期情報を検出したとしても、早期に疑
似同期情報を検出していることを確認し、フレーム長情
報を変更することにより、正規の疑似同期情報の検出を
行うことが早期に可能となる。

【００９３】また、最初に疑似同期情報を検出したり、
ビットストリームとして伝送される伝送データＥＳそれ
ぞれに同じ疑似同期情報が連続してたりしても、所定回
数（例えば、カウンタ６０が信号ＦＮ２としてワンショ
ットパルスを出力する回数）以内に正規の同期情報を検
出すれば、制御信号ＣＬ２によりカウンタ６０のカウン
ト数をリセットし、正規のヘッダ情報をヘッダ解析回路
１０３に転送するため、正規のフレーム長情報による同
期情報の比較動作に入ることも可能となる。

【００９４】また、ビットストリームとして伝送される
伝送データＥＳそれぞれに同じ疑似同期情報が連続して
おり、所定回数（例えば、カウンタ６０が信号ＦＮ２と
してワンショットパルスを出力する回数）を越える数の
疑似同期情報がビットストリームとして伝送される伝送
データＥＳそれぞれに含まれていたとしても、フレーム
長情報を変更することにより、正規の疑似同期情報の検
出を行うことが早期に可能となる。

【００９５】また、同期回路１００としての構成も図２
や図３に示すように、本発明の実現に必要な構成として
は、特殊な回路を追加することなく、大幅に増大するこ
とを極力低減している。

【００９６】次に、本発明の第２の実施の形態における
同期回路についてを図面を用いて以下に説明する。図９
は、本発明の第２の実施の形態における同期回路２００
の回路図である。なお、図９において、図１と同じ構成
要素については同じ符号を付して、説明を省略する。

【００９７】図９においては、同期確立回路２０１とし
て、図１の乱数出力部１１１の代わりに端子２１１が設
けられている。図９における他の構成要素は図１と同様
である。

【００９８】端子２１１は、同期回路２００内あるいは
同期回路２００が搭載される復号装置内の所望の定数を
出力する定数出力部に接続される端子であっても、復号
装置の外部から定数の入力を可能とする外部端子であっ
てもよい。つまり、端子２１１は定数Ｓ１（ただし、Ｓ
１は正の整数の情報）が入力される端子である。端子２
１１は、図２における乱数Ｓの代わりに、選択回路１５
の一方の入力として接続される。

【００９９】第１の実施の形態における乱数Ｓを定数Ｓ
１として考慮すれば、第２の実施の形態における同期回
路２００の動作は、第１の実施の形態における同期回路
１００の動作と同様である。このため、第２の実施の形
態の同期回路２００は、第１の実施の形態の同期回路１
００と同様な効果を得ることができる。

【０１００】また、第２の実施の形態においては、端子
２１１を有すればよく、乱数出力部１１１を必要としな
い。また、同期回路２００内部に定数出力部を有するも
のであっても、定数出力部は乱数出力部に比べて回路規
模は小さいものである。このため、第２の実施の形態の
同期回路２００は第１の実施の形態の同期回路１００に
比べてより回路規模を小さくすることができ、復号装置
全体としての小型化により寄与することができる。ま
た、回路規模を小さくすることができるため、コストも
より低減できる。

【０１０１】なお、第２の実施の形態において、定数出
力部を同期回路２００内あるいは復号装置内に設ける場
合、定数出力部の出力する定数を固定にしても、任意に
設定可能としてもよい。前者の場合は定数を変更するた
めの構成が不要であるため、回路規模をより小さくする
ことが可能となる。後者の場合は、定数を任意に変更で
きるため、より使い勝手を良くすることが可能となる。

【０１０２】次に、本発明の第３の実施の形態における
同期回路についてを図面を用いて以下に説明する。図１
０は、本発明の第３の実施の形態における同期回路３０
０の回路図である。なお、図１０において、図１と同じ
構成要素については同じ符号を付して、説明を省略す
る。

【０１０３】図１０においては、同期確立回路３０１と
して、乱数出力部１１１の代わりに関数値出力回路３１
１を設けている。また、関数値出力回路３１１には、カ
ウンタ６０のカウント数ＣＮＴが入力されている。図１
０における他の構成要素は図１と同様である。

【０１０４】ここで、関数値出力回路３１１が出力する
情報についてを説明する。図１１は、関数値出力回路３
１１が出力する情報を説明するグラフである。図１１に
おいて、縦軸には関数値出力回路３１１が出力する数
（ステップ数）を示し、横軸にはカウンタ６０のカウン
ト数ＣＮＴを示す。なお、第１、第２の実施の形態にお
けるカウンタ６０は３カウントするカウンタとして説明
したが、第３の実施の形態の関数値出力回路３１１を理
解し易くするため、図１１においては、例えば、カウン
タ６０を３２カウントするカウンタの場合を例示してい
る。

【０１０５】図１１に示されるように、カウンタ６０の
カウント数ＣＮＴ＝３となると、関数値出力回路３１１
は出力する情報Ｓ２としてα（ただし、αは正の整数）
を出力する。カウンタ６０のカウント数ＣＮＴ＝７とな
ると、関数値出力回路３１１は出力する情報Ｓ２として
β（ただし、βは正の整数で、β＞α）を出力する。カ
ウンタ６０のカウント数ＣＮＴ＝１２となると、関数値
出力回路３１１は出力する情報Ｓ２としてγ（ただし、
γは正の整数で、γ＞β）を出力する。カウンタ６０の
カウント数ＣＮＴ＝１８となると、関数値出力回路３１
１は出力する情報Ｓ２としてδ（ただし、δは正の整数
で、δ＞γ）を出力する。このように、関数値出力回路
３１１は、所定のカウント数に応じて、カウント値に対
応した数の情報をＳ２として出力するものである。つま
り、関数値出力回路３１１はカウンタ６０のカウント数
に応じたステップ関数値を出力するものである。

【０１０６】図１１に示されるように、ステップ値α〜
δは連続しない数（例えば、α＝４、β＝８、γ＝１
４、δ＝２０）である。ステップ値α〜δを連続する数
（例えば、α＝４、β＝５、γ＝６、δ＝７）としても
よい。ただし、後述するように、ステップ値はフレーム
長情報の変更に用いられるためのものであり、フレーム
長情報の変更に差を持たせるためには、ステップ値α〜
δを連続しない数としたほうが効果的である。

【０１０７】また、図１１に示されるように、カウント
数ＣＮＴも連続しない数毎にステップ値を変更するよう
にしているが、カウント値を連続する数毎にステップ値
を変更するようにしてもよい。ただし、前者の場合、連
続しない数毎にステップ値が変更されるため、連続する
カウント数ＣＮＴに対してその都度、新たなフレーム長
情報を算出する必要がないため、より高速化が望める。

【０１０８】図１１に示されるような情報Ｓ２を出力す
る関数値出力回路３１１の情報Ｓ２は、図２における乱
数Ｓの代わりに、選択回路１５の一方の入力となる。つ
まり、関数値出力回路３１１は、フレーム長情報の変更
に用いられる加算値を出力するものである。

【０１０９】第１の実施の形態における乱数Ｓを関数値
Ｓ２として考慮すれば、第３の実施の形態における同期
回路３００の動作は、第１の実施の形態における同期回
路１００の動作とほぼ同様である。ただし、第３の実施
の形態における同期回路３００は、カウンタ６０を３２
カウントするカウンタとしている。このため、第１の実
施の形態と同様な動作を実現させるためには、信号ＦＮ
２は３カウント毎にワンショットパルスを出力する必要
がある。これは、カウンタ６０を、制御信号ＵＰ２に応
じて３２カウントするカウンタと制御信号ＵＰ２に応じ
て３カウントするカウンタで構成すれば実現可能であ
る。このようにカウンタ６０を構成した場合、３２カウ
ントするカウンタからカウント数ＣＮＴを出力し、３カ
ウントするカウンタから信号ＦＮ２を出力するようにす
ればよい。

【０１１０】第３の実施の形態の同期回路３００におい
ては、同期確立のための動作において、信号ＦＮ２とし
て１回目のワンショットパルスが出力された場合には、
選択回路１５にて選択される情報Ｓ２はＳ２＝αとな
る。同じ、同期確立のための動作中において、信号ＦＮ
２として２回目のワンショットパルスが出力された場合
には、選択回路１５にて選択される情報Ｓ２は再びＳ２
＝αとなる。同じ同期確立のための動作中において、信
号ＦＮ２として３回目のワンショットパルスが出力され
た場合には、選択回路１５にて選択される情報Ｓ２はＳ
２＝βとなる。以後、信号ＦＮ２として３回目のワンシ
ョットパルスが出力された場合には、選択回路１５にて
選択される情報Ｓ２はＳ２＝βとなり、信号ＦＮ２とし
て４、５回目のワンショットパルスが出力された場合に
は、選択回路１５にて選択される情報Ｓ２はＳ２＝γと
なり、信号ＦＮ２としてＦ回目（ただし、Ｆ≧６の正の
整数）のワンショットパルスが出力された場合には、選
択回路１５にて選択される情報Ｓ２はＳ２＝δとなる。

【０１１１】このように、フレーム長情報を変更するた
めに用いられる、選択回路１５から出力される情報ＳＸ
の性質が異なるが、第３の実施の形態の同期回路３００
は、第１の実施の形態の同期回路１００と同様な効果を
得ることができる。

【０１１２】なお、第３の実施の形態の同期回路３００
において、関数値出力回路３１１には、カウント数ＣＮ
Ｔの代わりに、信号ＦＮ２を入力してもよい。この場
合、例えば、信号ＦＮ２として１、２回目のワンショッ
トパルスが出力された場合には、情報Ｓ２としてＳ２＝
αを出力し、信号ＦＮ２として３回目のワンショットパ
ルスが出力された場合には、情報Ｓ２としてＳ２＝βを
出力し、信号ＦＮ２として４、５回目のワンショットパ
ルスが出力された場合には、情報Ｓ２としてＳ２＝γを
出力し、信号ＦＮ２としてＦ回目のワンショットパルス
が出力された場合には、情報Ｓ２としてＳ２＝δを出力
するようにすればよい。このようにすれば、第３の実施
の形態の同期回路３００は、カウンタ６０の構成を変更
することなく、第１の実施の形態の同期回路１００と同
様な効果を得ることができる。

【０１１３】このように、第３の実施の形態の同期回路
３００は、乱数や定数でなく、フレーム長情報を変更す
るために加算する数を確実に多くしていくものであるた
め、より高速に同期確立をすることが望める。

【０１１４】なお、関数値出力回路３１１は、カウント
数ＣＮＴをアドレスとして格納されるデータ（ステップ
値）を読み出すメモリ等で容易に実現することができ
る。また、乱数出力部１１１のような演算処理が不要な
ため、第１の実施の形態の同期回路１００に比べて、第
３の実施の形態の同期回路３００の方が回路規模が小さ
くなる。

【０１１５】次に、本発明の第４の実施の形態における
同期回路についてを図面を用いて以下に説明する。図１
２は、本発明の第４の実施の形態における同期回路４０
０の回路図である。なお、図１２において、図１と同じ
構成要素については同じ符号を付して、説明を省略す
る。

【０１１６】図１２においては、同期確立回路４０１と
して、選択回路４０２が追加されている。また、入力制
御部１０の代わりに入力制御部４１０が設けられてい
る。図１２におけるその他の構成要素は図１と同様であ
る。

【０１１７】選択回路４０２には、ヘッダ解析回路１０
３からのフレーム長情報ＬＸと”０”の情報を有するデ
ータとが入力れている。選択回路４０２は、出力情報Ｌ
Ｙとして、入力制御部４１０から出力される選択信号Ｓ
ＥＬの論理レベルに応じて、フレーム長情報ＬＸあるい
は”０”が選択的に出力される。例えば、選択信号ＳＥ
ＬがＬレベルの時にはフレーム長情報ＬＸが選択され、
選択信号ＳＥＬがＨレベルの時には”０”が選択され
る。

【０１１８】図１３に入力制御部４１０の回路図を示
す。なお、図１３において、図２と同じ構成要素につい
ては同じ符号を付して、説明を省略する。

【０１１９】図１３においては、図２における演算器１
２及び選択回路１５が削除されている。このため、比較
回路１３には、演算器１２の出力情報ＬＳの代わりに選
択回路４０２の出力情報ＬＹが直接入力されている。ま
た、図２における比較回路１７の比較信号ＣＯＭ２は選
択信号ＳＥＬとして用いられている。

【０１２０】以上のように構成された同期回路４００の
動作についてを以下に説明する。なお、同期回路４００
を搭載した装置の電源投入直後、あるいは放送番組のチ
ャンネル変更があった後の同期情報の検出を開始する初
期状態においては、選択信号ＳＥＬはＬレベルである。
これは、第１の実施の形態の同期回路１００における比
較信号ＣＯＭ２と場合と同様である。このため、選択回
路４０２はフレーム長情報ＬＸを出力情報ＬＹとして出
力している。また、初期状態においては、フレーム長情
報ＬＸは”０”にリセットされており、ストリームカウ
ンタ１１は非活性化状態であるため、ストリームカウン
タ１１のカウント数ＥＳＳも”０”を出力している。こ
の結果、比較回路１３は一致を検出しているので、比較
信号ＣＯＭ３はＨレベルであり、転送ゲート１４は活性
化状態となっている。

【０１２１】このように、初期状態においては、第１の
実施の形態の場合と同様であり、図７に示すような同期
確立がなされる場合については、演算器１２や選択回路
１７の動作が行われない。よって、同期確立が行われる
場合については、第４の実施の形態の同期回路４００の
動作は、第１の実施の形態の同期回路１００と同様であ
るため、説明を省略する。

【０１２２】よって、疑似同期情報を検出した場合の、
本発明の同期回路４００の動作を以下に説明する。図１
４は、同期回路４００の動作を説明するタイミングチャ
ートであり、同期喪失した場合の同期回路４００の動作
例を示している。なお、前提事項として、図７と同様
に、レジスタ１６、１８に格納された情報は１とし、カ
ウンタ５０、６０は３カウントで信号ＦＮ１、ＦＮ２と
してそれぞれワンショットパルスを出力するものとす
る。

【０１２３】図１４において、同期回路４００は、時刻
ｔ０において、転送されてくる伝送データＥＳに対する
同期情報の検出を開始したとする。最初の同期情報の検
出のため、カウンタ５０、６０のカウント値はリセット
されているため、ともに”０”である。また、上述のよ
うに転送ゲート１４は活性化状態のため、転送されてく
る伝送データＥＳの時刻ｔ０にて同期情報の検出を開始
したところのビットから順次同期情報に相当する情報の
検出を行う。

【０１２４】同期情報の検出を開始後、時刻ｔ１におい
て、正規の同期情報ではない、例えば、符号化データ内
に含まれている同期情報と同じ内容の情報のような疑似
同期情報ＧＤＸ１が同期情報比較部２０にて同期情報と
して検出される。この時、比較信号ＣＯＭＸの論理レベ
ルがＨレベルとなるので、転送ゲート２３を介して疑似
同期情報ＧＤＸ１の直後に配置されたヘッダがヘッダ解
析回路１０３に転送される。このヘッダ解析回路１０３
ではフレーム長情報ＬＸが算出される。この算出動作は
図１４において”ｃａｌ”として示している。算出され
たフレーム長情報ＬＸは同期確立回路４０１へ入力され
る。図１４においてはフレーム長情報ＬＸ＝Ｌ１として
示している。なお、最初の同期情報の検出のため、制御
信号ＵＰ１はワンショットパルスを発生しないので、カ
ウンタ５０のカウント値は”０”のままである。

【０１２５】ここで、同期情報として検出された情報は
疑似同期情報ＧＤＸ１であるため、ヘッダ解析回路１０
３がヘッダとして解析するのは、この疑似同期情報ＧＤ
Ｘ１の直後のヘッダ相当分のビット情報となる。従っ
て、正規のヘッダではない情報に基づき、ヘッダ解析回
路１０３はヘッダの解析を行うこととなる。この結果、
ヘッダ解析回路１０３にて決定されたフレーム長情報Ｌ
１（＝ＬＸ）は正規のフレーム長情報とは異なることと
なる（例えば、正規のフレーム長情報より短くなる）。
この算出されたフレーム長情報Ｌ１は選択回路４０２を
介して出力情報ＬＹとして比較回路１３に入力される。

【０１２６】同期確立回路４０１は、ストリームカウン
タ１１を活性化して、フレーム長情報ＬＸ＝Ｌ１のカウ
ントがなされた後に、再び伝送データＥＳを同期情報比
較部２０に転送する。同期情報比較部２０は転送されて
きた新たな伝送データＥＳに対する同期情報の比較を行
う。ビットストリームにおいて、この同期情報の比較を
行う位置は、フレーム長情報ＬＸ＝Ｌ１分のビット遅れ
て転送されてきたビットから同期情報相当分のビットで
ある。図１４においては、疑似同期情報ＧＤＸ１が検出
されているため、フレーム長情報も正規のヘッダではな
い情報に基づくものである。よって、正規の同期情報Ｄ
Ｘを越えて、同期比較部２０は、転送されてきた新たな
伝送データＥＳに対する疑似同期情報ＧＤＸ２を比較す
ることとなる。上述したように、フレーム長情報が正規
のものではないため、この新たな伝送データＥＳに対す
る疑似同期情報ＧＤＸ２は、先に疑似同期情報ＧＤＸ１
が検出された伝送データＥＳの疑似同期情報ＧＤＸ１の
位置とは異なる位置になる。

【０１２７】このため、時刻ｔ２において、同期情報と
して新たな疑似同期情報ＧＤＸ２（先に検出された疑似
同期情報ＧＤＸ１とは情報が異なるため、正規の疑似同
期情報とも情報が異なることとなる）が同期情報比較部
２０にてレジスタ２７に格納された情報と比較される。
この時、同期情報比較部２０は不一致を検出するため、
比較信号ＣＯＭＸの論理レベルがＬレベルのままである
ので、転送ゲート２３は非活性化状態を維持する。この
ため、転送ゲート２３を介して疑似同期情報ＧＤＸの直
後に配置された情報がヘッダ解析回路１０３に転送され
ることはない。このヘッダ解析回路１０３では新たなヘ
ッダに相当する情報が転送されないため、先に算出され
たフレーム長情報Ｌ１（＝ＬＸ）の出力が維持される。
この時、比較信号ＣＯＭＸの論理レベルが比較処理を行
ったにもかかわらず、Ｌレベルであることに応じて、制
御信号ＵＰ２がワンショットパルスを発生するため、カ
ウンタ６０のカウント値は”１”となる。

【０１２８】この後、先に算出されたフレーム長情報Ｌ
１（＝ＬＸ）に基づいて、このフレーム長情報分遅れて
転送されてきたビット部分から再び伝送データＥＳを同
期情報比較部２０に転送する。同期情報比較部２０は転
送されてきた新たな伝送データＥＳに対する同期情報の
比較を行う。

【０１２９】時刻ｔ３において、正規の同期情報を越え
て再び疑似同期情報ＧＤＸ３が同期情報として同期情報
比較部２０にてレジスタ２７に格納された情報と比較さ
れる。この疑似同期情報ＧＤＸ３も、疑似同期情報ＧＤ
Ｘ２と同様に、先に疑似同期情報ＧＤＸ１が検出された
伝送データＥＳの疑似同期情報ＧＤＸ１の位置とは異な
る位置になる。このため、同期情報比較部２０は不一致
を検出し、比較信号ＣＯＭＸの論理レベルがＬレベルの
ままである。この結果、転送ゲート２３を介して疑似同
期情報ＧＤＸ３の直後に配置された情報がヘッダ解析回
路１０３に転送されることはない。このため、ヘッダ解
析回路１０３では先に算出されたフレーム長情報Ｌ１
（＝ＬＸ）の出力が維持される。この時、比較信号ＣＯ
ＭＸの論理レベルに応じて、制御信号ＵＰ２がワンショ
ットパルスを発生するため、カウンタ６０のカウント値
は”２”となる。

【０１３０】この後、再びフレーム長情報Ｌ１（＝Ｌ
Ｘ）に基づいて、このフレーム長情報分遅れて転送され
てきたビット部分から再び伝送データＥＳを同期情報比
較部２０に転送する。同期情報比較部２０は転送されて
きた新たな伝送データＥＳに対する同期情報の比較を行
う。

【０１３１】時刻ｔ４において、同期情報として、再び
新たな疑似同期情報ＧＤＸ４が同期情報比較部２０にて
レジスタ２７に格納された情報と比較される。同期情報
比較部２０は不一致を検出するので、比較信号ＣＯＭＸ
の論理レベルがＬレベルのままである。このため、転送
ゲート２３を介して同期情報ＤＸの直後に配置された情
報がヘッダ解析回路１０３に転送されることはない。こ
のヘッダ解析回路１０３では先に算出したフレーム長情
報Ｌ１の出力を維持する。この時、比較信号ＣＯＭＸの
論理レベルに応じて、制御信号ＵＰ２がワンショットパ
ルスを発生するため、カウンタ６０のカウント値は”
３”となる。

【０１３２】カウンタ６０はカウント値が”３”となる
ため、オーバーフローを指示する信号ＦＮ２としてワン
ショットパルスを出力する。カウンタ１１６は信号ＦＮ
２に応じて１カウントを行う。この結果、レジスタ１６
の格納内容とカウンタ１１６の格納内容とが一致するた
め、比較回路１７は論理レベルがＨレべルの選択信号Ｓ
ＥＬを出力する。

【０１３３】選択信号ＳＥＬの電圧レベルに応じて、選
択回路４０２は、”０”を出力情報ＬＹとして出力す
る。つまり、フレーム長情報ＬＸ＝０と同様になる。比
較回路１３は、この新たなフレーム長情報（＝０）に基
づいて、ストリームカウンタ１１のカウント数との比較
を行うこととなる。ここで、ストリームカウンタ１１を
選択信号ＳＥＬのＨレベルに応じて非活性化状態とすれ
ば、比較回路１３は常に一致状態を検出することとな
る。このため、比較信号ＣＯＭ３はＨレベルとなり、転
送ゲート１４は活性化状態となる。つまり、この時点
で、時刻ｔ０と同様な初期状態となる。

【０１３４】このため、新たに連続した伝送データＥＳ
を同期情報比較部２０に転送する。時刻ｔ５において、
同期情報比較部２０は転送されてきた新たな伝送データ
ＥＳに対する同期情報の検出を行う。なお、疑似同期情
報を３回連続で比較したため、同期情報比較部２０で
は、再び、時刻ｔ０の場合と同様に、新たな伝送データ
ＥＳに対する同期情報の検出を行うこととなる。

【０１３５】時刻ｔ５においては、新たな疑似同期情報
ＧＤＸ５より前のビット位置にある正規の同期情報ＤＸ
の手前から同期情報の検出が行われることとなる。この
ため、時刻ｔ６において、正規の同期情報ＤＸが同期情
報比較部２０にて検出されることとなる。

【０１３６】ここで、同期情報比較部２０にて同期情報
が検出されたことに応じて、例えば、カウンタ１１６を
リセットすることで選択回路４０２の出力情報ＬＹとし
てフレーム長情報ＬＸを出力するように切り換える。ま
た、同期情報比較部２０にて同期情報が検出されたこと
に応じて、ストリームカウンタ１１は活性化状態とな
る。この後は、正規の同期情報ＤＸに基づき、正規のヘ
ッダがヘッダ解析回路１０３にて解析される。ヘッダ解
析回路１０３は、フレーム長情報ＬＸを算出し、出力す
る。図１４においては、正規のヘッダに基づき算出され
たフレーム長情報ＬＸ＝Ｌとして示している。このた
め、時刻ｔ７にて正規の同期情報ＤＸが同期情報比較部
２０にてレジスタ２７に格納された情報と比較される。
図１４における時刻ｔ７以降は図７の時刻ｔ２以降と同
様な動作により、同期確立が行われる。

【０１３７】以上のように、第４の実施の形態における
同期回路４００は、疑似同期情報を検出したとしても、
早期に疑似同期情報を検出していることを確認し、フレ
ーム長情報ＬＸ＝０に変更して、正規の疑似同期情報の
検出を行うことが早期に可能となる。

【０１３８】また、第４の実施の形態における同期回路
４００では、選択回路４０２を追加しているが、演算器
１２及び選択回路１５が不要となるため、第１〜第３の
実施の形態における同期回路に比べて、回路規模をより
小さくすることが可能となる。

【０１３９】また、第４の実施の形態における同期回路
４００では、演算器１２をなくして、フレーム長情報Ｌ
Ｘ＝０として、算出されたフレーム長情報を変更するた
め、演算器１２による演算時間が不要となるので、第１
〜第３の実施の形態の同期回路より動作速度が速い。こ
のため、第４の実施の形態における同期回路４００で
は、第１〜第３の実施の形態の同期回路に比べてより早
期に同期確立が可能となる。

【０１４０】以上、本発明の同期回路において、図面を
用いて説明したが、本発明の同期回路の構成は上記実施
の形態のものに限定されるものではない。

【０１４１】例えば、同期回路３００における関数値出
力回路４１１はステップ関数を用いるものとしている
が、他の関数を用いてもよい。また、各実施の形態にお
ける構成要素のうち、ソフトウェアにて対応可能な構成
要素については、ソフトウェアにて構成してもよい。

【０１４２】また、演算器１２は加算を行うものとして
説明したが、減算を行うものとしてもよい。また、カウ
ンタ５０、６０はアップカウンタとして説明したが、ダ
ウンカウンタとしてもよい。

【０１４３】また、転送ゲート１４、２３として１つ乃
至複数のＭＯＳトランジスタとしてもよい。

【０１４４】このように、本発明の同期回路は、本発明
の要旨を変更しない範囲で、様々な変更が可能なもので
ある。

【０１４５】

【発明の効果】以上、詳細に説明したように、本発明の
同期回路を用いることにより、疑似同期情報を含むよう
な伝送データが転送されてきても、高速かつ確実に同期
確立を実現することができる。

【０１４６】また、本発明の同期回路を用いることによ
り、構成要素を増大を極力低減して、高速かつ確実に同
期確立を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における同期回路１
００の回路図である。

【図２】本発明の第１の実施の形態における入力制御部
１０の回路図である。

【図３】本発明の第１の実施の形態における同期情報比
較部２０の回路図である。

【図４】伝送データの構成を示す図である。

【図５】本発明の第１の実施の形態における同期回路１
００が搭載される復号装置の構成図である。

【図６】図５に示す復号装置全体の動作を示すフローチ
ャートである。

【図７】本発明の第１の実施の形態における同期回路１
００の動作を説明するタイミングチャートであり、同期
確立した場合の例を示すタイミングチャートである。

【図８】本発明の第１の実施の形態における同期回路１
００の動作を説明するタイミングチャートであり、同期
喪失した場合の例を示すタイミングチャートである。

【図９】本発明の第２の実施の形態における同期回路２
００の回路図である。

【図１０】本発明の第３の実施の形態における同期回路
３００の回路図である。

【図１１】本発明の第３の実施の形態における関数値出
力回路３１１が出力する情報を説明するグラフである。

【図１２】本発明の第４の実施の形態における同期回路
４００の回路図である。

【図１３】本発明の第４の実施の形態における入力制御
部４１０の回路図である。

【図１４】本発明の第４の実施の形態における同期回路
４００の動作を説明するタイミングチャートであり、同
期喪失した場合の例を示すタイミングチャートである。

【符号の説明】

１０、４１０入力制御部２０同期情報比較部３０ヘッダ解析部４０フレーム長情報計算部５０カウンタ６０カウンタ１００、２００、３００、４００同期回路１０１、２０１、３０１、４０１同期確立回路１０３ヘッダ解析回路１１１乱数出力部２１１端子３１１関数値出力回路４０２選択回路

Claims

【特許請求の範囲】

【請求項１】同期情報及びフレーム長を指示する情報
を少なくとも含む伝送データが連続して伝送され、該伝
送データの前記同期情報を検出して伝送データに対する
同期の確立を行う同期回路において、前記伝送データを順次受信し、先の伝送データのフレー
ム長情報に基づき、後続の伝送データに対するに対する
転送を制御する入力制御部と、前記入力制御部から転送される伝送データから同期情報
に相当する情報を検出し、該同期情報として検出された
情報と所定の情報とを比較し、その一致あるいは不一致
を指示する指示情報を出力する同期情報比較部と、伝送データに含まれるフレーム長を指示する情報に基づ
きフレーム長を決定し、フレーム長情報として出力する
フレーム長決定部と、前記指示情報に応じて、一致が検出された回数及び不一
致が検出された回数を計数し、前記不一致が検出された
回数が所定の回数に達した時に、制御信号を出力する計
数部とを有し、前記入力制御部は、前記制御信号に応じて、フレーム長
決定部から入力されるフレーム長情報を変更し、変更し
たフレーム長情報に基づき、伝送データに対する転送の
制御を行うことを特徴とする同期回路。
【請求項２】前記計数部は、前記同期情報として検出
された情報と所定の情報との比較により、一致が検出さ
れた回数が所定の回数に達した時に、一致検出信号を出
力し、前記入力制御部は、前記一致検出信号に応じて、
受信される伝送データを連続して出力可能となることを
特徴とする請求項１記載の同期回路。
【請求項３】前記一致検出信号を出力するために用い
られる前記所定の回数は任意に設定可能であることを特
徴とする請求項２に記載の同期回路。
【請求項４】前記制御信号を出力するために用いられ
る前記所定の回数は任意に設定可能であることを特徴と
する請求項１乃至請求項３のいずれか１つに記載の同期
回路。
【請求項５】前記同期回路は、乱数を出力する乱数出
力部を有し、前記入力制御部におけるフレーム長情報の
変更は、前記フレーム長決定部にて決定されたフレーム
長に前記乱数出力部から出力される乱数を加算するもの
であることを特徴とする請求項１乃至請求項４のいずれ
か１つに記載の同期回路。
【請求項６】前記同期回路は、定数を出力する定数出
力部を有し、前記入力制御部におけるフレーム長情報の
変更は、前記フレーム長決定部にて決定されたフレーム
長に前記定数出力部から出力される定数を加算するもの
であることを特徴とする請求項１乃至請求項４のいずれ
か１つに記載の同期回路。
【請求項７】前記同期回路は、前記計数部にて計数さ
れた不一致が検出された回数に応じて加算すべき加算値
を出力する加算値出力部を有し、前記入力制御部におけ
るフレーム長情報の変更は、前記フレーム長決定部にて
決定されたフレーム長に前記加算値出力部から出力され
る加算値を加算するものであることを特徴とする請求項
１乃至請求項４のいずれか１つに記載の同期回路。
【請求項８】前記同期回路は、前記制御信号の出力回
数に応じて加算すべき加算値を決定し、出力する加算値
制御部を有し、前記入力制御部におけるフレーム長情報
の変更は、前記フレーム長決定部にて決定されたフレー
ム長に前記加算値制御部から出力される加算値を加算す
るものであることを特徴とする請求項１乃至請求項４の
いずれか１つに記載の同期回路。
【請求項９】前記同期回路は、選択信号に基づいて、
前記フレーム長決定部にて決定されたフレーム長情報と
フレーム長情報を０とする情報とを選択的に出力する選
択部を有し、前記入力制御部は、前記制御信号に応じて
前記選択信号を出力し、前記選択部から出力される情報
をフレーム長情報とするものであることを特徴とする請
求項１乃至請求項４のいずれか１つに記載の同期回路。
【請求項１０】前記計数部にて計数される回数は、前
記同期情報比較部にて一致を検出した時にリセットされ
ることを特徴とする請求項１乃至請求項９のいずれか１
つに記載の同期回路。