KR0140798B1 - 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법 - Google Patents

디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법

Info

Publication number
KR0140798B1
KR0140798B1 KR1019940036840A KR19940036840A KR0140798B1 KR 0140798 B1 KR0140798 B1 KR 0140798B1 KR 1019940036840 A KR1019940036840 A KR 1019940036840A KR 19940036840 A KR19940036840 A KR 19940036840A KR 0140798 B1 KR0140798 B1 KR 0140798B1
Authority
KR
South Korea
Prior art keywords
signal
frequency board
cpu
pager
detected
Prior art date
Application number
KR1019940036840A
Other languages
English (en)
Other versions
KR960027439A (ko
Inventor
최성곤
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940036840A priority Critical patent/KR0140798B1/ko
Publication of KR960027439A publication Critical patent/KR960027439A/ko
Application granted granted Critical
Publication of KR0140798B1 publication Critical patent/KR0140798B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders
    • H04W88/026—Selective call decoders using digital address codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/023—Selective call receivers with message or information receiving capability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 디코더 기능을 갖는 중앙처리장치(CPU)를 내장한 페이저 및 이를 이용한 페이저의 호출 수신방법에 관한 것으로, 특히 POCSAG(Post Office Committee Standard Association Group)신호를 처리해 주는 디코더 집적회로의 기능을 프로그램으로 처리하여 POCSAG신호를 디코딩할 수 있는 디코더 기능을 갖는 중앙처리장치(CPU)를 내장한 페이저 및 이를 이용한 페이저의 호출 수신방법에 관한 것이다. 본 발명에 따른 디코더 기능을 갖는 중앙처리장치를 내장한 페이저는 무선 호출신호 및 메시지를 수신하여 이로부터 호출신호 및 메시지를 디지털신호로 출력하기 위한 고주파 보드(10)와, 페이저의 고유 ID와, 프레임 정보를 저장하고 있는 EEPROM(16)과, 상기 EEPROM(16)으로 동기용 클럭 및 집선택신호를 주어 상기 EEPROM으로부터 읽어온 고유 ID와, 프레임 정보의 POCSAG 정보를 램에 저장하고 상기 고주파보드(10)에 하이/로우신호를 인가하여 고주파보드(10)의 구동을 통제하여 고주파보드(10)의 전력소모를 제어하며 동기부호어와 아이들 부호어를 비교할 수 있는 비교 프로그램이 내장된 램과 상기 고주파 보드(10)로 부터 수신된 데이터를 처리하여 출력하기 위한 CPU(30)로 구성된다.

Description

디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출 수신방법
제1도는 종래 페이저의 개략 블록도, 제2도는 종래 페이저에 사용되는 데이터포맷, 제3도는 본 발명의 바람직한 일실시예에 따른 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 개략 블록도, 제4도는 본 발명의 바람직한 일실시예에 따른 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법을 설명하는 흐름도이다.
*도면의 주요부분에 대한 부호의 설명
10:고주파 보드11:안테나
12:증폭기13:국부 발진기
14:혼합기15:중간주파수집적회로(IF IC)
16:이이피롬(EEPROM)17:디코더 집적회로
18,30:중앙처리장치(CPU)
본 발명은 디코더 기능을 갖는 중앙처리장치(CPU)를 내장한 페이저 및 이를 이용한 페이저의 호출 수신방법에 관한 것으로, 특히 POCSAG(Post Office Committee Standard Association Group)신호를 처리해 주는 디코더 집적회로의 기능을 프로그램으로 처리하여 POCSAG신호를 디코딩할 수 있는 디코더 기능을 갖는 중앙처리장치(CPU)를 내장한 페이저 및 이를 이용한 페이저의 호출 수신방법에 관한 것이다.
이하에 제1도를 참조하여 종래 페이저의 구성을 설명하면 다음과 같다.
종래 페이저는 안테나(11)와, 증폭기(12)와, 국부발진기(13)와, 혼합기(14)와, 중간주파수 집적회로(15)로 이루어진 고주파보드(10)와; 페이저 가입자 고유번호(ID)와, 프레임 정보와, POCSAG 포맷의 비교 정보인 동기 부호어와, 아이들 부호어를 저장하고 있는 이이피롬(Electrically Erasable Programmable Read Only Memory:EEPROM,16)과; 상기 고주파보드(10)에 하이/로우신호를 인가하여 고주파보드(10)의 구동을 통제하여 고주파보드의 전력소모를 제어하는 디코더 집적회로(17)와; 상기 EEPROM(16)으로 동기용 클럭 및 칩선택신호를 주어 상기 EEPROM(16)으로부터 읽어온 고유 ID와, 프레임 정보를 램에 저장하고 상기 고주파보드(10)로부터 상기 디코더 집적회로(17)에 수신된 데이터를 처리하여 출력하기 위한 CPU(18)로 구성되어 있다.
종래 페이저의 데이터 포맷은 제2도에 도시된 바와 같이 패턴의 최소 576비트 이상의 프리앰블신호와, 동기화를 위한 32비트의 동기 부호어신호(SC)와, ID 또는 메시지 데이터가 포함된 64비트의 프레임(F0~F7)로 구성된다. 상기 ID(또는 어드레스)와 메시지데이타는 각각 32비트이고, 1개의 프레임은 2개의 부호어로 구성되고, 1개의 부호어는 32비트이고, 아이들 부호어는 해당 정보가 없는 프레임의 어떤 부호어에 입력되어 비어있음을 알리는 32비트의 신호이다.
상기와 같이 구성된 종래 페이저의 동작을 이하에 상세히 설명한다.
먼저 EEPROM(16)에 페이저 가입자 고유번호(ID)와 프레임 정보등을 기억시킨다.
전원이 온되면 디코더 집적회로(17)에서는 동기용 클럭 및 칩선택신호를 EEPROM(16)에 주어 EEPROM(16)으로부터 고유 ID 및 데이터 메시지등의 기타 정보를 읽어 온다. 이런 정보중에는 페이저용 신호인 POCSAG 포맷의 몇번째 프레임에서 정보를 읽어 와야 할 것인가를 결정해 주는 비트단위의 정보가 포함되어 있다.
그 후 디코더 집적회로(17)에서는 고주파 보드(10)의 중간주파수 집적회로(15)를 통하여 고주파보드(10)에 일정한 주기의 하이/로우신호를 프리앰블신호가 수신될 때까지 보낸다.
이때 중간주파수 집적회로(15)는 하이신호로 들어올 때 인터페이스 집적회로(15)를 통하여 증폭기(12) 또는 혼합기(14)등의 고주파보드(10)에 전원을 공급하여 신호를 정상적으로 수신하고, 그러나 로우신호가 들어오면 고주파 보드(10)에 전원 공급을 중지하여 수신을 정지한다(14). 고주파 보드(10)에서는 높은 전력이 소모되므로 이와 같은 기능을 전지 소모 절약(Battery Save)기능이라 한다.
이어서 프리앰블신호가 검출되면 디코더 집적회로(17)는 동기부호어신호를 검출할 때까지 일정시간 동안 고주파 보드(10)에 하이신호를 주어 전원을 공급한다.
이 때 만약 일정시간동안 동기부호어신호가 검출되지 않으면 상기 디코더 집적회로(18)에서 고주파 보드(10)로 일정한 주기의 하이/로우신호를 프리앰블신호가 수신될 때까지 보내는 단계로 진행하고, 그러나 만약 동기 부호어신호가 검출되면 상기 EEPROM(16)으로부터 읽어온 프레임 정보가 해당 프레임이 될 때까지 고주파 보드(10)에 로우신호를 유지하다가 해당 프레임에서 하이신호를 주어 고주파 보드(10)에 전원을 공급하여 어드레스(ID)가 검출되는 지의 여부를 판단한다.
상기 어드레스 검출결과 검출된 ID가 EEPROM(16)으로부터 읽어온 ID와 일치하면 고주파 보드(10)에 하이신호를 유지하고 이어져오는 메시지 데이터를 수신하여 메시지 종료 시점까지의 데이터를 CPU(18)로 보내고, 그러나 만약 검출된 ID가 EEPROM(16)으로부터 읽어온 ID와 일치하지 않으면 고주파보드(10)에 다음 동기 부호어신호가 시작되는 시점까지 유지하고 동기 부호어신호가 시작되는 시점에서 하이신호를 주어 동기 부호어신호가 일치하는 지를 확인하고, 일치하지 않으면 다시 고주파보드(10)에 로우신호를 유지하여 동기부호어신호가 시작되는 시점에서 하이신호를 주어 동기 부호어신호가 일치하는 지를 확인한다. 이 때는 동기 부호어신호가 일치하지 않은 상황이므로 해당 프레임에서 하이신호를 주지 않는다.
이런 동작을 지정한 재시도 횟수 만큼 반복한다. 만약 상기 동작중 동기 부호어신호가 일치하면 다시 해당 프레임에서 하이신호를 유지하여 어드레스가 일치하는 지를 확인하는 단계를 반복한다.
상기 단계들은 POCSAG 신호가 종료되어 디코더 집적회로(17)가 동기 부호어신호를 지정한 재시도 횟수 이상 동안 검출하지 못할 때까지 진행되며 재시도 횟수 이상 동안 검출되지 못하면 다시 프리앰블 검출모드로 돌아간다.
이어서 어드레스가 일치하여 상기 메시지를 수신하다가 메시지가 종료되는 시점 어드레스 형태의 데이터 또는 아이들 부호어등이 수신되면 상기 디코더 집적회로(17)에서는 고주파 보드(10)의 중간 주파수 집적회로(15)쪽으로 일정한 주기의 하이/로우신호를 프리앰블신호가 수신될 때까지 보내는 단계로 진행된다.
상기한 바와 같이 종래에는 페이저의 구동에 필요한 디코더 집적회로 및 주변 부품으로 인한 원가를 상승시키고 차지하는 공간으로 크기의 축소가 어려운 문제점이 있었다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, POCSAG신호를 디코딩하고 고주파보드의 구동을 제어하여 전력소모를 절약할 수 있는 디코더 기능을 갖는 중앙처리장치(CPU)를 내장한 페이저 및 이를 이용한 페이저의 호출방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은 무선 호출신호 및 메시지를 수신하여 이로부터 호출신호 및 메시지를 디지털신호로 출력하기 위한 고주파 보드와, 페이저의 고유 ID와, 프레임 정보를 저장하고 있는 이이피롬과, 상기 이이피롬으로 등기용 클럭 및 칩선택 신호를 주어 상기 이이피롬으로부터 읽어온 고유 ID와, 프레임 정보의 POCSAG 정보를 CPU 내부의 램에 저장하고 상기 고주파보드에 하이/로우신호를 인가하여 고주파보드의 구동을 통제하여 고주파보드의 전력소모를 제어하며 동기부호어와 아이들 부호어를 비교할 수 있는 프로그램이 저장되어 있고 상기 고주파보드로 부터 수신된 데이터를 처리하여 출력하기 위한 CPU로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저를 제공한다.
본 발명은 또한 EEPROM에 ID와 프레임 정보등을 기억시키고 전원이 온되면 CPU가 EEPROM으로 동기용 클럭 및 칩 선택신호를 주어 EEPROM으로부터 고유 ID 및 프레임 정보를 읽어 와서 CPU 내부의 램에 저장한 후, CPU 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 고주파 보드로 인가하여, 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어 프리앰블이 검출되는 지를 판단하는 단계와, 상기 프리앰블의 검출결과 프리앰블이 검출되면 CPU는 고주파보드로 계속 하이신호를 인가하고 동기 부호어가 입력되는 지를 검출하는 단계와, 상기 동기부호어의 검출결과 만약 동기 부호어가 일정시간동안 검출되지 않으면 상기 CPU 내부의 타이머 인터럽터를 사용하여 일정 주기의 하이/로우 신호를 프리앰블이 검출될 때까지 인터페이스 집적회로로 보내는 단계로 진행하고, 동기 부호어가 검출되면 고주파보드로 인가하는 신호를 로우로 유지하면서 상기 EEPROM으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 판단하는 단계와, 상기 판단결과 해당 프레임이 되면 하이신호를 고주파보드로 인가하여 이때 수신되는 데이터가 램에 저장된 ID와 일치하는 지를 비교하는 단계와, 상기 비교결과 ID가 일치하면 고주파보드로 인가되는 신호를 하이로 유지하고 이어져 오는 메시지가 있는 지의 여부를 판단하는 단계와, 상기 판단결과 메시지가 수신되면 그 메시지를 출력하고, 메시지가 수신되지 않으면 호출음만 발생하는 단계로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법을 제공한다.
이하 본 발명에 따른 페이저의 구성을 제3도를 참조하여 설명하면 다음과 같다.
제3도는 본 발명의 바람직한 일실시예에 따른 페이저의 개략 블록도이다.
본 발명의 페이저는 무선 호출신호 및 메시지를 수신하여 이로부터 호출신호 및 메시지를 디지털신호로 출력하기 위한 고주파 보드(10)와, 페이저의 고유 ID와, 프레임 정보를 저장하고 있는 EEPROM(16)과, 상기 EEPROM(16)으로 동기용 클럭 및 칩선택신호를 주어 상기 EEPROM으로 부터 읽어온 고유 ID와, 프레임 정보의 POCSAG 정보를 램에 저장하고 상기 고주파보드(10)에 하이/로우신호를 인가하여 고주파보드(10)의 구동을 통제하여 고주파보드(10)의 전력소모를 제어하며 동기부호어와 아이들 부호어를 비교할 수 있는 비교 프로그램이 내장된 램과 상기 고주파보드(10)로부터 수신된 데이터를 처리하여 출력하기 위한 CPU(30)로 구성된다.
상기와 같이 구성된 본 발명의 페이저의 호출 수신방법을 첨부도면을 참조하여 이하에 상세히 설명한다.
제4도는 본 발명의 바람직한 일실시예에 따른 페이저의 호출 수신방법을 설명하는 흐름도이다.
먼저 EEPROM(16)에 ID와 프레임 정보등을 기억시키고 이와 함께 POCSAG 포맷의 비교 정보인 동기 부호어, 아이들 부호어를 비교할 수 있도록 CPU(30)에 프로그램한다.
그 후 전원이 온되면 CPU(30)가 EEPROM(16)으로 동기용 클럭 및 칩선택신호등을 주고 EEPROM(16)으로부터 고유 ID 및 프레임 정보를 읽어 와서 CPU(30) 내부의 램에 저장한다.
이어서 CPU(30) 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 중간주파수 집적회로(15)를 통하여 고주파보드(10)로 인가하여(S41), 로우신호가 인가되는 동안은 고주파보드(10)의 전원이 오프가 되고(S411), 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어(S42) 프리앰블이 검출되는 지를 판단한다(S43).
상기 프리앰블의 검출결과(S43) 만약 프리앰블이 검출되지 않으면 고주파보드(10)에 로우신호를 인가하여 상기 CPU(30) 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 중간주파수 집적회로(15)를 통하여 고주파보드(10)로 인가하여(S41), 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어(S42) 프리앰블이 검출되는 지를 판단하는 단계(S43)로 진행하고; 그러나 만약 프리앰블이 검출되면 CPU(30)는 고주파보드(10)로 계속 하이신호를 출력하고 동기 부호어가 입력되는 지를 검출한다(S44).
상기 동기부호어의 검출결과(S44) 만약 동기 부호어가 일정시간동안 검출되지 않으면 상기 CPU(30) 내부의 타이머 인터럽터를 사용하여 일정 주기의 하이/로우 신호를 프리앰블이 검출될 때까지 고주파보드(10)로 보내는 단계(S41)로 진행하고, 그러나 만약 동기 부호어가 검출되면 상기 EEPROM(16)으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 검출한다(S46).
상기 검출결과(S46) 해당 프레임이 되면 하이신호를 고주파보드로 인가하여(S47), 이때 수신되는 데이터가 램에 저장된 ID와 일치하는 지 비교한다(S48).
상기 비교결과(S48) ID 가 일치하면 고주파보드(10)로 인가되는 신호를 하이로 유지하고 이어져 오는 메시지가 있는 지의 여부를 판단한다(S49).
상기 판단결과 메시지가 수신되면 그 메시지를 출력하고(S50), 메시지가 수신되지 않으면 호출음만 발생시킨다(S51).
한편 상기 비교결과(S48) ID가 일치하지 않으면 다시 동기 부호어가 검출되었는 지를 판단한다(S481).
상기 판단결과(S481) 동기부호어가 검출되면 CPU(30)는 고주파보드(10)로 로우신호를 인가하고(S482), 상기 EEPROM(16)으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 검출하는 단계(S46)로 진행하고, 그러나 만약 동기부호어가 검출되지 않으면 재시도를 하여(S483), 고주파 보드(10)에 로우신호가 인가되고(S484), 상기 CPU(30) 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 중간 주파수 집적회로(15)를 통하여 고주파보드(10)로 인가하여(S41), 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어(S42) 프리앰블이 검출되는 지를 판단하는 단계(S43)로 진행한다.
상기한 바와 같이 본 발명은 CPU로 디코더 기능을 수행함으로써 디코더 집적회로 및 주변 부품을 사용하지 않아도 되므로 원가를 절감하고 페이저의 치수를 축소할 수 있다.

Claims (3)

  1. 무선 호출신호 및 메시지를 수신하여 이로부터 호출신호 및 메시지를 디지털신호로 출력하기 위한 고주파 보드와, 페이저의 고유 ID와, 프레임 정보를 저장하고 있는 이이피롬과, 상기 이이피롬으로 동기용 클럭 및 칩선택신호를 주어 상기 이이피롬으로부터 읽어온 고유 ID와, 프레임 정보의 POCSAG 정보를 CPU내부의 램에 저장하고 상기 고주파보드에 하이/로우신호를 인가하여 고주파보드의 구동을 통제하여 고주파보드의 전력소모를 제어하며 동기부호어와 아이들 부호어를 비교할 수 있는 프로그램이 저장되어 있고 상기 고주파보드로부터 수신된 데이터를 처리하여 출력하기 위한 CPU로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저.
  2. EEPROM에 ID와 프레임 정보등을 기억시키고 전원이 온되면 CPU가 EEPROM으로 동기용 클럭 및 칩 선택신호를 주어 EEPROM으로 부터 고유 ID 및 프레임 정보를 읽어 와서 CPU 내부의 램에 저장한 후, CPU 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 고주파 보드로 인가하여, 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어 프리앰블이 검출되는 지를 판단하는 단계와, 상기 프리앰블의 검출결과 프리앰블이 검출되면 CPU는 고주파보드로 계속 하이신호를 인가하고 동기 부호어가 입력되는 지를 검출하는 단계와, 상기 동기부호어의 검출결과 만약 동기 부호어가 일정시간동안 검출되지 않으면 상기 CPU 내부의 타이머 인터럽터를 사용하여 일정주기의 하이/로우 신호를 프리앰블이 검출될 때까지 인터페이스 집적회로로 보내는 단계로 진행하고, 동기 부호어가 검출되면 고주파보드로 인가하는 신호를 로우로 유지하면서 상기 EEPROM으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 판단하는 단계와, 상기 판단결과 해당 프레임이 되면 하이신호를 고주파 보드로 인가하여 이때 수신되는 데이터가 램에 저장된 ID와 일치하는 지를 비교하는 단계와, 상기 비교결과 ID가 일치하면 고주파보드로 인가되는 신호를 하이로 유지하고 이어져 오는 메시지가 있는 지의 여부를 판단하는 단계와, 상기 판단결과 메시지가 수신되면 그 메시지를 출력하고, 메시지가 수신되지 않으면 호출음만 발생하는 단계로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법.
  3. 제2항에 있어서, 상기 저장된 ID와 수신 데이터의 ID가 일치하는 지를 비교한 결과 ID가 일치하지 않으면 다시 동기 부호어가 검출되었는 지를 판단하는 단계와, 상기 판단결과 동기부호어가 검출되면 CPU는 고주파보드로 로우신호를 인가하고, 상기 EEPROM으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 검출하는 단계로 진행하고, 동기부호어가 검출되지 않으면 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 고주파보드로 인가하여, 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어 프리앰블이 검출되는 지를 판단하는 단계(S로 진행하는 것을 더 포함하는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법.
KR1019940036840A 1994-12-26 1994-12-26 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법 KR0140798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036840A KR0140798B1 (ko) 1994-12-26 1994-12-26 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036840A KR0140798B1 (ko) 1994-12-26 1994-12-26 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법

Publications (2)

Publication Number Publication Date
KR960027439A KR960027439A (ko) 1996-07-22
KR0140798B1 true KR0140798B1 (ko) 1998-07-01

Family

ID=19403569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036840A KR0140798B1 (ko) 1994-12-26 1994-12-26 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법

Country Status (1)

Country Link
KR (1) KR0140798B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076927A (ko) 2019-05-23 2019-07-02 재단법인 진안홍삼연구소 홍삼을 유효성분으로 포함하는 대사성 질환의 예방 또는 개선용 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076927A (ko) 2019-05-23 2019-07-02 재단법인 진안홍삼연구소 홍삼을 유효성분으로 포함하는 대사성 질환의 예방 또는 개선용 조성물

Also Published As

Publication number Publication date
KR960027439A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR860001461B1 (ko) 페이징 수신기용 바테리 절약 회로
US5142699A (en) Radio receiver with clock signal controlled to improve the signal to noise ratio
EP0473465B1 (en) Power saving arrangement and method in portable cellular telephone system
JPH08149542A (ja) 無線選択呼出受信機
US6198820B1 (en) Portable remote terminal apparatus
US5187471A (en) Radio telecommunication apparatus
US5831544A (en) Method and apparatus for saving battery power in a paging receiver
US5376929A (en) Selective call receiver with battery saving features and method therefor
US6088576A (en) Receiver providing signal reception in power-off state
US6216385B1 (en) Radio calling receiver with means to control reception based on service area, time zone, and/or electric field strength
KR0140798B1 (ko) 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법
JP2712868B2 (ja) 選択呼出受信機
KR0154180B1 (ko) 수신기용 전원 제어부
JP3848984B2 (ja) 通信用半導体集積回路とそのバッテリーセービング方法
JP2965566B2 (ja) 選択呼出受信機及び受信機
US20020035680A1 (en) Device for simultaneously downloading code into plural dsp memories from single master memory
KR940003075B1 (ko) 페이징 수신기의 급속 충전제어 회로 및 그 제어방법
KR0137446B1 (ko) 무선호출기의 전원 절감방법
JP3056083B2 (ja) 無線選択呼出受信機
KR100223359B1 (ko) 고속무선호출수신기 및 신호처리방법
KR0137449B1 (ko) 무선호출기의 동기신호 검출방법
KR0178838B1 (ko) 광역서비스 무선호출수신기의 전원절약방법
JP3006150B2 (ja) 選択呼出受信機
KR100267855B1 (ko) 무선호출수신기의 비규격 수신신호 처리장치 및 방법
JP2508585B2 (ja) 情報受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee