KR940003075B1 - 페이징 수신기의 급속 충전제어 회로 및 그 제어방법 - Google Patents

페이징 수신기의 급속 충전제어 회로 및 그 제어방법 Download PDF

Info

Publication number
KR940003075B1
KR940003075B1 KR1019910021242A KR910021242A KR940003075B1 KR 940003075 B1 KR940003075 B1 KR 940003075B1 KR 1019910021242 A KR1019910021242 A KR 1019910021242A KR 910021242 A KR910021242 A KR 910021242A KR 940003075 B1 KR940003075 B1 KR 940003075B1
Authority
KR
South Korea
Prior art keywords
code
signal
bsc
detected
switching
Prior art date
Application number
KR1019910021242A
Other languages
English (en)
Other versions
KR930010817A (ko
Inventor
최진호
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019910021242A priority Critical patent/KR940003075B1/ko
Priority to TW081108105A priority patent/TW198782B/zh
Priority to US07/977,517 priority patent/US5410734A/en
Priority to GB9224735A priority patent/GB2261974B/en
Publication of KR930010817A publication Critical patent/KR930010817A/ko
Application granted granted Critical
Publication of KR940003075B1 publication Critical patent/KR940003075B1/ko

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B1/00—Systems for signalling characterised solely by the form of transmission of the signal
    • G08B1/08—Systems for signalling characterised solely by the form of transmission of the signal using electric transmission ; transformation of alarm signals to electrical signals from a different medium, e.g. transmission of an electric alarm signal upon detection of an audible alarm signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

내용 없음.

Description

페이징 수신기의 급속 충전제어 회로 및 그 제어방법
제1도는 종래 페이징 수신기의 블럭도.
제2도는 제1도에 도시된 파형정형부의 구체회로도.
제3도는 본 발명에 따른 페이징 수신기의 블럭도.
제4도는 본 발명에 적용되는 POCSAG 코드 포맷.
제5도는 제3도의 제1동작상태에 다른 동작파형도.
제6도는 제3도의 제2동작상태에 따른 동작파형도.
본 발명은 페이징 수신기(Paging Receiver)의 급속 충전회로 및 그 제어방식에 관한 것으로, 특히 데이터의 송신(수신)상태에 따라 급속 충전회로의 동작을 다르게 제어하여 수진 데이터의 에러발생을 최소화하는 급속 충전 제어회로 및 그 제어방법에 관한 것이다.
통상적으로 페이징 수신기는 배터리(Battery)의 전압에 의해 동작되는 관계로 전력 소모를 최소화하기 위한 BSC(Battery SAVE Circuit)를 구비하고 있다. 상기 BSC는 RF(Radio Frequenay)회로에 연속적이 아닌 주기적으로 전원을 공급함으로써 전원(power) 소모를 극소화하는데 이용된다.
제1도는 상기와 같은 BSC를 가지는 종래 페이징 수신기의 블럭도로서, 안테나(Antenna)(100)를 통해 수신되는 신호를 베이스 밴드(Base band) 신호로 변환하는 RF 수신부(110)와, 상기 RF 수신부(110)의 출력신호를 소정 크기의 로직(logic)신호로 파형 정형 출력하는 파형정형부(12)와, 송신 코드 포맷에 따른 BSC(Battery Saving Circuit)를 출력하고 상기 파형정형부(120)로부터 출력되는 수신 데이터를 분석 처리하여 부저(Buzzer)음의 발생, 데이터 디스플레이 등을 수행하는 데이터 처리부(130)와, 상기 BSC에 응답 스위칭하여 배터리(Battery)(150)의 전압을 상기 RF 수신부(110)와 파형정형부(120)에 공급하는 스위칭부(140)로 구성되어 있다.
상기 제1도와 같이 도시된 페이징 수신기의 동작은 하기와 같다.
안테나(100)를 통해 수신된 신호는 RF 수신부(110)에서 베이스 밴드(Base Band) 신호로 변환되어진후 파형정형부(120)를 통해 데이터 처리부(130)의 로직(logic) 입력 크기로 파형 정형된다.
상기 데이터 처리부(130)는 수신된 데이터를 처리하여 부저음의 발생, 데이터의 표시 등의 과정을 수행하게 되며, 여기에 통상 사용되는 파형 정형회로(120)의 내부 회로의 구성을 제2도에 도시하였다.
이때 상기 제1도의 데이터 처리부(130)는 현재 전세계적으로 통용되는 페이저(pager) 전용 시그날인POCSAG(Post Office Code Standerdization Advisory Group) 포맷에 따라 최소한의 전력이외의 것들을 주기적으로 "온/오프"하여 배터리를 절약하기 위한 BSC 신호를 스위칭부(140)로 출력하는 BSC 기능을 갖는다.
이와 같은 BSC의 동작은 미합중국 특허번호 4,479,261호에 상세히 설명되고 있다.
또한 제1도와 같은 페이징 수신기는 제2도에 도시한 파형정형부(120)에서 보듯이 파형을 정형하기 위해서 큰 용량의 캐패시터(cabacitor)(C1)가 필요하게 되며 이러한 캐패시터(capacitor)(C1)들은 RF 신호를 입력하는 입력단자에 직렬 혹은 병렬로 연결되게 된다.
따라서 BSC의 동작에 따라 캐패시터(capacitor)(C1)의 충방전 현상이 나타나게 되며 결국 제2도의 저항(R2)와 캐패시터(C1)으로 연결되는 충전 시정수 시간 동안은 필요한 데이터(data)를 얻지 못하게 된다. 이를 해결하기 위하여 파형정형부에 저항(R2)와 캐패시터(C1)의 시정수보다 빠른 시간에 캐패시터(capacitor)를 충전해 주는 급속 충전회로(Quick charge cirwit)를 대부분에 사용하게 되고 그에 대한 제어의 한예가 미합중국 특허 4,479,261호에 설명이 되어 있다.
그러나 상기와 같은 종래의 페이징 수신회로는 송기 데이터의 코드 길이가 상당히 긴 경우 충전된 전압을 계속 유지하기가 어렵게 되어 필요한 데이터에 에러를 발생시킬 수가 있다. 또한 수신기의 전체 파워가 오프되어 캐패시터가 완전히 방전이 된후 수신기를 온하면 정상적인 동작이 이루어지기까지 시간이 많이 소요된다. 즉 수신기의 전체 파워가 "온"된후 곧바로 송신된 데이터에 에러를 발생시킬 수가 있다. 페이징 수신기의 중가 주파수단에서 통상 사용되는 집적회로는 그 내부에 RF 수신부로 공급되는 전원발생원과 검파단, 여파기, 파형정형부 등으로 구성되어 있어 RF 수신부와 중간 주파수단의 동작을 분리시켜 제어하기가 쉽지 않다.
따라서 본 발명의 목적은 데이터 송신 상태에 따라 전원 및 충전제어를 제1동작상태와 제2동작상태로 하여 수신된 데이터의 에러발생을 최소화 할 수 있는 회로 및 그 제어방법을 제공함에 있다.
본 발명의 다른 목적은 최소한의 전력으로서 프리엠블 코드(preamble code)와 싱크 코드(Sync Code) 및 자기 프레임을 검출주기에만 전원을 공급하도록 하는 회로 및 그 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 급속 충전회로를 사용시 충전된 기준전압을 계속적으로 유지하여 매우 긴 데이터가 수신될 경우에도 데이터에 에러가 발생되는 것을 방지하는 회로 및 제어방법을 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 페이징 수신기는 전력 소모를 최소화하기 위해 수신부를 제1동작상태의 주기로 온/오프 스위칭하고 있으며 수신부가 온되었을때 제1설정코드 예를 들면 프리엠블이 수신되면 제2의 동작상태로 정해진 페이저 코드(code) 체계에 따라 필요한 데이터만을 선택하여 수신하는 형태를 취하고 있다. 즉 파형정형부를 통하여 수신된 데이터를 분석하여 제1설정코드인 프리엠블(preamble) 또는 제2설정코드인 싱크코드(Sync Code)(SC)인가를 확인하고 코드 체계에 따라 수신부를 온/오프 스위칭하여 전력 소모를 최소화 한다.
상기와 같은 제1동작상태에 의해 수신부의 전원이 온/오프됨에 따라 파형 정부내에 있는 캐패시터도 충방전을 하게 된다. 결국 캐패시터가 방전된후 수신부가 "온"되면 파형정형에 필요한 기준전압을 얻을 때까지 파형정형을 하지 못하게 된다. 이러한 것은 데이터의 전송 속도가 빠를 수록 사용하는 캐패시터의 용량이 클 수록 잃어버리는 데이터의 비트수가 많아지게 된다.
본 발명의 제2동작상태는 제1동작상태에 의해 제1설정코드인 프리엠블 코드 혹은 제2설정코드인 싱크코드가 검출된 직후 파형정형부내 기준 전압발생용 캐패시터의 충전전압을 설정된 충전시간 보다 빠른 시간으로 충전시키어 데이터의 에러 유발을 방지한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 페이징 수신기의 블럭도로서, 소정 레벨의 전압을 출력하는 배터리(270)와, BSC의 입력에 응답하여 수신되는 신호를 베이스 밴드 신호로 복조하는 RF 수신부(210a)와, 소정 신호의 입력을 충전하여 기준전압(Vo)을 발생하는 충전회로를 가지며, 상기 BSC의 입력에 의해 상기 베이스 밴드 신호를 상기 기준전압(Vo)과 비교하여 파형정형 출력하는 파형정형부(120b)와, Q/C(Quick Charge) 신호의 입력에 응답하여 상기 파형정형부(120b)의 기준전압(Vo)을 급속 충전하는 급속 충전회로부(210c)로 구성된 수신부(210)와, 상기 배터리(270)의 전압에 의해 동작되며, 상기 파형정형부(210b)로부터 데이터중 프리엠블 신호와 SC(Sync Code)를 각각 검출 출력하는 프리엠블 검출부(240a) 및 SC 검출부(240b)와, 상기 배터리(270)의 전압에 의해 동작되며, 상기 파형정형부(210b)로부터의 데이터중 페치(Fatch) 데이터를 수신처리 출력하는 데이터 처리부(240c)와, 예정된 제1설정코드 혹은 제2설정코드를 검출하기 위한 제1동작상태의 주기로 상기 배터리(270)의 전압을 스위칭하여 상기 RF 수신부(210a)와 파형정형부(210b) 및 급속 충전회로부(210c)에 BSC 신호 및 Q/C 신호를 제공하고, 상기 프리엠블 검출부(240a)와 SC 검출부(240b)로부터의 출력에 응답하여 예정된 제3설정코드를 검출하기 위한 제2동작상태로 상기 BSC 신호 및 Q/C 신호의 출력주기를 전환 스위칭 제어하는 스위치 제어부(240d)로 구성된 제어부(240)로 구성된다.
상기 제3도의 구성중 제어부(240)는 4비트 원칩 마이컴으로 구성할 수 있다. 그리고 미설명부호 260은 메모리(Memory)(ROM)로서 캡코드(Cap-Code) 데이터를 저장하고 있다.
250은 드라이브부(Driver)로서, 상기 데이터 처리부(240c)의 출력에 따라 램프(Lamp)(250a), 스피커(250b), 바이브 레이터(250c)를 선택적으로 구동한다.
제4도는 본 발명에 적용된 POCSAC 코드 포맷으로서, 이는 현재 전세계적으로 통용되는 페이저(pager) 전용 시그날 형태로 CCIR 권고안 584에 자세히 명시되어 있다.
상기 제4도의 POCSAG 코드는 프리엠블신호(Preamble Signal)과, 다수의 페치(Batch)로 되어 있다. 이때 하나의 페치는 하나의 SC(Sync Code ; Word Sync)와 8개의 프레임(frame)의 구성을 가진다.
상기에서 프리엠블 시그날은 수신되는 시그날을 검출하고, 이 시그날에 클럭 비트의 싱크를 맞추기 위한 시그날인데 본 발명에서는 제1설정코드로 칭한다.
싱크 코드는 다음에 전송되는 코드 워드 시그날(어드레스, 메세지, 아이들)의 워드 상크를 맞추기 위해 사용되며 본 발명에서는 제2설정코드로 칭한다.
상기 제1설정코드는 101010의 반전 시그날로 전원 절약회로의 동작이 가능하도록 POCSAG 규격(CCIR권고 584)상에 최소한 576 비트를 512bps 속도로 송신측에서 보내도록 되어 있다.
이는 스위칭 제어부(240d)에서 제1설정코드 검출 주기시 BSC(예로서 64비트 온, 512 비트 오프 혹은 32비트 온, 544 비트 오프)가 RF 수신부(210a) 및 파형정형부(210b)에 공급되어 상기 RF 수신부(210)가 온/오프되더라도 제1설정코드를 수신할 수 있도록 한 것이다.
제4도에 도시된 포멧에 의해 POSAG 코드는 배치구조, 즉 32 비트의 싱크 코드(제2설정코드)와 8개의 프레임을 구조로 되어 있는데 1개의 프레임에는 어드레스 코드 32 비트와, 메세지 32비트의 2개의 코드 구조로 되어 있다. 즉 배치구조는 32 비트 단위의 코드 워드 17개의 구성되어 있음을 이해하여야 한다.
본 발명에서는 자기 호출 어드레스가 있는 프레임(자기 프레임)을 제3설정코드라 가정한다.
제5도는 페이징 수신기의 전체 파워(Main Power)을 "온"한 시점에서부터 송신신호가 없을때 BSC 신호와 Q/C신호와 이들 신호에 따른 기준전압(Vo)의 충전레벨 관계를 도시한 것으로, 제1동작상태를 설명하기 위한 파형도이다.
제6도는 페이징 수신기의 수신부(210)가 프리엠블 혹은 SC를 검출하기 위한 제2동작상태의 BSC와 Q/C에 의해 주기적으로 온/오프하고 있을때 송신된 신호에 따라 동작하는 상태를 나타낸 것이다. 제6도는 제2동작상태를 설명하기 위한 파형도이다.
제7도는 본 발명에 따른 페이징 수신기의 급속 충전 제어흐름도이다.
이하 본 발명에 따른 급속 충전 제어의 동작을 전술한 제2도 및 제3도, 제4도 내지 제7도를 참조하여 상세히 설명한다.
지금 수신기 전체 파워가 제5a도와 같이 "온"되면 제어부(240)내 스위치 제어부(240d)는 제7도 272과정에서 메모리(260)내 저장된 데이터를 억세스하고, 상기 억세스된 데이터에 의해 제7도 280과정에서 배터리(270)의 전원을 스위칭하여 BSC 와 Q/C를 제5b도의 (T0)와 (T2)와 같은 주기로 RF 수신부(210a)와 급속 충전회로(210c)에 입력시킨다. 이때 상기 제5b와 c도와 같은 BSC 및 Q/C의 T2 주기도 32비트의 제2설정코드인 SC 코드 혹은 576비트의 제1설정코드인 프리엠블 중 적어도 32비트의 데이터를 검출하기 위한 온/오프 비율로 설정된 것이다.
특히, 제5b도의 BSC 신호중 T0의 주기는 초기 파워 "온"시 파형정형부(210b)내에 있는 캐패시터(C1)의 전압을 제5d도와 같이 OV에서 기준전압(Vo)의 레벨로 충분히 충전하기 위한 시간을 보장한다.
상기와 같이 스위치 제어부(240d)가 제7도 280과정에서 제5b와 c도의 T0와 T2와 같은 BSC와 Q/C를 출력하면 RF 수신부(210a)와 파형정형부(210b)는 상기 BSC와 Q/C의 입력 주기에 동작되어 제4도와 같은 코드 포맷으로 수신되는 신호를 제어부(240)내로 입력시킨다.
상기 제어부(240)내 프리엠블 검출부(240a), SC 코드 검출부(240b) 각각은 제4도와 같이 수신 신호중 1010...의 제1설정코드(프리엠블), 32비트의 제2설정코드인 SC 코드만을 검출하여 스위치 제어부(240d)로 입력시킨다. 이때 스위치 제어부(240d)는 제7도 282과정에서 제1설정코드임 프리앰블 코드 혹은 제2설정코드인 SC 코드가 검출되었는지를 판단된다. 아무런 코드가 검출되지 않은 경우에는 284과정에서 배터리(270)을 T1,T2 주기로 오프/온 스위칭하여 BSC와 Q/C를 RF 수신부(210a)와 파형정형부(210b)에 입력시키고, 286과정에서 프리앰블 코드가 검출되었는가를 검색한다. 상기 286과정에서 프리앰블이 검출되지 않은 경우에는 전술한 284과정을 반복하여 배터리 세이빙 동작 모드로 들어가 프리앰블을 출력하게 된다. 즉, 제2도와 같은 송신코드중 제1설정코드와 제2설정코드를 검출하기 위한 주기에만 RF 수신부(210a)와 파형정형부(210b)에 전원을 공급하여 제1동작상태 모드로 들어간다.
따라서 초기에 전체 파워가 온되면 파형정형기(210b)내 충전회로의 충전전압은 그전에 방전된 어떤 값에서 기준전압 Vo의 전후 값 V2와 V1 사이로 충전되게 되며, BSC와 Q/C의 동작에 따라 제5d도와 같이 충방전이 된다. 통상 제5도에 있어서 온/오프 주기는 T0≥T2, T1＞T2의 제어방식을 택한다.
상기 제5b,c도와 같은 Td주기 동안 동작중 프리엠블 코드가 프리엠블 검출부(240b)에 의해 검출되면 스위치 제어부(240d)는 288과정에서 BSC와 Q/C 신호를 제6b와 c도와 같이 출력하여 SC 코드가 검출될 때까지 수신부(210)을 "온"시키고, 300 과정에서 SC 검출부(240b)를 통해 SC가 검출되는지를 검출한다.
상기 300과정에서 SC(Sync Code)가 검출되면 제어부(240)는 제6b와 c도와 같이 BSC와 Q/C를 T4,T5,T6,T7 및 T10,T7의 주기로 온/오프 스위칭시켜 전력 소모를 최소화 하면서 필요한 데이터만을 수신하여 SC가 검출되었는지를 304과정에서 검색한다.
상기 T4,T5,T6,T6의 온/오프 시간은 페이징 수신기 내부에 있는 제3도의 메모리(260)에 있는 정보(cap-code)에 의해 정해지게 된다.
이때 상기 제6도의 T4,T5,T6의 주기는 페치(fatch) 구간내에 존재하는 8개의 프레임중 자기 어드레스가 실린 자기 프레임(제3설정코드)를 검출하기 위한 것으로, 이의 주기는 메모리(260)내에 존재하는 캡 코드정보에 따라 변화한다.
상기와 같은 코드체계에 따라 BSC와 Q/C를 제어를 수행하였는데도 불구하고 제6도의 T7내에 SC가 검출되지 않으면 스위치 제어부(240d)는 306과정에서 T8동안 수신부를 온하여 코드에 대비하고, T8동안 프리엠블 또는 SC가 검출되지 않을 때엔 제5b,c도와 같이 BSC와 Q/C를 온/오프 스위칭상태로 한다.
따라서 제1설정코드인 프리엠블 또는 SC가 검출되면 Q/C의 출력동작상태는 제6c도와 같이 된다. 즉 SC 검출후 BSC가 T5 동안 온될때면 Q/C를 동작시키지 않고 SC가 들어오는 T7에만 동작하는 것을 볼 수 있다. 이는 데이터내에 존재할 수 있는 "1"이나 "0"의 연속에 의해 발생할 수 있는 에러를 줄이고 하나의 프리엠블에 매우 긴 베치(Batch)가 연결될때 기준전압 Vo의 변동율에 작아지도록 하여 에러발생율을 더욱 감소시키는 결과를 가져오게 한다.
제6d도는 BSC와 Q/C의 동작에 따른 파형정형부(120)내 기준전압 Vo의 변동 상태를 도시한 것이며 T5동안 변동된 기준전압이 T7동안 다시 복구되는 것을 보이고 있다.
즉 수신부를 주기적으로 온/오프 하면서 프리엠블을 찾는 동작에서는 급속 충전이 Q/C를 BSC와 동일하게 하고 프리엠블이 검출되어 자기 프레임(frame)내에서는 급속 충전이 Q/C를 오프함으로서 데이터내에 "1"이나 "0"이 연속된 경우에 발생할 수 있는 에러를 줄이는 한편 SC마다 급속 충전 Q/C을 온하여 데이터가 매우 길게 수신될 때에 기준전압의 변화양을 줄여 에러발생율을 감소시킨다.
상술한 바와 같이 본 발명은 급속 충전 제어방식을 통하여 파형정형을 위한 기준전압 Vo의 변동율을 최소로 할 수가 있어 코드의 길이가 매우 길게 들어올 경우, 또는 BSC의 동작상태에 특정 데이터에 의한 에러 발생율을 감소시켜 수신 신뢰성을 향상시킬 수가 있다.

Claims (4)

  1. 소정 레벨의 전압을 출력하는 배터리(270)와, BSC의 입력에 응답하여 수신되는 신호를 배이스 밴드 신호로 복조하는 RF 수신부(210a)와, 소정 신호의 입력을 충전하여 기준전압(Vo)을 발생하는 충전회로를 가지며, 상기 BSC의 입력에 의해 상기 베이스 밴드 신호를 상기 기준전압(Vo)과 비교하여 파형정형 출력하는 파형정형부(120b)와, Q/C 신호의 입력에 응답하여 상기 파형정형부(120b)의 기준전압(Vo)을 급속 충전하는 급속 충전회로부(210c)를 구비한 페이징 수신기의 급속 충전 제어회로에 있어서, 상기 배터리(270)의 전압에 의해 동작되며, 상기 파형정형부(210b)로부터 데이터중 프리앰블 신호와 싱크로드를 각각 검출 출력하는 프리엠블 검출부(240a) 및 SC 검출부(240b)와, 상기 배터리(270)의 전압에 의해 동작되며, 상기 파형정형부(210 b)로부터의 데이터중 패치 데이터를 수신처리 출력하는 데이터 처리부(240c)와, 예정된 제1설정코드 혹은 제2설정코드를 검출하기 위한 제1동작상태의 주기로 상기 배터리(270)의 전압을 스위칭하여 상기 RF 수신부(210a)와 파형정형부(210b) 및 급속 충전회로부(210c)에 BSC 신호 및 Q/C 신호를 제공하고, 상기 프리엠블 검출부(240a)와 SC 검출부(240b)로부터의 출력에 응답하여 예정된 제3설정코드를 검출하기 위한 제2동작상태로 상기 BSC 신호 및 Q/C 신호의 출력주기를 전환 스위칭 제어하는 스위치 제어부(240)로 구성함을 특징으로 하는 페이징 수신기의 급속 충전 제어회로.
  2. 제1항에 있어서, 제어부(240d)로부터 출력되는 제1동작상태 주기는 송신코드의 제1설정코드 구간과 제2설정코드 구간의 선두 영역에 위치하는 소정 비트 수만을 검출하기 위한 주기로 상기 BSC와 Q/C신호를 온/오프 스위칭 출력함을 특징으로 하는 페이징 수신기의 급속 충전 제어회로.
  3. 제2항에 있어서, 제어부(240d)로부터 출력되는 제2동작상태 주기는 제2설정코드 구간의 선두 영역과 자기 프레임의 비트 데이터만을 검출하기 위한 주기로 상기 BSC와 Q/C 신호를 온/오프 스위칭함을 특징으로 하는 페이징 수신기의 급속 충전 제어회로.
  4. 소정 레벨의 전압을 출력하는 배터리(270)와, BSC와 Q/C의 신호의 입력에 응답하여 수신되는 신호를 복조하여 파형정형 출력하는 수신부(210)와, 상기 수신부(210)로부터의 출력 데이터를 분석하여 제1,제2설정코드일때 예정된 제3설정코드를 검출하기 위한 제2동작상태로 상기 BSC 신호 및 Q/C 신호의 출력주기를 전환 스위칭 제어하는 스위치 제어부(240)로 구성된 제어부(240)를 구비한 페이징 수신기의 급속 충전 제어방법에 있어서, 파워 온 동작시 송신 코드의 제1설정코드 구간과 제2설정코드 구간영역에 위치하는 소정 비트만을 검출하기 위하여 상기 BSC와 Q/C 각각을 제1주기와 제3설정 주기동안 각각 출력하고 제1 혹은 제2설정코드가 검출되었는가를 검색하는 제1단계와, 상기 제1단계에서, 제1 혹은 제2설정코드를 미검출하였다고 판단시 송신코드의 제2설정코드의 주기인 제2, 제3주기동안 상기 BSC와 Q/C 각각을 온프/온 스위칭하고 제1설정코드가 검출되었는가를 검색하는 제2단계와, 상기 제2단계에서 제1설정코드 미검출시라 판단시 상기 제2단계의 스위칭 동작을 반복하고, 제1설정코드 검출시라 판단시 제1설정코드에 연이어 송신되는 제2설정코드를 검출하기 위하여 상기 BSC와 Q/C 각각을 제4주기 동안 "온" 스위칭하여 제2설정코드가 검출되는지를 검색하는 제3단계와, 상기 제3단계에서 상기 코드가 검출되었다고 판단시 제2설정코드 주기내에 있는 제3설정코드를 검출하기 위하여 Q/C를 제2설정코드 주기로 스위칭하고, BSC를 제2설정코드 주기내의 제3설정코드 주기에 온스위칭시켜 자기 프레임을 검출하고 제2설정코드가 검출되는가를 검색하는 제4단계와, 상기 제4단계에서 제2설정코드가 검출된다고 판단시 상기 제4단계의 스위칭 동작을 반복하고, 제2설정코드 미검출시 상기 제2단계의 검색과정으로부터 반복 수행하는 제5단계로 이루어짐을 특징으로 하는 페이징 수신기의 급속 충전 제어방법.
KR1019910021242A 1991-11-26 1991-11-26 페이징 수신기의 급속 충전제어 회로 및 그 제어방법 KR940003075B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019910021242A KR940003075B1 (ko) 1991-11-26 1991-11-26 페이징 수신기의 급속 충전제어 회로 및 그 제어방법
TW081108105A TW198782B (ko) 1991-11-26 1992-10-13
US07/977,517 US5410734A (en) 1991-11-26 1992-11-17 Quick charging battery saving control circuit and method for a paging receiver
GB9224735A GB2261974B (en) 1991-11-26 1992-11-25 Charging circuit and method for paging receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021242A KR940003075B1 (ko) 1991-11-26 1991-11-26 페이징 수신기의 급속 충전제어 회로 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR930010817A KR930010817A (ko) 1993-06-23
KR940003075B1 true KR940003075B1 (ko) 1994-04-13

Family

ID=19323513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021242A KR940003075B1 (ko) 1991-11-26 1991-11-26 페이징 수신기의 급속 충전제어 회로 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR940003075B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200012327A (ko) 2018-07-27 2020-02-05 주식회사 위더연 다축 교차 다축 회전 입체 구조
KR20200020244A (ko) 2018-08-16 2020-02-26 주식회사 위더연 다축 교차 연쇄 구조
KR20200020277A (ko) 2018-08-16 2020-02-26 이정근 다축 교차 입체 구조용 접속 부재
KR20200085574A (ko) 2019-01-07 2020-07-15 주식회사 위더연 일자형 접속부재 및 이를 사용한 다축 교차 연쇄 구조

Also Published As

Publication number Publication date
KR930010817A (ko) 1993-06-23

Similar Documents

Publication Publication Date Title
US4649538A (en) Radio paging device with improved test modes
US5296849A (en) Pager receiver for enabling to omit power-on signal for receiving synchronization code in pager signal
US4414676A (en) Signal synchronization system
US5086501A (en) Computing system with selective operating voltage and bus speed
KR900009178B1 (ko) 바테리 절약 회로를 갖고 있는 페이징 수신기
US4384361A (en) Selective calling receiver
US4523332A (en) Battery saver circuit for use with paging receiver
US5831544A (en) Method and apparatus for saving battery power in a paging receiver
US5376929A (en) Selective call receiver with battery saving features and method therefor
US5410734A (en) Quick charging battery saving control circuit and method for a paging receiver
KR940003075B1 (ko) 페이징 수신기의 급속 충전제어 회로 및 그 제어방법
CA2008879C (en) Serial word comparator
US4563680A (en) Digital radio paging receiver
KR860001043B1 (ko) 페이징 리시버(Paging Receiver)
KR950011078B1 (ko) 선택 호출 수신기
US5920269A (en) Repeat call message transmission radio pager with front end deactivated following reception of a message
KR0154180B1 (ko) 수신기용 전원 제어부
US5821873A (en) Method and apparatus for saving power in a selective call receiver
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
US5526368A (en) Method for receiving calling data even if missing a predetermined code in a paging receiver
JPH04503439A (ja) 予め定められた信号の一部のための電力節約方法および装置
US5929772A (en) Data processing device and method for use in a paging receiver
JP2853225B2 (ja) 表示機能付無線選択呼出受信機
KR0140798B1 (ko) 디코더 기능을 갖는 중앙처리장치를 내장한 페이저 및 이를 이용한 페이저의 호출수신방법
KR0137449B1 (ko) 무선호출기의 동기신호 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19911126

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19911126

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940319

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19940727

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19940727

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19961230

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19980324

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19990326

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20000327

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20010326

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20020325

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20030324

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20040324

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20050322

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20060317

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20070312

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20080306

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20080306

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee