JP2000223698A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JP2000223698A JP2000223698A JP11019643A JP1964399A JP2000223698A JP 2000223698 A JP2000223698 A JP 2000223698A JP 11019643 A JP11019643 A JP 11019643A JP 1964399 A JP1964399 A JP 1964399A JP 2000223698 A JP2000223698 A JP 2000223698A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- layer
- forming
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】シリサイド工程によるゲート絶縁層の増厚やゲ
ートポリシリコン層の減厚を防ぐことの可能なトランジ
スタの製造方法を提供する。 【解決手段】ゲート絶縁層４０２上にアンドープポリシ
リコン層４１１ａをシラン流プロセスで形成し、続いて
その上に、ドープ剤を添加したホスフィン流をシラン流
に混合してドープポリシリコン層４１１ｂを形成する。
そしてその上に、シリサイド層４１０を形成する。ポリ
シリコン層をアンドープとドープの２層構造とし、絶縁
層４０２に接するのがアンドープポリシリコン層となっ
ているので、酸化しにくい。
ートポリシリコン層の減厚を防ぐことの可能なトランジ
スタの製造方法を提供する。 【解決手段】ゲート絶縁層４０２上にアンドープポリシ
リコン層４１１ａをシラン流プロセスで形成し、続いて
その上に、ドープ剤を添加したホスフィン流をシラン流
に混合してドープポリシリコン層４１１ｂを形成する。
そしてその上に、シリサイド層４１０を形成する。ポリ
シリコン層をアンドープとドープの２層構造とし、絶縁
層４０２に接するのがアンドープポリシリコン層となっ
ているので、酸化しにくい。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタの製
造方法に関し、特に、ＭＯＳトランジスタのゲート電極
を形成する製造方法に関する。
造方法に関し、特に、ＭＯＳトランジスタのゲート電極
を形成する製造方法に関する。
【０００２】
【従来の技術】従来のトランジスタ製法における特にゲ
ート電極製法について、図１〜図８に示してある。
ート電極製法について、図１〜図８に示してある。
【０００３】図１の工程では、＜１００＞の単結晶シリ
コン基板１００に、素子間絶縁のためのフィールド酸化
膜（ＦＯＸ）を形成する。続いて基板１００の表面に、
ＭＯＳＦＥＴのゲート酸化膜となる絶縁層１０２を形成
する。この絶縁層１０２としては一般に二酸化ケイ素が
使用される。そしてその上に、ポリシリコン層１０３と
タングステンシリサイド層１０４を順に形成する。
コン基板１００に、素子間絶縁のためのフィールド酸化
膜（ＦＯＸ）を形成する。続いて基板１００の表面に、
ＭＯＳＦＥＴのゲート酸化膜となる絶縁層１０２を形成
する。この絶縁層１０２としては一般に二酸化ケイ素が
使用される。そしてその上に、ポリシリコン層１０３と
タングステンシリサイド層１０４を順に形成する。
【０００４】図２の工程では、ＭＯＳＦＥＴのゲートパ
ターンを形成するためのフォトリソ工程を実施する。続
く図３の工程では、イオン注入工程の実施によりトラン
ジスタの活性領域を形成し、ゲート形成用のフォトレジ
ストパターン１１３を除去する。そのイオン注入１２０
は、ゲートをマスクとして行われる。これによるイオン
は絶縁層１０２を通して基板１００内に浸透し、第１の
ドープ領域１２２を形成する。この第１のドープ領域１
２２は、１０１３ions/cm２のリンドーズで形成してい
る。イオン注入後は、損傷を受けた格子を修復するため
アニール工程が実施される。この後に、フォトレジスト
パターン１１３を除去する。
ターンを形成するためのフォトリソ工程を実施する。続
く図３の工程では、イオン注入工程の実施によりトラン
ジスタの活性領域を形成し、ゲート形成用のフォトレジ
ストパターン１１３を除去する。そのイオン注入１２０
は、ゲートをマスクとして行われる。これによるイオン
は絶縁層１０２を通して基板１００内に浸透し、第１の
ドープ領域１２２を形成する。この第１のドープ領域１
２２は、１０１３ions/cm２のリンドーズで形成してい
る。イオン注入後は、損傷を受けた格子を修復するため
アニール工程が実施される。この後に、フォトレジスト
パターン１１３を除去する。
【０００５】図４の工程では、スペーサ層１３０を形成
し、これを異方性エッチングすることで図５に示すよう
な側壁スペーサ１４０を形成する。続く図６の工程で、
第２のドープ領域１６１を形成するため、第２のイオン
注入１６０を実施する。このときには、ゲート及び側壁
スペーサがマスクとなる。この第２のドープ領域１６１
は、５×１０１５ions/cm２のヒ素ドーズで形成してい
る。これにより、ＬＤＤ構造が形成される。
し、これを異方性エッチングすることで図５に示すよう
な側壁スペーサ１４０を形成する。続く図６の工程で、
第２のドープ領域１６１を形成するため、第２のイオン
注入１６０を実施する。このときには、ゲート及び側壁
スペーサがマスクとなる。この第２のドープ領域１６１
は、５×１０１５ions/cm２のヒ素ドーズで形成してい
る。これにより、ＬＤＤ構造が形成される。
【０００６】図７の工程では、基板１００上にＢＰＳＧ
膜１６５を形成した後にフォトリソ工程を実施し、コン
タクトホール１６７をエッチング形成する。次いで図８
の工程では、コンタクトホールを介して接触する金属層
１７０をパターン形成し、そして、パッシベーション層
１７５を形成する。そのパッシベーション層は、一般に
シリコンナイトライド及びＰＳＧとされる。
膜１６５を形成した後にフォトリソ工程を実施し、コン
タクトホール１６７をエッチング形成する。次いで図８
の工程では、コンタクトホールを介して接触する金属層
１７０をパターン形成し、そして、パッシベーション層
１７５を形成する。そのパッシベーション層は、一般に
シリコンナイトライド及びＰＳＧとされる。
【０００７】上記のようなトランジスタのゲート電極製
造工程においては、ゲート絶縁層１０２、ゲートポリシ
リコン層１０３、ゲートタングステンシリサイド層１０
４の形成にあたってモノシランプロセス又はジクロロシ
ランプロセスが使用される。そのタングステンシリサイ
ド層１０４を形成するためにモノシランプロセスを使用
する場合の反応は、ＳｉＨ４＋ＷＦ６からＷＳｉＸ＋Ｈ
Ｆとなる式で示される。また、タングステンシリサイド
層１０４の形成にジクロロシランプロセスを使用する場
合の反応は、ＳｉＨ２ＣＨ２＋ＷＦ６＋Ｈ２からＷＳｉ
Ｘ＋ＨＣl＋ＨＦとなる式で示される。
造工程においては、ゲート絶縁層１０２、ゲートポリシ
リコン層１０３、ゲートタングステンシリサイド層１０
４の形成にあたってモノシランプロセス又はジクロロシ
ランプロセスが使用される。そのタングステンシリサイ
ド層１０４を形成するためにモノシランプロセスを使用
する場合の反応は、ＳｉＨ４＋ＷＦ６からＷＳｉＸ＋Ｈ
Ｆとなる式で示される。また、タングステンシリサイド
層１０４の形成にジクロロシランプロセスを使用する場
合の反応は、ＳｉＨ２ＣＨ２＋ＷＦ６＋Ｈ２からＷＳｉ
Ｘ＋ＨＣl＋ＨＦとなる式で示される。
【０００８】
【発明が解決しようとする課題】モノシランプロセスに
よってポリシリコン層１０３を形成する場合、アニール
やシリサイド工程で、ゲートポリシリコン層１０３がド
ープ済であることから酸化しやすいため、ポリシリコン
層１０３の厚さが減少し、そのパターンに接した部分の
ゲート絶縁層１０２の厚さが増大する現象が起こる。そ
の結果、完成したトランジスタのしきい値電圧が本来の
設計値とは違ったものになることがあり、これが、モノ
シランプロセスの欠点としてあげられている。
よってポリシリコン層１０３を形成する場合、アニール
やシリサイド工程で、ゲートポリシリコン層１０３がド
ープ済であることから酸化しやすいため、ポリシリコン
層１０３の厚さが減少し、そのパターンに接した部分の
ゲート絶縁層１０２の厚さが増大する現象が起こる。そ
の結果、完成したトランジスタのしきい値電圧が本来の
設計値とは違ったものになることがあり、これが、モノ
シランプロセスの欠点としてあげられている。
【０００９】そこで本発明は、ゲート絶縁層の増厚やゲ
ートポリシリコン層の減厚を防ぐことの可能なトランジ
スタの製造方法を提供する。
ートポリシリコン層の減厚を防ぐことの可能なトランジ
スタの製造方法を提供する。
【００１０】
【課題を解決するための手段】本発明のトランジスタ製
造方法は、半導体基板に絶縁層を形成する工程と、該絶
縁層上に、シラン流を使用して第１のポリシリコン層を
形成する工程と、該第１のポリシリコン層上に、ドープ
剤を入れたホスフィン流をシラン流に混合して使用する
ことで第２のポリシリコン層を形成する工程と、該第２
のポリシリコン層上にシリサイド層を形成する工程と、
これら第１のポリシリコン層、第２のポリシリコン層及
びシリサイド層をパターニングし、これによる露出部分
の基板に第１のイオン注入を実施して第１のドープ領域
を形成する工程と、この後の基板上にスペーサ層を形成
して異方性エッチングし、前記パターニング後の第１の
ポリシリコン層、第２のポリシリコン層及びシリサイド
層の側壁に側壁スペーサを形成する工程と、該側壁スペ
ーサ形成後に露出している部分の基板に第２のイオン注
入を実施して第２のドープ領域を形成する工程と、を含
むことを特徴とする。
造方法は、半導体基板に絶縁層を形成する工程と、該絶
縁層上に、シラン流を使用して第１のポリシリコン層を
形成する工程と、該第１のポリシリコン層上に、ドープ
剤を入れたホスフィン流をシラン流に混合して使用する
ことで第２のポリシリコン層を形成する工程と、該第２
のポリシリコン層上にシリサイド層を形成する工程と、
これら第１のポリシリコン層、第２のポリシリコン層及
びシリサイド層をパターニングし、これによる露出部分
の基板に第１のイオン注入を実施して第１のドープ領域
を形成する工程と、この後の基板上にスペーサ層を形成
して異方性エッチングし、前記パターニング後の第１の
ポリシリコン層、第２のポリシリコン層及びシリサイド
層の側壁に側壁スペーサを形成する工程と、該側壁スペ
ーサ形成後に露出している部分の基板に第２のイオン注
入を実施して第２のドープ領域を形成する工程と、を含
むことを特徴とする。
【００１１】そのイオン注入にＡｓソースを使用すれば
ＮＭＯＳトランジスタが製造され、イオン注入にＢＦ２
ソースを使用すればＰＭＯＳトランジスタが製造され
る。また、第２のドープ領域を形成する工程の後には、
基板上に絶縁膜を形成して前記第２のドープ領域を露出
させるコンタクトホールを形成する工程と、該コンタク
トホールを介して前記第２のドープ領域に接触する金属
層を形成する工程と、を実施してソース及びドレイン電
極を形成する。
ＮＭＯＳトランジスタが製造され、イオン注入にＢＦ２
ソースを使用すればＰＭＯＳトランジスタが製造され
る。また、第２のドープ領域を形成する工程の後には、
基板上に絶縁膜を形成して前記第２のドープ領域を露出
させるコンタクトホールを形成する工程と、該コンタク
トホールを介して前記第２のドープ領域に接触する金属
層を形成する工程と、を実施してソース及びドレイン電
極を形成する。
【００１２】
【発明の実施の形態】図９〜図１７に、本発明に係るト
ランジスタの製法について工程図を示してある。
ランジスタの製法について工程図を示してある。
【００１３】図９Ａに示す工程では、＜１００＞の単結
晶シリコン基板４００に、素子間絶縁のためのフィール
ド酸化膜（ＦＯＸ）４０１を形成する。これはたとえ
ば、シリコンナイトライド層を形成してフォトリソ工程
でドライエッチングし、そして、フォトレジスト除去後
のウェーハを湿式洗浄した後、酸素雰囲気で熱酸化を実
行してＦＯＸ４０１を成長させ、シリコンナイトライド
層を除去することで実施する。この他にも、ＦＯＸ４０
１に限らず、トレンチ絶縁などの絶縁技術を使用するこ
とも可能である。
晶シリコン基板４００に、素子間絶縁のためのフィール
ド酸化膜（ＦＯＸ）４０１を形成する。これはたとえ
ば、シリコンナイトライド層を形成してフォトリソ工程
でドライエッチングし、そして、フォトレジスト除去後
のウェーハを湿式洗浄した後、酸素雰囲気で熱酸化を実
行してＦＯＸ４０１を成長させ、シリコンナイトライド
層を除去することで実施する。この他にも、ＦＯＸ４０
１に限らず、トレンチ絶縁などの絶縁技術を使用するこ
とも可能である。
【００１４】ＦＯＸ４０１の形成後、基板４００の表面
に、ゲート酸化膜となる絶縁層４０２を形成する。この
絶縁層４０２は、８００〜１１００℃で酸素雰囲気を用
い形成される二酸化ケイ素層である。これに続いて、絶
縁層４０２の上にポリシリコン層を形成することにな
る。
に、ゲート酸化膜となる絶縁層４０２を形成する。この
絶縁層４０２は、８００〜１１００℃で酸素雰囲気を用
い形成される二酸化ケイ素層である。これに続いて、絶
縁層４０２の上にポリシリコン層を形成することにな
る。
【００１５】本工程ではまず、絶縁層４０２及びＦＯＸ
４０１の上に、ドープしていないポリシリコン層４０３
をシラン（ＳｉＨ４）流のプロセスによって形成する。
次に図９Ｂに示すように、アンドープポリシリコン層４
０３の上に、ドープしたポリシリコン層４０４をシラン
（ＳｉＨ４）流に混合したホスフィン（ＰＨ３）流を使
用して形成する。これらアンドープポリシリコン層４０
３及びドープポリシリコン層４０４は、in-situ工程で
形成される。
４０１の上に、ドープしていないポリシリコン層４０３
をシラン（ＳｉＨ４）流のプロセスによって形成する。
次に図９Ｂに示すように、アンドープポリシリコン層４
０３の上に、ドープしたポリシリコン層４０４をシラン
（ＳｉＨ４）流に混合したホスフィン（ＰＨ３）流を使
用して形成する。これらアンドープポリシリコン層４０
３及びドープポリシリコン層４０４は、in-situ工程で
形成される。
【００１６】本実施形態では、ドープポリシリコン層４
０４を形成するホスフィン流のシラン流に対する流量比
は、１５パーセント以上とする。シラン流に混合したホ
スフィン流中にはドープ剤を添加し、本例ではそのドー
プ剤を、基板中のソース及びドレイン領域の導電型と同
じ導電型としている。ドープポリシリコン層４０４を形
成するためのドーズ量は、５×１０１５atoms/cm２以上
とするのがよい。また、ドープポリシリコン層４０４
は、アンドープポリシリコン層４０３の製造に使用する
同じチャンバ内でin-situ形成される。ただし、ドープ
ポリシリコン層４０４を別のチャンバ内で形成すること
も可能である。
０４を形成するホスフィン流のシラン流に対する流量比
は、１５パーセント以上とする。シラン流に混合したホ
スフィン流中にはドープ剤を添加し、本例ではそのドー
プ剤を、基板中のソース及びドレイン領域の導電型と同
じ導電型としている。ドープポリシリコン層４０４を形
成するためのドーズ量は、５×１０１５atoms/cm２以上
とするのがよい。また、ドープポリシリコン層４０４
は、アンドープポリシリコン層４０３の製造に使用する
同じチャンバ内でin-situ形成される。ただし、ドープ
ポリシリコン層４０４を別のチャンバ内で形成すること
も可能である。
【００１７】本例におけるアンドープポリシリコン層４
０３とドープポリシリコン層４０４の合計厚は、８００
〜２０００オングストロームである。好適には、ドープ
ポリシリコン層４０４の厚さを４００〜１０００オング
ストローム、特に８００オングストロームとする。
０３とドープポリシリコン層４０４の合計厚は、８００
〜２０００オングストロームである。好適には、ドープ
ポリシリコン層４０４の厚さを４００〜１０００オング
ストローム、特に８００オングストロームとする。
【００１８】続く図１０の工程では、ポリシリコン層４
０４の上にシリサイド層４０６を形成する。そのシリサ
イド層４０６の厚さは１２５０オングストロームとし、
金属シリサイドとしてタングステンシリサイド層とする
ことができる。
０４の上にシリサイド層４０６を形成する。そのシリサ
イド層４０６の厚さは１２５０オングストロームとし、
金属シリサイドとしてタングステンシリサイド層とする
ことができる。
【００１９】図１１の工程では、フォトレジストパター
ン４１３をマスクとするフォトリソ及びエッチング工程
で、ゲートシリサイド層４１０及びゲートポリシリコン
層４１１をパターン形成する。ゲートシリサイド層４１
０は、シリサイド層４０６をエッチングすることによっ
て形成され、また、ゲートポリシリコン層４１１は、ア
ンドープポリシリコン層４０３及びドープポリシリコン
層４０４をエッチングしたゲートパターン４１１ａ，ｂ
から形成される。エッチング工程のエッチャントは、Ｃ
Ｆ４＋Ｏ２、ＣＨＦ３、Ｃ２Ｆ６、ＳＦ６＋Ｈｅを使用
可能である。
ン４１３をマスクとするフォトリソ及びエッチング工程
で、ゲートシリサイド層４１０及びゲートポリシリコン
層４１１をパターン形成する。ゲートシリサイド層４１
０は、シリサイド層４０６をエッチングすることによっ
て形成され、また、ゲートポリシリコン層４１１は、ア
ンドープポリシリコン層４０３及びドープポリシリコン
層４０４をエッチングしたゲートパターン４１１ａ，ｂ
から形成される。エッチング工程のエッチャントは、Ｃ
Ｆ４＋Ｏ２、ＣＨＦ３、Ｃ２Ｆ６、ＳＦ６＋Ｈｅを使用
可能である。
【００２０】図１２の工程では、ゲートシリサイド層４
１０とゲートポリシリコン層４１１の形成後にフォトレ
ジストパターン４１３を除去し、トランジスタのソース
領域及びドレイン領域を形成するイオン注入工程を実施
する。この場合、ゲートシリサイド層４１０及びゲート
ポリシリコン層４１１をマスクとしてトランジスタの活
性領域を画定し、最初のイオン注入４２０を実施する。
この第１のイオン注入４２０により、基板４００内に第
１のドープ領域４２２が形成される。たとえば、リンの
ｎ−ドーズ又はホウ素のＰ−ドーズで第１のドープ領域
４２２は形成可能である。本例では、１０１３ions/cm
２のリンあるいはヒ素によるｎ−ドーズで第１のドープ
領域４２２を形成している。イオン注入後は、損傷を受
けた格子を修復するためにアニール工程を実施する。
１０とゲートポリシリコン層４１１の形成後にフォトレ
ジストパターン４１３を除去し、トランジスタのソース
領域及びドレイン領域を形成するイオン注入工程を実施
する。この場合、ゲートシリサイド層４１０及びゲート
ポリシリコン層４１１をマスクとしてトランジスタの活
性領域を画定し、最初のイオン注入４２０を実施する。
この第１のイオン注入４２０により、基板４００内に第
１のドープ領域４２２が形成される。たとえば、リンの
ｎ−ドーズ又はホウ素のＰ−ドーズで第１のドープ領域
４２２は形成可能である。本例では、１０１３ions/cm
２のリンあるいはヒ素によるｎ−ドーズで第１のドープ
領域４２２を形成している。イオン注入後は、損傷を受
けた格子を修復するためにアニール工程を実施する。
【００２１】図１３の工程では、全体的にスペーサ層４
３０を形成する。本例のスペーサ層４３０は二酸化ケイ
素層である。次いで図１４に示すように、異方性エッチ
ングでスペーサ層４３０をエッチバックして、ゲート層
の側壁部分に側壁スペーサ４４０を形成する。このスペ
ーサ層４３０のエッチバックに使用されるエッチャント
は、ＣＨＦ３、Ｃ３Ｆ８、ＣＦ４＋Ｏ２、Ｃ２Ｆ６のと
することができる。
３０を形成する。本例のスペーサ層４３０は二酸化ケイ
素層である。次いで図１４に示すように、異方性エッチ
ングでスペーサ層４３０をエッチバックして、ゲート層
の側壁部分に側壁スペーサ４４０を形成する。このスペ
ーサ層４３０のエッチバックに使用されるエッチャント
は、ＣＨＦ３、Ｃ３Ｆ８、ＣＦ４＋Ｏ２、Ｃ２Ｆ６のと
することができる。
【００２２】図１５の工程では、ゲートシリサイド層４
１０、ゲートポリシリコン層４１１及び側壁スペーサ４
４０をマスクとして第２のイオン注入４６０を実施す
る。これにより形成される第２のドープ領域４６１は、
リンあるいはヒ素（Ａｓ）をソースとしたｎ＋ドーズ又
はホウ素（ＢＦ２）をソースとしたｐ＋ドーズで形成す
ることができる。本例における第２のドープ領域４６１
は、５×１０１５ions/cm２のドーズ量としたヒ素のｎ
＋イオン注入により形成している。
１０、ゲートポリシリコン層４１１及び側壁スペーサ４
４０をマスクとして第２のイオン注入４６０を実施す
る。これにより形成される第２のドープ領域４６１は、
リンあるいはヒ素（Ａｓ）をソースとしたｎ＋ドーズ又
はホウ素（ＢＦ２）をソースとしたｐ＋ドーズで形成す
ることができる。本例における第２のドープ領域４６１
は、５×１０１５ions/cm２のドーズ量としたヒ素のｎ
＋イオン注入により形成している。
【００２３】図１６の工程では、ウェーハにＢＰＳＧ膜
（絶縁膜）４６５を形成し、これにフォトリソ工程を実
施してコンタクトホール４６７をエッチング形成する。
続く図１７の工程では、トランジスタに接触する金属層
４７０をパターン形成し、そしてパッシベーション層４
７５を形成する。そのパッシベーション層４７５は、シ
リコンナイトライドやＰＳＧとする。
（絶縁膜）４６５を形成し、これにフォトリソ工程を実
施してコンタクトホール４６７をエッチング形成する。
続く図１７の工程では、トランジスタに接触する金属層
４７０をパターン形成し、そしてパッシベーション層４
７５を形成する。そのパッシベーション層４７５は、シ
リコンナイトライドやＰＳＧとする。
【００２４】以上のように本発明においては、ゲートポ
リシリコン層４１１が、ドープしていないゲートポリシ
リコン層４１１ａとドープしてあるゲートポリシリコン
層４１１ｂとの２層積層構造になっている。そのアンド
ープポリシリコン層がゲート絶縁層と接している構造に
より、シリサイド層４０６を形成するためのシリサイド
工程などでのゲートポリシリコン層４１１の減厚及びゲ
ート絶縁層４０２の部分増厚を抑制することが可能とな
っている。
リシリコン層４１１が、ドープしていないゲートポリシ
リコン層４１１ａとドープしてあるゲートポリシリコン
層４１１ｂとの２層積層構造になっている。そのアンド
ープポリシリコン層がゲート絶縁層と接している構造に
より、シリサイド層４０６を形成するためのシリサイド
工程などでのゲートポリシリコン層４１１の減厚及びゲ
ート絶縁層４０２の部分増厚を抑制することが可能とな
っている。
【図１】従来の製造工程を説明する工程図。
【図２】図１に続く工程を説明する工程図。
【図３】図２に続く工程を説明する工程図。
【図４】図３に続く工程を説明する工程図。
【図５】図４に続く工程を説明する工程図。
【図６】図５に続く工程を説明する工程図。
【図７】図６に続く工程を説明する工程図。
【図８】図７に続く工程を説明する工程図。
【図９】本発明の製造工程を説明する工程図。
【図１０】図９に続く工程を説明する工程図。
【図１１】図１０に続く工程を説明する工程図。
【図１２】図１１に続く工程を説明する工程図。
【図１３】図１２に続く工程を説明する工程図。
【図１４】図１３に続く工程を説明する工程図。
【図１５】図１４に続く工程を説明する工程図。
【図１６】図１５に続く工程を説明する工程図。
【図１７】図１６に続く工程を説明する工程図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クァン−チャオ チェン 台湾 フシンチュ チュツン チンフスト リート レーン11 ナンバー10 (72)発明者 ジュン−リャン ユ 台湾 タイペイ クンミンストリート ナ ンバー163 ８エフ (72)発明者 ミン−ジェン リン 台湾 タイペイ チフユストリート セク ション１ レーン197 ナンバー４ (72)発明者 リン−ウー ヤン 台湾 タイチュン ウチェンロード チュ ンチェンフシンツン レーン１ ナンバー 30 (72)発明者 ユン−ネン リン 台湾 タイペイ チュンホ リェンチェン ロード レーン389 アレイ10 ナンバー ２−１ Ｆターム(参考） 5F040 DA06 DC01 DC10 EC02 EC04 EC05 EC07 EC11 EK01 EL03 EL06 FA03 FA05 FA17 FA19 FB02 FB04
Claims (8)
- 【請求項１】 半導体基板に絶縁層を形成する工程と、
該絶縁層上に、シラン流を使用して第１のポリシリコン
層を形成する工程と、該第１のポリシリコン層上に、ド
ープ剤を入れたホスフィン流をシラン流に混合して使用
することで第２のポリシリコン層を形成する工程と、該
第２のポリシリコン層上にシリサイド層を形成する工程
と、これら第１のポリシリコン層、第２のポリシリコン
層及びシリサイド層をパターニングし、これによる露出
部分の基板に第１のイオン注入を実施して第１のドープ
領域を形成する工程と、この後の基板上にスペーサ層を
形成して異方性エッチングし、前記パターニング後の第
１のポリシリコン層、第２のポリシリコン層及びシリサ
イド層の側壁に側壁スペーサを形成する工程と、該側壁
スペーサ形成後に露出している部分の基板に第２のイオ
ン注入を実施して第２のドープ領域を形成する工程と、
を含むことを特徴とするトランジスタの製造方法。 - 【請求項２】 第２のポリシリコン層を形成する工程に
おいて、シリコン流に対するホスフィン流の流量比が１
５パーセント以上である請求項１記載の製造方法。 - 【請求項３】 第１のポリシリコン層を形成する工程及
び第２のポリシリコン層を形成する工程をin-situ工程
で実施する請求項１又は請求項２記載の製造方法。 - 【請求項４】 第１のポリシリコン層と第２のポリシリ
コン層の合計厚さを８００〜２０００オングストローム
とする請求項１〜３のいずれか１項に記載の製造方法。 - 【請求項５】 第２のポリシリコン層の厚さを４００〜
１０００オングストロームとする請求項４記載の製造方
法。 - 【請求項６】 イオン注入にＡｓソースを使用し、ＮＭ
ＯＳトランジスタを製造する請求項１〜５のいずれか１
項に記載の製造方法。 - 【請求項７】 イオン注入にＢＦ２ソースを使用し、Ｐ
ＭＯＳトランジスタを製造する請求項１〜５のいずれか
１項に記載の製造方法。 - 【請求項８】 第２のドープ領域を形成する工程の後、
基板上に絶縁膜を形成して前記第２のドープ領域を露出
させるコンタクトホールを形成する工程と、該コンタク
トホールを介して前記第２のドープ領域に接触する金属
層を形成する工程と、を含む請求項１〜７のいずれか１
項に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019643A JP2000223698A (ja) | 1999-01-28 | 1999-01-28 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019643A JP2000223698A (ja) | 1999-01-28 | 1999-01-28 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223698A true JP2000223698A (ja) | 2000-08-11 |
Family
ID=12004925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11019643A Pending JP2000223698A (ja) | 1999-01-28 | 1999-01-28 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223698A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013110436A (ja) * | 2013-02-07 | 2013-06-06 | Renesas Electronics Corp | 半導体装置 |
-
1999
- 1999-01-28 JP JP11019643A patent/JP2000223698A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013110436A (ja) * | 2013-02-07 | 2013-06-06 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470606B2 (en) | Masking methods | |
| JP4215787B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000156502A (ja) | 集積回路及び方法 | |
| JP3380086B2 (ja) | 半導体装置の製造方法 | |
| JPH08330511A (ja) | 半導体装置とその製造方法 | |
| US7678655B2 (en) | Spacer layer etch method providing enhanced microelectronic device performance | |
| KR100680505B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10209293A (ja) | 半導体装置の製造方法 | |
| JP3380516B2 (ja) | 半導体装置及びその作製方法 | |
| JP2000223698A (ja) | トランジスタの製造方法 | |
| US6803289B1 (en) | Bipolar transistor and method for making the same | |
| JPH10303313A (ja) | Ｃｍｏｓ回路の製造方法 | |
| JP5446558B2 (ja) | 半導体装置の製造方法 | |
| KR100550345B1 (ko) | 반도체 장치의 실리사이드막 형성방법 | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006351658A (ja) | 半導体装置の製造方法 | |
| JPH11145274A (ja) | 半導体装置およびその製造方法 | |
| JP4241288B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09148568A (ja) | 半導体装置の製造方法 | |
| KR20060000482A (ko) | 반도체 소자의 게이트 형성방법 | |
| JP2006278854A (ja) | 半導体装置の製造方法 | |
| US6191019B1 (en) | Method for forming a polysilicon layer in a polycide process flow | |
| JP4308341B2 (ja) | 半導体装置及びその製造方法 | |
| JP4005269B2 (ja) | 半導体装置の製造方法 | |
| KR100429229B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |