JP2000216388A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000216388A5 JP2000216388A5 JP1999012880A JP1288099A JP2000216388A5 JP 2000216388 A5 JP2000216388 A5 JP 2000216388A5 JP 1999012880 A JP1999012880 A JP 1999012880A JP 1288099 A JP1288099 A JP 1288099A JP 2000216388 A5 JP2000216388 A5 JP 2000216388A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- layer
- gate electrode
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 40
- 239000012535 impurity Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- -1 Boron ions Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Description
【特許請求の範囲】
【請求項１】 埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、
前記半導体層上に配置されているゲート絶縁膜と、
前記ゲート絶縁膜上に配置されているゲート電極とを備え、
前記半導体層は、前記ゲート電極の下の領域に配置されているチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、
前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする半導体装置。
【請求項２】 前記半導体層は、１０００Å以上であることを特徴とする、請求項１記載の半導体装置。
【請求項３】 埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、
前記半導体層上に配置されているゲート絶縁膜と、
前記ゲート絶縁膜上に配置されているゲート電極とを備え、
前記半導体層は、前記ゲート電極の下の領域に配置されて１０００Åよりも厚いチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、
前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界近傍に唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする半導体装置。
【請求項４】 前記半導体装置は、ＮチャネルＭＯＳトランジスタであることを特徴とする、請求項１から請求項３のうちのいずれか一項に記載の半導体装置。
【請求項５】 前記半導体装置は、ＰチャネルＭＯＳトランジスタであることを特徴とする、請求項１記載の半導体装置。
【請求項６】 前記ソース，ドレイン領域間に位置づけられた前記チャネル領域の実質的全てが前記不純物濃度プロファイルを有する、請求項１ないし請求項５のうち、いずれか１項に記載の半導体装置。
【請求項７】 前記ソース，ドレイン領域間に位置づけられた実質的な前記チャネル領域のみが前記不純物濃度プロファイルを有する、請求項１ないし請求項５のうち、いずれか１項に記載の半導体装置。
【請求項８】 埋め込み絶縁層および、前記埋め込み絶縁層上に形成される半導体層を有するＳＯＩ基板と、
前記半導体層上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
前記ゲート電極と対向する側の前記ＳＯＩ層内に選択的に形成されるソース領域およびドレイン領域と、
前記ソース，ドレイン領域間の領域として規定されるチャネル領域とを備え、
前記ソース，ドレイン領域より内側のチャネル領域部分において、連続的に増加し、前記半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有することを特徴とする半導体装置。
【請求項９】 前記チャネル領域を囲む分離膜をさらに備える、請求項１ないし請求項８のうち、いずれか１項に記載の半導体装置。
【請求項１０】 前記分離膜はフィールド酸化膜を含む、請求項９記載の半導体装置。
【請求項１】 埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、
前記半導体層上に配置されているゲート絶縁膜と、
前記ゲート絶縁膜上に配置されているゲート電極とを備え、
前記半導体層は、前記ゲート電極の下の領域に配置されているチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、
前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする半導体装置。
【請求項２】 前記半導体層は、１０００Å以上であることを特徴とする、請求項１記載の半導体装置。
【請求項３】 埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、
前記半導体層上に配置されているゲート絶縁膜と、
前記ゲート絶縁膜上に配置されているゲート電極とを備え、
前記半導体層は、前記ゲート電極の下の領域に配置されて１０００Åよりも厚いチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、
前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界近傍に唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする半導体装置。
【請求項４】 前記半導体装置は、ＮチャネルＭＯＳトランジスタであることを特徴とする、請求項１から請求項３のうちのいずれか一項に記載の半導体装置。
【請求項５】 前記半導体装置は、ＰチャネルＭＯＳトランジスタであることを特徴とする、請求項１記載の半導体装置。
【請求項６】 前記ソース，ドレイン領域間に位置づけられた前記チャネル領域の実質的全てが前記不純物濃度プロファイルを有する、請求項１ないし請求項５のうち、いずれか１項に記載の半導体装置。
【請求項７】 前記ソース，ドレイン領域間に位置づけられた実質的な前記チャネル領域のみが前記不純物濃度プロファイルを有する、請求項１ないし請求項５のうち、いずれか１項に記載の半導体装置。
【請求項８】 埋め込み絶縁層および、前記埋め込み絶縁層上に形成される半導体層を有するＳＯＩ基板と、
前記半導体層上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
前記ゲート電極と対向する側の前記ＳＯＩ層内に選択的に形成されるソース領域およびドレイン領域と、
前記ソース，ドレイン領域間の領域として規定されるチャネル領域とを備え、
前記ソース，ドレイン領域より内側のチャネル領域部分において、連続的に増加し、前記半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有することを特徴とする半導体装置。
【請求項９】 前記チャネル領域を囲む分離膜をさらに備える、請求項１ないし請求項８のうち、いずれか１項に記載の半導体装置。
【請求項１０】 前記分離膜はフィールド酸化膜を含む、請求項９記載の半導体装置。
【０００８】
【課題を解決するための手段】
第１の発明に係る半導体装置は、埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、前記半導体層上に配置されているゲート絶縁膜と、前記ゲート絶縁膜上に配置されているゲート電極とを備え、前記半導体層は、前記ゲート電極の下の領域に配置されているチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする。
【課題を解決するための手段】
第１の発明に係る半導体装置は、埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、前記半導体層上に配置されているゲート絶縁膜と、前記ゲート絶縁膜上に配置されているゲート電極とを備え、前記半導体層は、前記ゲート電極の下の領域に配置されているチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界かまたはそれよりも深いところに唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする。
第３の発明に係る半導体装置は、埋め込み絶縁層および、前記埋め込み絶縁層上から一方主面にかけて存在する半導体層を有するＳＯＩ基板と、前記半導体層上に配置されているゲート絶縁膜と、前記ゲート絶縁膜上に配置されているゲート電極とを備え、前記半導体層は、前記ゲート電極の下の領域に配置されて１０００Åよりも厚いチャネル領域並びに、当該チャネル領域を挟むように、前記ゲート電極の下の前記領域外に配置されているソース領域およびドレイン領域を含み、前記チャネル領域は、当該半導体層と前記埋め込み絶縁層との境界近傍に唯一のピークを持った不純物濃度プロファイルを有し、前記不純物濃度プロファイルは前記半導体層の表面から前記ピークにかけて連続的に増加することを特徴とする。
このようなプロファイルを持つＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタの製造方法について説明する。まず、図４に示すようなウェーハ１０を準備する。ウェーハ１０は、シリコンで構成されていて表面に３００Åのシリコン酸化膜１３を有し、そのシリコン酸化膜１３の下に１０００ÅのＳＯＩ層１２を有し、さらにＳＯＩ層１２の下に４０００Åのシリコン酸化膜１１を有する。このシリコン酸化膜１１はウェーハ１０の内部に形成されており、シリコン酸化膜１１の下にはさらにシリコン層１４が存在する。次に、リソグラフィを行ってＮチャネルＭＯＳトランジスタが形成される領域１５にフォトレジストが形成されず、ＰチャネルＭＯＳトランジスタが形成される領域１６にフォトレジスト１７が形成される。ＮチャネルＭＯＳトランジスタのチャネルドーピングのために、この状態のウェーハ１０に対しホウ素イオンの注入が行われる。ホウ素イオンは符号１８により示された矢印の方向に沿って打ち込まれる。このイオン注入は、加速度電圧３５ｋｅＶ、ドーズ量１０13ｃｍ-2という条件で行われる。このイオン注入の後、フォトレジスト１７が除去される。次に、ＰチャネルＭＯＳトランジスタのチャネルドーピングのために、リソグラフィを行ってＮチャネルＭＯＳトランジスタが形成される領域１５にフォトレジスト１９が形成されるが、ＰチャネルＭＯＳトランジスタが形成される領域１６にはフォトレジストは形成されない。この状態のウェーハ１０に対し、リンイオンの注入が符号２０により示された矢印の方向に沿って行われる。このイオン注入は、加速度電圧６０ｋｅＶ、ドーズ量２．６×１０12ｃｍ-2という条件で行われる。このイオン注入の後、フォトレジスト１９が除去される。
図１７の状態からＣＶＤ法によりタングステンを約５０００Å堆積する。このタングステンをエッチバックしてタングステンプラグ６３を形成する。チタン６４の上にアルミニウム銅を５０００Å〜１．０μｍ堆積する。リソグラフィによってフォトレジストをパターニングして、そのフォトレジストをマスクにしてアルミニウム銅６５をドライエッチングする。アルミニウム銅６５のパターニングが終了した後にフォトレジストを除去すると、図１８に示す状態になる。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11012880A JP2000216388A (ja) | 1999-01-21 | 1999-01-21 | 半導体装置 |
| US09/305,278 US6414354B1 (en) | 1999-01-21 | 1999-05-05 | Semiconductor device having a semiconductor layer with a channel region having a continuously increasing impurity concentration profile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11012880A JP2000216388A (ja) | 1999-01-21 | 1999-01-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216388A JP2000216388A (ja) | 2000-08-04 |
| JP2000216388A5 true JP2000216388A5 (ja) | 2006-03-02 |
Family
ID=11817736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11012880A Pending JP2000216388A (ja) | 1999-01-21 | 1999-01-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6414354B1 (ja) |
| JP (1) | JP2000216388A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4698793B2 (ja) * | 2000-04-03 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7336105B2 (en) * | 2005-06-28 | 2008-02-26 | International Business Machines Corporation | Dual gate transistor keeper dynamic logic |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238857A (en) * | 1989-05-20 | 1993-08-24 | Fujitsu Limited | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure |
| US5293052A (en) * | 1992-03-23 | 1994-03-08 | Harris Corporation | SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop |
| JPH07221310A (ja) | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | Ｍｏｓｆｅｔの製造方法 |
| US5401982A (en) * | 1994-03-03 | 1995-03-28 | Xerox Corporation | Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions |
| JPH09199716A (ja) | 1996-01-17 | 1997-07-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5795813A (en) * | 1996-05-31 | 1998-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Radiation-hardening of SOI by ion implantation into the buried oxide layer |
| JP3556407B2 (ja) | 1996-09-19 | 2004-08-18 | 株式会社東芝 | 半導体装置の製造方法 |
| US5874329A (en) * | 1996-12-05 | 1999-02-23 | Lsi Logic Corporation | Method for artificially-inducing reverse short-channel effects in deep sub-micron CMOS devices |
-
1999
- 1999-01-21 JP JP11012880A patent/JP2000216388A/ja active Pending
- 1999-05-05 US US09/305,278 patent/US6414354B1/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8476676B2 (en) | Trench poly ESD formation for trench MOS and SGT | |
| US10032766B2 (en) | VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices | |
| JP3772916B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
| JPH07122745A (ja) | 半導体装置およびその製造方法 | |
| JP2566202B2 (ja) | 半導体素子とその製法 | |
| JP4171251B2 (ja) | 半導体装置及びその製造方法 | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| US20050161734A1 (en) | Vertical gate semiconductor device and method for fabricating the same | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| JP2009130021A (ja) | 横型ｍｏｓトランジスタ及びその製造方法 | |
| JP2003273354A (ja) | 半導体装置およびその製造方法 | |
| JP3164030B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| US6228729B1 (en) | MOS transistors having raised source and drain and interconnects | |
| JP2000216388A5 (ja) | ||
| JP2003060064A (ja) | Ｍｏｓｆｅｔ、半導体装置及びその製造方法 | |
| JPH0714916A (ja) | Ｍｏｓ電界効果トランジスタの分離構造およびその製造 方法 | |
| JPS6326553B2 (ja) | ||
| JP2949745B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JP2005244168A (ja) | 半導体装置およびその製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
| JPH05235345A (ja) | 半導体装置およびその製造方法 | |
| JP2697062B2 (ja) | 半導体装置の製造方法 |