JP2000214964A - デ―タ記憶装置、周辺装置、コンピュ―タ・システム及び電力の供給を制御する方法 - Google Patents

デ―タ記憶装置、周辺装置、コンピュ―タ・システム及び電力の供給を制御する方法

Info

Publication number
JP2000214964A
JP2000214964A JP2000001273A JP2000001273A JP2000214964A JP 2000214964 A JP2000214964 A JP 2000214964A JP 2000001273 A JP2000001273 A JP 2000001273A JP 2000001273 A JP2000001273 A JP 2000001273A JP 2000214964 A JP2000214964 A JP 2000214964A
Authority
JP
Japan
Prior art keywords
power
peripheral device
computer
peripheral
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000001273A
Other languages
English (en)
Inventor
Marion Wells Robert
ロバート・マリオン・ウェルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000214964A publication Critical patent/JP2000214964A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 コンピュータ・システムのためのリモート自
動パワー制御装置を提供すること。 【解決手段】 データ記憶装置などの周辺装置が、１つ
以上のコンピュータを有するコンピュータ・システム内
で使用される。コンピュータ・システムは、連続クロッ
ク同期式シリアル・リンクを提供するファイバ・チャネ
ルまたはシリアル・ストレージ・アーキテクチャ（ＳＳ
Ａ）などのインタフェース・アーキテクチャを含む。デ
ータ記憶装置は、電源及びディスク・ドライブなどのデ
ータ記憶コンポーネントを、ハウジング内に含む。導線
を通じてコンピュータと接続するように適応化される１
つ以上のデータ通信インタフェースが、ハウジング上に
設けられ、データ記憶コンポーネントに接続される。デ
ータ記憶コンポーネントは、実質的なパワーアップ状態
と、パワーダウン信号に応答して入力する実質的なパワ
ーダウン状態とを有する。検出器回路が、各データ通信
インタフェースにおいて、クロック信号損失を検出し、
それに応答してパワーダウン信号を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、コンピュー
タ・システムにおいて、周辺装置への電力の供給を制御
する分野に関する。
【０００２】
【従来の技術】コンピュータの利用の普及により、コン
ピュータ用にデータを記憶する柔軟で高度な可用性を有
する装置に対する要求が益々増加している。多くの企業
は複数のホスト・コンピュータを有し、それらには独立
に機能するまたはネットワークを介して接続されるパー
ソナル・コンピュータ、ワークステーション、及びサー
バが含まれる。データが全てのホスト・コンピュータに
よりアクセスされ得るように、複数のホスト・コンピュ
ータがデータ記憶装置の共通のプールをアクセスできる
ことが好ましい。こうした構成により、任意のホスト・
コンピュータの使用可能なデータの総量が増加する。
【０００３】これらのシステムのデータ記憶装置は、コ
ンピュータ・ホストの近くのスペースを解放したり、バ
ックアップ・データを保護するために、リモート位置に
配置され得る。しかしながら、必要とされないときに、
データ記憶装置をリモート位置において手操作によりパ
ワーダウンすることは不都合である。
【０００４】ホスト・コンピュータから周辺装置に長距
離に渡って延びる専用のパワー制御ラインの使用によ
り、リモート・パワー制御は既に実現されている。リモ
ート・パワー制御はホストからのパワーアップ／ダウン
・コマンドを用いて実現され、そのためにホストにおい
て複雑なソフトウェア、更に周辺装置において複雑なコ
マンド・インタプリタが必要とされる。
【０００５】
【発明が解決しようとする課題】従って、コンピュータ
・システムのためのリモート自動パワー制御装置、特に
従来のパワー制御の欠点を克服するこうした装置が待望
される。
【０００６】従って、本発明の目的は、上記の要求に応
えるリモート自動パワー制御装置を提供することであ
る。
【０００７】
【課題を解決するための手段】データ記憶装置などの周
辺装置は、任意の数のコンピュータを有し、連続クロッ
ク同期式シリアル・リンクを介して通信可能なコンピュ
ータ・システムにおいて使用される。連続クロック同期
式シリアル・リンクが、ファイバ・チャネルやシリアル
・ストレージ・アーキテクチャ（ＳＳＡ）などの、好適
なインタフェース・アーキテクチャを通じて提供され得
る。電源及びディスク・ドライブなどのデータ記憶コン
ポーネントが、ハウジング内に設けられる。導線を通じ
てコンピュータと接続するように適応化されるデータ通
信インタフェースが、ハウジング上に設けられ、データ
記憶コンポーネントに接続される。データ記憶コンポー
ネントは、実質的なパワーアップ状態と、パワーダウン
信号に応答して入力する実質的なパワーダウン状態とを
有する。検出器回路が、各データ通信インタフェースに
おいて、クロック信号損失を検出し、それに応答してパ
ワーダウン信号を生成する。従って、データ記憶装置
は、パワーダウンされるコンピュータのそれぞれに応答
して、自動的にパワーダウンされ得る。
【０００８】好適には、リモート自動パワー制御装置
は、ホストにおいて特殊なハードウェアまたはソフトウ
ェアを使用せず、周辺装置においても特殊なソフトウェ
アを使用せず、周辺装置において少量の単純なハードウ
ェアを使用するだけである。
【０００９】
【発明の実施の形態】図１、図２及び図３は、本発明の
特定の形態を実現するコンピュータ・システム１００、
２００及び３００をそれぞれ示す。３つのコンピュータ
・システムは幾つかの可能な構成を例証するために示さ
れ、当業者であれば、多くの他の構成が実現可能である
ことが容易に理解できよう。実際、多数のコンピュータ
が一般にコンピュータ・システムにおいて使用される。
【００１０】図１において、コンピュータ・システム１
００はコンピュータ１０２及び周辺装置１０４を含む。
コンピュータ１０２は電力源１０６から電気的にパワー
供給され、周辺装置１０４は電力源１０８から電気的に
パワー供給される。周辺装置１０４は周辺装置コンポー
ネント１１０及び電源１１２を有し、両者は図１の実線
境界により示されるハウジング内に支持され、配置され
る。ハウジング（及び後述のハウジング）は、こうした
コンポーネントを部分的にまたは完全に覆って支持する
任意の好適な構造であり、好適には金属などの耐久材に
より形成される。電源１１２は電力源インタフェース
（図示せず）を介して、電力源１０８に着脱式に接続さ
れる。ここで電力源インタフェースは、交流（ＡＣ）コ
ンセントに接続される電源コードを含み得る。周辺装置
１０４は、ハウジングにより支持され、周辺装置コンポ
ーネント１１０に接続されるデータ通信インタフェース
１１４を有する。データ通信インタフェース１１４はコ
ネクタを含み、通常、周辺装置１０４に着脱式に接続さ
れるアダプタ・カード１２０（破線により示される）上
に設けられる。
【００１１】コンピュータ１０２は、ケーブル１１６及
び１１８（導線体または光導体）を介して、周辺装置コ
ンポーネント１１０に接続され、それらと通信する。こ
れらのケーブルは、データ通信インタフェース１１４に
着脱式に接続される。導線体または光導体は、"物理（p
hysical）"導体と呼ばれ得る。コンピュータ１０２は、
データ通信インタフェース１１４に類似のデータ通信イ
ンタフェースを有する。コンピュータ１０２は、ケーブ
ル１１６及び１１８により提供される２つの全２重路を
介して、周辺装置１０４と通信するように動作するが、
これは本質的ではない。
【００１２】図２では、コンピュータ・システム２００
がコンピュータ２０２、コンピュータ２０４及び周辺装
置２０６を含む。コンピュータ２０２及び２０４は、そ
れぞれ電力源２０８及び２１０からパワー供給され、周
辺装置２０６は電力源２１２からパワー供給される。周
辺装置２０６は周辺装置コンポーネント２１６を有し、
それらは周辺装置コンポーネント２１８及び２２０が含
まれ、これらは図２の実線境界により示されるハウジン
グ内に支持され、配置される。電源２１４もまたハウジ
ング内に配置され、電源コードなどの電力源インタフェ
ース（図示せず）を介して、電力源２１２に着脱式に接
続される。周辺装置２０６は、ハウジングにより支持さ
れ、周辺装置コンポーネント２１６に接続されるデータ
通信インタフェース２２２及び２２４を有する。データ
通信インタフェース２２２及び２２４の各々はコネクタ
を含み、図２に破線により示されるアダプタ・カード２
２６などの、アダプタ・カード上に設けられる。データ
通信インタフェース２２２及び２２４の各々は、コンピ
ュータと、または別の周辺装置とケーブルを介して接続
されるように、適応化される。
【００１３】コンピュータ２０２は、ケーブル２２８及
び２３０（導線体または光導体など）を介して、周辺装
置コンポーネント２１６に接続され、それらと通信す
る。これらのケーブルは、データ通信インタフェース２
２２に着脱式に接続される。コンピュータ２０２及び２
０４は、データ通信インタフェース２２２及び２２４に
類似のまたは同一のデータ通信インタフェースを有す
る。コンピュータ２０２及び２０４の各々は、ケーブル
により提供される２つの全２重（full-duplex）路を介
して、周辺装置２０６と通信するように動作する。
【００１４】図３は、複数のコンピュータ３０１、周辺
装置３０８、及び周辺装置３１０を含むコンピュータ・
システム３００を示す。複数のコンピュータ３０１に
は、コンピュータ３０２、３０４及び３０６が含まれ、
これらはそれぞれ電力源３１２、３１４及び３１６から
パワー供給される。周辺装置３０８は電力源３１８から
パワー供給される。周辺装置３０８は周辺装置コンポー
ネント３２０及び電源３２２を有し、これらの全ては、
図３の実線境界により示されるハウジング内に支持さ
れ、配置される。電源３２２は電源コードなどの電力源
インタフェース（図示せず）を介して、電力源３１８と
着脱式に接続される。周辺装置３０８は、ハウジングに
より支持され、周辺装置コンポーネント３２０に接続さ
れる複数のデータ通信インタフェース３３１を有する。
複数のデータ通信インタフェース３３１の各々は、コン
ピュータと、または別の周辺装置とケーブルを介して接
続されるように、適応化される。データ通信インタフェ
ース３３１の各々はコネクタを含み、図３に破線により
示されるアダプタ・カード３３８などの、アダプタ・カ
ード上に設けられる。
【００１５】周辺装置３０８は直列ループ型構成によ
り、周辺装置コンポーネント３２０への接続を提供す
る。データ通信インタフェース３３２の１つのポート
が、周辺装置コンポーネント３２４の第１の末端部に接
続され、他のポートが周辺装置コンポーネント３２６の
第１の末端部に接続される。データ通信インタフェース
３４０の１つのポートは、周辺装置コンポーネント３２
４の第２の末端部に接続され、他のポートは周辺装置コ
ンポーネント３２８の第１の末端部に接続される。デー
タ通信インタフェース３４２の１つのポートは、周辺装
置コンポーネント３２８の第２の末端部に接続され、他
のポートは周辺装置コンポーネント３３０の第１の末端
部に接続される。最後に、データ通信インタフェース３
４４の１つのポートは、周辺装置コンポーネント３３０
の第２の末端部に接続され、他のポートは周辺装置コン
ポーネント３２６の第２の末端部に接続される。
【００１６】図３に示されるように、複数のコンピュー
タ３０１及び周辺装置３０８及び３１０がループ型に直
列に接続される。コンピュータ３０２は、ケーブル３３
４及び３３６（導線体または光導体など）を介して、周
辺装置コンポーネント３２０に接続され、それらと通信
する。これらのケーブルは、データ通信インタフェース
３３２に着脱式に接続される。コンピュータ３０４及び
３０６も類似に接続され、通信する。複数のコンピュー
タ３０１の各々は、データ通信インタフェース３３１に
類似のデータ通信インタフェースを有する。各コンピュ
ータは、図示のように、２つの全２重路を介して、周辺
装置３０８及び３１０と通信するように動作する。
【００１７】周辺装置３１０は、データ通信インタフェ
ース３１３に接続される周辺装置コンポーネント３１１
を含み、周辺装置１０４、２０６及び３０８（図１、図
２及び図３）の１つと類似のまたは同一のコンポーネン
トを含み得る。周辺装置３１０は、データ通信インタフ
ェース３１３と３４４間に接続される好適なケーブルを
介して、周辺装置３０８に接続される。
【００１８】ライン３４１は、あるアプリケーションに
おいて必要とされる複数のコンピュータ３０１と複数の
周辺装置３０８及び３１０間の大規模な遠位的なまたは
物理的な分離を示す。例えば、周辺装置３０８及び３１
０はバックアップ記憶用のデータ記憶装置を含み、複数
のコンピュータ３０１から離れて孤立した耐火地下室内
に配置され得る。
【００１９】図８を参照すると、コンピュータ３０２の
ブロック図が示され、これは複数のコンピュータ３０１
の各々、及びここで述べられた他のコンピュータを表
す。コンピュータ３０２は電子コンポーネント８０２を
含み、これは通常動作の間に、電源８０４から電力を供
給される。電子コンポーネント８０２は、中央処理ユニ
ット（ＣＰＵ）、メモリ素子などの、コンピュータの通
常の電子コンポーネントを含み得る。電子コンポーネン
ト８０２はデータ送信機８１２及びデータ受信機８１４
に接続され、これらはデータ通信インタフェース８０６
に接続される。データ通信インタフェース８０６は好適
なコネクタを含み、アダプタ・カード上に設けられる。
データ送信機８１２及びデータ受信機８１４もまた、ア
ダプタ・カード上に設けられる。コンピュータ３０２は
電力源インタフェース８０８を有し、これは電源コード
を含み、電源８０４に切替え式に接続され、電力源３１
２に接続されるように適応化され得る。電子コンポーネ
ント８０２への電力の供給は、アクチュエート式スイッ
チ８１０（例えば通常のオン／オフ・スイッチまたは他
の好適なスイッチング手段）の作動により終了され得
る。ここでスイッチ８１０は、コンピュータ３０２をオ
ン状態及びオフ状態にするための、それぞれオン位置と
オフ位置とを有する。
【００２０】図１乃至図３を再度参照し、１実施例で
は、コンピュータ・システム１００、２００及び３００
が、相互接続アーキテクチャとして、シリアル・ストレ
ージ・アーキテクチャ（ＳＳＡ）を使用する。すなわ
ち、必要なコンポーネント（データ通信インタフェー
ス、ケーブル、周辺装置コンポーネントなど）が、現在
使用可能な既知のコンポーネントを用いて、ＳＳＡに従
い構成される。こうしたＳＳＡデータ記憶装置の１つ
は、現在ＩＢＭから提供されるＩＢＭ７１３３である。
【００２１】ＳＳＡは、ディスク・ドライブ、テープ・
ドライブ、ＣＤ−ＲＯＭドライブ、光ドライブ、プリン
タ、スキャナ、及び他のコンポーネントを含むＩ／Ｏ装
置を、コンピュータ及び記憶サブシステムに接続するた
めに、特定的に設計されたシリアル・インタフェースで
ある。各ＳＳＡリンクは全２重であり、同時にフレーム
多重化され、各方向において、（例えば）４０ＭＢ／秒
のデータ・レート、及び各ノードにおいて、（例えば）
１６０ＭＢ／秒の総スループットをもたらす。４本の信
号線だけが必要とされる（送受信の両方において、差
動"ツイスト・ペア"が使用される）。当業者であればＳ
ＳＡに通じており、従って、ここではそのアーキテクチ
ャ及び動作に関する説明は省略する。ＳＳＡの詳細につ
いては、"Information Technology-Serial Storage Arc
hitecture-Transport Layer 1（SSA-TL1）、 American
National Standards Institute（ANSI） X3T10/0989
D"、"Information Technology-Serial Storage Archite
cture-Physical 1（SSA-PH1）、 ANSI X3T10. UXXXD"、
及び"Information Technology-Serial Storage Archite
cture-SCSI-2 Protocol（SSA-S2P）、 ANSI JUT10. 1/1
21D"を参照されたい。
【００２２】しかしながら、当業者であれば、本発明が
ＳＳＡに限るものでないことが容易に理解できよう。す
なわち、コンピュータ・システムは他の好適なアーキテ
クチャ及びコンポーネントを使用し得る。例えば、別の
実施例では、コンピュータ・システムはインタフェース
・アーキテクチャとして、"ファイバ・チャネル"技術を
使用する。ファイバ・チャネルは、情報転送のためにＡ
ＮＳＩ定義によるプロトコルにより文書化された別の公
知の規格の統合セットの一般名である。
【００２３】図４を参照すると、図３の周辺装置３０８
内で使用され得る電子コンポーネント及び回路の関連部
分が示される。こうした電子コンポーネント及び回路
は、図１及び図２の周辺装置１０４及び２０６内でも、
同様に適用され得る。好適には、こうしたコンポーネン
トの一部または全てが、アダプタ・カード３３２など
の、周辺装置のアダプタ・カード上に配置される。
【００２４】図４の周辺装置コンポーネント３２０の各
々は、装置機能及びデータ通信のための好適なコンポー
ネントを含む。例えば、周辺装置コンポーネント３２６
は、データ送信機４１８、データ受信機４２０、及び装
置４２２を含む。装置４２２は例えば、複数のコンピュ
ータ３０１（図３）がデータを読み書きするためのデー
タ記憶コンポーネント（例えば磁気ディスクを使用する
ディスク・ドライブ）を含み得る。装置４２２はデータ
送信機４１８及びデータ受信機４２０に接続され、これ
らはそれぞれデータ送信ライン及びデータ受信ラインに
接続される。
【００２５】周辺装置３０８はまた、複数の検出器４０
１（検出器４０６及び４０８など）及び論理回路４１０
を有する検出器回路４００を含む。好適には、検出器の
数は、コンピュータに接続されるように適応化されるデ
ータ通信インタフェースの数に等しい。図３のコンピュ
ータ・システム３００では、検出器の数は好適には４つ
である。検出器４０６は、データ通信インタフェース３
３２の受信データ・ラインに接続される入力と、論理回
路４１０の第１の入力に接続される出力とを有する。同
様に、検出器４０８は、データ通信インタフェース３４
２の受信データ・ラインに接続される入力と、論理回路
４１０の第２の入力に接続される出力とを有する。他の
検出器についても同様に接続される。
【００２６】検出器４０６は、コンピュータ３０２と周
辺装置３０８間の通信リンクの非活動状態を検出するよ
うに動作し、またそれらの間の通信リンク活動を検出す
る。通信リンク活動状態及び非活動状態の検出に応答し
て、検出器４０６は適切な信号を論理回路４１０に生成
する。検出器４０８及び他の検出器も同様に動作する。
【００２７】通信リンク活動は、その活動が非アイドル
活動（活動データ通信）かアイドル活動（非活動データ
通信）かに関わらず、コンピュータがパワーオンされて
いるときに、データ・ライン上に存在する信号を含む。
データは、例えばデータをデータ記憶コンポーネントか
ら読み書きするときに、伝達される。通信リンク非活動
状態は、コンピュータがパワーオフされているときに、
データ・ライン上に存在する信号を含む。例えば、連続
クロック同期式シリアル・リンクにより、クロック信号
が、（データが伝達されていないときでさえも、）パワ
ーオン状態の複数のコンピュータ３０１の各々から提供
される。複数のコンピュータ３０１のそれぞれからのク
ロック信号の損失は、そのコンピュータがパワーオフさ
れるか、周辺装置３０８から切り離されるときに発生す
る。こうした連続クロック同期式シリアル・リンクは、
例えばＳＳＡまたはファイバ・チャネル技術を使用する
コンピュータ・システムにおいて提供される。
【００２８】電源３２２は主電源４１２と補助電源４１
４とに分割される。電源３２２の電源コード４２６は、
一般のＡＣコンセントにおいて提供される電力源など
の、好適な電力源に接続される。通常動作の間、主電源
４１２の出力（ＶMAIN）は、電力をオン状態の周辺装置
内の周辺装置コンポーネント３２６及び３２８に供給す
る。補助電源４１４の出力（ＶAUX）は、電力を検出器
回路４００に供給する。主電源４１２から供給される電
力は、補助電源４１４から供給される電力に比較して、
かなり大きい。
【００２９】主電源４１２は、論理回路４１０の出力に
接続されるパワー制御入力４１６を有する。パワーアッ
プ信号がパワー制御入力４１６に供給されると、主電源
４１２は電力を周辺装置コンポーネント３２０に供給す
る。しかしながら、パワー制御入力４１６にパワーダウ
ン信号が存在するとき、主電源４１２は周辺装置コンポ
ーネント３２０への電力の供給を停止し、周辺装置３０
８がオフ状態となる。
【００３０】図５は、リモート自動パワー制御装置の一
般的な動作を示すフロー図である。以下の説明では、図
３、図４及び図５が一緒に参照される。ブロック５００
で開始し、主電源４１２が周辺装置コンポーネントに電
力を供給し、これらが実質的にパワーアップ状態となる
（ステップ５０２）。この時、データ通信インタフェー
ス３３１に接続される複数のコンピュータ３０１（図
３）が、パワーオン状態となって動作し、周辺装置３０
８と通信可能になる。通信リンク活動が、複数のデータ
通信インタフェース３３１の少なくとも１つにおいて存
在する。
【００３１】検出器回路４００は複数のデータ通信イン
タフェース３３１を監視する（ステップ５０４）。より
詳細には、検出器回路４００は、コンピュータ通信のた
めに指定された各データ通信インタフェース３３１にお
いて、通信リンク非活動状態が存在するか否かを監視す
る。この実施例では、コンピュータ通信のために指定さ
れるデータ通信インタフェースは、データ通信インタフ
ェース３３２、３４０及び３４２である。他方、データ
通信インタフェース３４４は、別の周辺装置（図３に示
される周辺装置３１０）との接続のために指定される。
全てのコンピュータ３０２、３０４及び３０６が、（例
えば図８のアクチュエート式スイッチ８１０などのスイ
ッチを用いて）パワーオフされるか、周辺装置３０８か
ら切り離されるとき、ステップ５０４において適切な検
出が発生する。こうした非活動状態がステップ５０６で
検出されない場合、検出器回路４００はステップ５０４
で監視を継続する。周辺装置３０８は実質的にパワーア
ップ状態を維持し、複数のコンピュータ３０１の任意の
１つにより使用され得る。
【００３２】しかしながら、ある時点で、複数の全ての
コンピュータ３０１がパワーオフされる。検出器回路４
００は、各データ通信インタフェース３３２、３４０及
び３４２において、通信リンク非活動状態を検出し、主
電源４１２に周辺装置コンポーネント３２０への電力の
供給を停止するように知らせる（ステップ５０８）。こ
の時、周辺装置コンポーネント３２０は実質的にパワー
ダウン状態となる。
【００３３】補助電源４１４は、検出器回路４００に電
力を供給し続け、それにより検出器回路は通信リンク活
動のために、複数のデータ通信インタフェース３３１を
監視する（ステップ５１０）。周辺装置コンポーネント
３２０は、こうした検出がステップ５１２で発生しない
場合、実質的にパワーダウン状態を維持する。検出器回
路４００はステップ５１０で、複数のデータ通信インタ
フェース３３１の監視を継続する。
【００３４】ステップ５１２で、検出器回路４００によ
り、１つのデータ通信インタフェースにおいて、通信リ
ンク活動が検出されると、検出器回路４００は主電源４
１２に周辺装置コンポーネント３２０に電力を再供給す
るように知らせる（ステップ５０２）。この方法はステ
ップ５０２において繰り返される。ここでステップ５０
４及び５１０は明瞭化のために分離されて示されるが、
こうしたステップは好適には、検出器動作の間に連続し
て実行される。
【００３５】従って、（後述の意図的遅延を除き、）手
操作などの他のアクションの必要無しに、周辺装置はリ
ンク活動／非活動に即時応答して、自動的にパワーアッ
プ／ダウンされ得る。
【００３６】図６は、図３の周辺装置３０８において使
用された電子コンポーネント及び回路の関連部分の別の
実施例である。ここでは周辺装置コンポーネントは、図
示の周辺装置コンポーネント３２６のデータ送信機６０
６及び６１０、及びデータ受信機６０８及び６１２など
の、２重の送信機及び受信機を含む。４つの検出器が示
され、検出器６０２はデータ通信インタフェース３３２
に接続され、検出器６０３はデータ通信インタフェース
３４４に接続され、検出器６０５はデータ通信インタフ
ェース３４２に接続され、検出器６０４はデータ通信イ
ンタフェース３４０に接続される。検出器回路６００
は、図４及び図５に関連して前述した検出器回路と同様
に動作する。
【００３７】当業者であれば、比較的複雑なコンピュー
タ・システムでは、こうしたパワー制御の使用に制限が
あることが理解できよう。例えば、本発明はコンピュー
タだけが、または周辺装置だけがデータ通信インタフェ
ースに接続されるＳＳＡ実施例に好適である。
【００３８】図７は、ＳＳＡまたはファイバ・チャネル
などの連続クロック同期式シリアル・リンクを使用する
システムにおいて使用され得る、検出器回路４００の特
定の好適なバージョン、及び論理回路４１０の特定のバ
ージョンの概略図である。明瞭化のため、図７は検出器
４０６だけを示し、これは好適には他の全ての検出器を
表す。ここで、検出器４０６はクロック信号検出器また
はクロック信号損失検出器と呼ばれる。検出器４０６は
整流器回路７０６及び比較器回路７０８を含み、これら
は図示のように接続される電気コンポーネントを有す
る。受信データ・ライン７０２及び７０４は、整流器回
路７０６の入力に接続される。比較器回路７０８は、整
流器回路７０６の出力に接続される第１の入力と、基準
電圧に接続される第２の入力とを有し、出力７２０は論
理回路４１０の入力に接続される。
【００３９】整流器回路７０６は特に、抵抗７１０及び
７１４、ダイオード７１２及び７１６（無線周波（Ｒ
Ｆ）ダイオード）、及びコンデンサ７１８を含む。受信
データ・ライン７０２は抵抗７１０の第１の端子に接続
され、抵抗７１０の第２の端子は、ダイオード７１２の
第１の端子に接続される。受信データ・ライン７０４は
抵抗７１４の第１の端子に接続され、抵抗７１４の第２
の端子は、ダイオード７１６の第１の端子に接続され
る。ダイオード７１２及び７１６の第２の端子は一緒に
接続され、コンデンサ７１８の第１の端子に接続され
る。コンデンサ７１８の第２の端子はグラウンドに接続
される。比較器回路７０８は電圧比較器であり、整流器
回路７０６の出力が基準電圧を超えるとき、論理"１"を
出力７２０に生成する。整流器回路７０６の出力が基準
電圧よりも低下するとき、比較器回路７０８は出力７２
０に論理"０"を生成するように動作する。前述の回路要
素は好適であるが、当業者であれば、他の好適な要素も
同様に使用可能であることが理解できよう（例えば、ダ
イオード結合がコンデンサ結合により置換され得る）。
【００４０】論理回路４１０はＯＲゲート７２２、及び
それに続く遅延回路７２４を含み、その出力はパワー制
御入力４１６に接続される。コンピュータ通信のために
指定された１つ以上の検出器が、通信リンク活動を検出
すると、ＯＲゲート７２２が論理"１"出力を生成し、主
電源４１２のパワー制御入力４１６に、電力の供給を可
能にするように知らせる。他方、コンピュータ通信のた
めに指定された全ての検出器が、通信リンク非活動状態
を検出すると、ＯＲゲート７２２が論理"０"出力を生成
し、主電源４１２が電力の供給を停止する。信号が主電
源４１２に達する前に、遅延７２４により遅延時間が課
せられ、システムのために好適なヒステリシスを提供す
る。
【００４１】論理回路４１０はまた、インタフェース指
定子７２８及び検出器バイパス７３０を含む。インタフ
ェース指定子７３０の各々は、１つのデータ通信インタ
フェース及び検出器に関連付けられる。各指定子は、イ
ンタフェースがコンピュータまたは別の周辺装置に接続
されるか否かを指定する。インタフェース指定子７３２
は、関連付けられるデータ通信インタフェースがコンピ
ュータ通信に接続される場合、論理"１"にセットされ、
それ以外では、インタフェース指定子７３２は論理"０"
にセットされる。好適には、指定はコンピュータ・シス
テム３００の初期構成の間に確立される。
【００４２】検出器バイパス７３０の各々は、１つのデ
ータ通信インタフェース及び検出器に関連付けられ、コ
ンピュータ通信のために指定されない（すなわち、別の
周辺装置との接続のために指定される）データ通信イン
タフェースに接続される検出器の判定を、バイパスまた
は無視するために使用される。ここで、検出器バイパス
７３０は図示のようにＡＮＤゲートを含む。例えば、Ａ
ＮＤゲート７２６は、インタフェース指定子７３２に接
続される第１の入力と、検出器４０６の出力７２０に接
続される第２の入力と、ＯＲゲート７２２の入力に接続
される出力とを有する。従って、コンピュータ通信のた
めに指定されないデータ通信インタフェース（論理"０"
にセットされる）では、ＯＲゲート７２２が常に論理"
０"信号を受信し、これが関連付けられる検出器をバイ
パスする。
【００４３】図７の検出器回路４００の幾つかの変形が
可能である。例えば、好適な埋め込み型ソフトウェアを
有するマイクロコントローラまたはマイクロプロセッサ
が、論理回路４１０を置換するか、論理回路４１０及び
比較器７０８の両方を置換する。或いは、検出器バイパ
ス７３０のＡＮＤゲートの代わりに、単純な導通ジャン
パ（図示せず）が使用され、検出器の入力または出力に
配置され得る。或いは、物理的スイッチまたはソフトウ
ェア・スイッチが使用され、適切にセットされ得る。
【００４４】従って、周辺装置が、パワーダウンされる
コンピュータ・システムの複数のコンピュータに応答し
て、自動的にパワーダウンされ得る。周辺装置は、コン
ピュータ・システムのいずれのコンポーネントもパワー
オンされず、周辺装置と通信しないとき、パワーダウン
される。パワーのこうした制御は、非常に長いコネクタ
・ケーブルを介して遠隔的に配置された周辺装置にとっ
て、特に便利である。本発明は好適には、インタフェー
ス・アーキテクチャとして、ファイバ・チャネルやＳＳ
Ａなどの、連続クロック同期式シリアル・リンクを有す
るコンピュータ・システムにおいて利用される。こうし
たリモート自動パワー制御装置の好適なバージョンは、
ホスト・コンピュータにおいて特殊なハードウェアまた
はソフトウェアを必要とせず、周辺装置においても特殊
なソフトウェアを必要とせず、周辺装置において、少量
の単純且つ低コストのハードウェアを必要とするだけで
ある。
【００４５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４６】（１）１つ以上のコンピュータを有し、連
続同期式シリアル・リンクを介して通信するコンピュー
タ・システムにおいて使用されるデータ記憶装置であっ
て、ハウジングと、電源と、前記ハウジング内に設けら
れ、パワーアップ状態及びパワーダウン状態を有し、パ
ワーダウン信号に応答して、前記パワーダウン状態に入
力するデータ記憶コンポーネントと、前記ハウジング上
に設けられ、前記データ記憶コンポーネントに接続さ
れ、それぞれが導線を介してコンピュータに接続される
ように適応化される、１つ以上のデータ通信インタフェ
ースと、前記データ通信インタフェースの各々において
クロック信号損失を検出し、該検出に応答して、前記パ
ワーダウン信号を生成する検出器回路とを含む、データ
記憶装置。 （２）前記検出器回路が、コンピュータ通信のために指
定された前記データ通信インタフェースの各々におい
て、前記クロック信号損失を検出する、前記（１）記載
のデータ記憶装置。 （３）前記検出器回路が、前記データ通信インタフェー
スの少なくとも１つにおいてクロック信号を検出し、該
検出に応答して、前記パワーダウン信号を停止する、前
記（１）記載のデータ記憶装置。 （４）前記データ記憶コンポーネントが、ディスク・ド
ライブ、ＣＤ−ＲＯＭドライブ、テープ・ドライブ、及
び光ドライブの少なくとも１つを含む、前記（１）記載
のデータ記憶装置。 （５）前記電源が、前記コンピュータの電力源とは別の
離れた電力源に接続するように適応化される、前記
（１）記載のデータ記憶装置。 （６）前記データ記憶装置がファイバ・チャネル規格及
びシリアル・ストレージ・アーキテクチャ（ＳＳＡ）規
格に従い構成される、前記（１）記載のデータ記憶装
置。 （７）前記検出器回路が、データ通信インタフェースに
接続される少なくとも１つのダイオードと、前記少なく
とも１つのダイオードに接続される第１の入力を有する
比較器、及び基準電圧に接続される第２の入力を有する
比較器とを含む、前記（１）記載のデータ記憶装置。 （８）ハウジングと、前記ハウジング内に設けられ、パ
ワーアップ状態及びパワーダウン状態を有する周辺装置
コンポーネントと、前記パワーアップ状態の時、前記周
辺装置コンポーネントに電力を供給する電源と、前記ハ
ウジング上に設けられ、前記周辺装置コンポーネントに
接続され、それぞれが導線を介してコンピュータに接続
されるように適応化される、少なくとも１つのデータ通
信インタフェースと、前記少なくとも１つのデータ通信
インタフェースの各々における通信リンク非活動状態の
検出に応答して、前記周辺装置コンポーネントを前記パ
ワーダウン状態に入力させる検出器回路とを含む、周辺
装置。 （９）前記検出器回路が、前記少なくとも１つのデータ
通信インタフェースの少なくとも１つにおける通信リン
ク活動の検出に応答して、前記周辺装置コンポーネント
を前記パワーアップ状態に入力させる、前記（８）記載
の周辺装置。 （１０）電力源に接続されるように適応化される、前記
電源の電力源インタフェースを含む、前記（８）記載の
周辺装置。 （１１）前記周辺装置がファイバ・チャネル規格に従い
構成される、前記（７）記載の周辺装置。 （１２）前記周辺装置がシリアル・ストレージ・アーキ
テクチャ（ＳＳＡ）規格に従い構成される、前記（７）
記載の周辺装置。 （１３）周辺装置への電力の供給を制御する方法であっ
て、前記周辺装置が１つ以上のコンピュータと通信する
周辺装置コンポーネントを有し、前記コンピュータの電
力源とは別の離れた電力源から動作可能なものにおい
て、前記周辺装置コンポーネントに電力を供給し、それ
らを動作状態にするステップと、複数のデータ通信イン
タフェースの各々において、通信リンク非活動状態を検
出するステップと、前記通信リンク非活動状態の検出に
応答して、前記周辺装置コンポーネントへの電力の供給
を停止し、前記周辺装置コンポーネントを非動作状態に
するステップとを含む、方法。 （１４）前記複数のデータ通信インタフェースの少なく
とも１つ上の通信リンク活動を検出するステップと、前
記通信リンク活動の検出に応答して、前記周辺装置コン
ポーネントに電力を供給し、前記周辺装置コンポーネン
トを動作状態にするステップとを含む、前記（１３）記
載の方法。 （１５）前記通信リンク非活動状態を検出するステップ
が、クロック信号損失を検出するステップを含む、前記
（１３）記載の方法。 （１６）前記通信リンク非活動状態を検出するステップ
が、クロック信号損失を検出するステップを含み、前記
通信リンク活動を検出するステップが、前記クロック信
号を検出するステップを含む、前記（１３）記載の方
法。 （１７）前記周辺装置コンポーネントに電力を供給する
ステップが、前記周辺装置のデータ記憶コンポーネント
に電力を供給するステップを含む、前記（１３）記載の
方法。 （１８）１つ以上のコンピュータを含み、前記各コンピ
ュータが、第１のハウジングと、前記第１のハウジング
内に配置され、コンピュータ・オン状態において動作状
態となり、コンピュータ・オフ状態において非動作状態
となる第１の電子コンポーネントと、前記コンピュータ
・オン状態の時、前記第１の電子コンポーネントに電力
を供給する第１の電力源に接続されるように適応化され
る第１の電力源インタフェースと、前記第１のハウジン
グ上に設けられ、前記コンピュータ・オン状態及びオフ
状態を呼び出すために、それぞれオン位置及びオフ位置
にアクチュエート可能な第１のアクチュエート式スイッ
チと、前記コンピュータ・オン状態において、送信機出
力に信号を生成し、前記コンピュータ・オフ状態におい
て、前記信号の生成を停止するデータ送信機と、前記送
信機出力に接続される第１のデータ通信インタフェース
と、周辺装置とを含み、前記周辺装置が、前記第１のハ
ウジングとは別の離れた別の第２のハウジングと、前記
第２のハウジング内に設けられ、周辺装置オン状態にお
いて動作状態となり、周辺装置オフ状態において非動作
状態となる周辺装置コンポーネントと、前記周辺装置オ
ン状態の時、前記周辺装置コンポーネントに電力を供給
する、前記第１の電力源とは別の離れた第２の電力源に
接続されるように適応化される第２の電力源インタフェ
ースと、前記ハウジング上に設けられ、それぞれがケー
ブルを介して、前記複数のコンピュータの前記第１のデ
ータ通信インタフェースに接続されるように適応化され
る複数のデータ通信インタフェースと、前記各コンピュ
ータからの前記信号の停止を検出し、それに応答して、
前記周辺装置を前記周辺装置オフ状態にセットする検出
器回路とを含む、コンピュータ・システム。 （１９）前記検出器回路が、前記複数のコンピュータの
少なくとも１つからの前記信号を検出し、それに応答し
て、前記周辺装置を前記周辺装置オン状態にセットす
る、前記（１８）記載のコンピュータ・システム。 （２０）前記複数のコンピュータの前記各データ送信機
が、前記コンピュータ・オン状態の時、連続クロック信
号を含む信号を生成する、前記（１８）記載のコンピュ
ータ・システム。
【図面の簡単な説明】
【図１】コンピュータ及び周辺装置を有するコンピュー
タ・システムを示す図である。
【図２】複数のコンピュータ及び１つの周辺装置を有す
る別のコンピュータ・システムを示す図である。
【図３】複数のコンピュータ及び複数の周辺装置を有す
る別のコンピュータ・システムを示す図である。
【図４】リモート自動パワー制御装置を形成する、図３
の周辺装置内で使用される関連電子コンポーネント及び
回路の概略ブロック図である。
【図５】リモート自動パワー制御装置を用いて、周辺装
置へのパワー供給を制御する方法のフロー図である。
【図６】リモート自動パワー制御装置を形成する、図３
の周辺装置内で使用される関連電子コンポーネント及び
回路の別の概略ブロック図である。
【図７】連続クロック同期式シリアル通信リンクにとっ
て好適な検出器回路の特定の好適なバージョン、及び論
理回路の特定のバージョンの概略図である。
【図８】通常のコンピュータの単純ブロック図である。
【符号の説明】
１００、２００、３００ コンピュータ・システム １０２、２０２、２０４、３０１、３０２、３０４、３
０６ コンピュータ １０４、２０６、３０８、３１０ 周辺装置 １０６、１０８、２０８、２１０、２１２、３１２、３
１４、３１６、３１８電力源 １１０、２１６、２１８、２２０、３１１、３２０、３
２４、３２６、３２８、３３０ 周辺装置コンポーネン
ト １１２、２１４、３２２、８０４ 電源 １１４、２２２、２２４、３１３、３３１、３３２、３
４０、３４２、３４４、８０６ データ通信インタフェ
ース １１６、１１８、２２８、２３０、３３４、３３６ ケ
ーブル １２０、２２６、３３８ アダプタ・カード ４００、６００ 検出器回路 ４０６、４０８、６０２、６０３、６０４、６０５ 検
出器 ４１０ 論理回路 ４１２ 主電源 ４１４ 補助電源 ４１８、６０６、６１０、８１２ データ送信機 ４２０、６０８、６１２、８１４ データ受信機 ４２６ 電源コード ７０６ 整流器回路 ７０８ 比較器回路 ７１０、７１４ 抵抗 ７２２ ＯＲゲート ７２４ 遅延回路 ７２６ ＡＮＤゲート ７２８、７３２ インタフェース指定子 ７３０ 検出器バイパス ８０２ 電子コンポーネント ８０８ 電力源インタフェース ８１０ アクチュエート式スイッチ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】１つ以上のコンピュータを有し、連続同期
    式シリアル・リンクを介して通信するコンピュータ・シ
    ステムにおいて使用されるデータ記憶装置であって、 ハウジングと、 電源と、 前記ハウジング内に設けられ、パワーアップ状態及びパ
    ワーダウン状態を有し、パワーダウン信号に応答して、
    前記パワーダウン状態に入力するデータ記憶コンポーネ
    ントと、 前記ハウジング上に設けられ、前記データ記憶コンポー
    ネントに接続され、それぞれが導線を介してコンピュー
    タに接続されるように適応化される、１つ以上のデータ
    通信インタフェースと、 前記データ通信インタフェースの各々においてクロック
    信号損失を検出し、該検出に応答して、前記パワーダウ
    ン信号を生成する検出器回路とを含む、データ記憶装
    置。
  2. 【請求項２】前記検出器回路が、コンピュータ通信のた
    めに指定された前記データ通信インタフェースの各々に
    おいて、前記クロック信号損失を検出する、請求項１記
    載のデータ記憶装置。
  3. 【請求項３】前記検出器回路が、前記データ通信インタ
    フェースの少なくとも１つにおいてクロック信号を検出
    し、該検出に応答して、前記パワーダウン信号を停止す
    る、請求項１記載のデータ記憶装置。
  4. 【請求項４】前記データ記憶コンポーネントが、ディス
    ク・ドライブ、ＣＤ−ＲＯＭドライブ、テープ・ドライ
    ブ、及び光ドライブの少なくとも１つを含む、請求項１
    記載のデータ記憶装置。
  5. 【請求項５】前記電源が、前記コンピュータの電力源と
    は別の離れた電力源に接続するように適応化される、請
    求項１記載のデータ記憶装置。
  6. 【請求項６】前記データ記憶装置がファイバ・チャネル
    規格及びシリアル・ストレージ・アーキテクチャ（ＳＳ
    Ａ）規格に従い構成される、請求項１記載のデータ記憶
    装置。
  7. 【請求項７】前記検出器回路が、 データ通信インタフェースに接続される少なくとも１つ
    のダイオードと、 前記少なくとも１つのダイオードに接続される第１の入
    力を有する比較器、及び基準電圧に接続される第２の入
    力を有する比較器とを含む、請求項１記載のデータ記憶
    装置。
  8. 【請求項８】ハウジングと、 前記ハウジング内に設けられ、パワーアップ状態及びパ
    ワーダウン状態を有する周辺装置コンポーネントと、 前記パワーアップ状態の時、前記周辺装置コンポーネン
    トに電力を供給する電源と、 前記ハウジング上に設けられ、前記周辺装置コンポーネ
    ントに接続され、それぞれが導線を介してコンピュータ
    に接続されるように適応化される、少なくとも１つのデ
    ータ通信インタフェースと、 前記少なくとも１つのデータ通信インタフェースの各々
    における通信リンク非活動状態の検出に応答して、前記
    周辺装置コンポーネントを前記パワーダウン状態に入力
    させる検出器回路とを含む、周辺装置。
  9. 【請求項９】前記検出器回路が、前記少なくとも１つの
    データ通信インタフェースの少なくとも１つにおける通
    信リンク活動の検出に応答して、前記周辺装置コンポー
    ネントを前記パワーアップ状態に入力させる、請求項８
    記載の周辺装置。
  10. 【請求項１０】電力源に接続されるように適応化され
    る、前記電源の電力源インタフェースを含む、請求項８
    記載の周辺装置。
  11. 【請求項１１】前記周辺装置がファイバ・チャネル規格
    に従い構成される、請求項７記載の周辺装置。
  12. 【請求項１２】前記周辺装置がシリアル・ストレージ・
    アーキテクチャ（ＳＳＡ）規格に従い構成される、請求
    項７記載の周辺装置。
  13. 【請求項１３】周辺装置への電力の供給を制御する方法
    であって、前記周辺装置が１つ以上のコンピュータと通
    信する周辺装置コンポーネントを有し、前記コンピュー
    タの電力源とは別の離れた電力源から動作可能なものに
    おいて、 前記周辺装置コンポーネントに電力を供給し、それらを
    動作状態にするステップと、 複数のデータ通信インタフェースの各々において、通信
    リンク非活動状態を検出するステップと、 前記通信リンク非活動状態の検出に応答して、前記周辺
    装置コンポーネントへの電力の供給を停止し、前記周辺
    装置コンポーネントを非動作状態にするステップとを含
    む、方法。
  14. 【請求項１４】前記複数のデータ通信インタフェースの
    少なくとも１つ上の通信リンク活動を検出するステップ
    と、 前記通信リンク活動の検出に応答して、前記周辺装置コ
    ンポーネントに電力を供給し、前記周辺装置コンポーネ
    ントを動作状態にするステップとを含む、請求項１３記
    載の方法。
  15. 【請求項１５】前記通信リンク非活動状態を検出するス
    テップが、クロック信号損失を検出するステップを含
    む、請求項１３記載の方法。
  16. 【請求項１６】前記通信リンク非活動状態を検出するス
    テップが、クロック信号損失を検出するステップを含
    み、前記通信リンク活動を検出するステップが、前記ク
    ロック信号を検出するステップを含む、請求項１３記載
    の方法。
  17. 【請求項１７】前記周辺装置コンポーネントに電力を供
    給するステップが、前記周辺装置のデータ記憶コンポー
    ネントに電力を供給するステップを含む、請求項１３記
    載の方法。
  18. 【請求項１８】１つ以上のコンピュータを含み、前記各
    コンピュータが、 第１のハウジングと、 前記第１のハウジング内に配置され、コンピュータ・オ
    ン状態において動作状態となり、コンピュータ・オフ状
    態において非動作状態となる第１の電子コンポーネント
    と、 前記コンピュータ・オン状態の時、前記第１の電子コン
    ポーネントに電力を供給する第１の電力源に接続される
    ように適応化される第１の電力源インタフェースと、 前記第１のハウジング上に設けられ、前記コンピュータ
    ・オン状態及びオフ状態を呼び出すために、それぞれオ
    ン位置及びオフ位置にアクチュエート可能な第１のアク
    チュエート式スイッチと、 前記コンピュータ・オン状態において、送信機出力に信
    号を生成し、前記コンピュータ・オフ状態において、前
    記信号の生成を停止するデータ送信機と、 前記送信機出力に接続される第１のデータ通信インタフ
    ェースと、 周辺装置とを含み、前記周辺装置が、 前記第１のハウジングとは別の離れた別の第２のハウジ
    ングと、 前記第２のハウジング内に設けられ、周辺装置オン状態
    において動作状態となり、周辺装置オフ状態において非
    動作状態となる周辺装置コンポーネントと、 前記周辺装置オン状態の時、前記周辺装置コンポーネン
    トに電力を供給する、前記第１の電力源とは別の離れた
    第２の電力源に接続されるように適応化される第２の電
    力源インタフェースと、 前記ハウジング上に設けられ、それぞれがケーブルを介
    して、前記複数のコンピュータの前記第１のデータ通信
    インタフェースに接続されるように適応化される複数の
    データ通信インタフェースと、 前記各コンピュータからの前記信号の停止を検出し、そ
    れに応答して、前記周辺装置を前記周辺装置オフ状態に
    セットする検出器回路とを含む、コンピュータ・システ
    ム。
  19. 【請求項１９】前記検出器回路が、前記複数のコンピュ
    ータの少なくとも１つからの前記信号を検出し、それに
    応答して、前記周辺装置を前記周辺装置オン状態にセッ
    トする、請求項１８記載のコンピュータ・システム。
  20. 【請求項２０】前記複数のコンピュータの前記各データ
    送信機が、前記コンピュータ・オン状態の時、連続クロ
    ック信号を含む信号を生成する、請求項１８記載のコン
    ピュータ・システム。
JP2000001273A 1999-01-19 2000-01-07 デ―タ記憶装置、周辺装置、コンピュ―タ・システム及び電力の供給を制御する方法 Pending JP2000214964A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/234,142 US6317839B1 (en) 1999-01-19 1999-01-19 Method of and apparatus for controlling supply of power to a peripheral device in a computer system
US09/234142 1999-01-19

Publications (1)

Publication Number Publication Date
JP2000214964A true JP2000214964A (ja) 2000-08-04

Family

ID=22880122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000001273A Pending JP2000214964A (ja) 1999-01-19 2000-01-07 デ―タ記憶装置、周辺装置、コンピュ―タ・システム及び電力の供給を制御する方法

Country Status (8)

Country Link
US (1) US6317839B1 (ja)
JP (1) JP2000214964A (ja)
KR (1) KR100361870B1 (ja)
CN (1) CN1261697A (ja)
GB (1) GB2349722B (ja)
MY (1) MY118658A (ja)
SG (1) SG87867A1 (ja)
TW (1) TW546559B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013401A2 (en) * 2000-08-09 2002-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Electronic circuit
US7262974B2 (en) 2005-10-28 2007-08-28 Cisco Technology, Inc. Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
US7293182B2 (en) 2002-03-04 2007-11-06 Cisco Technology, Inc. Methods and apparatus for powering a data communications port
US7451329B2 (en) 2005-09-08 2008-11-11 Cisco Technology, Inc. Techniques for measuring network resistive loss within a power-sourcing apparatus
US7472290B2 (en) 2004-12-23 2008-12-30 Cisco Technology, Inc. Methods and apparatus to maintain and utilize mobile power profile information
US7478251B1 (en) 2004-12-23 2009-01-13 Cisco Technology, Inc. Methods and apparatus for provisioning uninterruptible power for power over Ethernet applications
US7509505B2 (en) 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
US7607033B2 (en) 2004-05-20 2009-10-20 Cisco Technology, Inc. Methods and apparatus for provisioning phantom power to remote devices
JP2011008652A (ja) * 2009-06-29 2011-01-13 Hitachi Ltd 装置間電源連動方式

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480510B1 (en) 1998-07-28 2002-11-12 Serconet Ltd. Local area network of serial intelligent cells
US6956826B1 (en) 1999-07-07 2005-10-18 Serconet Ltd. Local area network for distributing data communication, sensing and control signals
GB2357601B (en) * 1999-12-23 2004-03-31 Ibm Remote power control
JP2001229003A (ja) * 2000-02-15 2001-08-24 Canon Inc 電源供給装置
US6549616B1 (en) 2000-03-20 2003-04-15 Serconet Ltd. Telephone outlet for implementing a local area network over telephone lines and a local area network using such outlets
KR100366309B1 (ko) 2000-09-29 2002-12-31 삼성전자 주식회사 디지탈 영상표시기기의 절전회로
US6851068B2 (en) * 2001-01-17 2005-02-01 Sun Microsystems, Inc. System for remotely controlling power cycling of a peripheral expansion subsystem by a host
EP1304842B1 (en) * 2001-10-19 2008-05-14 Texas Instruments Incorporated Serial differential data link with automatic power down
US7170949B2 (en) 2002-03-14 2007-01-30 Intel Corporation Methods and apparatus for signaling on a differential link
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
JP4216006B2 (ja) * 2002-06-14 2009-01-28 株式会社日立製作所 記憶装置の制御方法
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
JP4230189B2 (ja) * 2002-10-03 2009-02-25 株式会社日立製作所 ディスクアレイ装置、及びその電源供給方法
US20040123027A1 (en) * 2002-10-03 2004-06-24 Workman Michael Lee Systems and methods of multiple access paths to single ported storage devices
US20040068591A1 (en) * 2002-10-03 2004-04-08 Workman Michael Lee Systems and methods of multiple access paths to single ported storage devices
KR20040065403A (ko) * 2003-01-14 2004-07-22 삼성전자주식회사 주변기기 초기화방법 및 장치
US20040150267A1 (en) * 2003-01-30 2004-08-05 Ferguson Gary W. Power supply with integrated DC supply for peripheral devices and universal power cable
US20040153611A1 (en) * 2003-02-04 2004-08-05 Sujat Jamil Methods and apparatus for detecting an address conflict
US7222252B2 (en) * 2003-02-13 2007-05-22 Standard Microsystems Corporation Power management of computer peripheral devices which determines non-usage of a device through usage detection of other devices
US7409566B1 (en) 2003-06-18 2008-08-05 Cisco Technology, Inc. Methods and apparatus for controlling power supplied to a remote device through a network cable
US7287126B2 (en) * 2003-07-30 2007-10-23 Intel Corporation Methods and apparatus for maintaining cache coherency
JP3891185B2 (ja) * 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
JP4391192B2 (ja) * 2003-10-09 2009-12-24 株式会社日立製作所 ディスクアレイ装置
JP2005115771A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
JP4497918B2 (ja) 2003-12-25 2010-07-07 株式会社日立製作所 ストレージシステム
IL159838A0 (en) 2004-01-13 2004-06-20 Yehuda Binder Information device
US7159766B2 (en) * 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
US7086583B2 (en) * 2004-01-20 2006-08-08 Standard Microsystems Corporation Systems and methods for power reduction in systems having removable media devices
US7131595B2 (en) * 2004-01-20 2006-11-07 Standard Microsystems Corporation Automatic drive icon assignment by media type in single slot USB card readers
IL160417A (en) 2004-02-16 2011-04-28 Mosaid Technologies Inc Unit added to the outlet
CN100367227C (zh) * 2004-03-17 2008-02-06 联想(北京)有限公司 主板供电检测系统
US7281142B2 (en) * 2004-09-07 2007-10-09 International Business Machines Corporation Apparatus, system, and method for securely providing power supply commands
US7433990B2 (en) 2006-01-24 2008-10-07 Standard Microsystems Corporation Transferring system information via universal serial bus (USB)
KR101331223B1 (ko) * 2006-09-06 2013-11-18 삼성전자주식회사 컴퓨터, 원격관리 시스템, 컴퓨터의 제어방법 및 원격관리방법, 컴퓨터 네트워크
US7743269B2 (en) * 2007-02-26 2010-06-22 Dell Products, Lp System and method of managing power consumption of communication interfaces and attached devices
US8239692B1 (en) * 2007-03-31 2012-08-07 Emc Corporation Automatic power-on system and method using high-speed communication line
US7818591B2 (en) 2007-04-11 2010-10-19 Cisco Technology, Inc. Techniques for measuring network channel resistive loss between a power-sourcing apparatus and a powered device
JP2009087008A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 情報処理システムおよび制御方法
US8015420B2 (en) * 2007-11-21 2011-09-06 Dell Products L.P. System and method for power management of a storage enclosure
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
US20100123435A1 (en) * 2008-11-18 2010-05-20 International Business Machines Corporation Reduction of peak current requirements
US8954768B2 (en) * 2009-06-12 2015-02-10 International Business Machines Corporation Storage system power management
US8856563B2 (en) 2009-10-02 2014-10-07 International Business Machines Corporation Remote power down control of a device
JP2011090577A (ja) * 2009-10-23 2011-05-06 Fujitsu Ltd 記憶装置、記憶システムおよび記憶装置起動方法
US8775836B2 (en) 2010-12-23 2014-07-08 Intel Corporation Method, apparatus and system to save processor state for efficient transition between processor power states
US9047086B1 (en) 2011-03-21 2015-06-02 Marvell International Ltd. Method and apparatus for supplying power to a device over a communication link
TWI454905B (zh) 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
EP2769285A4 (en) * 2011-10-18 2015-06-03 Embertec Pty Ltd MONITORING THE POWER SUPPLY OF A PC
MY169838A (en) * 2011-12-28 2019-05-16 Intel Corp Power management for data ports
US10007323B2 (en) 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573774A (en) 1967-05-08 1971-04-06 Foxboro Co Two-wire transmission system for remote indication
GB1540900A (en) * 1975-06-30 1979-02-21 Ericsson L M Pty Ltd Digital testing and power control in a digital communication system
US4077030A (en) 1976-02-19 1978-02-28 The Bendix Corporation Sensor data input by means of analog to pulse width-to digital converter
GB1536046A (en) 1976-06-30 1978-12-20 Ibm Data processing system power control
US4228422A (en) 1978-11-30 1980-10-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System for displaying at a remote station data generated at a central station and for powering the remote station from the central station
US4383184A (en) * 1980-06-26 1983-05-10 Texas Instruments Incorporated Power controller
US4532510A (en) 1982-06-24 1985-07-30 Sereg, S.A. Measuring apparatus having a sensor located remotely from its electricity power supply
US4635057A (en) 1985-06-24 1987-01-06 Caterpillar Inc. Remote sensor with compensation for lead resistance
US4736119A (en) * 1987-02-04 1988-04-05 American Telephone And Telegraph Company, At&T Bell Laboratories Dynamic CMOS current surge control
US4823290A (en) 1987-07-21 1989-04-18 Honeywell Bull Inc. Method and apparatus for monitoring the operating environment of a computer system
US4914656A (en) * 1988-06-28 1990-04-03 Storage Technology Corporation Disk drive memory
US4980836A (en) 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5136281A (en) 1989-01-10 1992-08-04 Electronic Data Systems Corporation Monitor for remote alarm transmission
JPH03228112A (ja) * 1990-02-02 1991-10-09 Nec Corp 電源制御装置
JPH03280116A (ja) * 1990-03-29 1991-12-11 Koufu Nippon Denki Kk 電源投入制御システム
US5673412A (en) * 1990-07-13 1997-09-30 Hitachi, Ltd. Disk system and power-on sequence for the same
US5198806A (en) 1990-12-31 1993-03-30 Lord & Sebastian, Inc. Remote control and secure access for personal computers
US5396636A (en) 1991-10-21 1995-03-07 International Business Machines Corporation Remote power control via data link
JP3225560B2 (ja) * 1991-11-27 2001-11-05 日本電気株式会社 交差偏波干渉補償装置
US5450073A (en) 1991-12-31 1995-09-12 International Business Machines Corporation Controlling power sequencing of a control unit in an input/output system
US5301122A (en) 1992-02-12 1994-04-05 Measuring And Monitoring, Inc. Measuring and monitoring system
JP3003396B2 (ja) * 1992-07-08 2000-01-24 富士通株式会社 計算機システム
US5581724A (en) * 1992-10-19 1996-12-03 Storage Technology Corporation Dynamically mapped data storage subsystem having multiple open destage cylinders and method of managing that subsystem
KR950002695B1 (ko) * 1993-01-28 1995-03-24 주식회사금성사 휴대용 컴퓨터 시스템의 동작 체크회로
US5408668A (en) 1993-07-28 1995-04-18 Tornai; Richard Method and apparatus for controlling the provision of power to computer peripherals
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
DE69533599T2 (de) 1994-02-02 2005-10-13 Advanced Micro Devices, Inc., Sunnyvale Leistungssteuerung in einem asynchronen Sender/Empfänger
US5566316A (en) * 1994-02-10 1996-10-15 Storage Technology Corporation Method and apparatus for hierarchical management of data storage elements in an array storage device
US5586271A (en) * 1994-09-27 1996-12-17 Macrolink Inc. In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
US5574920A (en) * 1994-10-25 1996-11-12 Microsoft Corporation Method for controlling power down of a hard disk drive in a computer
JP3397537B2 (ja) * 1995-08-23 2003-04-14 キヤノン株式会社 情報処理システム
US5768623A (en) 1995-09-19 1998-06-16 International Business Machines Corporation System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
JP2859186B2 (ja) * 1995-11-14 1999-02-17 甲府日本電気株式会社 情報処理システム
US5898828A (en) * 1995-12-29 1999-04-27 Emc Corporation Reduction of power used by transceivers in a data transmission loop
KR19980014473A (ko) * 1996-08-12 1998-05-25 김광호 원격 전원을 공급하는 휴대용 정보기기 및 그 주변장치
KR100480415B1 (ko) * 1996-08-14 2005-06-07 삼성전자주식회사 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법
US5798716A (en) 1996-08-23 1998-08-25 Motorola, Inc. Method and apparatus for detecting key actuations
US5812754A (en) * 1996-09-18 1998-09-22 Silicon Graphics, Inc. Raid system with fibre channel arbitrated loop
US5975738A (en) * 1997-09-30 1999-11-02 Lsi Logic Corporation Method for detecting failure in redundant controllers using a private LUN
US6078193A (en) * 1998-04-06 2000-06-20 Graychip, Inc. Apparatus and method for providing a static mode for dynamic logic circuits
JPH11305880A (ja) 1998-04-23 1999-11-05 Sony Corp Ｕｓｂ機器およびｕｓｂハブ装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013401A2 (en) * 2000-08-09 2002-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Electronic circuit
WO2002013401A3 (en) * 2000-08-09 2002-05-02 Ericsson Telefon Ab L M Electronic circuit
US7293182B2 (en) 2002-03-04 2007-11-06 Cisco Technology, Inc. Methods and apparatus for powering a data communications port
US7607033B2 (en) 2004-05-20 2009-10-20 Cisco Technology, Inc. Methods and apparatus for provisioning phantom power to remote devices
US8086878B2 (en) 2004-05-20 2011-12-27 Cisco Technology, Inc. Methods and apparatus for provisioning phantom power to remote devices
US7472290B2 (en) 2004-12-23 2008-12-30 Cisco Technology, Inc. Methods and apparatus to maintain and utilize mobile power profile information
US7478251B1 (en) 2004-12-23 2009-01-13 Cisco Technology, Inc. Methods and apparatus for provisioning uninterruptible power for power over Ethernet applications
US7509505B2 (en) 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
US8082457B2 (en) 2005-01-04 2011-12-20 Cisco Technology, Inc. Data communications device for communicating with and concurrently providing power to a set of powerable devices
US7451329B2 (en) 2005-09-08 2008-11-11 Cisco Technology, Inc. Techniques for measuring network resistive loss within a power-sourcing apparatus
US7262974B2 (en) 2005-10-28 2007-08-28 Cisco Technology, Inc. Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
JP2011008652A (ja) * 2009-06-29 2011-01-13 Hitachi Ltd 装置間電源連動方式

Also Published As

Publication number Publication date
GB2349722A (en) 2000-11-08
GB2349722B (en) 2003-07-23
SG87867A1 (en) 2002-04-16
GB0001077D0 (en) 2000-03-08
CN1261697A (zh) 2000-08-02
MY118658A (en) 2004-12-31
TW546559B (en) 2003-08-11
KR100361870B1 (ko) 2002-11-23
US6317839B1 (en) 2001-11-13
KR20000053365A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
JP2000214964A (ja) デ―タ記憶装置、周辺装置、コンピュ―タ・システム及び電力の供給を制御する方法
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US7320077B2 (en) Power supply controlling apparatus of a device connected to a serial bus
US5784581A (en) Apparatus and method for operating a peripheral device as either a master device or a slave device
US6000042A (en) Fault detection on a dual supply system for a universal serial bus system
US6775715B2 (en) Multipurpose data port
JP3418128B2 (ja) Ｕｓｂシステム用のｅｍｓエンハンスメント回路
US20100281187A1 (en) Methods of Operating Electronic Devices Having USB Interfaces Capable of Supporting Multiple USB Interface Standards
JP3610424B2 (ja) 電子機器及びインタフェース回路
US6920569B1 (en) Device configured as stand-alone or slave based on detection of power supply in a powered data bus system
CA2120466A1 (en) Switchable active termination for scsi peripheral devices
US20050030680A1 (en) Electric outlet for stanby power interruption and power saving, control method thereof, and power saving system
US9336176B2 (en) Remote access appliance with communication protocol autosensing feature
KR100448274B1 (ko) 대기전력 차단 및 절전을 위한 전원공급 제어장치, 그 제어 방법 및 절전 시스템
JP2001243166A (ja) 高速２地点間シリアル・バスを使用するシンプル・エンクロージャ・サービス（ｓＥＳ）
JP3739639B2 (ja) 外部デバイスへの電力供給部を備えるインターフェイス装置および外部デバイスへの電力供給方法
JP3410002B2 (ja) 通信制御用集積回路及び通信制御システム
US7190267B2 (en) System and method for managing power control and data communication among devices
US6560750B2 (en) Method for providing master-slave heat-swapping apparatus and mechanism on a mono-ATA bus
US7307456B2 (en) Automatic status assignment logic circuit apparatus for bay devices
JP2002190848A (ja) インターフェース適合化装置
US20040225803A1 (en) Computer system with hot swap function
JP2000341430A (ja) 通信装置
JPH06309071A (ja) パワーセーブ回路
JP2001166859A (ja) インタフェース制御装置

Legal Events

Date Code Title Description
A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070515