JPH03228112A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH03228112A JPH03228112A JP2022268A JP2226890A JPH03228112A JP H03228112 A JPH03228112 A JP H03228112A JP 2022268 A JP2022268 A JP 2022268A JP 2226890 A JP2226890 A JP 2226890A JP H03228112 A JPH03228112 A JP H03228112A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- devices
- supply control
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000012544 monitoring process Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源制御装置に関し、特に電源切断処理時間が
それぞれ異なる複数の処理装置等の電源切断を直列制御
バスで行う電源制御装置に関する。
それぞれ異なる複数の処理装置等の電源切断を直列制御
バスで行う電源制御装置に関する。
従来この種の電源制御装置は計算機システムに用いられ
ており、計算機システムにおいて、直列制御バスに接続
される複数の装置の電源切断を各装置に固有な装置アド
レスに基づき順に処理している。この切断処理を行う際
には、電源制御装置が各装置に対して切断指示を送信し
、所定時間内に各装置からの切断完了信号が返送される
ことを確認する。この確認の後、切断処理を行っている
。
ており、計算機システムにおいて、直列制御バスに接続
される複数の装置の電源切断を各装置に固有な装置アド
レスに基づき順に処理している。この切断処理を行う際
には、電源制御装置が各装置に対して切断指示を送信し
、所定時間内に各装置からの切断完了信号が返送される
ことを確認する。この確認の後、切断処理を行っている
。
一方、Ｆｙｒ定時間内に完了信号を受信しない場合は当
該計算機システムの電源切断シーケンスの異常終了とし
ている。
該計算機システムの電源切断シーケンスの異常終了とし
ている。
上記の所定時間については、従来、各装置の電源切断処
理時間に大きな差異がなかった仁と、電源切断処理制御
の複雑さ金避けるために、装置の種類に関係なく一定と
している。
理時間に大きな差異がなかった仁と、電源切断処理制御
の複雑さ金避けるために、装置の種類に関係なく一定と
している。
ところが、近年、半導体メモリにより構成される半導体
ディスク装置等の装置が開発されるに伴い、装置の種類
に応じて電源切断処理時間に大きな差異を生じている。
ディスク装置等の装置が開発されるに伴い、装置の種類
に応じて電源切断処理時間に大きな差異を生じている。
即ち、半導体ｒ（スフ装置では電源切断により揮発性メ
モリのデータが消滅するためこれを磁気ディスク装置等
の外部記憶装置に退避させる必要があり、このため切断
時間が従来の装置と比較すると１０分以上も大きくなっ
ている。
モリのデータが消滅するためこれを磁気ディスク装置等
の外部記憶装置に退避させる必要があり、このため切断
時間が従来の装置と比較すると１０分以上も大きくなっ
ている。
上述の点を考慮して従来の電源制御装置では複数の装置
の電源切断時間のうち最大の切断時間に基づいて所定時
間監視を一律的に行っている。
の電源切断時間のうち最大の切断時間に基づいて所定時
間監視を一律的に行っている。
上述のように、従来の電源制御装置では、複数の装置の
電源切断時間のうち最大の切断時間から監視時間を設定
しているので、装置の種類に関係なく監視時間が異常に
長くなるなど適切な電源制御が行えなくなるなどの問題
点がある。
電源切断時間のうち最大の切断時間から監視時間を設定
しているので、装置の種類に関係なく監視時間が異常に
長くなるなど適切な電源制御が行えなくなるなどの問題
点がある。
本発明の目的は、装置の種類に応じて適切な電源制御を
行うことのできる電源制御装置を提供することにある。
行うことのできる電源制御装置を提供することにある。
本発明による電源制御装置は、計算機システム内の複数
の装置に対応する固有の装置アドレス情報及び毎装置の
電源切断処理完了監視時間情報が格納する構成情報記憶
部と、該構成情報記憶部の情報によって各装置の電源切
断を制御する電源制御部とを有し、電源制御部は、複数
の装置に対する電源切断指示送信後、各装置からの切断
完了信号の受信監視動作を監視時間情報に従い装置ごと
に独立して実行することを特徴としている。
の装置に対応する固有の装置アドレス情報及び毎装置の
電源切断処理完了監視時間情報が格納する構成情報記憶
部と、該構成情報記憶部の情報によって各装置の電源切
断を制御する電源制御部とを有し、電源制御部は、複数
の装置に対する電源切断指示送信後、各装置からの切断
完了信号の受信監視動作を監視時間情報に従い装置ごと
に独立して実行することを特徴としている。
次に本発明について実施例によって説明する。
第１図を参照して、電源制御装置ｌは構成情報記憶部１
１及び電源制御部１２を備えており、電源制御部１２は
構成情報記憶部１１の構成情報に従い、直列制御パス１
００を介して中央処理装置２の電源部２１及び周辺装置
３，４．・・・、ｎの電源部３１．４１．ｎｌ′ｔ−制
御して各装置の電源切断制御を行う。
１及び電源制御部１２を備えており、電源制御部１２は
構成情報記憶部１１の構成情報に従い、直列制御パス１
００を介して中央処理装置２の電源部２１及び周辺装置
３，４．・・・、ｎの電源部３１．４１．ｎｌ′ｔ−制
御して各装置の電源切断制御を行う。
電源制御装置ｌの構成情報記憶部１１には第２図に示す
構成情報が記憶されている。構成情報はシステム生成時
電源制御装置ｌに接続された入力装置（図示せず）によ
って入力される。構成情報は各装置の装置アドレス、監
視時間、及び切断結果フラグを有しており、切断結果フ
ラグには′ＯＯ”（切断指示送信）、”０１″（切断完
了受信）。
構成情報が記憶されている。構成情報はシステム生成時
電源制御装置ｌに接続された入力装置（図示せず）によ
って入力される。構成情報は各装置の装置アドレス、監
視時間、及び切断結果フラグを有しており、切断結果フ
ラグには′ＯＯ”（切断指示送信）、”０１″（切断完
了受信）。
’０２” （タイムアウト）が格納される。
第２図も参照して、計算機システムの運用停止時、電源
制御装置１の電源制御部１２Ｉｉ構成情報記憶部１１の
構成情報を読出し、装置アドレス０１０１で指示される
周辺装置３から順に電源切断指示信号を送信し、装置ア
ドレス０００１で指示される中央処理装置２まで電源切
断指示信号の送信動作を繰返す。
制御装置１の電源制御部１２Ｉｉ構成情報記憶部１１の
構成情報を読出し、装置アドレス０１０１で指示される
周辺装置３から順に電源切断指示信号を送信し、装置ア
ドレス０００１で指示される中央処理装置２まで電源切
断指示信号の送信動作を繰返す。
直列制御パス１００に介して電源切断指示信号全受信し
た各装置の電源部２１，３１，４１．・・・ｎｌはそれ
ぞれ独立して電源切断処理を行い切断処理を完了した装
置は各々独立に切断完了信号を電源制御装置１に送信す
る。
た各装置の電源部２１，３１，４１．・・・ｎｌはそれ
ぞれ独立して電源切断処理を行い切断処理を完了した装
置は各々独立に切断完了信号を電源制御装置１に送信す
る。
一方、電源制御装置１の電源制御部１２は電源切断指示
信号の送信を終わると、各装置からの切断完了信号の受
信待ち処理に移行する。受信待ち処理において、電源制
御装置１は切断完了信号を受信した装置については構成
情報の切断結果フラグを切断完了受信状態“０１″に設
定するとともに。
信号の送信を終わると、各装置からの切断完了信号の受
信待ち処理に移行する。受信待ち処理において、電源制
御装置１は切断完了信号を受信した装置については構成
情報の切断結果フラグを切断完了受信状態“０１″に設
定するとともに。
各装置毎に待ち時間が監視時間を越えたが否がをチエツ
クし、監視時間を待遇した装置が検出されると切断結果
フラグをタイムアウト状態″０２’に設定した後２表示
ノ４ネル（図示せず）にエラーを表示する。
クし、監視時間を待遇した装置が検出されると切断結果
フラグをタイムアウト状態″０２’に設定した後２表示
ノ４ネル（図示せず）にエラーを表示する。
以上説明したように本発明の電源制御装置では。
制御の対象となる複数の装置に対応する装置アドレス情
報と電源切断処理完了監視時間情報を格納し、当該情報
に従いそれぞれの装置の切断処理時間を独立に監視して
いるから切断処理時間が大きく異なる複数の装置を有す
る計算機システムの適切な電源切断制御ができるという
効果がある。
報と電源切断処理完了監視時間情報を格納し、当該情報
に従いそれぞれの装置の切断処理時間を独立に監視して
いるから切断処理時間が大きく異なる複数の装置を有す
る計算機システムの適切な電源切断制御ができるという
効果がある。
第１図は本発明による電源制御装置を備える計算機シス
テムの一実施例を示すブロック図、第２図は第１図に示
す電源制御装置の構成情報記は部に格納される構成情報
を示す図である。 １・・・電源制御装置、２・・・中央処理装置、 ３
，４゜・・・ｎ・・・周辺装置、１１・・・構成情報記
憶部、１２・・・電源制御部、２１，３１，４１・・・
ｎｌ ・・・電源部。 第 図
テムの一実施例を示すブロック図、第２図は第１図に示
す電源制御装置の構成情報記は部に格納される構成情報
を示す図である。 １・・・電源制御装置、２・・・中央処理装置、 ３
，４゜・・・ｎ・・・周辺装置、１１・・・構成情報記
憶部、１２・・・電源制御部、２１，３１，４１・・・
ｎｌ ・・・電源部。 第 図
Claims (1)
- 【特許請求の範囲】 １、複数の装置を備える計算機システムの電源切断制御
を行う際に用いられ、前記複数の装置が直列に直列制御
バスを介して接続された電源制御装置であって、 前記複数の装置ごとに該装置の構成情報が格納された構
成情報記憶部と、前記構成情報に基づいて前記装置おの
おのの電源切断を独立して制御する電源制御部とを有す
ることを特徴とする電源制御装置。 ２、特許請求の範囲第１項に記載された電源制御装置に
おいて、前記構成情報記憶部には前記構成情報として前
記複数の装置それぞれに対応する固有の装置アドレス情
報及び前記装置ごとの電源切断処理完了監視時間情報が
格納されていることを特徴とする電源制御装置。 ３、特許請求の範囲第２項に記載された電源制御装置に
おいて、前記電源制御部は前記電源切断処理完了監視時
間情報に対応する時間が経過した後前記装置から切断完
了応答を受けると、エラー表示を行うようにしたことを
特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022268A JPH03228112A (ja) | 1990-02-02 | 1990-02-02 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022268A JPH03228112A (ja) | 1990-02-02 | 1990-02-02 | 電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228112A true JPH03228112A (ja) | 1991-10-09 |
Family
ID=12078024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022268A Pending JPH03228112A (ja) | 1990-02-02 | 1990-02-02 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361870B1 (ko) * | 1999-01-19 | 2002-11-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 컴퓨터 시스템 내의 주변 장치에 공급되는 전원을제어하는 방법 및 장치 |
-
1990
- 1990-02-02 JP JP2022268A patent/JPH03228112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361870B1 (ko) * | 1999-01-19 | 2002-11-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 컴퓨터 시스템 내의 주변 장치에 공급되는 전원을제어하는 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03228112A (ja) | 電源制御装置 | |
| US20060203740A1 (en) | Method and related apparatus for monitoring system bus | |
| JPS58168118A (ja) | 自動電源切断制御方式 | |
| JP2004070393A (ja) | リモートシャットダウン方法 | |
| JP3288158B2 (ja) | チャネル制御方式 | |
| JPH11175113A (ja) | プログラマブルコントローラ | |
| JPH09128269A (ja) | 異常表示システム | |
| JP2002202908A (ja) | 入出力要求遮断方式、入出力要求遮断方法および入出力要求遮断用プログラムを記録した記録媒体 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2001109581A (ja) | ハードディスクシステム | |
| JPS62188536A (ja) | 回線状態表示方式 | |
| JPH02105654A (ja) | 初期設定回路 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPS63273155A (ja) | 共有記憶装置の制御方式 | |
| JPH05119926A (ja) | 情報処理装置 | |
| JPS5868129A (ja) | バツフアメモリ装置 | |
| JPS6370319A (ja) | システムクロ−ズ方式 | |
| JPS6255748A (ja) | ロ−デイング制御方式 | |
| JPS6244301B2 (ja) | ||
| JPH0588944A (ja) | 情報処理システムの入出力制御監視方式 | |
| JPH0240752A (ja) | 装置情報転送方式 | |
| JPH0752432B2 (ja) | シリアルインターフェース制御装置 | |
| JPH01292413A (ja) | 情報処理装置 |