JP2859186B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JP2859186B2 JP2859186B2 JP7295367A JP29536795A JP2859186B2 JP 2859186 B2 JP2859186 B2 JP 2859186B2 JP 7295367 A JP7295367 A JP 7295367A JP 29536795 A JP29536795 A JP 29536795A JP 2859186 B2 JP2859186 B2 JP 2859186B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- service processor
- control
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は情報処理システムに
関し、特に、電源制御における装置構成制御、電源割込
制御、電源リセット制御を行う情報処理システムに関す
る。
関し、特に、電源制御における装置構成制御、電源割込
制御、電源リセット制御を行う情報処理システムに関す
る。
【０００２】
【従来の技術】マルチプロセッサ構成の情報処理システ
ムでは、利用者の要求に応じて性能、価格等により、い
ろいろなシステム構成を可能としている。例えば、性能
が低くても安価なシステムを求めるユーザにはＣＰＵ
（中央処理装置）の台数が少なく、ＭＭＵ（主記憶装
置）の容量が小さいシステム構成が提供可能であり、一
方、価格が高くても高性能を要求するユーザにはＣＰＵ
台数が多く、ＭＭＵの容量が大きいシステム構成が提供
可能である。
ムでは、利用者の要求に応じて性能、価格等により、い
ろいろなシステム構成を可能としている。例えば、性能
が低くても安価なシステムを求めるユーザにはＣＰＵ
（中央処理装置）の台数が少なく、ＭＭＵ（主記憶装
置）の容量が小さいシステム構成が提供可能であり、一
方、価格が高くても高性能を要求するユーザにはＣＰＵ
台数が多く、ＭＭＵの容量が大きいシステム構成が提供
可能である。
【０００３】図５、図６および図７は従来の電源制御に
おける装置構成制御を例示する構成図である。
おける装置構成制御を例示する構成図である。
【０００４】図５、図６および図７において、電源装置
２０〜２２はそれぞれ最大４台の処理装置に電源を供給
することができる。
２０〜２２はそれぞれ最大４台の処理装置に電源を供給
することができる。
【０００５】図５の従来例では、電源装置２０が信号線
１２０，１２１を介してＣＰＵ３０，３１、信号線１２
６，１２７を介してＭＭＵ４０，４１の計４台に電源を
供給し、電源装置２１が信号線１２２，１２３を介して
ＣＰＵ３２，３３、信号線１２８，１２９を介してＭＭ
Ｕ４２，４３の計４台に電源を供給し、電源装置２２が
信号線１２４，１２５を介してＣＰＵ３４，３５、信号
線１３０，１３１を介してＭＭＵ４４，４５の計４台に
電源を供給している。
１２０，１２１を介してＣＰＵ３０，３１、信号線１２
６，１２７を介してＭＭＵ４０，４１の計４台に電源を
供給し、電源装置２１が信号線１２２，１２３を介して
ＣＰＵ３２，３３、信号線１２８，１２９を介してＭＭ
Ｕ４２，４３の計４台に電源を供給し、電源装置２２が
信号線１２４，１２５を介してＣＰＵ３４，３５、信号
線１３０，１３１を介してＭＭＵ４４，４５の計４台に
電源を供給している。
【０００６】図６の従来例では、電源装置２０が信号線
１２０，１２１を介してＣＰＵ３０，３１、信号線１２
６，１２７を介してＭＭＵ４０，４１の計４台に電源を
供給し、電源装置２１が信号線１２８，１２９を介して
ＭＭＵ４２，４３の計２台に電源を供給し、電源装置２
２が信号線１３０，１３１を介してＭＭＵ４４，４５の
計２台に電源を供給している。
１２０，１２１を介してＣＰＵ３０，３１、信号線１２
６，１２７を介してＭＭＵ４０，４１の計４台に電源を
供給し、電源装置２１が信号線１２８，１２９を介して
ＭＭＵ４２，４３の計２台に電源を供給し、電源装置２
２が信号線１３０，１３１を介してＭＭＵ４４，４５の
計２台に電源を供給している。
【０００７】図７の従来例では、電源装置２０が信号線
１２０，１２１を介してＣＰＵ３０，３１、ＭＭＵ４
０，４１の計４台に電源を供給し、電源装置２１が信号
線１２８〜１３１を介してＭＭＵ４２〜４５の計４台に
電源を供給している。
１２０，１２１を介してＣＰＵ３０，３１、ＭＭＵ４
０，４１の計４台に電源を供給し、電源装置２１が信号
線１２８〜１３１を介してＭＭＵ４２〜４５の計４台に
電源を供給している。
【０００８】図５において、電源制御装置８と信号線１
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ４に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ４は、
構成制御手段１２においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＣＰＵ３２，
３３、ＭＭＵ４２，４３に対して電源が供給されると、
電源制御装置８は信号線１０１からサービスプロセッサ
４に対し電源装置２１の電源確定信号を送出する。電源
装置２１の電源確定信号を受信したサービスプロセッサ
４は、構成制御手段１２においてＣＰＵ３２，３３、Ｍ
ＭＵ４２，４３の構成情報を有効にする。電源制御装置
８と信号線１１２で接続された電源装置２２からＣＰＵ
３４，３５、ＭＭＵ４４，４５に対して電源が供給され
ると、電源制御装置８は信号線１０２からサービスプロ
セッサ４に対し電源装置２２の電源確定信号を送出す
る。電源装置２２の電源確定信号を受信したサービスプ
ロセッサ４は、構成制御手段１２においてＣＰＵ３４，
３５、ＭＭＵ４４，４５の構成情報を有効にする。
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ４に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ４は、
構成制御手段１２においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＣＰＵ３２，
３３、ＭＭＵ４２，４３に対して電源が供給されると、
電源制御装置８は信号線１０１からサービスプロセッサ
４に対し電源装置２１の電源確定信号を送出する。電源
装置２１の電源確定信号を受信したサービスプロセッサ
４は、構成制御手段１２においてＣＰＵ３２，３３、Ｍ
ＭＵ４２，４３の構成情報を有効にする。電源制御装置
８と信号線１１２で接続された電源装置２２からＣＰＵ
３４，３５、ＭＭＵ４４，４５に対して電源が供給され
ると、電源制御装置８は信号線１０２からサービスプロ
セッサ４に対し電源装置２２の電源確定信号を送出す
る。電源装置２２の電源確定信号を受信したサービスプ
ロセッサ４は、構成制御手段１２においてＣＰＵ３４，
３５、ＭＭＵ４４，４５の構成情報を有効にする。
【０００９】図６において、電源制御装置８と信号線１
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ４に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ４は、
構成制御手段１２においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＭＭＵ４２，
４３に対して電源が供給されると、電源制御装置８は信
号線１０１からサービスプロセッサ４に対し電源装置２
１の電源確定信号を送出する。電源装置２１の電源確定
信号を受信したサービスプロセッサ４は、構成制御手段
１２においてＭＭＵ４２，４３の構成情報を有効にす
る。電源制御装置８と信号線１１２で接続された電源装
置２２からＭＭＵ４４，４５に対して電源が供給される
と、電源制御装置８は信号線１０２からサービスプロセ
ッサ４に対し電源装置２２の電源確定信号を送出する。
電源装置２２の電源確定信号を受信したサービスプロセ
ッサ４は、構成制御手段１２においてＭＭＵ４４，４５
の構成情報を有効にする。
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ４に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ４は、
構成制御手段１２においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＭＭＵ４２，
４３に対して電源が供給されると、電源制御装置８は信
号線１０１からサービスプロセッサ４に対し電源装置２
１の電源確定信号を送出する。電源装置２１の電源確定
信号を受信したサービスプロセッサ４は、構成制御手段
１２においてＭＭＵ４２，４３の構成情報を有効にす
る。電源制御装置８と信号線１１２で接続された電源装
置２２からＭＭＵ４４，４５に対して電源が供給される
と、電源制御装置８は信号線１０２からサービスプロセ
ッサ４に対し電源装置２２の電源確定信号を送出する。
電源装置２２の電源確定信号を受信したサービスプロセ
ッサ４は、構成制御手段１２においてＭＭＵ４４，４５
の構成情報を有効にする。
【００１０】図７において、電源制御装置８と信号線１
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ５に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ５は、
構成制御手段１３においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＭＭＵ４２〜
４５に対して電源が供給されると、電源制御装置８は信
号線１０１からサービスプロセッサ５に対し電源装置２
１の電源確定信号を送出する。電源装置２１の電源確定
信号を受信したサービスプロセッサ５は、構成制御手段
１３においてＭＭＵ４２〜４５の構成情報を有効にす
る。
１０で接続された電源装置２０からＣＰＵ３０，３１、
ＭＭＵ４０，４１に対して電源が供給されると、電源制
御装置８は信号線１００からサービスプロセッサ５に対
し電源装置２０の電源確定信号を送出する。電源装置２
０の電源確定信号を受信したサービスプロセッサ５は、
構成制御手段１３においてＣＰＵ３０，３１、ＭＭＵ４
０，４１の構成情報を有効にする。電源制御装置８と信
号線１１１で接続された電源装置２１からＭＭＵ４２〜
４５に対して電源が供給されると、電源制御装置８は信
号線１０１からサービスプロセッサ５に対し電源装置２
１の電源確定信号を送出する。電源装置２１の電源確定
信号を受信したサービスプロセッサ５は、構成制御手段
１３においてＭＭＵ４２〜４５の構成情報を有効にす
る。
【００１１】ここでＭＭＵ４４の構成制御について着目
してみると、図５、図６においては電源装置２１の電源
確定信号により構成情報を有効にしているのに対し、図
７においては、電源装置２２の電源確定信号により構成
情報を有効にしている。したがって、図５、図６の構成
制御手段１２と図７の構成制御手段１３は異なったハー
ドウェアになってしまう。
してみると、図５、図６においては電源装置２１の電源
確定信号により構成情報を有効にしているのに対し、図
７においては、電源装置２２の電源確定信号により構成
情報を有効にしている。したがって、図５、図６の構成
制御手段１２と図７の構成制御手段１３は異なったハー
ドウェアになってしまう。
【００１２】しかし、図６においては、構成制御手段１
２は図５と同じハードウェアであるが、処理装置の構成
がＣＰＵ３０，３１、ＭＭＵ４０〜４５であり、図７と
同じにもかからわず、電源装置が２０〜２２の３台必要
となり、図７に比べ１台多くなってしまう。
２は図５と同じハードウェアであるが、処理装置の構成
がＣＰＵ３０，３１、ＭＭＵ４０〜４５であり、図７と
同じにもかからわず、電源装置が２０〜２２の３台必要
となり、図７に比べ１台多くなってしまう。
【００１３】電源割込制御および電源リセット制御も同
様である。
様である。
【００１４】
【発明が解決しようとする課題】上述のように従来のマ
ルチプロセッサ構成の情報処理システムでは、システム
規模の大小により電源単位が異なる場合、システムのモ
デルごとに異なった装置構成制御、電源割込制御および
電源リセット制御のハードウェアが必要であったり、電
源装置が多く必要であったりするという課題がある。
ルチプロセッサ構成の情報処理システムでは、システム
規模の大小により電源単位が異なる場合、システムのモ
デルごとに異なった装置構成制御、電源割込制御および
電源リセット制御のハードウェアが必要であったり、電
源装置が多く必要であったりするという課題がある。
【００１５】
【課題を解決するための手段】本発明は、複数の処理装
置と、前記複数の処理装置に電源を供給する電源装置
と、前記電源装置を制御する電源制御装置と、サービス
プロセッサを具備する情報処理システムにおいて、該電
源装置が前記複数の処理装置に対し電源を供給している
か否かを設定する電源供給設定手段を具備し、前記サー
ビスプロセッサが、前記電源供給設定手段に設定されて
いる情報に従い装置構成制御を行う構成制御手段と有す
ることを特徴とするものである。
置と、前記複数の処理装置に電源を供給する電源装置
と、前記電源装置を制御する電源制御装置と、サービス
プロセッサを具備する情報処理システムにおいて、該電
源装置が前記複数の処理装置に対し電源を供給している
か否かを設定する電源供給設定手段を具備し、前記サー
ビスプロセッサが、前記電源供給設定手段に設定されて
いる情報に従い装置構成制御を行う構成制御手段と有す
ることを特徴とするものである。
【００１６】本発明は、複数の処理装置と、前記複数の
処理装置に電源を供給する電源装置と、前記電源装置を
制御する電源制御装置と、サービスプロセッサを具備す
る情報処理システムにおいて、該電源装置が前記複数の
処理装置に対し電源を供給しているか否かを設定する電
源供給設定手段を具備し、前記サービスプロセッサが、
前記電源供給設定手段に設定されている情報に従い電源
割込制御を行う電源割込制御手段を有することを特徴と
するものである。
処理装置に電源を供給する電源装置と、前記電源装置を
制御する電源制御装置と、サービスプロセッサを具備す
る情報処理システムにおいて、該電源装置が前記複数の
処理装置に対し電源を供給しているか否かを設定する電
源供給設定手段を具備し、前記サービスプロセッサが、
前記電源供給設定手段に設定されている情報に従い電源
割込制御を行う電源割込制御手段を有することを特徴と
するものである。
【００１７】本発明は、複数の処理装置と、前記複数の
処理装置に電源を供給する電源装置と、前記電源装置を
制御する電源制御装置と、サービスプロセッサを具備す
る情報処理システムにおいて、該電源装置が前記複数の
処理装置に対し電源を供給しているか否かを設定する電
源供給設定手段を具備し、前記サービスプロセッサが、
前記電源供給設定手段に設定されている情報に従い電源
リセット制御を行う電源リセット制御手段を有すること
を特徴とするものである。
処理装置に電源を供給する電源装置と、前記電源装置を
制御する電源制御装置と、サービスプロセッサを具備す
る情報処理システムにおいて、該電源装置が前記複数の
処理装置に対し電源を供給しているか否かを設定する電
源供給設定手段を具備し、前記サービスプロセッサが、
前記電源供給設定手段に設定されている情報に従い電源
リセット制御を行う電源リセット制御手段を有すること
を特徴とするものである。
【００１８】前記サービスプロセッサが、前記電源供給
設定手段の設定内容を前記サービスプロセッサから設定
可能とするシステムジェネレーション手段を有するよう
に構成してもよい。
設定手段の設定内容を前記サービスプロセッサから設定
可能とするシステムジェネレーション手段を有するよう
に構成してもよい。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２０】図１は、本発明の第１の実施の形態を示す
構成図である。図１に示す情報処理システムは、サービ
スプロセッサ１と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ１は、ＳＧ手段１０と構成制御
手段１１を有する。外部記憶装置６は、電源供給設定手
段９を有する。
構成図である。図１に示す情報処理システムは、サービ
スプロセッサ１と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ１は、ＳＧ手段１０と構成制御
手段１１を有する。外部記憶装置６は、電源供給設定手
段９を有する。
【００２１】ＣＲＴ付きキーボード７は信号線１４１を
介してサービスプロセッサ１に接続されサービスプロセ
ッサ１に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。図２は本実
施の形態における電源供給設定手段９の内容を示したも
のであり、それぞれの電源装置２０、２１が電源を供給
している装置を示している。図２において、ビット００
〜０５はそれぞれＣＰＵ３０〜３５の電源供給情報、ビ
ット０６〜１１はそれぞれＭＭＵ４０〜４５の電源供給
情報に対応しており、供給された状態を”１”で示す。
したがって、本実施の形態においては、電源装置２０が
ＣＰＵ３０，３１およびＭＭＵ４０，４１に、電源装置
２１がＭＭＵ４２〜４５に電源供給している。構成制御
手段１１は電源供給設定手段９に設定された電源供給情
報からそれぞれの電源装置がどの処理装置（ここではＣ
ＰＵ、ＭＭＵ）に電源を供給しているかを認識して装置
構成制御を行う。例えば電源制御装置８と信号線１１０
で接続されている電源装置２０が電源オンになると、電
源制御装置８はサービスプロセッサ１に対し電源確定信
号を信号線１００を通して送信する。サービスプロセッ
サ１内の構成制御手段１１は電源制御装置８からの電源
確定信号を受信すると、サービスプロセッサ１と信号線
１４０で接続されている外部記憶装置６内の電源供給設
定手段９の内容から電源装置２０が電源供給している装
置がＣＰＵ３０，３１およびＭＭＵ４０，４１であるこ
とを認識し、ＣＰＵ３０，３１およびＭＭＵ４０，４１
の構成情報を有効にする。また、電源装置２１が電源オ
ンになると、電源制御装置８はサービスプロセッサ１に
対し電源確定信号を信号線１０１を通して送信する。サ
ービスプロセッサ１内の構成制御手段１１は電源制御装
置８からの電源確定信号を受信すると、外部記憶装置６
内の電源供給設定手段９の内容から電源装置２１が電源
供給している装置がＭＭＵ４２〜４５であることを認識
し、ＭＭＵ４２〜４５の構成情報を有効にする。
介してサービスプロセッサ１に接続されサービスプロセ
ッサ１に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。図２は本実
施の形態における電源供給設定手段９の内容を示したも
のであり、それぞれの電源装置２０、２１が電源を供給
している装置を示している。図２において、ビット００
〜０５はそれぞれＣＰＵ３０〜３５の電源供給情報、ビ
ット０６〜１１はそれぞれＭＭＵ４０〜４５の電源供給
情報に対応しており、供給された状態を”１”で示す。
したがって、本実施の形態においては、電源装置２０が
ＣＰＵ３０，３１およびＭＭＵ４０，４１に、電源装置
２１がＭＭＵ４２〜４５に電源供給している。構成制御
手段１１は電源供給設定手段９に設定された電源供給情
報からそれぞれの電源装置がどの処理装置（ここではＣ
ＰＵ、ＭＭＵ）に電源を供給しているかを認識して装置
構成制御を行う。例えば電源制御装置８と信号線１１０
で接続されている電源装置２０が電源オンになると、電
源制御装置８はサービスプロセッサ１に対し電源確定信
号を信号線１００を通して送信する。サービスプロセッ
サ１内の構成制御手段１１は電源制御装置８からの電源
確定信号を受信すると、サービスプロセッサ１と信号線
１４０で接続されている外部記憶装置６内の電源供給設
定手段９の内容から電源装置２０が電源供給している装
置がＣＰＵ３０，３１およびＭＭＵ４０，４１であるこ
とを認識し、ＣＰＵ３０，３１およびＭＭＵ４０，４１
の構成情報を有効にする。また、電源装置２１が電源オ
ンになると、電源制御装置８はサービスプロセッサ１に
対し電源確定信号を信号線１０１を通して送信する。サ
ービスプロセッサ１内の構成制御手段１１は電源制御装
置８からの電源確定信号を受信すると、外部記憶装置６
内の電源供給設定手段９の内容から電源装置２１が電源
供給している装置がＭＭＵ４２〜４５であることを認識
し、ＭＭＵ４２〜４５の構成情報を有効にする。
【００２２】また電源確定信号を電源割込信号に、構成
制御手段を割込制御手段に置き換えると、電源割込制御
も同様に制御可能である。
制御手段を割込制御手段に置き換えると、電源割込制御
も同様に制御可能である。
【００２３】図３は、本発明の第２の実施の形態を示す
構成図である。図３に示す情報処理システムは、サービ
スプロセッサ２と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ２は、ＳＧ手段１０と割込制御
手段１４を有する。外部記憶装置６は、電源供給設定手
段９を有する。
構成図である。図３に示す情報処理システムは、サービ
スプロセッサ２と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ２は、ＳＧ手段１０と割込制御
手段１４を有する。外部記憶装置６は、電源供給設定手
段９を有する。
【００２４】ＣＲＴ付きキーボード７は信号線１４１を
介してサービスプロセッサ２に接続されサービスプロセ
ッサ２に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。電源供給設
定手段９の内容は、図２と同様とする。割込制御手段１
４は電源供給設定手段９に設定された電源供給情報から
それぞれの電源装置がどの処理装置（ここではＣＰＵ、
ＭＭＵ）に電源を供給しているかを認識して電源割込制
御を行う。例えば電源装置２０が電源割込を起こすと、
電源制御装置８はサービスプロセッサ２に対し電源割込
信号を信号線１０３を通して送信する。サービスプロセ
ッサ２内の割込制御手段１４は電源制御装置８からの電
源割込信号を受信すると、サービスプロセッサ１と信号
線１４０で接続されている外部記憶装置６内の電源供給
設定手段９の内容から電源装置２０が電源供給している
装置がＣＰＵ３０，３１およびＭＭＵ４０，４１である
ことを認識し、ＣＰＵ３０，３１およびＭＭＵ４０，４
１の割込情報を有効にする。また、電源装置２１が電源
割込を起こすと、電源制御装置８はサービスプロセッサ
２に対し電源割込信号を信号線１０４を通して送信す
る。サービスプロセッサ２内の割込制御手段１４は電源
制御装置８からの電源割込信号を受信すると、外部記憶
装置６内の電源供給設定手段９の内容から電源装置２１
が電源供給している装置がＭＭＵ４２〜４５であること
を認識し、ＭＭＵ４２〜４５の割込情報を有効にする。
介してサービスプロセッサ２に接続されサービスプロセ
ッサ２に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。電源供給設
定手段９の内容は、図２と同様とする。割込制御手段１
４は電源供給設定手段９に設定された電源供給情報から
それぞれの電源装置がどの処理装置（ここではＣＰＵ、
ＭＭＵ）に電源を供給しているかを認識して電源割込制
御を行う。例えば電源装置２０が電源割込を起こすと、
電源制御装置８はサービスプロセッサ２に対し電源割込
信号を信号線１０３を通して送信する。サービスプロセ
ッサ２内の割込制御手段１４は電源制御装置８からの電
源割込信号を受信すると、サービスプロセッサ１と信号
線１４０で接続されている外部記憶装置６内の電源供給
設定手段９の内容から電源装置２０が電源供給している
装置がＣＰＵ３０，３１およびＭＭＵ４０，４１である
ことを認識し、ＣＰＵ３０，３１およびＭＭＵ４０，４
１の割込情報を有効にする。また、電源装置２１が電源
割込を起こすと、電源制御装置８はサービスプロセッサ
２に対し電源割込信号を信号線１０４を通して送信す
る。サービスプロセッサ２内の割込制御手段１４は電源
制御装置８からの電源割込信号を受信すると、外部記憶
装置６内の電源供給設定手段９の内容から電源装置２１
が電源供給している装置がＭＭＵ４２〜４５であること
を認識し、ＭＭＵ４２〜４５の割込情報を有効にする。
【００２５】また電源割込信号を電源リセット信号に、
割込制御手段をリセット制御手段に置き換えると、電源
リセット制御も同様に制御可能である。
割込制御手段をリセット制御手段に置き換えると、電源
リセット制御も同様に制御可能である。
【００２６】図４は、本発明の第３の実施の形態を示す
構成図である。図４に示す情報処理システムは、サービ
スプロセッサ３と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ３は、ＳＧ手段１０とリセット
制御手段１５を有する。外部記憶装置６は、電源供給設
定手段９を有する。
構成図である。図４に示す情報処理システムは、サービ
スプロセッサ３と、外部記憶装置６と、ＣＲＴ付きキー
ボード７と、電源制御装置８と、電源装置２０〜２１
と、ＣＰＵ３０，３１と、ＭＭＵ４０〜４５とを具備す
る。サービスプロセッサ３は、ＳＧ手段１０とリセット
制御手段１５を有する。外部記憶装置６は、電源供給設
定手段９を有する。
【００２７】ＣＲＴ付きキーボード７は信号線１４１を
介してサービスプロセッサ３に接続されサービスプロセ
ッサ１に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。電源供給設
定手段９の内容は、図２と同様とする。リセット制御手
段１５は電源供給設定手段９に設定された電源供給情報
からそれぞれの電源装置がどの処理装置（ここではＣＰ
Ｕ、ＭＭＵ）に電源を供給しているかを認識して電源リ
セット制御を行う。例えば電源装置２０が電源オンにな
ると、電源制御装置８はサービスプロセッサ１に対し電
源リセット信号を信号線１０６を通して送信する。サー
ビスプロセッサ３内のリセット制御手段１５は電源制御
装置８からの電源リセット信号を受信すると、サービス
プロセッサ１と信号線１４０で接続されている外部記憶
装置６内の電源供給設定手段９の内容から電源装置２０
が電源供給している装置がＣＰＵ３０，３１およびＭＭ
Ｕ４０，４１であることを認識し、ＣＰＵ３０，３１お
よびＭＭＵ４０，４１のリセット情報を有効にする。ま
た、電源装置２１が電源オンになると、電源制御装置８
はサービスプロセッサ３に対し電源リセット信号を信号
線１０７を通して送信する。サービスプロセッサ３内の
リセット制御手段１５は電源制御装置８からの電源リセ
ット信号を受信すると、外部記憶装置６内の電源供給設
定手段９の内容から電源装置２１が電源供給している装
置がＭＭＵ４２〜４５であることを認識し、ＭＭＵ４２
〜４５のリセット情報を有効にする。
介してサービスプロセッサ３に接続されサービスプロセ
ッサ１に対して入出力動作が可能である。ＳＧ手段１０
はＣＲＴ付きキーボード７から起動され、それぞれの電
源装置に接続する装置の選択画面をＣＲＴ付きキーボー
ド７に出力し、ＣＲＴ付きキーボード７は操作者に入力
を促す。本実施の形態では、電源装置２０が信号線１２
０，１２１を介してＣＰＵ３０，３１に、および信号線
１２６，１２７を介してＭＭＵ４０，４１に、電源装置
２１が信号線１２８〜１３１を介してＭＭＵ４２〜４５
に電源供給している。操作者が電源装置を選択するとＳ
Ｇ手段１０はその情報を基に電源供給設定情報を作成
し、電源供給設定手段９の内容を設定する。電源供給設
定手段９の内容は、図２と同様とする。リセット制御手
段１５は電源供給設定手段９に設定された電源供給情報
からそれぞれの電源装置がどの処理装置（ここではＣＰ
Ｕ、ＭＭＵ）に電源を供給しているかを認識して電源リ
セット制御を行う。例えば電源装置２０が電源オンにな
ると、電源制御装置８はサービスプロセッサ１に対し電
源リセット信号を信号線１０６を通して送信する。サー
ビスプロセッサ３内のリセット制御手段１５は電源制御
装置８からの電源リセット信号を受信すると、サービス
プロセッサ１と信号線１４０で接続されている外部記憶
装置６内の電源供給設定手段９の内容から電源装置２０
が電源供給している装置がＣＰＵ３０，３１およびＭＭ
Ｕ４０，４１であることを認識し、ＣＰＵ３０，３１お
よびＭＭＵ４０，４１のリセット情報を有効にする。ま
た、電源装置２１が電源オンになると、電源制御装置８
はサービスプロセッサ３に対し電源リセット信号を信号
線１０７を通して送信する。サービスプロセッサ３内の
リセット制御手段１５は電源制御装置８からの電源リセ
ット信号を受信すると、外部記憶装置６内の電源供給設
定手段９の内容から電源装置２１が電源供給している装
置がＭＭＵ４２〜４５であることを認識し、ＭＭＵ４２
〜４５のリセット情報を有効にする。
【００２８】
【発明の効果】以上説明したように、本発明は、一つの
電源装置によって電源供給される処理装置がどの装置で
あるかを認識することによって、情報処理システムの規
模によって電源単位が異なっても、それぞれのモデルご
とに専用の装置構成制御、電源割込制御、電源リセット
制御のハードウェアを持たずに共通のハードウェアで構
成制御、割込制御、リセット制御することが可能とな
り、また電源装置を少なくできるという効果を奏する。
電源装置によって電源供給される処理装置がどの装置で
あるかを認識することによって、情報処理システムの規
模によって電源単位が異なっても、それぞれのモデルご
とに専用の装置構成制御、電源割込制御、電源リセット
制御のハードウェアを持たずに共通のハードウェアで構
成制御、割込制御、リセット制御することが可能とな
り、また電源装置を少なくできるという効果を奏する。
【図１】本発明の第１の実施の形態を示す構成図であ
る。
る。
【図２】図１中の装置番号設定手段の内容を示す図であ
る。
る。
【図３】本発明の第２の実施の形態を示す構成図であ
る。
る。
【図４】本発明の第３の実施の形態を示す構成図であ
る。
る。
【図５】第１の従来例を示す構成図である。
【図６】第２の従来例を示す構成図である。
【図７】第３の従来例を示す構成図である。
１〜５ サービスプロセッサ ６ 外部記憶装置 ７ ＣＲＴ付きキーボード ８ 電源制御装置 ９ 電源供給設定手段 １０ ＳＧ手段 １１〜１３ 構成制御手段 １４ 割込制御手段 １５ リセット制御手段 ２０〜２２ 電源装置 ３０〜３５ 中央処理装置 ４０〜４５ 主記憶装置 １００〜１４１ 信号線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/26 - 1/32 G06F 1/00 370 G06F 9/00 340 G06F 9/06 410 G06F 13/14 330
Claims (4)
- 【請求項１】 複数の処理装置と、前記複数の処理装置
に電源を供給する電源装置と、前記電源装置を制御する
電源制御装置と、サービスプロセッサを具備する情報処
理システムにおいて、 該電源装置が前記複数の処理装置に対し電源を供給して
いるか否かを設定する電源供給設定手段を具備し、 前記サービスプロセッサが、前記電源供給設定手段に設
定されている情報に従い装置構成制御を行う構成制御手
段と有することを特徴とする情報処理システム。 - 【請求項２】 複数の処理装置と、前記複数の処理装置
に電源を供給する電源装置と、前記電源装置を制御する
電源制御装置と、サービスプロセッサを具備する情報処
理システムにおいて、 該電源装置が前記複数の処理装置に対し電源を供給して
いるか否かを設定する電源供給設定手段を具備し、 前記サービスプロセッサが、前記電源供給設定手段に設
定されている情報に従い電源割込制御を行う電源割込制
御手段を有することを特徴とする情報処理システム。 - 【請求項３】 複数の処理装置と、前記複数の処理装置
に電源を供給する電源装置と、前記電源装置を制御する
電源制御装置と、サービスプロセッサを具備する情報処
理システムにおいて、 該電源装置が前記複数の処理装置に対し電源を供給して
いるか否かを設定する電源供給設定手段を具備し、 前記サービスプロセッサが、前記電源供給設定手段に設
定されている情報に従い電源リセット制御を行う電源リ
セット制御手段を有することを特徴とする情報処理シス
テム。 - 【請求項４】 前記サービスプロセッサが、前記電源供
給設定手段の設定内容を前記サービスプロセッサから設
定可能とするシステムジェネレーション手段を有するこ
とを特徴とする請求項１，請求項２または請求項３記載
の情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7295367A JP2859186B2 (ja) | 1995-11-14 | 1995-11-14 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7295367A JP2859186B2 (ja) | 1995-11-14 | 1995-11-14 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09138718A JPH09138718A (ja) | 1997-05-27 |
| JP2859186B2 true JP2859186B2 (ja) | 1999-02-17 |
Family
ID=17819715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7295367A Expired - Lifetime JP2859186B2 (ja) | 1995-11-14 | 1995-11-14 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859186B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990041695A (ko) * | 1997-11-24 | 1999-06-15 | 윤종용 | 컴퓨터 시스템에 있어서 옵션 카드의 전원 강제 차단 장치 |
| US6317839B1 (en) * | 1999-01-19 | 2001-11-13 | International Business Machines Corporation | Method of and apparatus for controlling supply of power to a peripheral device in a computer system |
-
1995
- 1995-11-14 JP JP7295367A patent/JP2859186B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09138718A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633458B2 (ja) | Ｄｍａチヤネル装置及びｄｍａチヤネルの変換装置 | |
| JP3454866B2 (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| US6742065B1 (en) | Interrupt controller and method of accessing interrupts | |
| JPH01191914A (ja) | コンピュータシステム | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| US5974261A (en) | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability | |
| JPH04157550A (ja) | パーソナルコンピュータシステム | |
| JP2859186B2 (ja) | 情報処理システム | |
| US4701847A (en) | Adaptive instruction sequence synthesizer and process | |
| JP3425443B2 (ja) | パイプライン化されたデータの順序決めシステム | |
| JPS6336338A (ja) | マイクロコンピュータ | |
| JPS62239235A (ja) | オペレ−シヨンコ−ドの高速比較動作を備えたデ−タプロセツサ | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JP3018373B2 (ja) | 情報処理装置 | |
| JP2553094B2 (ja) | 割込み制御装置 | |
| JP2797756B2 (ja) | 被制御装置の接続判別方式 | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| JPH0553700A (ja) | 入力データ処理装置 | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JP2821218B2 (ja) | キーボードおよび情報処理装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS63158654A (ja) | マイクロコントロ−ラ | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPS60251453A (ja) | 電子計算機の入出力処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981104 |