JP2000200831A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板に形成した溝内へ絶縁膜を埋め込
む際にボイドが発生せず、かつ半導体基板に形成する素
子の特性劣化を防止することが可能なＳＴＩ構造の半導
体装置の製造方法を提供する。 【解決手段】 半導体基板１０１の表面に溝１０２を形
成し、その溝内にＴＥＯＳガスを分解して生成される絶
縁膜を埋め込んでＳＴＩ構造を形成する製造方法におい
て、絶縁膜の埋め込み工程として、ＴＥＯＳガスを気相
熱分解した第１のＴＥＯＳＮＳＧ膜１１４を成長する第
１の成長工程と、ＴＥＯＳガスを半導体基板１０１の表
面で表面熱分解した第２のＴＥＯＳＮＳＧ膜１１５を成
長する第２の成長工程とを含む。第１のＴＥＯＳＮＳＧ
膜１１４で半導体基板１０１の表面状態に依存しない均
一な膜を形成するとともに溝１０２のアスペクト比を緩
和し、第２のＴＥＯＳＮＳＧ膜１１５で溝１０２内を埋
め込むことで、ボイドが生じることなく高効率で絶縁膜
を埋め込むことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板に形成し
た溝に絶縁膜を埋め込んで素子分離を行う溝埋込素子分
離型半導体装置に関し、特に半導体装置の高集積化に伴
う浅くかつ微小幅の素子分離用溝内への絶縁膜の埋め込
みを好適に行う方法に関するものである。

【０００２】

【従来の技術】半導体装置の高集積化及び半導体素子の
微細化に伴い、半導体基板に形成される素子間を絶縁分
離するための素子分離構造として、従来のＬＯＣＯＳ型
素子分離構造から、半導体基板に溝を形成し、この溝内
に絶縁膜を埋め込む溝型素子分離構造が採用されてい
る。特に、近年では、素子のさらなる微細化がはかられ
ており、この微細化に伴って溝型素子分離構造において
も、その溝幅の縮小とともに溝深さが低減されている。
例えば、溝幅が０．２μｍで溝深さが０．３μｍ程度の
浅溝埋込素子分離（ＳＴＩ：Shallow Trench Isolatio
n）構造の実用化が図られている。このような浅溝埋込
素子構造の製造方法を、図７を参照して説明する。

【０００３】先ず、図７（ａ）のように、シリコン基板
１０１の表面に熱酸化によりシリコン酸化膜１１１を形
成し、さらにその上にシリコン窒化膜１１２を形成し、
その上にフォトレジスト膜１１３を形成する。そして、
素子分離領域の前記フォトレジスト膜を選択的に除去し
て開口窓１１３ａを開口する。次いで、前記フォトレジ
ストをマスクにして前記シリコン窒化膜１１２及びシリ
コン酸化膜１１１をエッチングしてそれぞれ開口窓１１
２ａ，１１１ａを開口する。そして、前記フォトレジス
ト膜１１３を除去した後、図７（ｂ）のように、前記シ
リコン窒化膜１１２をマスクとして前記シリコン基板１
０１の表面を所要の深さにまでエッチングし、微細かつ
浅い素子分離用の溝１０２を形成する。次いで、図７
（ｃ）のように、低圧気相成長法（ＬＰＣＶＤ法）によ
ってＴＥＯＳ（テトラエトキシシラン）を分解して得ら
れるシリコン酸化膜（以下、ＴＥＯＳＮＳＧ膜と称する
（ＮＳＧ：ノンドープシリケートガラス））１３１を前
記シリコン基板１０１の表面上に成長し、このＴＥＯＳ
ＮＳＧ膜１３１によって前記溝１０２を埋め込む。前記
ＴＥＯＳＮＳＧ膜１３１は、膜の前駆体の表面移動（表
面マイグレーション）が大きく、比較的良好なステップ
カバレッジが得られるため、溝１０２内に埋め込む場合
には有効である。しかる上で、図７（ｄ）のように、化
学機械研磨法（ＣＭＰ法）によって前記ＴＥＯＳＮＳＧ
膜１３１及びシリコン窒化膜１１２の一部をエッチング
研磨して除去、さらに残されたシリコン窒化膜１１２と
シリコン酸化膜１１１をエッチング除去する。これによ
り、前記ＴＥＯＳＮＳＧ膜１３１は前記溝１０２内にの
み埋め込まれた状態で残され、ＳＴＩ構造が形成され
る。

【０００４】ところで、このようなＳＴＩ構造の製造に
おいて、素子の微細化に伴って溝１０２の幅寸法が低減
され、かつこれに伴い溝１０２のアスペクト比（深さ／
溝幅）が増大されると、図７（ｃ），（ｄ）に破線で示
すように、埋め込まれたＴＥＯＳＮＳＧ膜中にボイド
（空隙）１３２が発生してしまう。このようなボイドが
発生すると、後工程での処理液等がボイド１３２内に侵
入して半導体装置の汚染原因となり、あるいは素子分離
特性が劣化される。このようなボイドの発生を防止する
ために、例えば特開平１０−１７８０００号公報では、
ＴＥＯＳガスとオゾンガスとの混合化を行ってシリコン
酸化膜を成長する際に、ＴＥＯＳガスとオゾンガスの供
給位置を離しておき、反応室の気相中でのＴＥＯＳガス
とオゾンガスとの混合化を抑制し、基板の表面上でＴＥ
ＯＳガスとオゾンガスとを混合化を促進させることで、
ＴＥＯＳ膜のフロー特性を高くでき、溝内へのシリコン
酸化膜の充填性を改善し、ボイドの発生を抑制してい
る。

【０００５】

【発明が解決しようとする課題】この公報に記載の技術
では、ＴＥＯＳガスとオゾンガスとを混合化してシリコ
ン酸化膜を成長する場合には有効であるが、図７に示し
た製造方法のように、ＴＥＯＳガスを分解して得られる
ＴＥＯＳＮＳＧ膜をシリコン基板上に成長する場合に
は、オゾンガスが存在していないために公報の技術をそ
のまま適用することはできない。また、公報に記載の技
術では、ＴＥＯＳガスとオゾンガスとを基板の表面、す
なわち溝の内面において混合化しているため、半導体装
置の微細化に伴って溝のアスペクト比が大きくなると、
ＴＥＯＳガスとオゾンガスとを混合化させることなく両
ガスを溝内にまで進入させることが困難であり、そのた
め溝の開口近傍で混合化が発生し、結果として気相中で
の混合化と同様にフロー特性の低いシリコン酸化膜が形
成されてしまい、ボイドを有効に防止することが難しい
ものとなる。

【０００６】本発明の目的は、溝内へ埋め込むシリコン
酸化膜におけるボイドの発生を有効に防止するととも
に、半導体基板に形成する素子の特性劣化を防止するこ
とが可能なＳＴＩ構造の半導体装置の製造方法を提供す
ることにある。

【０００７】

【課題を解決するための手段】本発明は、半導体基板の
表面に溝を形成する工程と、前記溝内にＴＥＯＳガスを
分解して生成される絶縁膜を埋め込む工程とを含む半導
体装置の製造方法において、前記絶縁膜の埋め込み工程
は、前記ＴＥＯＳガスを気相熱分解した第１の絶縁膜を
前記半導体基板上に成長する第１の成長工程と、前記Ｔ
ＥＯＳガスを前記半導体基板の表面で表面熱分解した第
２の絶縁膜を前記半導体基板上に成長する第２の成長工
程とで構成されることを特徴としている。ここで、前記
第１の成長工程は、前記ＴＥＯＳガスを気相熱分解温度
以上の雰囲気で行い、前記第２の成長工程は前記ＴＥＯ
Ｓガスを前記気相熱分解温度よりも低温の雰囲気で行
う。すなわち、前記第１の成長工程を高温低圧気相成長
法で行い、前記第２の成長工程を低温高圧気相成長法で
行う。ここで、前記気相熱分解温度は６５０℃〜７５０
℃であり、この場合には、前記第１の成長工程は、６５
０℃以上の温度範囲で気相熱分解成長を行い、前記第２
の成長工程は５８０℃以上６５０℃未満の温度範囲で表
面熱成長を行う。

【０００８】また、本発明の製造方法において、前記溝
は、前記半導体基板に形成される半導体装置の素子分離
領域に形成され、前記溝内に埋め込まれた前記絶縁膜に
よって溝型素子分離構造を形成するものとして構成され
る。この場合、前記溝は、アスペクト比（溝深さ／溝
幅）が１．５〜３であることが好ましい。例えば、前記
溝の深さは略０．３μｍ、溝幅は略０．２μｍであり、
前記第１の絶縁膜は０．０１〜０．０５μｍの膜厚に形
成し、前記第２の絶縁膜は前記溝を完全に埋め込む膜厚
に形成する。

【０００９】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１を参照すると、本発明者がＴＥ
ＯＳガスをＣＶＤ装置内において分解してシリコン基板
１０１の溝１０２内にシリコン酸化膜１０３を埋め込む
際に、そのＣＶＤ条件を変化させて成長を行った。すな
わち、ＴＯＥＳガスをＣＶＤ装置内において分解する場
合に、ＣＶＤ条件を、ＴＥＯＳガスの気相熱分解温度よ
りも高い温度でかつ低圧で成長を行った。ここでは、Ｃ
ＶＤ装置の温度を６９０℃、圧力を０．５５Ｔｏｒｒと
した。このように高温でのＣＶＤを行うと、ＣＶＤ装置
内でＴＥＯＳガスは気相熱分解してシリコン基板上に成
長する。このため、シリコン基板の表面状態の影響が少
ない状態での成長、すなわち下地依存性の低い状態でＴ
ＥＯＳＮＳＧ膜が成長される。この条件で、シリコン基
板１０１に形成した溝にシリコン酸化膜の埋め込みを行
ったところ、図１（ａ）に示すように、シリコン基板１
０１の表面に均一にＴＥＯＳＮＳＧ膜１０３が成長した
が、溝１０２のアスペクト比が高くなると、溝１０２の
開口部の対向縁部に成長したＴＥＯＳＮＳＧ膜１０３が
相互に接触してしまい、溝１０２内にボイド１０４が発
生した状態となる。

【００１０】一方、ＣＶＤ条件を、ＴＥＯＳガスの気相
熱分解温度よりも低い温度でかつ高圧で成長を行った。
ここでは、ＣＶＤ装置の温度を６３０℃、圧力を２．０
Ｔｏｒｒとした。このように低温でのＣＶＤを行うと、
ＣＶＤ装置内でＴＥＯＳガスはシリコン基板の表面に接
触した際に表面熱分解してシリコン基板上に成長する。
このため、シリコン基板の表面状態の影響が大きい状態
での成長、すなわち下地依存性の高い状態でＴＥＯＳＮ
ＳＧ膜が成長される。この条件で、シリコン基板１０１
に形成した溝１０２にシリコン酸化膜の埋め込みを行っ
たところ、図１（ｂ）に示すように、溝１０２のアスペ
クト比が高くなった場合でも、ＴＥＯＳガスが溝の内面
に接触したときにＴＥＯＳＮＳＧ膜１０３が成長される
ため、溝１０２内にボイドが発生することなく好適な埋
め込みが可能となる。

【００１１】しかしながら、この条件では下地依存性が
高いため、図１（ｃ）に示すように、ウェハ状のシリコ
ン基板１０１Ｗのように広い面積のシリコン基板に対し
て前記条件でのＴＥＯＳＮＳＧ膜の成長を行った場合に
は、シリコン基板の表面に存在する異物Ｘ等によって、
その領域でのＴＥＯＳＮＳＧ膜１０３の成長が抑制され
たスポット状の膜厚むら１０５が生じ、シリコン基板１
０１Ｗの全面に均一な厚さのＴＥＯＳＮＳＧ膜１０３を
成長することができないことが確認された。これは、Ｔ
ＥＯＳＮＳＧ膜の成長初期には、成長の進行が進まない
いわゆるインキュベーションタイムが発生する。このイ
ンキュベーションタイム中に原子核が形成されるが、下
地の表面状態の微妙な違いによりインキュベーションタ
イムが非常に不安定になり、これがウェハ状シリコン基
板１０１Ｗの表面上での局部的な膜厚の違いとなって現
れるものと考えられる。このような、ＴＥＯＳＮＳＧ膜
の膜厚が不均一になると、後工程のＣＭＰ法でのエッチ
ング研磨において、膜厚の薄い領域においてシリコン基
板の表面が過度にエッチング研磨されることになり、そ
の領域に後工程で形成する半導体素子の特性の劣化、あ
るいは半導体素子の不良が発生する要因となる。

【００１２】そこで、本発明においては、溝内に埋め込
む絶縁膜の第１の成長工程として、ＴＥＯＳガスがＣＶ
Ｄ装置の気相中において気相熱分解する条件、すなわち
下地依存性の低い成長条件でシリコン基板上にＴＥＯＳ
ＮＳＧ膜をある程度の膜厚まで成長し、次いで、第２の
成長工程として、その上にＴＥＯＳガスが基板の表面に
接したことにより表面熱分解する条件、すなわち下地依
存性の高い条件でＴＥＯＳＮＳＧ膜を重畳して成長す
る。このように本発明では、溝内に埋め込む絶縁膜の第
１の成長工程では、下地依存性が低いために、ウェハ状
シリコン基板の表面一部に異物が存在する等して、表面
状態が異なる部位が存在していたとしても、その影響を
受けることなくウェハ状シリコン基板の全面に均一な膜
厚が成長される。また、このときのＴＥＯＳＮＳＧ膜の
成長膜厚を適正に制御することで、溝内においてはボイ
ドが発生されることがない状態で成長され、溝のアスペ
クト比を緩和する。また、ウェハ状シリコン基板の異物
が存在する部分では異物を覆い隠す状態に成長される。
ただし、この第１の成長工程では膜成長速度が低く抑え
られるため、この第１の成長工程のみでは膜成長のスル
ープットが低くなる。

【００１３】そして、第２の成長工程では、下地依存性
が高いために、シリコン基板の表面上に均一にＴＥＯＳ
ＮＳＧ膜が成長され、その際には既に溝内には第１の成
長工程のＴＥＯＳＮＳＧ膜がある程度の膜厚で成長され
ているため、溝のアスペクト比が緩和された状態にあ
り、溝内にボイドが発生することなく溝内へのＴＥＯＳ
ＮＳＧ膜の埋め込みが可能となる。その一方でウェハ状
シリコン基板の表面には第１の成長工程で成長されたＴ
ＥＯＳＮＳＧ膜が存在しており、このＴＥＯＳＮＳＧ膜
によって異物の影響が緩和されているため、シリコン基
板の全面に均一な厚さにＴＥＯＳＮＳＧ膜が成長され
る。これにより、溝内でのボイドの発生を防止するとと
もに、シリコン基板の全面に均一にＴＯＥＳＮＳＧ膜の
成長が可能となる。そのため、その後のＣＭＰ工程にお
いても、シリコン基板の表面が部分的に過度にエッチン
グ研磨されることがなく、半導体素子の特性劣化や不良
発生が防止される。また、第２の成長工程では膜成長速
度を高くすることが可能であり、膜成長のスループット
が向上できる。

【００１４】ここで、ＴＥＯＳガスが気相熱分解する温
度は、一般的には６５０℃〜７５０℃の範囲であり、第
１の工程は６５０℃以上の温度で行い、第２の工程は６
５０℃よりも低温で行う。また、第１の工程及び第２の
工程における各圧力の上限は、ＴＥＯＳＮＳＧ膜の膜質
を劣化させることがない圧力であり、また、各圧力の下
限はＴＥＯＳＮＳＧ膜の成長速度が極端に低下されるこ
とがない圧力である。

【００１５】図２ないし図４は本発明をＭＯＳ型半導体
装置に適用した実施形態を工程順に示す断面図である。
先ず、図２（ａ）のように、シリコン基板１０１の表面
を熱処理してシリコン酸化膜１１１を形成する。さら
に、その上にシリコン窒化膜１１２を形成し、その上に
フォトレジスト膜１１３を塗布形成する。そして、図外
のフォトマスクを用いたフォトリソグラフィ技術により
素子分離領域のフォトレジスト膜１１３を選択的に除去
し、素子分離領域に沿った開口窓１１３ａを開口する。
そして、図２（ｂ）のように、前記フォトレジスト膜１
１３をマスクにして前記シリコン窒化膜１１２及びシリ
コン酸化膜１１１をエッチングし、開口窓１１２ａ，１
１１ａを開口を形成する。次いで、図２（ｃ）のよう
に、前記フォトレジスト膜１１３を除去した後、前記シ
リコン窒化膜１１２をマスクにして前記シリコン基板１
０１を選択エッチングし、素子分離溝１０２を形成す
る。この素子分離溝１０２は、溝幅が０．１８μｍ〜
０．２μｍとし、深さは０．３μｍ程度とする。なお、
この溝１０２の寸法では、アスペクト比は略１．５とな
る。

【００１６】しかる上で、図３（ａ）のように、前記シ
リコン基板１０１をＴＥＯＳガスが供給されるＣＶＤ装
置にセットする。図６はＣＶＤ装置の一例であり、ウェ
ハホルダ２０２に整列保持された複数枚のシリコンウェ
ハ１０１Ｗを封止状態で収納する縦型炉２０１と、前記
縦型炉の周囲に配置されるヒータ２０３と、前記縦型炉
２０１内にＴＥＯＳガスを供給するガス供給口２０４と
を備えている。そして、前記ＣＶＤ装置において、温度
が６９０℃、圧力が０．２２Ｔｏｒｒの条件でＴＥＯＳ
ガスを気相中で気相熱分解させながらシリコン基板１０
１に第１のＴＥＯＳＮＳＧ膜１１４を成長する第１の成
長工程を行う。この第１の成長工程では、前記したよう
に第１のＴＥＯＳＮＳＧ膜の下地依存性が低いために、
シリコン基板１０１の表面に異物が存在する等して表面
一部にその表面状態が異なる部位が存在していたとして
も、その影響を受けることなくシリコン基板１０１の全
面に均一な膜厚が成長される。また、このときの第１の
ＴＥＯＳＮＳＧ膜１１４の膜厚を適正に制御すること
で、溝１０２内においてはボイドが発生されることがな
い状態に成長され、シリコン基板１０１上の異物が存在
する部分では異物を覆い隠す状態に成長される。ここで
は、第１のＴＥＯＳＮＳＧ膜１１４の膜厚は、１００Å
〜５００Åの厚さに形成する。この膜厚はシリコン基板
１０１の表面に存在する異物の状態によって調整される
が、一般的には２００Å程度の膜厚にすれば、溝１０２
内において溝開口部でのＴＥＯＳＮＳＧ膜の相互の接触
によるボイドが発生することなく溝内に成長され、かつ
溝１０２のアスペクト比を緩和するとともに、シリコン
基板１０１上の異物を覆い隠してその表面状態を均一化
するのに十分である。

【００１７】次いで、図３（ｂ）のように、前記ＣＶＤ
装置の条件設定を変化し、温度を６３０℃、圧力を２．
０Ｔｏｒｒとし、第２のＴＥＯＳＮＳＧ膜１１５を成長
する第２の成長工程を行う。この条件では、ＴＥＯＳガ
スは気相中では分解せず、シリコン基板１０１の表面に
接触した状態で表面熱分解が進行され、第２のＴＥＯＳ
ＮＳＧ膜１１５が成長される。この第２の成長工程で
は、溝１０２は第１のＴＥＯＳＮＳＧ膜１１４によって
アスペクト比が緩和されているため、溝１０２内にボイ
ドが発生することなく溝１０２内への第２のＴＥＯＳＮ
ＳＧ膜１１５の埋め込みが可能となる。また、一方で第
２のＴＥＯＳＮＳＧ膜１１５は下地依存性が高いが、シ
リコン基板１０１の表面には第１のＴＥＯＳＮＳＧ膜１
１４が存在しており、この第１のＴＥＯＳＮＳＧ膜１１
４によって異物の影響が無くされるため、シリコン基板
１０１の全面に均一な厚さに第２のＴＥＯＳＮＳＧ膜１
１５が成長される。これにより、溝１０２内でのボイド
の発生を防止するとともに、シリコン基板１０１の全面
に均一に第２のＴＥＯＳＮＳＧ膜１１５の成長が可能と
なる。ここで、前記第２のＴＥＯＳＮＳＧ膜１１５の膜
厚は、溝１０２内を第２のＴＥＯＳＮＳＧ膜１１５で埋
め込むに必要な厚さであり、ここでは０．２μｍ程度で
ある。また、この第２のＴＥＯＳＮＳＧ膜１１５の膜成
長速度は第１のＴＥＯＳＮＳＧ膜１１４の成長速度より
も高いため、膜成長のスループットが向上される。

【００１８】次いで、図４（ａ）のように、前記ＴＥＯ
ＳＮＳＧ膜１１５，１１４の表面に対してＣＭＰ研磨を
行う。このＣＭＰ研磨は、前記シリコン窒化膜１１２の
一部残される状態まで行う。このＣＭＰ研磨により、シ
リコン基板１０１上の第２及び第１のＴＥＯＳＮＳＧ膜
１１５，１１４は除去され、これらのＴＥＯＳＮＳＧ膜
１１５，１１４は溝１０２内にのみ埋め込まれた状態で
残される。また、このとき、ＴＥＯＳＮＳＧ膜１１５，
１１４はシリコン基板１０１の全面にわたって均一な膜
厚に形成されていたため、ＣＭＰ研磨によっても、シリ
コン基板１０１の表面上のシリコン窒化膜１１２やシリ
コン酸化膜１１１が局部的に過度にエッチング研磨され
ることがなく、平坦性が保持される。次いで、図４
（ｂ）のように、必要に応じて弗酸等によってＴＥＯＳ
ＮＳＧ膜１１５，１１４の表面をシリコン酸化膜１１１
の表面よりも低い状態となるようにエッチングした上
で、前記シリコン基板１０１上のシリコン窒化膜１１２
をエッチングにより除去し、続いてシリコン酸化膜１１
１をエッチングにより除去する。これにより、図４
（ｃ）のように、素子形成領域ではシリコン基板１０１
の表面が露呈され、素子分離領域のＴＥＯＳＮＳＧ膜１
１４，１１５との表面が略平坦化されたＳＴＩ構造が形
成される。

【００１９】しかる上で、図５を参照すると、前記シリ
コン基板１０１の表面上にシリコン酸化膜と多結晶シリ
コン膜を順次形成し、かつフォトリソグラフィ技術によ
り選択的にエッチングしてゲート絶縁膜１２１とゲート
電極１２２を形成する。次いで、素子形成領域に不純物
をイオン注入してソース・ドレイン領域１２３を形成し
た後、全面にシリコン酸化膜１２４、ＢＰＳＧ膜１２５
等からなる積層構造の層間絶縁膜を形成し、この層間絶
縁膜にコンタクトホール１２６を開口し、かつソース・
ドレインの各電極１２７を形成してＭＯＳトランジスタ
を形成する。

【００２０】このように、本発明においては、シリコン
基板１０１に形成した溝１０２内に埋め込む第１のＴＥ
ＯＳＮＳＧ膜１１４の成長条件を高温低圧とすること
で、ＴＥＯＳガスがＣＶＤ装置の気相中において気相熱
分解し、下地依存性の低い絶縁膜として溝１０２内を含
むシリコン基板１０１上に均一に形成される。そして、
その上に形成する第２のＴＥＯＳＮＳＧ膜１１５の成長
条件を低温高圧とすることで、ＴＥＯＳガスがシリコン
基板１０１の表面に接したことにより表面熱分解し、下
地依存性の高い絶縁膜として溝１０２内を含むシリコン
基板１０１上、すなわち第１のＴＥＯＳＮＳＧ膜１１４
上に形成される。このため、第１のＴＥＯＳＮＳＧ膜１
１４の低い下地依存性によって、シリコン基板１０１の
表面に異物等が存在していても、その影響を受けること
なくシリコン基板１０１の全面に均一な膜厚が成長され
る。そして、その上の第２のＴＥＯＳＮＳＧ膜１１５
は、高い下地依存性によってシリコン基板１０１の表面
上に高い成長速度で均一に成長され、その際には、既に
溝１０２内には第１ＴＥＯＳＮＳＧ膜１１４がある程度
の膜厚に形成されて溝１０２のアスペクト比が緩和（低
下）されているため、溝１０２内にボイドが発生するこ
となく溝内への第２のＴＥＯＳＮＳＧ膜１１５の埋め込
みが可能となる。これにより、溝１０２内でのボイドの
発生を防止するとともに、シリコン基板１０１の全面に
均一にＴＯＥＳＮＳＧ膜１１４，１１５の成長が可能と
なる。そのため、その後のＣＭＰ工程においても、シリ
コン基板１０１の表面が部分的に過度にエッチング研磨
されることがなく、シリコン基板１０１に形成されるＭ
ＯＳトランジスタの特性劣化や不良発生が防止される。

【００２１】ここで、第１の成長工程及び第２の成長工
程のそれぞれの成長温度と圧力は、前記した温度条件を
満たす範囲内で任意に設定できるが、前記したように、
ＴＥＯＳＮＳＧ膜の膜質を劣化させることがないよう
に、かつＴＥＯＳＮＳＧ膜の成長速度が極端に低下され
てスループットが低下されないように、それぞれ適切な
温度と圧力に設定することが好ましい。また、前記実施
形態におけるそれぞれの値、例えば、溝の寸法及びアス
ペクト比、第１及び第２のＴＥＯＳＮＳＧ膜の膜厚等は
一例を示したものであり、製造する半導体装置の集積度
や素子サイズ等によって異なる値のものととして形成可
能であることは言うまでもない。特に、第１のＴＥＯＳ
ＮＳＧ膜は第２のＴＥＯＳＮＳＧ膜に比較して膜の成長
速度が低いため、第１のＴＥＯＳＮＳＧ膜の膜厚を必要
以上に厚く形成することは、スループットの面で好まし
くない。したがって、溝の寸法及びアスペクト比との関
係に基づき、第２のＴＥＯＳＮＳＧ膜を成長する際にボ
イドが発生することがない膜厚の範囲で極力薄い膜厚に
設定することが好ましい。

【００２２】

【発明の効果】以上説明したように本発明は、半導体基
板に形成された溝内に絶縁膜を埋め込むための工程とし
て、ＴＥＯＳガスを気相熱分解した第１の絶縁膜を成長
する第１の成長工程と、ＴＥＯＳガスを半導体基板の表
面で表面熱分解した第２の絶縁膜を成長する第２の成長
工程を含んでいるので、第１の絶縁膜が有する低い下地
依存性によって半導体基板の表面の影響を受けることな
く溝内及び半導体基板の全面に均一な膜厚が成長でき、
かつこの第１の絶縁膜によって溝のアスペクト比が緩和
され、また第２の絶縁膜が有する高い下地依存性によっ
て半導体基板の表面上に高い成長速度での膜成長が可能
となり、しかもアスペクト比の緩和によって溝内にボイ
ドを生じることなく絶縁膜を埋め込むことが可能とな
る。これにより、ボイドの発生がなく素子分離特性に優
れたＳＴＩ構造の半導体装置の製造が実現できるととも
に、その後の製造工程においても、半導体基板の表面が
部分的に過度にエッチング研磨されることがなく、特性
が優れた歩留りのよい半導体装置の製造が実現できる。

【図面の簡単な説明】

【図１】本発明の基本構成を説明するための図である。

【図２】本発明の実施形態の製造工程断面図のその一で
ある。

【図３】本発明の実施形態の製造工程断面図のその二で
ある。

【図４】本発明の実施形態の製造工程断面図のその三で
ある。

【図５】本発明の実施形態の製造工程断面図のその四で
ある。

【図６】本発明で実施形態で使用するＣＶＤ装置の概略
構成図である。

【図７】従来の製造方法の一例を示す工程断面図であ
る。

【符号の説明】

１０１ シリコン基板 １０２ 溝（素子分離溝） １１１ シリコン酸化膜 １１２ シリコン窒化膜 １１３ フォトレジスト膜 １１４ 第１のＴＥＯＳＮＳＧ膜 １１５ 第２のＴＥＯＳＮＳＧ膜 １２１ ゲート絶縁膜 １２２ ゲート電極 １２３ ソース・ドレイン領域 １２４ シリコン酸化膜 １２５ ＢＰＳＧ膜 １２６ ソース・ドレイン電極 ２０１ 縦型炉 ２０３ ヒータ ２０４ ガス供給口

フロントページの続き Ｆターム(参考） 5F032 AA34 AA44 AA70 CA17 DA02 DA33 DA53 DA78 5F045 AA03 AA06 AB31 AB32 AB33 AC07 AD09 AD10 AD11 AE19 AE21 AF03 CA05 GH10 5F058 BA20 BD01 BD07 BF02 BF04 BF27 BJ06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面に溝を形成する工程
   と、前記溝内にＴＥＯＳ（テトラエトキシシラン）ガス
   を分解して生成される絶縁膜を埋め込む工程とを含む半
   導体装置の製造方法において、前記絶縁膜の埋め込み工
   程は、前記ＴＥＯＳガスを気相熱分解した第１の絶縁膜
   を前記半導体基板上に成長する第１の成長工程と、前記
   ＴＥＯＳガスを前記半導体基板の表面で表面熱分解した
   第２の絶縁膜を前記半導体基板上に成長する第２の成長
   工程とで構成されることを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 前記第１の成長工程は、前記ＴＥＯＳガ
   スを気相熱分解温度以上の雰囲気で行い、前記第２の成
   長工程は前記ＴＥＯＳガスを前記気相熱分解温度よりも
   低温の雰囲気で行う請求項１に記載の半導体装置の製造
   方法。
3. 【請求項３】 前記第１の成長工程を高温低圧気相成長
   法で行い、前記第２の成長工程を低温高圧気相成長法で
   行う請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記気相熱分解温度は、６５０℃〜７５
   ０℃である請求項２又は３に記載の半導体装置の製造方
   法。
5. 【請求項５】 前記第１の成長工程は、６５０℃以上の
   温度範囲で気相熱分解成長を行い、前記第２の成長工程
   は５８０℃以上６５０℃未満の温度範囲で表面熱分解成
   長を行う請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記溝は、前記半導体基板に形成される
   半導体装置の素子分離領域に形成され、前記溝内に埋め
   込まれた前記絶縁膜によって溝型素子分離構造を形成す
   る請求項１ないし５のいずれかに記載の半導体装置の製
   造方法。
7. 【請求項７】 前記溝は、アスペクト比（溝深さ／溝
   幅）が１．５〜３である請求項６に記載の半導体装置の
   製造方法。
8. 【請求項８】 前記溝の深さは略０．３μｍ、溝幅は略
   ０．２μｍであり、前記第１の絶縁膜は０．０１〜０．
   ０５μｍの膜厚に形成し、前記第２の絶縁膜は前記溝を
   完全に埋め込む膜厚に形成する請求項７に記載の半導体
   装置の製造方法。
9. 【請求項９】 半導体基板にシリコン酸化膜、シリコン
   窒化膜を順次形成し、かつその上にレジストを形成する
   工程と、前記レジストをパターニングして素子分離領域
   に開口窓を開口する工程と、前記レジストの開口窓を透
   して前記シリコン窒化膜及びシリコン酸化膜をエッチン
   グ除去する工程と、前記レジストを除去した後、前記シ
   リコン窒化膜をマスクにして前記半導体基板に溝を形成
   する工程と、ＴＥＯＳガスを高温低圧条件で気相熱分解
   し、得られる第１のＴＥＯＳＮＳＧ（ＮＳＧ：ノンドー
   プシリケートガラス）膜を前記半導体基板の表面に薄く
   成長する第１の成長工程と、前記ＴＥＯＳガスを低温高
   圧条件で前記半導体基板の表面で表面熱分解して得られ
   る第２のＴＥＯＳＮＳＧ膜を前記溝の深さよりも厚い膜
   厚となるように前記第１のＴＥＯＳＮＳＧ膜の表面上に
   成長する第２の成長工程と、前記シリコン基板の表面上
   の前記第２及び第１のＴＥＯＳＮＳＧ膜を化学機械的に
   研磨して除去し、前記溝内にのみ前記第１及び第２のＴ
   ＥＯＳＮＳＧ膜を残す工程とを含むことを特徴とする半
   導体装置の製造方法。