JP2000194611A - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JP2000194611A JP2000194611A JP10372975A JP37297598A JP2000194611A JP 2000194611 A JP2000194611 A JP 2000194611A JP 10372975 A JP10372975 A JP 10372975A JP 37297598 A JP37297598 A JP 37297598A JP 2000194611 A JP2000194611 A JP 2000194611A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- input
- control device
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 バスそのものに障害がない場合は、データバ
ス幅を縮退させないバス制御装置を得る。 【解決手段】 通常、ＣＰＵ１よりデータバス１０にデ
ータを入出力するのはバスドライバＴＲ１であり、バス
ドライバＴＲ１’は不活性状態と成っている。入出力制
御装置２〜ｎも同様に、通常はバスドライバＴＲ２〜Ｔ
Ｒｎにてデータの入出力を行い、バスドライバＴＲ２’
〜ＴＲｎ’は不活性状態と成っている。データバス１０
上のデータにおいて障害を検出した際に、直ちに制御部
１１よりバスドライバの切り替えを指示する。ＣＰＵ１
においてはバスドライバＴＲ１を不活性状態にし、バス
ドライバＴＲ１’を活性状態としてバス１０ヘの入出力
トライバを切り替え、同様に入出力制御装置２〜ｎにお
いては、バスドライバＴＲ２〜ＴＲｎよりバスドライバ
ＴＲ２’〜ＴＲｎ’へ切り替えを行う。
ス幅を縮退させないバス制御装置を得る。 【解決手段】 通常、ＣＰＵ１よりデータバス１０にデ
ータを入出力するのはバスドライバＴＲ１であり、バス
ドライバＴＲ１’は不活性状態と成っている。入出力制
御装置２〜ｎも同様に、通常はバスドライバＴＲ２〜Ｔ
Ｒｎにてデータの入出力を行い、バスドライバＴＲ２’
〜ＴＲｎ’は不活性状態と成っている。データバス１０
上のデータにおいて障害を検出した際に、直ちに制御部
１１よりバスドライバの切り替えを指示する。ＣＰＵ１
においてはバスドライバＴＲ１を不活性状態にし、バス
ドライバＴＲ１’を活性状態としてバス１０ヘの入出力
トライバを切り替え、同様に入出力制御装置２〜ｎにお
いては、バスドライバＴＲ２〜ＴＲｎよりバスドライバ
ＴＲ２’〜ＴＲｎ’へ切り替えを行う。
Description
【０００１】
【発明の属する技術分野】本発明はバス制御装置に関
し、特にコンピュータシステムにおけるバス制御装置に
関する。
し、特にコンピュータシステムにおけるバス制御装置に
関する。
【０００２】
【従来の技術】データ処理装置（コンピュータシステ
ム）は一般に、中央処理装置（ＣＰＵ；コンピュー
タ）、主記憶装置、周辺・端末装置を接続する複数の入
出力制御装置等をデータバスを介して接続している。従
って、データバスに障害が発生するとシステムに重大な
影響がある。特開平４−１５７５４９号公報に提案され
ている複数の入出力制御装置及びＣＰＵがシステム（デ
ータ）バスを介して結合されたデータ処理装置は、前記
複数の入出力制御装置とＣＰＵ間に設けられ、データ送
受信をそれぞれ実行する複数のデータバスを有する。
ム）は一般に、中央処理装置（ＣＰＵ；コンピュー
タ）、主記憶装置、周辺・端末装置を接続する複数の入
出力制御装置等をデータバスを介して接続している。従
って、データバスに障害が発生するとシステムに重大な
影響がある。特開平４−１５７５４９号公報に提案され
ている複数の入出力制御装置及びＣＰＵがシステム（デ
ータ）バスを介して結合されたデータ処理装置は、前記
複数の入出力制御装置とＣＰＵ間に設けられ、データ送
受信をそれぞれ実行する複数のデータバスを有する。
【０００３】また、これらデータバスの障害を各バス毎
に検出する障害検出手段と、この障害検出手段によって
障害が検出された際、そのデータバス上にてのデータ転
送を他のデータバスに切り替えるバス制御手段を有して
構成されている。すなわち、複数のデータバスの内障害
が発生したデータバスは、例えば高インピーダンス状態
等の不活性状態に制御されるので、そのデータバス障害
がどの入出力制御装置に起因するものであっても、誤っ
たデータの転送がなされることを防止でき、他の入出力
装置やＣＰＵには障害による影響を及ぼさないとされて
いる。
に検出する障害検出手段と、この障害検出手段によって
障害が検出された際、そのデータバス上にてのデータ転
送を他のデータバスに切り替えるバス制御手段を有して
構成されている。すなわち、複数のデータバスの内障害
が発生したデータバスは、例えば高インピーダンス状態
等の不活性状態に制御されるので、そのデータバス障害
がどの入出力制御装置に起因するものであっても、誤っ
たデータの転送がなされることを防止でき、他の入出力
装置やＣＰＵには障害による影響を及ぼさないとされて
いる。
【０００４】また、このような障害時には、正常なデー
タバスを利用した縮退運転（例えば４ビットのバスライ
ン２本を用いて、８ビットにてデータ伝送している場合
に、一方のバスラインに障害が発生すると、他方のバス
ラインのみにて伝送するため、４ビットのデータ伝送と
なる）に切り替えられるので、データ処理装置の稼働を
停止することなく、運転を継続できるとされている。
タバスを利用した縮退運転（例えば４ビットのバスライ
ン２本を用いて、８ビットにてデータ伝送している場合
に、一方のバスラインに障害が発生すると、他方のバス
ラインのみにて伝送するため、４ビットのデータ伝送と
なる）に切り替えられるので、データ処理装置の稼働を
停止することなく、運転を継続できるとされている。
【０００５】
【発明が解決しようとする課題】従来データバスに障害
が発生した場合、データ処理装置全体の稼働を停止しな
ければならなかったが、特開平４−１５７５４９号公報
記載の提案の場合は、データバスをあらかじめ複数のデ
ータバスとして定義し、障害を検出したデータバスを切
り離して残ったデータバスのみを利用して（データバス
幅を縮退）、運転を停止することなくデータ転送動作を
継続することができるようにはなった。
が発生した場合、データ処理装置全体の稼働を停止しな
ければならなかったが、特開平４−１５７５４９号公報
記載の提案の場合は、データバスをあらかじめ複数のデ
ータバスとして定義し、障害を検出したデータバスを切
り離して残ったデータバスのみを利用して（データバス
幅を縮退）、運転を停止することなくデータ転送動作を
継続することができるようにはなった。
【０００６】しかしながら、例えばバスドライバ回路の
障害にて伝送路であるバスそのものに障害が無い場合に
おいても、通常のデータバス幅（例えば８ビット）を
（例えば４ビットに）縮退することにより障害を回避し
ており、縮退されたバス幅に応じて、データ処理装置の
転送性能が低下する問題点があった。
障害にて伝送路であるバスそのものに障害が無い場合に
おいても、通常のデータバス幅（例えば８ビット）を
（例えば４ビットに）縮退することにより障害を回避し
ており、縮退されたバス幅に応じて、データ処理装置の
転送性能が低下する問題点があった。
【０００７】本発明の目的は、バスそのものに障害がな
い場合は、データバス幅を縮退させないバス制御装置を
提供することである。
い場合は、データバス幅を縮退させないバス制御装置を
提供することである。
【０００８】
【課題を解決するための手段】本発明によるバス制御装
置は、中央処理装置及び入出力制御装置にて構成される
コンピュータシステムのバスライン駆動を制御するバス
制御装置であって、前記中央処理装置及び入出力制御装
置それぞれに設けた一対の現用／予備のバスドライバ
と、前記バスライン上のデータの異常を検出する障害検
出手段と、前記障害検出手段が前記バスライン上のデー
タの異常を検出した場合に前記バスドライバを現用から
予備に切り替えるバスドライバ切り替え手段とを含むこ
とを特徴とする。
置は、中央処理装置及び入出力制御装置にて構成される
コンピュータシステムのバスライン駆動を制御するバス
制御装置であって、前記中央処理装置及び入出力制御装
置それぞれに設けた一対の現用／予備のバスドライバ
と、前記バスライン上のデータの異常を検出する障害検
出手段と、前記障害検出手段が前記バスライン上のデー
タの異常を検出した場合に前記バスドライバを現用から
予備に切り替えるバスドライバ切り替え手段とを含むこ
とを特徴とする。
【０００９】本発明の作用は次の通りである。複数の入
出力制御装置及びＣＰＵがデータバスを介して結合され
たデータ処理装置において、データバスに障害が検出さ
れたが伝送路であるバスそのものには障害が無い場合
（例えば、バスドライバの障害）において、データ処理
装置全体の稼働を停止させることなく、また、データバ
スのバス幅を縮退させてデータ転送性能を低下させるこ
となく、データ転送を継続することができる。
出力制御装置及びＣＰＵがデータバスを介して結合され
たデータ処理装置において、データバスに障害が検出さ
れたが伝送路であるバスそのものには障害が無い場合
（例えば、バスドライバの障害）において、データ処理
装置全体の稼働を停止させることなく、また、データバ
スのバス幅を縮退させてデータ転送性能を低下させるこ
となく、データ転送を継続することができる。
【００１０】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明によるバス制御
装置の実施例の構成を示すブロック図である。図１にお
いて、本発明に関連するデータ処理装置（コンピュータ
システム）は、システムの制御主体をなすＣＰＵ（中央
処理装置；コンピュータ）１、周辺・端末装置等をシス
テムに接続する入出力制御装置（主記憶装置等を含む）
２〜ｎ、ＣＰＵ１及び入出力制御装置２〜ｎを相互に接
続するバスライン１０、制御信号ａをＣＰＵ１の制御部
１１から入出力制御装置２〜ｎに伝送する制御バス２０
にて構成される。
図面を参照して説明する。図１は本発明によるバス制御
装置の実施例の構成を示すブロック図である。図１にお
いて、本発明に関連するデータ処理装置（コンピュータ
システム）は、システムの制御主体をなすＣＰＵ（中央
処理装置；コンピュータ）１、周辺・端末装置等をシス
テムに接続する入出力制御装置（主記憶装置等を含む）
２〜ｎ、ＣＰＵ１及び入出力制御装置２〜ｎを相互に接
続するバスライン１０、制御信号ａをＣＰＵ１の制御部
１１から入出力制御装置２〜ｎに伝送する制御バス２０
にて構成される。
【００１１】また、ＣＰＵ１はコンピュータチップを中
心とした制御部１１を有し、ＣＰＵ１及び入出力制御装
置２〜ｎは、それぞれ一対のバスライン１０を駆動する
双方向バスドライバ（現用）ＴＲ１〜ＴＲｎ及び（予
備）ＴＲ１’〜ＴＲｎ’、制御バス２０上の制御信号ａ
を位相反転するインバータＩＮ１〜ＩＮｎを有する。
心とした制御部１１を有し、ＣＰＵ１及び入出力制御装
置２〜ｎは、それぞれ一対のバスライン１０を駆動する
双方向バスドライバ（現用）ＴＲ１〜ＴＲｎ及び（予
備）ＴＲ１’〜ＴＲｎ’、制御バス２０上の制御信号ａ
を位相反転するインバータＩＮ１〜ＩＮｎを有する。
【００１２】本発明の実施例の動作を説明する。ＣＰＵ
１において、バスドライバＴＲ１，ＴＲ１’は制御部１
１からの制御信号ａにより、排他的にデータバス１０に
データを入出力する。入出力制御装置２〜ｎにおいて、
バスドライバＴＲ２〜ＴＲｎ，ＴＲ２’〜ＴＲｎ’は制
御信号ａにより、排他的にデータバス１０にデータを入
出力する。すなわち、例えば制御バス２０上の制御信号
ａがアクティブの場合は、バスドライバＴＲ１〜ＴＲｎ
がオン、インバータＩＮ１〜ＩＮｎにて反転されバスド
ライバＴＲ１’〜ＴＲｎ’がオフとなる。
１において、バスドライバＴＲ１，ＴＲ１’は制御部１
１からの制御信号ａにより、排他的にデータバス１０に
データを入出力する。入出力制御装置２〜ｎにおいて、
バスドライバＴＲ２〜ＴＲｎ，ＴＲ２’〜ＴＲｎ’は制
御信号ａにより、排他的にデータバス１０にデータを入
出力する。すなわち、例えば制御バス２０上の制御信号
ａがアクティブの場合は、バスドライバＴＲ１〜ＴＲｎ
がオン、インバータＩＮ１〜ＩＮｎにて反転されバスド
ライバＴＲ１’〜ＴＲｎ’がオフとなる。
【００１３】また、例えば制御バス２０上の制御信号ａ
がアクティブでない場合は、バスドライバＴＲ１〜ＴＲ
ｎがオフ、インバータＩＮ１〜ＩＮｎにて反転されバス
ドライバＴＲ１’〜ＴＲｎ’がオンとなる。ＣＰＵ１
は、このデータ処理装置（システム）全体の制御及び各
種演算を実行する。通常、ＣＰＵ１よりデータバス１０
にデータを入出力するのはバスドライバＴＲ１であり、
バスドライバＴＲ１’は不活性状態となっている。ま
た、入出力制御装置２〜ｎも同様に、通常はバスドライ
バＴＲ２〜ＴＲｎにてデータの入出力を行い、バスドラ
イバＴＲ２’〜ＴＲｎ’は不活性状態と成っている。
がアクティブでない場合は、バスドライバＴＲ１〜ＴＲ
ｎがオフ、インバータＩＮ１〜ＩＮｎにて反転されバス
ドライバＴＲ１’〜ＴＲｎ’がオンとなる。ＣＰＵ１
は、このデータ処理装置（システム）全体の制御及び各
種演算を実行する。通常、ＣＰＵ１よりデータバス１０
にデータを入出力するのはバスドライバＴＲ１であり、
バスドライバＴＲ１’は不活性状態となっている。ま
た、入出力制御装置２〜ｎも同様に、通常はバスドライ
バＴＲ２〜ＴＲｎにてデータの入出力を行い、バスドラ
イバＴＲ２’〜ＴＲｎ’は不活性状態と成っている。
【００１４】ここで、ＣＰＵ１においてデータバス１０
上のデータにおいて障害を検出した際（例えばパリティ
チェック等により）に、直ちに制御部１１よりバスドラ
イバの切り替えを指示する。ＣＰＵ１においてはバスド
ライバＴＲ１を不活性状態（高インピーダンス状態等）
にし、バスドライバＴＲ１’を活性状態としてバス１０
ヘの入出力トライバを切り替え、同様に入出力制御装置
２〜ｎにおいては、バスドライバＴＲ２〜ＴＲｎよりバ
スドライバＴＲ２’〜ＴＲｎ’へ切り替えを行う。
上のデータにおいて障害を検出した際（例えばパリティ
チェック等により）に、直ちに制御部１１よりバスドラ
イバの切り替えを指示する。ＣＰＵ１においてはバスド
ライバＴＲ１を不活性状態（高インピーダンス状態等）
にし、バスドライバＴＲ１’を活性状態としてバス１０
ヘの入出力トライバを切り替え、同様に入出力制御装置
２〜ｎにおいては、バスドライバＴＲ２〜ＴＲｎよりバ
スドライバＴＲ２’〜ＴＲｎ’へ切り替えを行う。
【００１５】これにより、バスドライバＴＲ１あるいは
ＴＲ２〜ＴＲｎのいずれかの故障による障害を取り除く
ことができ、正常なデータ転送を継続することができ
る。
ＴＲ２〜ＴＲｎのいずれかの故障による障害を取り除く
ことができ、正常なデータ転送を継続することができ
る。
【００１６】なお、ここではデータバス１０の障害検出
及びバスドライバ切り替えのための制御部を、ＣＰＵ１
のみに設ける場合について説明したが、同様の制御部を
入出力制御装置２〜ｎに設けても良い。
及びバスドライバ切り替えのための制御部を、ＣＰＵ１
のみに設ける場合について説明したが、同様の制御部を
入出力制御装置２〜ｎに設けても良い。
【００１７】
【発明の効果】以上説明したように本発明は、複数の入
出力制御装置等及びＣＰＵがデータバスを介して結合さ
れたデータ処理装置（システム）において、データバス
に障害が発生した場合に障害が発生した（現用）バスド
ライバを切り離し、代替えの（予備用）バスドライバに
切り替えることによりデータ転送を継続する。従って、
データバスに障害が発生したが伝送路であるバスそのも
のに障害が無い場合（例えばバスドライバの障害）にお
いて、データ転送性能を低下させることなくデータ転送
を継続できる効果がある。
出力制御装置等及びＣＰＵがデータバスを介して結合さ
れたデータ処理装置（システム）において、データバス
に障害が発生した場合に障害が発生した（現用）バスド
ライバを切り離し、代替えの（予備用）バスドライバに
切り替えることによりデータ転送を継続する。従って、
データバスに障害が発生したが伝送路であるバスそのも
のに障害が無い場合（例えばバスドライバの障害）にお
いて、データ転送性能を低下させることなくデータ転送
を継続できる効果がある。
【図１】本発明の実施例のブロック図である。
１ ＣＰＵ ２〜ｎ 入出力制御装置 １０ バスライン １１ 制御部 ２０ 制御バス ＴＲ１〜ＴＲｎ， ＴＲ１’〜 ＴＲｎ’ バスドライバ ＩＮ１〜ＩＮｎ インバータ
Claims (6)
- 【請求項１】 中央処理装置及び入出力制御装置にて構
成されるコンピュータシステムのバスライン駆動を制御
するバス制御装置であって、前記中央処理装置及び入出
力制御装置それぞれに設けた一対の現用／予備のバスド
ライバと、前記バスライン上のデータの異常を検出する
障害検出手段と、前記障害検出手段が前記バスライン上
のデータの異常を検出した場合に前記バスドライバを現
用から予備に切り替えるバスドライバ切り替え手段とを
含むことを特徴とするバス制御装置。 - 【請求項２】 前記入出力制御装置が、主記憶装置等を
含むことを特徴とする請求項１記載のバス制御装置。 - 【請求項３】 前記バスドライバが、双方向伝送特性を
持つことを特徴とする請求項１あるいは２記載のバス制
御装置。 - 【請求項４】 前記障害検出手段が、前記中央処理装置
に存することを特徴とする請求項１，２あるいは３記載
のバス制御装置。 - 【請求項５】 前記障害検出手段が、前記入出力制御装
置に存することを特徴とする請求項１，２あるいは３記
載のバス制御装置。 - 【請求項６】 前記障害検出手段が、前記バスライン上
のデータの異常をパリティチェックにより検出すること
を特徴とする請求項１，２，３，４あるいは５記載のバ
ス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372975A JP2000194611A (ja) | 1998-12-28 | 1998-12-28 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372975A JP2000194611A (ja) | 1998-12-28 | 1998-12-28 | バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194611A true JP2000194611A (ja) | 2000-07-14 |
Family
ID=18501361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10372975A Withdrawn JP2000194611A (ja) | 1998-12-28 | 1998-12-28 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194611A (ja) |
-
1998
- 1998-12-28 JP JP10372975A patent/JP2000194611A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS63268038A (ja) | 制御装置 | |
| WO1999026138A1 (fr) | Procede de permutation dans un systeme multiplex | |
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| JP2000194611A (ja) | バス制御装置 | |
| JP2000020336A (ja) | 二重化通信システム | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| JPH0220029B2 (ja) | ||
| JP2888025B2 (ja) | 耐故障コンピュータシステム | |
| JPH0535517A (ja) | 二重化系の切替装置 | |
| KR100306482B1 (ko) | 엔 대 일 이중화 시스템 및 그 시스템에서의 이중화 제어 방법 | |
| JP2606144B2 (ja) | 二重化装置 | |
| JP3063435B2 (ja) | 無瞬断二重化切替方法 | |
| JPH07105038A (ja) | 二重化システムの接続切替装置 | |
| KR100247008B1 (ko) | 이중화 모듈간 스위칭제어회로 | |
| JPS6113627B2 (ja) | ||
| JPS59157759A (ja) | 二重化システム | |
| JPH11305801A (ja) | プロセス制御装置 | |
| KR19980027025A (ko) | 시디엠에이(cdma) 디지탈 이동통신 시스템의 프로세서 이중화 장치 | |
| JPH0514323A (ja) | 回線制御装置 | |
| JPH03131938A (ja) | 多重処理システム | |
| JP2002182994A (ja) | 情報処理システム及びそれに用いる転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |