JP2000187526A - 時刻同期化装置 - Google Patents

時刻同期化装置

Info

Publication number
JP2000187526A
JP2000187526A JP10364027A JP36402798A JP2000187526A JP 2000187526 A JP2000187526 A JP 2000187526A JP 10364027 A JP10364027 A JP 10364027A JP 36402798 A JP36402798 A JP 36402798A JP 2000187526 A JP2000187526 A JP 2000187526A
Authority
JP
Japan
Prior art keywords
time
calendar
signal
clock
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10364027A
Other languages
English (en)
Inventor
Haruto Yui
晴人 油井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10364027A priority Critical patent/JP2000187526A/ja
Publication of JP2000187526A publication Critical patent/JP2000187526A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Abstract

(57)【要約】 【課題】 時刻情報の信頼性の高い時刻同期化装置を得
る。 【解決手段】 E=5m+TOVR を求める(33)。3
6がNOの場合は直接、YESの場合はLOOP=p−
1を設定して(37)、38へ進む。38にてはm=0
かどうかを判定し、NOの場合は基準カレンダ11の秒
桁が5(m−1)+TOVR になるまで待つ(40)。3
8がYESの場合はE=0かどうかを判定し(39)、
YESの場合は補正終了。NOの場合は基準カレンダの
秒桁が0になるまで待つ(41)。40あるいは41が
YESの場合は、システムカレンダが基準カレンダより
進んでいるか遅れているかを判定する(42)。42が
進んでいる場合はクロック遅進信号を出力し(44)、
遅れている場合はクロック増進信号を出力する(4
3)。50秒を待ち(45)、COUNT=COUNT
+1とし(46)、START=0をセットして(4
7)33に戻る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は時刻同期化装置に関
し、特にコンピュータシステムの時刻同期化装置に関す
る。
【0002】
【従来の技術】コンピュータシステムのシステム時計
(時刻)を日本標準時計に同期させる必要がある。日本
標準時計(時刻)はもちろん標準電波(JJY)から得
ることができるが、簡易的には例えば中波あるいはFM
ラジオ放送の時報から得ることができる。特開平3−2
10618号公報には、図5に示すような時報受信によ
るコンピュータ(ネットワーク)システムの時刻同期化
(修正)装置が提案されている。
【0003】図5において、この提案による従来のシス
テムは、システムカレンダ(時計)を時報により同期化
する時刻同期化装置1と、時刻情報(システム時計;シ
ステムカレンダ)を基に情報処理制御するホスト(コン
ピュータ)システム21〜2nを有する情報処理システ
ム2とにて構成される。
【0004】時刻同期化装置1は、例えばFM放送を受
信して時報タイミングを検出する時報受信部3と、時刻
同期化装置1全体を制御する制御部4と、時刻を初期設
定する時刻入力部5と、マスタ/サブのシステムカレン
ダ(時計)であるシステムカレンダ6,7と、システム
時計(カレンダ)(時刻情報)の基準クロック信号を発
生する基準発振器8と、基準クロック信号を分周する可
変分周器9とを有する。
【0005】また、システム時計の時刻誤差(時報から
のずれ)を判定する時刻誤差判定部10と、マスタシス
テムカレンダを情報処理システム2へ送出する選択器1
4と、マスタシステムカレンダのデータ誤りをチェック
するデータ誤りチェック(検出)部13と、マスタシス
テムカレンダを情報処理システムへ送出するバッファ1
5,16とを有して構成される。
【0006】制御部4は、例えばシステムカレンダ6を
マスタ(システムカレンダ)とするようにマスタ指定信
号aをオンに、システムカレンダ7をサブ(システムカ
レンダ)とするようにマスタ指定信号aをオフに設定す
る。初期設定時、時刻入力部5より時刻情報を入力する
と、時刻情報をマスタ指定信号aがオンになっているシ
ステムカレンダ6に設定する。
【0007】基準発振器8からのクロック信号と可変分
周器9とにより秒桁上げパルスを出力してシステムカレ
ンダ6のカウントを行い、カウント値とエラー検出情報
とをホストシステム21〜2nヘ伝達する。制御部4は
システムカレンダ6から時刻情報(マスタシステムカレ
ンダ)を読出し、時報を受信する時刻になると時報受信
部3への検出ゲート信号bをオンにする。時報受信部3
はFM放送から時報音を受信すると時報検出信号cを出
力する。
【0008】時刻誤差判定部10は時報検出信号cを受
けた時にシステムカレンダ6の時刻情報から秒値(時刻
ずれ;時刻誤差)Tを判定し、5≧T>0であればクロ
ック遅進信号dにT×10秒間オンのパルスを生成し、
T≧55であればクロック増進信号eにT×10秒間オ
ンのパルスを生成し、5<T<55であれば補正不可信
号fをオンにし、T=0であれば、遅進信号d、増進信
号e、補正不可信号fをオフにする。なお、補正不可信
号fは制御部4へ通知される。
【0009】可変分周器9は基準発振器8からのクロッ
クパルス(信号)を分周してシステムカレンダ6,7の
秒桁上げ(アップデート)パルスを生成する。すなわ
ち、クロック遅進信号dがオフ、クロック増進信号eが
オフの時は、1秒周期のクロック信号を生成し、クロッ
ク遅進信号dがオン、クロック増進信号eがオフの時
は、1秒−10%周期のクロック信号を生成し、クロッ
ク遅進信号dがオフ、クロック増進信号eがオンの時
は、1秒+10%周期のクロック信号を生成する。この
ように周期を調整されたクロック信号を生成することに
より、システムカレンダは最大50秒後に誤差が補正さ
れる。
【0010】データ誤り検出部13はホストシステム2
1〜2nヘ伝達している時刻情報とエラー検出情報とを
受取り、データ異常のチェックを行って、誤りがあれば
データ誤り信号gを制御部4へ通知する。制御部4は補
正不可信号fまたはデータ誤り信号gを受けると、マス
タ指定信号aによりシステムカレンダ6をサブ(システ
ムカレンダ)に、システムカレンダ7をマスタ(システ
ムカレンダ)に切替え、以降システムカレンダ7の時刻
情報をホストシステム21〜2nヘ伝達する。このよう
な手順をとるのは、システムカレンダ6あるいは7を時
報により瞬時にリセット(更新;補正)すると、送られ
る秒パルス(情報)位相に不連続が生じて、ホストシス
テム21〜2nにトラブルを発生する可能性があるから
である。
【0011】
【発明が解決しようとする課題】図5に示す特開平3−
210618号公報記載の提案の場合、時報受信部から
の時報検出信号を認識して、システムカレンダの時刻誤
差を補正できる最大値(範囲)は±5秒に限られる問題
がある。すなわち、それ以上誤差が大きい場合は補正不
可信号により、制御部がマスタ指示信号の設定を変更し
てシステムカレンダを切替え、時刻入力部から新たに時
刻設定(初期設定)をやり直さなければならない。
【0012】また、±5秒の誤差を検出した場合は、次
の1分間にシステムカレンダのカウント用クロックを早
めるか遅らせるかしてシステムカレンダを自動補正する
が、1分後にシステムカレンダが標準時間に合っている
かどうかの確認をしない。従って、合っていない場合の
再補正あるいは±5秒以上の誤差を検出した時の補正誤
り検出は次の時報タイミンクまでできず、時刻情報の信
頼性が低くなる欠点がある。
【0013】本発明の目的は、時刻情報の信頼性の高い
時刻同期化装置を提供することである。
【0014】
【課題を解決するための手段】本発明による時刻同期化
装置は、基準クロック信号を分周して発生した秒パルス
の周期を一定割合増加あるいは減少させることにより、
ラジオ放送から受信した時報を基に前記時報毎にプラス
マイナス一定秒の範囲のシステムカレンダの時刻ずれを
補正する時刻ずれ補正手段を有する時刻同期化装置であ
って、前記クロック信号を基に発生され前記時報により
瞬時にリセットされる基準カレンダを生成する基準カレ
ンダ生成手段と、前記システムカレンダの時刻ずれが前
記一定秒を越えた場合に前記基準カレンダを基に前記シ
ステムカレンダの時刻ずれを前記一定秒単位にて繰り返
し補正する一定秒単位補正手段と、前記一定秒単位補正
手段の動作毎に前記時報に関わらず前記基準カレンダを
基に前記時刻ずれ補正手段を動作させる手段とを含むこ
とを特徴とする。
【0015】また、前記基準クロック信号を発生する手
段と前記基準カレンダ生成手段とを電源バックアップす
ることを特徴とする。さらに、前記基準カレンダを基に
前記システムカレンダの時刻ずれが補正されたことを確
認することを特徴とする。
【0016】本発明の作用は次の通りである。基準カレ
ンダとバックアップ電源とを追加する。すなわち、基準
カレンダは時報受信部にて検出した時報検出信号を基
に、常に標準時刻に瞬時にリセット(更新;補正)され
て動作(アップデート)し続ける。バックアップ電源は
時刻制御部の電源が断状態になっても、基準カレンダと
基準クロック発振器とへは電源供給を続ける電源であ
る。
【0017】時刻受信部より時報検出信号が出力される
と、制御部は基準カレンダの内容を時報発生時刻の値に
更新(リセット;アップデート)する。制御部はマスタ
システムカレンダの誤差を時報タイミングに合わせた基
準カレンダと、時刻誤差判定部と、可変分周器とによ
り、一回につき例えば±5秒の補正をm回あるいはm+
1回繰り返し、合計5秒以上の誤差を補正する。以下
に、システムカレンダが標準時刻に対して+5+TOVR
秒進んだ場合の制御部の動作を示す。
【0018】すなわち、制御部の動作は、誤差が+5秒
を越え、5m+TOVR 秒(mは整数、5≧TOVR >0)
である時は、補正不可信号が発生する。制御部は基準カ
レンダの内容とシステムカレンダの内容とを比較して、
誤差5m+TOVR 秒を算出する。基準カレンダの秒桁が
次の最初に5(m−1)+TOVR 秒になった時に、制御
部は時報検出信号を出力し、これを得て時刻誤差判定部
は+5秒の誤差補正クロック遅進信号を5秒×10期間
出力する。クロック遅進信号により可変分周器は、シス
テムカレンダをカウントするクロックを10%遅い周期
に生成して、システムカレンダを50秒間カウントす
る。 制御部は基準カレンダの内容とシステムカレンダ
の内容とを比較して、新たに5n+TOVR の誤差を算出
する。
【0019】この動作をm=0になるまで繰り返し、n
=0になり0<TOVR ≦5であれば、基準カレンダの秒
桁が0秒になったタイミングにて、制御部が時報検出パ
ルスを出力する。同様に、クロック遅進信号を(TOVR
×10)秒期間出力して、10%遅くしたクロックにて
TOVR ×10秒間カウントする。制御部は基準カレンダ
の内容とシステムカレンダの内容とを比較して、誤差が
補正されていることを確認する。正常に補正されていれ
ば通常の動作を続行し、補正されていなければマスタ指
示信号を切り替えて時刻入力部から新たな時刻設定をや
り直す。
【0020】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図1は本発明による時刻同期
化装置の実施例の構成を示すブロック図であり、図5と
同等部分は同一符号にて示している。図1において、本
発明の関連するシステムは、システムカレンダ(時計)
を時報により同期化する時刻同期化装置1と、時刻情報
(システムカレンダ)を基に情報処理制御するホスト
(コンピュータ)システム21〜2nを有する情報処理
システム2とにて構成される。
【0021】時刻同期化装置1は、例えばFM放送を受
信して時報タイミングを検出する時報受信部3と、時刻
同期化装置1全体を制御する制御部4と、時刻を初期設
定する時刻入力部5と、マスタ/スレーブのシステムカ
レンダ(時計)であるシステムカレンダ6,7と、シス
テム時計(カレンダ)(時刻情報)の基準クロック信号
を発生する基準発振器8と、基準クロック信号を分周す
る可変分周器9とを有する。
【0022】また、基準発振器8の出力基準クロック信
号を基に発生した基準カレンダ11と、基準発振器8及
び基準カレンダ11に常時電源を供給するバックアップ
電源12と、システム時計の時刻誤差(時報からのず
れ)を判定する時刻誤差判定部10と、マスタシステム
カレンダを情報処理システム2へ送出する選択器14
と、マスタシステムカレンダのデータ誤りをチェックす
るデータ誤りチェック(検出)部13と、マスタシステ
ムカレンダを情報処理システム2へ送出するバッファ1
5,16と、時報受信部3及び制御部4からの時報検出
信号cの論理和を取るOR回路17とを有して構成され
る。
【0023】本発明の実施例の動作を、制御部4の動作
フローチャートである図2、ホストシステム21〜2n
へ伝達する時刻情報のフォーマットである図3及びタイ
ミングチャートである図4を用いて説明する。制御部4
は、例えばシステムカレンダ6をオン(マスタ)、シス
テムカレンダ7をオフ(サブ)になるようにマスタ指定
信号aを設定する。初期状態において、時刻入力部5か
ら時刻情報hを入力すると、制御部4は基準カレンダ1
1と、マスタ指定信号aがオンになっている(マスタ)
システムカレンダ6に時刻情報を設定(初期化)する。
【0024】システムカレンダ6は基準クロックと可変
分周器9にて生成するクロック信号により時刻情報をカ
ウントアップし、カウントアップによりアップデートさ
れた時刻情報を、1秒毎に情報処理装置ホストシステム
21〜2nへ伝達する。基準カレンダ11と基準発振器
(基準クロック)8とはバックアップ電源12にて保持
されており、時刻同期化装置1の電源を落としても基準
カレンダ11の時刻情報はカウントアップ(アップデー
ト)を続けている。時刻入力部5にて一度基準カレンダ
11を設定した後に、時刻同期化装置1の電源を再投入
した時は、基準カレンダ11の内容をシステムカレンダ
6,7へ設定する。
【0025】制御部4は基準カレンダ11を読出し、時
報を放送する時刻が近づいたと判断すると、検出ゲート
信号bをオンにする。時報受信部3は検出ゲート信号b
がオンになっている間にて放送の内容から時報音を検出
し、時報タイミングにて時報検出信号cを出力する(図
4参照)。この時報検出信号cは基準カレンダ11を瞬
時にリセット(更新;アップデート)する。時刻誤差判
定部10は時報検出タイミングとホストシステム21〜
2nヘ伝達している時刻情報とを比較し、システムカレ
ンダ6の誤差を判定する。
【0026】時刻誤差判定部10は、時報検出信号cを
受けた時にマスタであるシステムカレンダ6の時刻情報
から誤差秒値Tを判定し、5≧T>0であればクロック
遅進信号dにT×10秒間オンのパルスを生成し、T≧
55であればクロック増進信号eにT×10秒間オンの
パルスを生成し、5<T<55であれば補正不可信号f
をオンにし、T=0であれば、遅進信号d、増進信号
e、補正不可信号fをオフにする。なお、補正不可信号
fは制御部4へ通知される。
【0027】可変分周器9は基準発振器8の基準クロッ
クパルスを分周して、システムカレンダ6,7の秒桁上
げパルスを生成する。すなわち、クロック遅進信号dオ
フ、クロック増進信号eオフの時は、1秒周期のクロッ
ク信号を生成し、クロック遅進信号dオン、クロック増
進信号eオフの時は、1秒−10%周期のクロック信号
を生成し、クロック遅進信号dオフ、クロック増進信号
eオンの時は、1秒+10%周期のクロック信号を生成
する。このように周期を調整されたクロックを生成する
ことにより、システムカレンダ6,7は最大50秒後に
誤差が補正される(図4参照)。補正が終了した後、制
御部4は基準カレンダ11とシステムカレンダ6との内
容を比較し、正常に補正できたことを確認する。
【0028】図2において、補正不可信号fオンが制御
部4へ通知されると(ステップ31)、補正開始フラ
グ:START=1、補正回数カウント:COUNT=
0、最大補正回数(例えば最大30秒のずれを補正する
とすれば、p=30秒/5秒=6):LOOP=pを設
定する(ステップ32)。基準カレンダ11とシステム
カレンダ6とを比較して誤差(E)を算出する。このと
き、誤差を5秒にて割った商をm、あまりをTOVR と
し、誤差:E=5m+TOVR を求める(ステップ3
3)。
【0029】ループ回数(LOOP)より、補正回数カ
ウント(COUNT)が大きくないことを確認し(ステ
ップ34がNO)、START=1かどうかを判定する
(ステップ36)。なお、ステップ34がYESの場合
はシステムカレンダ6あるいは7に異常がある(初期設
定をやり直す)(ステップ35)。ステップ36がNO
の場合は直接、YESの場合はLOOP=p−1を設定
して(ステップ37)、ステップ38へ進む。ステップ
38にてはm=0かどうかを判定し、NOの場合は基準
カレンダ11の秒桁が5(m−1)+TOVR になるまで
待つ(ステップ40)。ステップ38がYESの場合
は、誤差:E=0かどうかを判定し(ステップ39)、
YESの場合は補正動作が正常であるとしてフローを終
了する。NOの場合は基準カレンダ11の秒桁が0にな
るまで待つ(ステップ41)。
【0030】ステップ40あるいは41がYESの場合
は、システムカレンダ6あるいは7が基準カレンダ11
より進んでいるか遅れているかを判定する(ステップ4
2)。ステップ42が進んでいる場合はクロック遅進信
号dを出力し(ステップ44)、遅れている場合はクロ
ック増進信号gを出力する(ステップ43)。補正に要
する時間50秒を待ち(ステップ45)、COUNT=
COUNT+1とし(ステップ46)、START=0
をセットして(ステップ47)ステップ33に戻る。補
正不可fである場合は誤差(E)が5秒を越えているの
で、5秒の誤差補正を繰り返し、最大m+1回目にて誤
差を0にする。
【0031】制御部4は基準カレンダ11の秒桁が、5
(m−1)+TOVR になるまで待ち、時報検出信号cを
出力する。制御部4からの時報検出信号cは約1分間毎
に出力され、時報受信部3からの時報検出信号cにOR
回路17にて加算される。従って、時報受信部3からの
時報検出信号cが最短1時間毎であるのに対し、制御部
4からの時報検出信号cが基準カレンダ11を基準にし
ているため、約1分ごとに出力されて誤差は速やかに補
正される(図4参照)。すなわち、図4において、時刻
誤差判定部10は時報検出した時と同様に動作し、クロ
ック遅進/増進信号d,eを生成する。
【0032】制御部4は補正が終了するまで50秒を待
ち、再び誤差5m+TOVR を算出する。この動作を繰り
返し、m=0になるまで±5秒の補正を行う。m=0に
なると残りの誤差はTOVR <5秒となり、基準カレンダ
11の秒桁が0になるのを待ち、時報検出信号cを出力
する。補正が終了するまで50秒を待ち、システムカレ
ンダ6あるいは7と基準カレンダ11とが一致している
ことを確認して補正が正常に終了する。
【0033】データ誤り検出部13は、ホストシステム
21〜2nヘ伝達している時刻情報と、エラー検出情報
とを受取り、データ異常のチェックを行い、誤りがあれ
ばデータ誤り信号gを制御部4へ通知する。制御部4は
データ誤り信号dを受けるか、あるいは時刻補正が異常
であると判断した時、マスタ指定信号aにてシステムカ
レンダ7をマスタに切り替え、以降システムカレンダ7
の時刻情報をホストシステム21〜2nヘ伝達するよう
に選択14して、時刻同期化を継続する。
【0034】
【発明の効果】以上説明したように本発明によれば、シ
ステムカレンダに例えば5秒を超える誤差を発生して
も、時刻入力部から時刻情報を入力することなく、時刻
同期化を継続できるという効果がある。また、時報入力
時に時刻同期化が不充分であっても次の時報を待つこと
なく、例えば1分間毎に基準カレンダを用いて時刻同期
化を継続できる効果がある。さらに、基準カレンダによ
り補正処理が正常終了であることを確認することがで
き、データの信頼性が高まる効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】本発明の実施例のフローチャートである。
【図3】本発明の実施例の時刻情報フォーマット説明図
である。
【図4】本発明の実施例のタイミングチャートである。
【図5】従来の時刻同期化装置の一例のブロック図であ
る。
【符号の説明】
1 時刻同期化装置 2 情報処理システム 3 情報受信部 4 制御部 5 時刻入力部 6,7 システムカレンダ 8 基準発振器 9 可変分周器 10 時刻誤差判定部 11 基準カレンダ 12 バックアップ電源 13 データ誤りチェック部 14 選択器 15,16 バッファ 17 OR回路 21〜2n ホストシステム

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基準クロック信号を分周して発生した秒
    パルスの周期を一定割合増加あるいは減少させることに
    より、ラジオ放送から受信した時報を基に前記時報毎に
    プラスマイナス一定秒の範囲のシステムカレンダの時刻
    ずれを補正する時刻ずれ補正手段を有する時刻同期化装
    置であって、前記クロック信号を基に発生され前記時報
    により瞬時にリセットされる基準カレンダを生成する基
    準カレンダ生成手段と、前記システムカレンダの時刻ず
    れが前記一定秒を越えた場合に前記基準カレンダを基に
    前記システムカレンダの時刻ずれを前記一定秒単位にて
    繰り返し補正する一定秒単位補正手段と、前記一定秒単
    位補正手段の動作毎に前記時報に関わらず前記基準カレ
    ンダを基に前記時刻ずれ補正手段を動作させる手段とを
    含むことを特徴とする時刻同期化装置。
  2. 【請求項2】 前記基準クロック信号を発生する手段と
    前記基準カレンダ生成手段とを電源バックアップするこ
    とを特徴とする請求項1記載の時刻同期化装置。
  3. 【請求項3】 前記基準カレンダを基に前記システムカ
    レンダの時刻ずれが補正されたことを確認することを特
    徴とする請求項1あるいは2記載の時刻同期化装置。
JP10364027A 1998-12-22 1998-12-22 時刻同期化装置 Withdrawn JP2000187526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364027A JP2000187526A (ja) 1998-12-22 1998-12-22 時刻同期化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364027A JP2000187526A (ja) 1998-12-22 1998-12-22 時刻同期化装置

Publications (1)

Publication Number Publication Date
JP2000187526A true JP2000187526A (ja) 2000-07-04

Family

ID=18480800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364027A Withdrawn JP2000187526A (ja) 1998-12-22 1998-12-22 時刻同期化装置

Country Status (1)

Country Link
JP (1) JP2000187526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033402A (ja) * 2008-07-30 2010-02-12 Asyst Technologies Japan Inc 搬送システムの時刻管理システム及び方法、並びにコンピュータプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033402A (ja) * 2008-07-30 2010-02-12 Asyst Technologies Japan Inc 搬送システムの時刻管理システム及び方法、並びにコンピュータプログラム

Similar Documents

Publication Publication Date Title
US6529083B2 (en) Clock control circuit
WO2004066530A1 (en) Method and apparatus for the synchronization of a system time of a communications network with a clock reference
EP1262022B1 (en) Method and circuit for transmitting data between pseudo-synchronized channels
JP2529682B2 (ja) クロックを同期する方法及び装置
WO2012071861A1 (zh) 一种时分双工基站的时钟备份方法及系统
US5486792A (en) Method and apparatus for calculating a divider in a digital phase lock loop
CA2385841A1 (en) Circuit arrangement for producing a clock-signal whose frequency is synchronous with that of reference clock signals
JP2000187526A (ja) 時刻同期化装置
US20230164725A1 (en) Synchronization correction method, master device and slave device
EP1024625A2 (en) Transmission timing adjusting circuit and method
TWI809564B (zh) 同步校正方法、主控裝置及僕裝置
JP2821091B2 (ja) 遠方監視制御装置および時刻同期装置
JP2924501B2 (ja) 刻時装置
JP2007235577A (ja) 位相同期ループ回路及びこの位相同期ループ回路の制御方法
JP2785736B2 (ja) ディジタル通信システムにおける自動遅延調整回路及び調整方法
JPH08328691A (ja) 遠方監視制御装置における時刻同期装置
JPH10290158A (ja) 二重化位相同期装置
JP2002141893A (ja) クロック供給装置
US20020051507A1 (en) Phase control circuit and phase control method
KR100501138B1 (ko) 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치
JPH10164666A (ja) 時刻同期方法
KR100333258B1 (ko) 이중화 시간/주파수 발생장치의 주파수 제어방법
JPS6255717A (ja) 共通クロツク信号供給方式
JP2002236187A (ja) ローカル時間オフセット変更判定方法及び時計装置
JP2621606B2 (ja) 回線切替方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307