JP2924501B2 - 刻時装置 - Google Patents

刻時装置

Info

Publication number
JP2924501B2
JP2924501B2 JP27152892A JP27152892A JP2924501B2 JP 2924501 B2 JP2924501 B2 JP 2924501B2 JP 27152892 A JP27152892 A JP 27152892A JP 27152892 A JP27152892 A JP 27152892A JP 2924501 B2 JP2924501 B2 JP 2924501B2
Authority
JP
Japan
Prior art keywords
time
clock
input
output
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27152892A
Other languages
English (en)
Other versions
JPH06123785A (ja
Inventor
進 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP27152892A priority Critical patent/JP2924501B2/ja
Publication of JPH06123785A publication Critical patent/JPH06123785A/ja
Application granted granted Critical
Publication of JP2924501B2 publication Critical patent/JP2924501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、刻時装置に関し、特に
情報処理システムに組み込やれた刻時装置に関する。
【0002】
【従来の技術】従来の刻時装置は、図2に示す刻時装置
1と制御入力装置2と標準時刻信号受信機3とから構成
されている。刻時装置1はさらに、クロック回路10,
刻時レジスタ20,刻時カウン30,制御処理装置5
0,設定時間レジスタ60,時刻補正モードフラグ70
およびOR素子11,AND素子72,セレクタ73お
よびセレクタ74から構成されている。
【0003】次に従来技術における動作を説明する。
【0004】まず、刻時装置1に時刻を設定する場合の
動作について説明すると、刻時装置1の操作制御は、す
べて制御入力装置2を介して行うため時刻設定の際は、
時刻設定指示と、設定時刻が制御入力装置2に入力され
る。制御入力装置2に入力された設定時刻は、制御処理
装置50を介して設定時間レジスタ60に設定される。
また、制御入力装置2に入力された時刻設定指示によ
り、制御処理装置50は時刻補正モードフラグ70に論
理「1」をセットし、刻時装置1が「時刻設定モード」
で動作することを表示する。時刻補正モードフラグ70
の出力は選択指示信号としてセレクタ73に入力され、
設定時間レジスタ60の出力をセレクタ73の入力に選
択する。さらに、時刻補正モードフラグ70の出力は選
択指示信号としてセレクタ74に入力され、「0」をセ
レクタ74の入力に選択する。
【0005】この結果、刻時カウンタ30には、設定時
刻と「0」が入力され出力として2つの加算された値、
すなわち設定時刻の値そのものが出力される。時刻補正
モードフラグ70の出力は、AND素子72に入力さ
れ、標準時間信号受信機3からの標準時刻同期信号が入
力され論理積をとられ時刻補正モードレジスタ70およ
びOR素子11に入力される。標準時刻信号受信機3か
らの標準同期信号が「1」になるまでの間、AND素子
72の出力信号は「0」であるので、時刻補正モードフ
ラグ70およびOR素子11の動作には何も影響しな
い。
【0006】従ってこの間は、クロック回路10の出力
が「1」となる毎に刻時レジスタ20には刻時カウンタ
30の出力である設定時刻がセットされ続ける。
【0007】次に、時刻の設定に引き続き行われる刻時
の開始動作について説明すると、まず、標準時刻信号受
信機3の出力である標準時刻信号が「1」にセットされ
る。すると、AND素子72は2つの入力信号が共に
「1」となるので出力信号を「1」に変化する。この結
果、OR素子11の出力が「1」となり、刻時レジスタ
20に設定時刻が設定される。同時に、AND素子72
の出力信号はリセット信号として時刻補正モードレジス
タ70に入力され、時刻補正モードフラグ70の「時刻
設定モード」を「0」にリセットする。
【0008】時刻補正モードフラグ70の出力が「0」
になったことで、以後は標準時刻信号受信機3からの出
力信号に関わらずAND素子72は「0」を出力し続け
る。時刻補正モードフラグ70の出力は選択指示信号と
してセレクタ73に入力され、刻時レジスタ20の出力
をセレクタ73の入力として選択する。時刻補正モード
フラグ70の出力は選択指示信号としてセレクタ74に
入力され、「+1」をセレクタ74の入力に選択する。
以後、クロック回路10の出力する内部クロックに同期
して告示カウンタ30の出力値、すなわち現在の刻時レ
ジスタ20の値に「1」を加算した値が告示レジスタ2
0へ取り込まれることで、刻時が開始される。
【0009】
【発明が解決しようとする課題】上述した従来の刻時装
置の時刻補正においては、標準となるべき標準時刻信号
として、JJY党の放送電波の受信信号を用いることが
多かった。しかし、標準時を送信できる設備は日本国内
には数箇所しかない。このため大部分の場合、送信所か
らかなり離れた場所で受信することになり、電波の伝搬
経路の遅れによる誤差で、刻時装置の精度が決まってし
まった。
【0010】例えば、全く同じ二つの装置A,Bがあ
り、Aを送信局に置き、Bを300Km離れた場所に置
き、同じ時間に標準時と合わせた場合には、AとBの誤
差は約1ミリ秒の誤差を生じる。(Aは正しく、Bが遅
れている。)一般的にこの種の刻時装置の刻時の最小単
位は、マイクロ秒であるが、上記の誤差により、実質の
精度は大きく低下する。
【0011】このような誤差でも、個々な情報処理装置
が独立したシステムとして運用されている場合は、不都
合は生じなかった。しかし、近年、ネットワークの発展
に伴い、情報処理装置間の通信機能や、データの共有機
能が使われはじめると、各情報処理装置内部の刻時装置
間の誤差がある程度以上大きくなると、システムの動作
を混乱させる恐れが高まっている。
【0012】従って、刻時装置の精度を向上させること
が、以前にも増して重要になりつつある。
【0013】以上まとめると、従来の刻時装置の構成で
は、伝搬経路によって生じる遅延時間が誤差となり、刻
時の精度が上がらず、今後予想されるシステムの広域化
に対応できないという課題であった。
【0014】
【課題を解決するための手段】本発明の刻時装置は情報
処理装置内に組み込まれ外部の標準時刻信号発生装置が
出力する標準時刻信号に同期して予め設定された時刻を
起点として刻時を開始することで、時刻の補正を行う刻
時装置において、前記刻時装置と前記標準時刻信号発生
装置間の伝送経路による標準時刻信号の遅延時間を入力
する手段と、伝送経路による標準時刻信号の該遅延時間
を保持する手段と、予め設定された設定時刻を保持する
手段と、前記設定時刻から前記遅延時間を減算する減算
手段とを有する。
【0015】更に、本発明の刻時装置は前記刻時装置と
前記標準時刻信号発生装置との距離情報を、入力する手
段と、前記距離情報から、前記刻時装置と前記標準時刻
信号発生装置間の伝送経路による標準時刻信号の遅延時
間を出力する手段を有する。
【0016】更に又、本発明の刻時装置は前記刻時装置
と前記標準時刻信号発生装置のそれぞれの設置場所の緯
度・経度情報を入力する手段と、前記経度・緯度情報に
基づき前記刻時装置と前記標準時刻信号発生装置との距
離情報を出力する手段とを有する。
【0017】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0018】図1は本発明の一実施例を示す。図1にお
いて、本発明の一実施例は、刻時装置100と制御入力
装置200と標準時刻信号受信機300とから構成され
ている。刻時装置100はさらに、クロック回路10,
刻時レジスタ20,刻時カウンタ30,制御処理装置5
0,設定時間レジスタ60,時刻補正モードフラグ7
0,遅延時間レジスタ80およびOR素子11,AND
素子72,セレクタ73およびセレクタ74から構成さ
れている。
【0019】はじめに、各構成要素間の関係を説明す
る。制御入力装置200の信号線201aは、制御処理
装置50に入力される。標準時刻信号受信機300の信
号線標準時刻信号線301はAND素子72に入力され
る。クロック回路10の信号線101は、OR素子11
に入力される。制御処理装置50の信号線設定時刻信号
線502は設定時間レジスタ60に入力される。制御処
理装置50の信号遅延時間信号線は遅延時間レジスタ8
0に入力される。制御処理装置50の信号線501は、
時刻補正モードフラグ70のセント信号として入力され
る。時刻補正モードフラグ70の信号線701は、AN
D素子72に入力されるとともに、セレクタ73,セレ
クタ74に選択信号として入力される。
【0020】さらに時刻補正モードフラグ70の信号線
701は刻時アウンタ30に入力され、その刻時のモー
ドが加算モードか減算モードかを制御する。AND素子
72の信号線721は、時刻補正モードフラグ70のリ
セット信号として入力されるとともに、OR素子11に
入力される。
【0021】OR素子11の信号線111は、刻時レジ
スタ20に入力される。設定時間レジスタ60の信号線
601は、セレクタ73に入力される。刻時レジスタ2
0の進行信号線201は、セレクタ73に入力される。
遅延時間レジスタ80の出力801はセレクタ74に入
力される。セレクタ73への入力は、「+1」の定数と
遅延時間レジスタ80の出力801である。セレクタ7
3とセレクタ74の出力は、刻時カウンタ30に入力さ
れる。
【0022】刻時カウンタ30の信号線標準時刻信号線
301は、刻時レジスタ20に入力される。
【0023】次に、上記構成における各種腰部分の機能
を説明する。
【0024】制御入力装置200は刻時装置100の機
能を制御するための各種コマンドの入力、およびコマン
ドの実行に必要なデータの指定を行うためにある。標準
時刻信号受信機300は、放送電波等で送られた標準時
刻情報から、補正すべき時刻に同期して標準時刻信号を
出力するためにある。
【0025】クロック回路10は、刻時装置100にお
ける内部クロックを作り出すためにある。制御処理装置
50は、刻時装置100の全体の制御を行うためにあ
り、マイクロプロセッサ等で実現され、入力データに対
して、演算・比較・判断等の処理を行い出力データを介
して刻時装置100の制御を実行する。設定時間レジス
タ60は、刻時装置100に設定すべき時刻を保持する
ためにある。
【0026】時刻補正モードフラグ70は、刻時装置1
00が「時刻補正モード」であることを表示するために
ある。遅延時間レジスタ80は、遅延時間を保持する補
正するレジスタである。セレクタ73は、刻時カウンタ
30の主たる入力値を選択するため2入力1出力のセレ
クタである。セレクタ74は、刻時カウンタ30の副次
的な入力値を選択するための2入力1出力のセレクタで
ある。刻時レジスタ20は、現在の時刻を保持するため
のレジスタである。
【0027】以上の説明に基づいて、刻時装置100の
動作を以下に説明する。
【0028】まず、刻時装置100に時刻を設定する場
合の動作について説明する。刻時装置100の操作制御
は、すべて制御入力装置200を介して行うため時刻設
定の際は、時刻設定指示と、設定時刻が制御入力装置2
00に入力される。
【0029】制御入力装置200に入力された設定時刻
は、制御処理装置50を介して設定時間レジスタ60に
設定される。さらに、制御入力装置200に入力された
時刻設定指示により、制御処理装置50は、時刻補正モ
ードフラグ70に論理「1」をセットし、刻時装置10
0が「時刻設定モード」で動作することを表示するとと
もに遅延時間レジスタ80に値「0」を設定する。
【0030】時刻補正モードフラグ70の出力は選択指
示信号としてセレクタ73に入力され、設定時間レジス
タ60の出力をセレクタ73の入力として選択する。時
刻補正モードフラグ70の出力は選択指示信号としてセ
レクタ74に入力され、遅延時間レジスタ80に出力を
セレクタ74の入力として選択する。
【0031】また、時刻補正モードフラグ70の出力7
01が「0」のため刻時カウンタ30は、減算モードと
なる。この結果刻時カウンタ30には、設定時刻と0が
入力され、その結果刻時カウンタ30からは2つの値の
減算結果、すなわち設定時刻そのものが出力される。
【0032】時刻補正モードフラグ70の出力は、AN
D素子72に入力され、標準時刻信号受信機3からの標
準時刻同期信号が入力され論理積をとられ時刻補正モー
ドフラグ70およびOR素子11に入力される。
【0033】標準時刻信号受信機3からの標準同期信号
が「1」になるまでの間、AND素子72の出力信号は
「0」であるので、時刻補正モードフラグ70およびO
R素子11の動作には何も影響しない。従ってこの間
は、クロック回路10の出力が「1」となる毎に刻時レ
ジスタ20には刻時アウンタ30の出力である設定時刻
がセットされ続ける。
【0034】設定時間の設定に引き続き、補正時間の設
定を行う。まず、制御入力装置200から入力された補
正指示が、制御処理装置50に入力される。制御処理装
置50は、これに応答して、補正情報のタイプを要求す
る。補正情報のタイプは、(a)緯度・経度、(b)距
離、(c)遅延時間の3つがある。
【0035】制御入力装置200から入力された補正情
報のタイプに従って、制御処理装置50は以下のタイプ
別の処理を行う。
【0036】(a)補正情報のタイプが緯度・経度の場
合 制御処理装置50は、引き続き標準時刻電波送信所と本
刻時装置の設置場所の2地点の緯度・経度情報の入力を
要求する。2地点の緯度・経度情報の入力されると制御
処理装置50は、緯度・経度のそれぞれの差から、2地
点間の距離を求める。さらに、制御処理装置50は2地
点間の距離を電波の速度で割り伝送経路の遅延時間を求
め、この値を遅延時間レジスタ80に設定する。
【0037】(b)距離の場合 制御処理装置50は、引き続き標準時刻電波送信所と本
刻時装置の設置場所の2地点間の距離情報の入力を要求
する。2地点間の距離情報が入力されると制御処理装置
50は、2地点間の距離を電波の速度で割り伝送経路の
遅延時間を求め、この値を遅延時間レジスタ80に設定
する。
【0038】(c)遅延時間の場合 制御処理装置50は引き続き標準時刻電波送信所と本刻
時装置の設置場所の2地点間の伝送経路の遅延時間の入
力を要求する。2地点間の伝送経路の遅延時間が入力さ
れると制御処理装置50は、その値を遅延時間レジスタ
80に設定する。この結果刻時カウンタ30からは「設
定時刻−遅延時間」が刻時レジスタ20に対して出力さ
れる。
【0039】従って標準時刻信号受信機300からの標
準同期信号が「1」になるまでの間は、クロック回路1
0に出力が「1」となる毎に刻時レジスタ20には刻時
カウンタ30の出力である設定時刻がセットされ続け
る。
【0040】次に、時刻の設定に引き続き行われる刻時
の開始動作について説明する。まず、標準時刻信号受信
機300の出力である標準時刻信号線301が「1」に
セットされる。すると、AND素子72は2つの入力信
号が共に「1」となるので出力信号を「1」に変換す
る。この結果、OR素子11の出力が「1」となり、刻
時レジスタ20に「設定時刻−遅延時間」が設定され
る。
【0041】同時に、AND素子72の出力信号はリセ
ット信号として時刻補正モードフラグ70に入力され、
時刻補正モードフラグ70の「時刻設定モード」を
「0」にリセットする。時刻補正モードフラグ70の出
力が「0」になったことで、以後AND素子72は、標
準時刻信号受信機300からの出力信号に関わらず
「0」を出力し続けることになる。時刻補正モードフラ
グ70の出力は選択指示信号としてセレクタ73に入力
され、刻時レジスタ20の出力をセケクタ73の入力と
して選択する。
【0042】時刻補正モードフラグ70の出力は選択指
示信号としてセレクタ74に入力され、「+1」をセレ
クタ74の入力として選択する。また、時刻補正モード
フラグ70の出力が「1」のため、刻時カウンタ30
は、加算モードとなる。
【0043】従って、刻時カウンタ30の出力には刻時
レジスタ20の値に1を加算した値が出力される。以
後、クロック回路10の出力する内部クロックに同期し
て刻時カウンタ30の出力値が刻時レジスタ20へ取り
込まれることで、刻時され続ける。
【0044】
【発明の効果】以上説明したように、本発明は標準時刻
信号発生装置との距離に由来する伝送路の遅延時間を補
正することを可能にしたので、高い精度で時刻の補正を
実施することで精度の高い刻時が可能になるという効果
を有する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】従来例のブロック図である。
【符号の説明】
1,100 刻時装置 2,200 制御入力装置 3,300 標準時刻信号受信機 10 クロック回路 11 OR素子 20 刻時レジスタ 30 刻時カウンタ 50 制御処理装置 60 設定時間レジスタ 70 時刻補正モードフラグ 80 遅延時間レジスタ 72 AND素子 73 セレクタ 74 セレクタ 301 標準時刻信号線 502 設定時刻信号線 503 遅延時間信号線 101,111,201,201a,501,601,
701,702,703 信号線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G04G 7/02 G04G 5/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 情報処理システム内に組み込まれ外部の
    標準時刻信号発生装置が出力する標準時刻信号に同期し
    て予め設定された時刻を起点として刻時を開始すること
    で、時刻の補正を行う刻時装置において、 前記刻時装置と前記標準時刻信号発生装置間の伝送経路
    による標準時刻信号の遅延時間を入力する手段と、 伝送経路による標準時刻信号の前記遅延時間を保持する
    手段と、 予め設定された設定時刻を保持する手段と、 前記設定時刻から前記遅延時間を減算する減算手段とを
    有することを特徴とする刻時装置。
  2. 【請求項2】 前記刻時装置と前記標準時刻信号発生装
    置との距離情報を、入力する手段と前記距離情報から、
    前記刻時装置と前記標準時刻信号発生装置間の伝送経路
    による標準信号の遅延時間を出力する手段を有すること
    を特徴とする請求項1記載の刻時装置。
  3. 【請求項3】 前記刻時装置と前記標準時刻信号発生装
    置のそれぞれの設置場所の緯度・経度情報を入力する手
    段と、 前記経度・緯度情報に基づき前記刻時装置と前記標準時
    刻信号発生装置との距離情報を出力す手段とを有するこ
    とを特徴とする請求項2記載の刻時装置。
JP27152892A 1992-10-09 1992-10-09 刻時装置 Expired - Fee Related JP2924501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27152892A JP2924501B2 (ja) 1992-10-09 1992-10-09 刻時装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27152892A JP2924501B2 (ja) 1992-10-09 1992-10-09 刻時装置

Publications (2)

Publication Number Publication Date
JPH06123785A JPH06123785A (ja) 1994-05-06
JP2924501B2 true JP2924501B2 (ja) 1999-07-26

Family

ID=17501326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27152892A Expired - Fee Related JP2924501B2 (ja) 1992-10-09 1992-10-09 刻時装置

Country Status (1)

Country Link
JP (1) JP2924501B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492295B2 (ja) * 2004-10-22 2010-06-30 セイコーエプソン株式会社 時刻同期システム
JP4869607B2 (ja) * 2005-02-22 2012-02-08 三菱電機株式会社 時刻同期システム及び時刻同期方法
JP5044361B2 (ja) * 2007-10-24 2012-10-10 中国電力株式会社 保護継電システム

Also Published As

Publication number Publication date
JPH06123785A (ja) 1994-05-06

Similar Documents

Publication Publication Date Title
US6847691B2 (en) Time synchronizing system
JP2924501B2 (ja) 刻時装置
KR100211581B1 (ko) Gps 수신기로부터의 기준클럭신호 지연회로를 이용한 페이징 시스템의 호데이타 송출방법
JP2002071854A (ja) 標準電波受信装置
JP2001324584A (ja) 時刻同期装置、時刻同期システム及び時刻同期装置の制御方法
JP2002156477A (ja) 時刻修正システム
JP2002244937A (ja) Lan利用時計システム
JPH08122425A (ja) 位置標定システムの独立同期化方式、位置標定システムの到達時間測定方式、及び位置標定システムの位置標定誤差補正方式
JP2666724B2 (ja) 時刻校正装置
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP3218690B2 (ja) データ伝送システムの時刻同期方法
JP2762653B2 (ja) 無線呼出方式における自動位相調整方式
JPH1036016A (ja) エレベーターの制御装置
JPH0591597A (ja) ステレオ音声修復装置
JPH10307193A (ja) 計時情報の補正システム
JPH0898263A (ja) 遠方監視制御装置および時刻同期装置
JPH06242218A (ja) レーダのノイズレベル補正装置
JP2783249B2 (ja) 着呼信号分岐方法及び装置
JPH116851A (ja) 衛星システム雑音温度測定装置及び衛星システム雑音温度測定方法
JP3156394B2 (ja) タイミング調整回路
JP2001024456A (ja) 受信機
JP2001083266A (ja) デジタル複合機
JPH09127274A (ja) 時刻補正方法および時刻補正システム
JPH118846A (ja) 衛星放送システム
JPH099347A (ja) 同期タイミング補正制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

LAPS Cancellation because of no payment of annual fees