JP2000182921A

JP2000182921A - パターン歪検出装置及び検出方法並びに半導体装置

Info

Publication number: JP2000182921A
Application number: JP33771098A
Authority: JP
Inventors: Hironobu Taoka; 弘展田岡; Koichi Moriizumi; 幸一森泉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-12-05
Filing date: 1998-11-27
Publication date: 2000-06-30
Anticipated expiration: 2018-11-27
Also published as: US6343370B1; KR19990062811A; JP4076644B2; KR100300652B1

Abstract

(57)【要約】【課題】半導体製造において形成されるパターンのパ
ターン歪を予測し、許容値以上のパターン歪の生じる部
分を検出する。【解決手段】半導体製造プロセスにおいて設計レイア
ウトパターンを基に形成される仕上がりパターンを予測
し、仕上がり予測パターンの輪郭を多角形化する。一
方、設計レイアウトパターンを基に検査用基準パターン
を作成する。そして、多角化された仕上り予測パターン
と検査用基準パターンとを比較することにより仕上がり
予測パターンのパターン歪を検出する。また、検出され
たパターン歪を重要度により識別する。さらに、パター
ンのコントラストについて検証する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体製造で用
いる光リソグラフィやエッチング等のパターン形成プロ
セスで生じるパターン歪を検出するパターン歪検出装置
及び検出方法に関するものである。さらに詳しくは、半
導体製造プロセスで形成するパターンを予測し、その予
測と設計レイアウトパターンとの差異を検出することに
よって、許容範囲以上のパターン歪が生じる可能性のあ
る部分を検出するパターン歪検出装置及び検出方法に関
するものである。

【０００２】

【従来の技術】現在、半導体デバイスのデザインルール
は、０．２μｍレベルまで達しており、それを転写する
ためのステッパの光源波長（エキシマレーザを用いる場
合で、０．２４８μｍ）よりも小さくなっているのが現
状である。このような状況では、解像性が極端に悪化す
るため、変形照明技術といった特殊な転写技術によっ
て、解像性能を向上させている。

【０００３】この変形照明を用いた場合は、解像性は向
上するが、パターンの忠実性は悪化する。これを図６７
を用いて説明する。図６７は、パターン形成における光
近接効果の一例を示した図である。図６７は、ライン幅
０．２５μｍに固定した設計レイアウトパターンに対し
て、互いに隣接するパターン間の距離、すなわちピッチ
を変化させた場合に、変形照明技術を用いて形成したレ
ジストパターン寸法がどのように変化するかを示してい
る。

【０００４】図６７からわかるように、ピッチが、０．
５μｍから１．０μｍの時に、レジスト寸法が急激に変
化する。この変動量は、プロセスの条件によって変化す
るが、我々の実験によれば、最大０．０５μｍ生じるこ
とがわかっている。この変動量は、０．２５μｍデバイ
スが必要とする寸法精度が±０．０３μｍ以下であるこ
とを考えると、許容できる量ではない。また、エッチン
グプロセスにおいても、パターンの微細化によりパター
ンの粗密差によるパターンの寸法変動が発生する。

【０００５】この問題に対応するために開発された技術
の一つとして、ピッチ検証技術がある。これを図１７を
用いて説明する。図６８はピッチ検証方法の例を示した
図である。このようなピッチ検証では、ある特定の線幅
Ｌを持ったパターン１６１，１６２，１６３，１６４を
抽出し、次にそれらのパターンの各辺とその辺に隣接す
る他のパターンの辺までの距離が特定値Ｓ２である辺１
６５，１６６を抽出する。この手法により、パターンの
線幅と、隣接する辺間の距離の和をピッチと考えれば、
ある特定の線幅とピッチをもったパターンが存在しない
ことを検証することができる。もし、特定の線幅とピッ
チを持ったパターンが検出された場合は、必要に応じて
レイアウトパターンの修正を行う。

【０００６】

【発明が解決しようとする課題】このピッチ検証の問題
点について、図６９を用いて説明する。上記の方法で、
ある特定の線幅L1をもったパターンを抽出すると、パタ
ーン１７１，１７２，１７４，１７５の全部と、パター
ン１７３の一部が抽出される。次に、抽出されたパター
ンの辺で、隣接する他のパターンの辺までの距離が特定
の値Ｓ２である辺を抽出すると、辺１７６，１７７，１
７９が抽出される。この抽出された辺の内、辺１７６の
一部である辺１７８と辺１７９は、本来抽出すべき辺で
はない。なぜなら、図６７に示すパターンの変動は、同
一線幅のパターンのみが隣接する場合には許容範囲以上
となるが、辺１７８の場合のように隣接するパターン幅
が大きい場合は、かならずしも許容範囲以上の寸法変動
が生じるとは限らない。また、辺１７９の場合は、対向
する辺の長さが小さいため、この場合は、許容範囲以上
の寸法変動は生じない。すなわち、従来技術であるピッ
チ検証では、このような検出ミスを避けることができな
いという問題がある。

【０００７】本発明は、上記のような課題を解決するた
めになされたもので、検出ミスがなく、高精度なパター
ン歪の検出ができるパターン歪検出装置及び検出方法を
得ることを目的とする。また、複数の光学条件や複数の
パターン形成プロセス条件の変化に対して仕上がり予測
パターン寸法の変動が著しい部分の検証を行うことがで
きるパターン歪検出装置及び検出方法を得ることを目的
とする。また、本発明は、回路的に重要な部分のパター
ン歪を高精度に検出するとともに、例えば光学強度のコ
ントラストを考慮した検証ができるパターン歪検出装置
及び検出方法を得ることを目的とする。また、本発明
は、異なる光学的、プロセス的条件に応じて異なる複数
の仕上り予測パターンを作成し、これらの複数の仕上り
予測パターンの間で図形演算を行うことにより、あるい
は、これらと設計レイアウトパターンあるいは基準レイ
アウトパターンとの間で図形演算を行うことにより、パ
ターン歪エラーの検証をさらに高精度に行うことを目的
とする。

【０００８】

【課題を解決するための手段】この発明の請求項１のパ
ターン歪検出装置は、半導体製造プロセスにおいて設計
レイアウトパターン又は検証レイアウトパターンを基に
形成される仕上がりパターンを予測する仕上りパターン
予測手段と、上記仕上がり予測パターンの輪郭を多角形
化する仕上り予測パターン多角形化手段と、上記設計レ
イアウトパターン又は基準レイアウトパターンを基に検
査用基準パターンを作成する検査用基準パターン作成手
段と、上記多角形化された仕上り予測パターンと上記検
査用基準パターンとを比較することにより上記仕上がり
パターンのパターン歪を検出するパターン歪検出手段と
を備えたことを特徴とするものである。

【０００９】また、この発明の請求項２のパターン歪検
出装置は、上記仕上り予測パターン多角形化手段に仕上
がり予測パターン多角形の頂点数を削減する頂点数削減
手段を備えたことを特徴とするものである。

【００１０】また、この発明の請求項３のパターン歪検
出装置は、上記検査用基準パターン作成手段が、検査用
基準パターンとして、上記設計レイアウトパターン又は
基準レイアウトパターンより拡大した許容上限を画する
上限検査用基準パターンと、上記設計レイアウトパター
ン又は基準レイアウトパターンより縮小した許容下限を
画する下限検査用基準パターンとを作成することを特徴
とするものである。

【００１１】また、この発明の請求項４のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記上
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンのコーナ部において所定サ
イズの矩形領域を付加し、さらにパターン歪許容量分だ
けオーバサイズしたパターンを作成することを特徴とす
るものである。

【００１２】また、この発明の請求項５のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記上
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンの短辺のコーナ部に付加す
る隣り合う矩形領域が重ならないように上記矩形領域の
サイズを調整することを特徴とするものである。

【００１３】また、この発明の請求項６のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記下
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンの辺に微少段差部がある場
合は、上記微少段差部のコーナー部において辺のコーナ
ー部に付加する矩形領域よりも縮小した矩形領域を付加
してパターンを作成することを特徴とするものである。

【００１４】また、この発明の請求項７のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記上
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンの辺に微少段差部がある場
合は、上記微少段差部の中間点で所定サイズの矩形領域
を付加してパターンを作成することを特徴とするもので
ある。

【００１５】また、この発明の請求項８のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記下
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンのコーナ部において所定の
サイズの矩形領域を削除し、さらにパターン歪許容量分
だけアンダサイズしたパターンを作成することを特徴と
するものである。

【００１６】また、この発明の請求項９のパターン歪検
出装置は、上記検査用基準パターン作成手段が、上記下
限検査用基準パターンとして、設計レイアウトパターン
又は基準レイアウトパターンの短辺のコーナ部に設定し
た隣り合う矩形領域が重ならないように上記矩形領域の
サイズを調整することを特徴とするものである。

【００１７】また、この発明の請求項１０のパターン歪
検出装置は、上記検査用基準パターン作成手段が、上記
下限検査用基準パターンとして、設計レイアウトパター
ン又は基準レイアウトパターンの辺に微少段差部がある
場合は、上記微少段差部のコーナー部において辺のコー
ナー部に設定する矩形領域よりも縮小した矩形領域を削
除してパターンを作成することを特徴とするものであ
る。

【００１８】また、この発明の請求項１１のパターン歪
検出装置は、上記検査用基準パターン作成手段が、上記
下限検査用基準パターンとして、設計レイアウトパター
ン又は基準レイアウトパターンの辺に微少段差部がある
場合は、上記微少段差部の中間点で設定した所定サイズ
の矩形領域を削除してパターンを作成することを特徴と
するものである。

【００１９】また、この発明の請求項１２のパターン歪
検出装置は、上記検査用基準パターン作成手段が、上記
下限検査用基準パターンとして、設計レイアウトパター
ン又は基準レイアウトパターンのコーナ部において上記
コーナー部を斜めに切り欠いて削除し、さらにパターン
歪許容量分だけアンダサイズしたパターンを作成するこ
とを特徴とするものである。

【００２０】また、この発明の請求項１３のパターン歪
検出装置は、上記パターン歪み検出手段によりパターン
歪が検出された領域について上記設計レイアウトパター
ン又は基準レイアウトパターンと上記仕上り予測パター
ンの差からパターン歪量を算出するパターン歪量算出手
段を備えたことを特徴とするものである。

【００２１】また、この発明の請求項１４のパターン歪
検出装置は、上記パターン歪検出手段が、上記多角形化
された仕上り予測パターンと上記検査用基準パターンと
を比較することにより上記仕上がりパターンが上記設計
レイアウトパターン又は基準レイアウトパターンより細
るか太るかを選別して検出することを特徴とするもので
ある。

【００２２】また、この発明の請求項１５のパターン歪
検出装置は、上記仕上がり予測パターンの上記パターン
歪と他の設計レイヤーとの論理演算を行うパターン歪情
報選別手段を備えたことを特徴とするものである。

【００２３】また、この発明の請求項１６のパターン歪
検出装置は、上記論理演算により上記パターン歪の重要
度選別を行うことを特徴とするものである。

【００２４】また、この発明の請求項１７のパターン歪
検出装置は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件について上記仕上りパターン予測
手段により複数の仕上がり予測パターンを求め、上記複
数の仕上がり予測パターンの差から上記仕上がり予測パ
ターンのコントラスト情報を得るコントラスト情報検出
手段を備えたことを特徴とするものである。

【００２５】また、この発明の請求項１８のパターン歪
検出装置は、上記コントラスト情報検出手段が、上記複
数の仕上がり予測パターンの間で差演算を行い、得られ
た図形について指定量のアンダーサイジングを行うこと
により、上記仕上がり予測パターンのコントラストの小
さい部分を検出することを特徴とするものである。

【００２６】また、この発明の請求項１９のパターン歪
検出装置は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応した仕上がりパターン予測
仕様に基づき、上記多角形化された仕上り予測パターン
を上記設計レイアウトパターン又は基準レイアウトパタ
ーンと図形演算して上記多角形化された仕上り予測パタ
ーンを高精度化する高精度化仕上がりパターン予測手段
を備えたことを特徴とするものである。

【００２７】また、この発明の請求項２０のパターン歪
検出装置は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応して作成された複数の多角
形化された仕上り予測パターンを所定の仕上がりパター
ン予測仕様に基づきそれぞれ上記設計レイアウトパター
ン又は基準レイアウトパターンと図形演算し、その結果
をマージして高精度化した仕上り予測パターンを作成す
る高精度化仕上がりパターン予測手段を備えたことを特
徴とするものである。

【００２８】また、この発明の請求項２１のパターン歪
検出装置は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応して作成された複数の多角
形化された仕上り予測パターンの間で図形演算し、その
結果を仕上り予測パターンとして出力する高精度化仕上
がりパターン予測手段を備えたことを特徴とするもので
ある。

【００２９】また、この発明の請求項２２のパターン歪
検出装置は、半導体製造プロセスにおいて、複数のパタ
ーン形成プロセス条件、及び／又は、複数の検証レイア
ウトパターン又は設計レイアウトパターンを基に複数の
仕上がりパターンを予測する仕上りパターン予測手段
と、複数の仕上がり予測パターンを比較することにより
それらの間の相違個所を検出する仕上がり予測パターン
比較手段とを備えたことを特徴とするものである。

【００３０】また、この発明の請求項２３のパターン歪
検出装置は、上記複数の仕上がり予測パターンのうちの
特定の仕上がり予測パターンを基に検査用基準パターン
を作成する検査用基準パターン作成手段を備え、上記仕
上がり予測パターン比較手段により上記複数の仕上がり
予測パターンと上記検査用基準パターンとを比較するこ
とを特徴とするものである。

【００３１】また、この発明の請求項２４のパターン歪
検出装置は、上記検査用基準パターン作成手段は、検査
用基準パターンとして、上記特定の仕上がり予測パター
ンより拡大した許容上限を画する上限検査用基準パター
ンと、上記特定の仕上がり予測パターンより縮小した許
容下限を画する下限検査用基準パターンとを作成するこ
とを特徴とするものである。

【００３２】次に、この発明の請求項２５のパターン歪
検出方法は、半導体製造プロセスにおいて設計レイアウ
トパターン又は検証レイアウトパターンを基に仕上がり
パターンを予測するステップと、上記仕上がり予測パタ
ーンの輪郭を多角形化するステップと、上記設計レイア
ウトパターン又は基準レイアウトパターンを基に検査用
基準パターンを作成するステップと、上記多角形化され
た仕上り予測パターンと上記検査用基準パターンとを比
較することにより上記仕上がり予測パターンのパターン
歪を検出するステップとを含むことを特徴とするもので
ある。

【００３３】また、この発明の請求項２６のパターン歪
検出方法は、上記仕上がりパターンの輪郭を多角形化す
るステップにおいて、仕上がり予測パターン多角形の頂
点数を削減するサブステップを含むことを特徴とするも
のである。

【００３４】また、この発明の請求項２７のパターン歪
検出方法は、上記検査用基準パターンを作成するステッ
プにおいて、検査用基準パターンとして、上記設計レイ
アウトパターン又は基準レイアウトパターンより拡大し
た許容上限を画する上限検査用基準パターンを作成する
サブステップと、上記設計レイアウトパターン又は基準
レイアウトパターンより縮小した許容下限を画する下限
検査用基準パターンとを作成するサブステップとを含む
ことを特徴とするものである。

【００３５】また、この発明の請求項２８のパターン歪
検出方法は、上記上限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンのコーナ部において所定サイズの矩
形領域を付加し、さらにパターン歪許容量分だけオーバ
サイズしたパターンを作成することを特徴とするもので
ある。

【００３６】また、この発明の請求項２９のパターン歪
検出方法は、上記上限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの短辺のコーナ部に設定する隣り合
う矩形領域が重ならないように上記矩形領域のサイズを
調整することを特徴とするものである。

【００３７】また、この発明の請求項３０のパターン歪
検出方法は、上記上限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの辺に微少段差部がある場合は、上
記微少段差部のコーナー部において辺のコーナー部に設
定する矩形領域よりも縮小した矩形領域を付加してパタ
ーンを作成することを特徴とするものである。

【００３８】また、この発明の請求項３１のパターン歪
検出方法は、上記上限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの辺に微少段差部がある場合は、上
記微少段差部の中間点で設定した所定サイズの矩形領域
を付加してパターンを作成することを特徴とするもので
ある。

【００３９】また、この発明の請求項３２のパターン歪
検出方法は、上記下限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンのコーナ部において所定のサイズの
矩形領域を削除し、さらにパターン歪許容量分だけアン
ダサイズしたパターンを作成することを特徴とするもの
である。

【００４０】また、この発明の請求項３３のパターン歪
検出方法は、上記下限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの短辺のコーナ部に設定した隣り合
う矩形領域が重ならないように上記矩形領域のサイズを
調整することを特徴とするものである。

【００４１】また、この発明の請求項３４のパターン歪
検出方法は、上記下限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの辺に微少段差部がある場合は、上
記微少段差部のコーナー部において辺のコーナー部に設
定する矩形領域よりも縮小した矩形領域を削除してパタ
ーンを作成することを特徴とするものである。

【００４２】また、この発明の請求項３５のパターン歪
検出方法は、上記下限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンの辺に微少段差部がある場合は、上
記微少段差部の中間点で設定した所定サイズの矩形領域
を削除してパターンを作成することを特徴とするもので
ある。

【００４３】また、この発明の請求項３６のパターン歪
検出方法は、上記下限検査用基準パターンを作成するサ
ブステップにおいて、設計レイアウトパターン又は基準
レイアウトパターンのコーナ部において上記コーナー部
を斜めに切り欠いて削除し、さらにパターン歪許容量分
だけアンダサイズしたパターンを作成することを特徴と
するものである。

【００４４】また、この発明の請求項３７のパターン歪
検出方法は、上記パターン歪みを検出するステップによ
りパターン歪が検出された領域について上記設計レイア
ウトパターン又は基準レイアウトパターンと上記仕上り
予測パターンの差からパターン歪量を算出するステップ
を含むことを特徴とするものである。

【００４５】また、この発明の請求項３８のパターン歪
検出方法は、上記パターン歪を検出するステップにおい
て、上記多角形化された仕上り予測パターンと上記検査
用基準パターンとを比較することにより、上記仕上がり
パターンが上記設計レイアウトパターン又は基準レイア
ウトパターンより細るか太るかを選別して検出すること
を特徴とするものである。

【００４６】また、この発明の請求項３９のパターン歪
検出方法は、上記仕上がり予測パターンの上記パターン
歪と他の設計レイヤーとの論理演算を行ないパターン歪
の情報を選別するステップを含むことを特徴とするもの
である。

【００４７】また、この発明の請求項４０のパターン歪
検出方法は、上記論理演算により上記パターン歪の重要
度選別を行うことを特徴とするものである。

【００４８】また、この発明の請求項４１のパターン歪
検出方法は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件について、上記仕上りパターンを
予測するステップにより複数の仕上がり予測パターンを
求め、上記複数の仕上がり予測パターンの差から上記仕
上がり予測パターンのコントラスト情報を得るステップ
を含むことを特徴とするものである。

【００４９】また、この発明の請求項４２のパターン歪
検出方法は、上記コントラスト情報を得るステップにお
いて、上記複数の仕上がり予測パターンの間で差演算を
行い、得られた図形について指定量のアンダーサイジン
グを行うことにより、上記仕上がり予測パターンのコン
トラストの小さい部分を検出することを特徴とするもの
である。

【００５０】また、この発明の請求項４３のパターン歪
検出方法は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応した仕上がりパターン予測
仕様に基づき、上記多角形化された仕上り予測パターン
を上記設計レイアウトパターン又は基準レイアウトパタ
ーンと図形演算して上記多角形化された仕上り予測パタ
ーンを高精度化するステップを含むことを特徴とするも
のである。

【００５１】また、この発明の請求項４４のパターン歪
検出方法は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応して複数の多角形化された
仕上り予測パターンを作成するステップと、上記複数の
多角形化された仕上り予測パターンをそれぞれ上記設計
レイアウトパターン又は基準レイアウトパターンと図形
演算し、その結果をマージして高精度化した仕上り予測
パターンを作成するステップとを含むことを特徴とする
ものである。

【００５２】また、この発明の請求項４５のパターン歪
検出方法は、複数の光学条件、及び／又は、複数のパタ
ーン形成プロセス条件に対応して複数の多角形化された
仕上り予測パターンを作成するステップと、上記複数の
多角形化された仕上り予測パターンの間で図形演算し、
その結果を仕上り予測パターンとして出力するステップ
を含むことを特徴とするものである。

【００５３】また、この発明の請求項４６パターン歪検
出方法は、半導体製造プロセスにおいて、複数のパター
ン形成プロセス条件、及び／又は、複数の検証レイアウ
トパターン又は設計レイアウトパターンを基に複数の仕
上がりパターンを予測するステップと、複数の仕上がり
予測パターンを比較することによりそれらの間の相違個
所を検出するステップとを含むことを特徴とするもので
ある。

【００５４】また、この発明の請求項４７のパターン歪
検出方法は、上記複数の仕上がり予測パターンのうちの
特定の仕上がり予測パターンを基に検査用基準パターン
を作成するステップを含み、上記複数の仕上がり予測パ
ターンと上記検査用基準パターンとを比較するステップ
を含むことを特徴とするものである。

【００５５】また、この発明の請求項４８のパターン歪
検出方法は、上記検査用基準パターンとして、上記特定
の仕上がり予測パターンより拡大した許容上限を画する
上限検査用基準パターンを作成するステップと、上記特
定の仕上がり予測パターンより縮小した許容下限を画す
る下限検査用基準パターンを作成するステップとを含む
ことを特徴とするものである。

【００５６】また、この発明の請求項４９の半導体装置
は、上記いずれかのパターン歪検出方法を含む製造プロ
セスにより製造されたことを特徴とするものである。

【００５７】

【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１によるパターン歪検出装置の構成を示す
ブロック図である。図１において、１は、設計レイアウ
トパターンを保持する設計レイアウトパターンデータ保
持部、２は、パターン転写プロセスおよびエッチングプ
ロセス後の仕上がりパターンの形状をシミュレーション
等により予測する仕上がりパターン予測手段、３は、仕
上がりパターン予測手段２から出力されたデータから、
仕上がりパターンの輪郭を、多角形データ（頂点座標の
リスト形式）に変換する仕上がり予測パターン輪郭の多
角形化手段、４は、仕上がり予測パターン輪郭の多角形
化手段３から出力された多角形の頂点数を、一般のＣＡ
Ｄソフトウェアで取り扱うことのできる頂点数まで削減
する頂点数削減手段、５は、頂点数を削減した多角形デ
ータを保持する仕上がり予測パターンデータ保持部であ
る。

【００５８】また、６は、設計レイアウトパターンデー
タから、許容範囲以上のパターン歪みを検出するために
使用する基準パターンを作成する検査用基準パターン作
成手段、７は検査用基準パターンデータ保持部、８は、
仕上がり予測パターンと比較用基準パターンとを比較
し、許容範囲以上のパターン歪みが生じている部分を抽
出するパターン歪み検出手段、９はパターン歪情報保持
部である。また、１０はパターン形成プロセス条件保持
部である。

【００５９】次に、図２〜図９を参照して、動作につい
て説明する。図２は、上述した構成のパターン歪検出装
置の動作を示すフローチャートである。図３は、設計レ
イアウトパターンを示す図、図４は、図３の設計レイア
ウトパターンに基づきパターン形成プロセス条件を取り
込んで計算した仕上がり予測パターンを示す図、図５
は、図４の仕上がり予測パターンの輪郭を多角形化した
多角形化パターンである。また、図６は、下限検査用基
準パターンデータの作成方法を示す図、図７は、上限検
査用基準パターンデータの作成方法を示す図、図８は下
限検査用基準パターンと仕上がり予測パターンとの比較
を示す図、図９は上限検査用基準パターンと仕上がり予
測パターンとの比較を示す図である。

【００６０】図１の装置構成を参照しながら、図２のフ
ローチャートの流れに従って動作を説明する。まず、仕
上がりパターン予測手段２において、設計レイアウトパ
ターンデータ保持部１からの設計レイアウトパターン３
１（図３）のデータと、パターン形成プロセス条件保持
部１０からのパターン形成プロセス条件を入力として、
光学シミュレーション等を用いて、ウェーハ上に形成さ
れる仕上がり予測パターン４０の形状（図４）を計算す
る（図２のステップＳＴ２１）。通常、仕上がりパタ
ーン形状データは、ピットマップ状のデータ構造となっ
ている場合が多い。

【００６１】次に、仕上がり予測パターン輪郭の多角形
化手段３において、仕上がり予測パターン形状データか
ら、パターン形状の輪郭を図５に示すような多角形化し
た仕上がり予測パターン５０に変換し、頂点座標を出力
する（ＳＴ２２）。次に、この多角形化した仕上がり予
測パターン５０の輪郭は、膨大な頂点数を持っているた
め、頂点数削減手段４において、冗長な頂点を可能な限
り除去したり、矩形や台形に分割することで、一般のＣ
ＡＤソフトウェアで取り扱える頂点数（通常２００頂点
程度）まで削減する（ＳＴ２３）。このようにして頂
点数が削減された仕上がり予想パターンデータを、仕上
がり予測パターンデータ保持部５に保存する。

【００６２】次に、検査用基準パターン作成手段６にお
いて、仕上がり予測パターンに許容範囲以上にパターン
歪みが発生する領域を抽出するために用いる２種類の検
査用基準パターンデータを、設計レイアウトパターンデ
ータ保持部１からの設計レイアウトパターンデータを用
いて作成する（ＳＴ２４）。その一つは、下限検査用基
準パターンデータである。この下限検査用基準パターン
データの作成方法を、図６に示す。図６において、６１
は設計レイアウトパターン、６２は矩形、６３は下限検
査用基準パターンを示している。まず、設計レイアウト
パターンデータのコーナ部に所定のサイズの矩形６２を
発生させ、設計レイアウトパターンデータと、この矩形
６２のＡＮＤ部分を設計レイアウトパターンデータから
除去し、さらにパターン歪みの許容値だけアンダーサイ
ズする。図６に示す実線のパターン６３のデータが、下
限検査用基準パターンデータである。

【００６３】もうーつは、上限検査用基準パターンデー
タである。この上限検査用基準パターンデータの作成方
法を、図７に示す。図７において、７１は設計レイアウ
トパターン、７２は矩形、７３は上限検査用基準パター
ンを示している。まず、設計レイアウトパターンデータ
のコーナ部に所定のサイズの矩形７２を発生させ、設計
レイアウトパターンデータと、この矩形７２をＯＲし、
さらにパターン歪みの許容値だけオーバサイズする。図
７に示す実線のパターン７３のデータが、上限検査用基
準パターンデータである。こうして得られた検査用基準
パターンデータを、検査用基準パターンデータ保持部７
に保存する。

【００６４】次に、パターン歪み検出手段８において、
仕上がり予測パターンデータ保持部５に保存された仕上
がり予測パターンと、検査用基準パターンデータ保持部
７に保存された下限検査用基準パターンとを比較する
（ＳＴ２５）。図８は下限検査用基準パターンと仕上が
り予測パターンの比較を示す図である。図８において、
８０は仕上がり予測パターン、８３は下限検査用基準パ
ターンを示す。図８に示すように下限検査用基準パター
ン８３の内部領域に、仕上がり予測パターン８０が存在
する領域８４，８５が、許容範囲以上のパターン歪みが
生じているところである。この領域の位置および大きさ
の情報を出力し（ＳＴ２６）、パターン歪情報保持部９
に保存する。

【００６５】次に仕上がり予測パターンと、上限検査用
基準パターンとを比較する（ＳＴ２７）。図９は上限
検査用基準パターンと仕上がり予測パターンの比較を示
す図である。図９において、９０は仕上がり予測パター
ン、９３は下限検査用基準パターンを示す。図９に示す
ように、仕上がり予測パターン９０が、上限検査用基準
パターン９３の内部に完全に含まれていれば、許容範囲
以上のパターン歪みが生じていないということである。
もし、仕上がり予測パターン９０が、上限検査用基準パ
ターン９３の外部に存在する場合は、許容範囲以上の歪
みが発生しているので、この領域の位置および大きさの
情報を出力し（ＳＴ２８）、パターン歪情報保持部９に
保存する。

【００６６】以上のように、この実施の形態によれば、
光学強度シミュレーション等を用いて計算した精度の高
い仕上がり予測パターンと、設計レイアウトパターンデ
ータを直接比較するため、特にパターン線幅に関して高
精度にパターン歪みを検出することができる。すなわ
ち、半導体パターン形成プロセスで生じるパターン歪を
予測し、許容範囲以上のパターン歪の生じる部分を検出
することができる。さらに、この実施の形態によるパタ
ーン歪検出装置および検出方法は、頂点数を削減する頂
点数削減手段及びステップをもっているため、検査用基
準パターンの生成、および検査用基準パターンと仕上が
り予測パターンとの比較に汎用のデザインルールチェッ
クプログラムを使用することができる。

【００６７】また、この実施の形態によるパターン歪検
出装置および検出方法では、パターン歪みの上限検査用
基準パターンと下限検査用基準パターンとをそれぞれ別
個に形成し、これら上限検査用基準パターンおよび下限
検査用基準パターンとの比較によりパターン歪を検出
する。したがって、パターン歪みの許容上限値及び許容
下限値を別個に設定して、パターン歪みを検出すること
ができる。

【００６８】また、この実施の形態によるパターン歪検
出装置および検出方法では、パターンコーナ部でのパタ
ーン歪みを検出しないように検査用基準パターンを変形
させているため、高精度が要求されるパターン線幅に関
するパターン歪みのみを高精度に検出できる。また、検
査用基準パターンの生成は、コーナに矩形を発生させ、
その矩形と設計レイアウトパターンとの図形演算、およ
びサイジング処理だけで行うので、これも汎用のデザイ
ンルールチェックプログラムを使用することができ、簡
便にシステムを構築することができる。

【００６９】なお、この実施の形態１を次のように要約
することができる。この実施の形態１のパターン検出装
置は、半導体製造プロセスにおいて設計レイアウトパタ
ーンを基に仕上がりパターンを予測する仕上りパターン
予測手段と、仕上がり予測パターンの輪郭を多角形化す
る仕上り予測パターン多角形化手段と、多角形化された
仕上がり予測パターンと設計レイアウトパターンとを入
力とし、入力されたデータの図形演算処理により仕上が
り予測パターンのパターン歪検出手段とを備えてなるも
のである。

【００７０】また、この実施の形態１のパターン検出方
法は、半導体製造プロセスにおいて設計レイアウトパタ
ーン又は検証レイアウトパターンを基に仕上がりパター
ンを予測するステップと、仕上がり予測パターンの輪郭
を多角形化するステップと、多角形化された仕上がり予
測パターンと設計レイアウトパターンとを入力とし、入
力されたデータの図形演算処理により仕上がり予測パタ
ーンのパターン歪を検出するステップとを含んでなるも
のである。

【００７１】次に、この実施の形態１において、図１に
示したパターン歪検出装置は、コンピュータによって構
成することができる。また、図２に示したパターン歪検
出方法は、そのプロセスをコンピュータに読み取り可能
な記録媒体にコンピュータプログラムとして記録し、そ
の演算をコンピュータに実行させることによって行うこ
とができる。この場合、この実施の形態１において、プ
ログラム記録媒体に記録するコンピュータに実行させる
ためのプログラムとしては、次のものを記録する。すな
わち、半導体製造プロセスに適用される設計レイアウト
パターンのデータとパターン形成プロセス条件とをメモ
リ領域に形成する処理と、設計レイアウトパターンを基
に仕上がりパターンを予測する処理と、仕上がり予測パ
ターンの輪郭を多角形化する処理と、多角形化された仕
上がり予測パターンと設計レイアウトパターンとを入力
とし、入力されたデータの図形演算処理により仕上がり
予測パターンのパターン歪を検出する処理とを、プログ
ラムとして記録する。なお、ここでの図形演算は、設計
レイアウトパターン基に作成した検査用基準パターンと
多角形化された仕上り予測パターンとを比較する演算で
ある場合を含むものである。

【００７２】なお、以下に記載する各実施の形態も、そ
のパターン歪検出装置は、コンピュータによって構成す
ることができる。また、そのパターン歪検出方法は、そ
のプロセスをコンピュータに読み取り可能な記録媒体に
コンピュータプログラムとして記録し、その演算をコン
ピュータに実行させることによって行うことができる。
そして、それぞれのパターン歪検出方法を、コンピュー
タに実行させるためのプログラムとして記録したコンピ
ュータ読み取り可能な記録媒体を提供することができ
る。

【００７３】実施の形態２．図１０及び図１１は、この
発明の実施の形態２における、パターン歪の検査用基準
パターンの作成を説明するための図である。図１０は実
施の形態１における検査用基準パターンの作成上の問題
を説明するための図であり、図１１はこの実施の形態２
において、パターンのコーナ間距離が小さい場合の検査
用基準パターンの作成方法を示す図である。

【００７４】上記の実施の形態１においては、コーナ部
のパターン歪みを無視できるようにするために、設計レ
イアウトパターンのコーナ部に所定のサイズの矩形を発
生させ、この矩形と設計レイアウトパターンとの図形演
算で基準パターンを発生していた。図１０は、この場合
に起こりうる問題を説明するための図であり、図１０に
おいて、１０１は設計レイアウトパターン、１０２は矩
形、１０３は下限検査用基準パターンを示す。図１０に
示すように、この矩形１０２のサイズが、設計レイアウ
トパターン１０１の幅に対して、或いはその短辺の長さ
に対して、相対的に大きい場合は、矩形１０２が互いに
重なり、下限検査用基準パターン１０３が必要以上に小
さくなってしまう。この結果、仕上がりパターンの短辺
のパターン歪みが検出されないという問題が発生する。

【００７５】この実施の形態２では、この問題を解決す
るために、検査用基準パターンを作成する際に設計レイ
アウトパターンのコーナ部に発生した矩形が互いに接す
る、または重なる場合は、あらかじめ設定した値だけ双
方の矩形が分離されるように矩形のサイズを調整する。
この様子を図１１に示す。図１１において、１１１は設
計レイアウトパターン、１１２は矩形、１１３は下限検
査用基準パターンを示す。

【００７６】図１１を参照して、上記のことを定式化す
ると以下のようになる。設計レイアウトパターン１１１
のコーナ間の最短距離をｃｄ、発生する矩形１１２の辺
の長さをｗ１、許容パターン歪み量をａ、サイズ調整後
の矩形の辺の長さをｗ２、下限検査用基準パターン１１
３として最低限残存させたいパターン幅をｓｄとする
と、ｃｄ≦ｗ１の時、下記（１）式で計算される幅ｗ２
に、矩形の辺の長さを変更する。ｗ２=ｃｄ−２×ａ−ｓｄ・・・（１）以上のように、設計レイアウトパターンのコーナ部に発
生する矩形のサイズを調整することにより、パターン短
辺のパターン歪みも精度良く検出できるようになる。

【００７７】実施の形態３．図１２及び図１３は、この
発明の実施の形態３における、パターン歪の検査用基準
パターンの作成を説明するための図である。図１２は実
施の形態１において、パターンの辺に微小段差がある場
合の検査用基準パターン作成上の問題を説明するための
図であり、図１３はこの実施の形態３によりパターンの
辺に微小段差がある場合の検査用基準パターンの作成方
法を示す図である。

【００７８】図１２において、１２１は設計レイアウト
パターン、１２２は矩形、１２３は下限検査用基準パタ
ーン、１２４は微小段差部を示す。図１２に示すよう
に、上記の実施の形態１では、設計レイアウトパターン
１２１に微小段差部１２４が存在した場合は、微小段差
部１２４に必要以上に大きい基準パターン作成用の矩形
１２２が発生され、このように形成した下限検査用基準
パターン１２３では、微小段差部１２４近辺のパターン
歪みが検出できなくなる。

【００７９】この実施の形態３では、この問題を解決す
るために、検査用基準パターンを作成する際に設計レイ
アウトパターンの微少段差部に発生した矩形が必要以上
に大きくなる場合は、発生させる矩形の辺の長さを、コ
ーナ間距離に連動させて調整する。この様子を図１３に
示す。図１３において、１３１は設計レイアウトパター
ン、１３２は矩形、１３３は下限検査用基準パターン、
１３４は微小段差部を示す。

【００８０】図１３を参照して、上記のことを定式化す
ると以下のようになる。設計レイアウトパターン１３１
の微少段差部１３４のコーナ間の距離ｃｄ’が、所定の
値以下となる微小段差の場合は、発生させる矩形１３２
の辺の長さを、コーナ間距離ｃｄ’に連動させて調整
し、図１３に示すように、その矩形をコーナ間の中点１
３５に発生させる。ｋを適宜に設定した係数、ｂを適宜
に設定した定数として、調整後の矩形サイズｗ３の計算
方法の一例を下記に示す。ｗ３＝ｋ×ｃｄ’＋ｂ・・・（２）

【００８１】上記の例では、微少段差部を内部に含む１
つの縮小した所定サイズの矩形を段差部の中点に設定し
たが、これは微少段差部の両コーナ間のどこかの中間点
に設定してもよい。また、微少段差部の両コーナ部に、
辺のコーナー部に設定する矩形領域よりも縮小した矩形
領域を互いに連なるよう設定してもよい。以上のよう
に、この実施の形態によれば、微小段差部近辺のパター
ン歪みも高精度に検出することができる。

【００８２】実施の形態４．図１４は、この発明の実施
の形態４における、パターン歪の検査用基準パターンの
作成を説明するための図である。図１４において、１４
１は設計レイアウトパターン、１４１ｃはそのコーナ部
分、１４３は下限検査用基準パターンを示す。上記の実
施の形態１では、パターンのコーナ部におけるパターン
変形を無視するために、コーナ部に矩形を発生し、図形
論理演算により、コーナ部を除去していた。

【００８３】これに対し、この実施の形態４では、図１
４に示すように、設計レイアウトパターン１４１のコー
ナ部分１４１ｃを斜めにカットして削除し、さらにパタ
ーン歪みの許容値だけアンダーサイズして、コーナ部分
を無視できる下限検査用基準パターンデータ１４３を作
成する。以上のように、この実施の形態によれば、図形
論理演算処理が不要となり、処理高速化が可能となる。

【００８４】実施の形態５．図１５は、この発明の実施
の形態５における、パターン歪検出装置の構成を示すブ
ロック図である。図１５において、１１はパターン歪量
算出手段、１２はパターン歪量表示手段を示す。これら
は、図１に示したパターン歪検出装置に付加、合体され
るものである。図１５において、パターン歪量算出手段
１１は、パターン歪情報保持部９から、許容範囲以上の
パターン歪みが生じている領域の位置の情報を得て、そ
の領域について、設計レイアウトパターンデータ保持部
１からの設計レイアウトパターンデータと、予測パター
ンデータ保持部５からの予測パターンデータとを比較
し、その差を図形論理演算で求め、パターン歪量表示手
段１１に出力する。

【００８５】以上のように、この実施の形態５では、許
容範囲以上のパターン歪みが発生するパターンの辺が検
出できた場合は、その部分の歪み量を正確にレポートす
るために、その辺に対応する部分の、設計レイアウトパ
ターンデータと仕上がり予測パターンの差を図形論理演
算で求め、出力する。これにより、設計レイアウトパタ
ーンデータの修正が正確に行える。また、設計レイアウ
トパターンデータを自動修正することも可能である。

【００８６】なお、上記の各実施の形態では、仕上がり
予測パターンと検査用基準パターンの比較を例として記
述したが、この発明によれば、異なる設計レイアウトパ
ターンから計算された仕上がり予測パターン同士の差、
あるいは異なるパターン形成プロセス条件で計算された
仕上がり予測パターン同士の差がある許容値以内にある
かどうかを検証することも可能である。

【００８７】なお、以上の実施の形態１〜５の説明にお
いて、「設計レイアウトパターン」を、検査用基準パタ
ーンを作成する基とする場合には、これを「基準レイア
ウトパターン」と称することができる。本明細書におい
て、必要に応じ、あるいは適宜この表現を用いる。ま
た、以上の実施の形態１〜５の説明では、仕上がりパタ
ーンの予測を、「設計レイアウトパターン」を基にして
行った。しかし、実際にパターン形成プロセスを経た場
合に、最終的に「設計レイアウトパターン」あるいは
「基準レイアウトパターン」と同じパターンが得られる
ように、「設計レイアウトパターン」を補正したものを
基に仕上がりパターンの予測を行うことができる。この
場合に、この補正した設計レイアウトパターンを、「検
証レイアウトパターン」と称することができる。また、
仕上がりパターンの予測の基にする「設計レイアウトパ
ターン」とこの補正した設計レイアウトパターンとを含
んで、「検証レイアウトパターン」と称することができ
る。本明細書において、必要に応じ、あるいは適宜この
表現を用いる。

【００８８】さて、以上に説明した実施の形態では、パ
ターン形成プロセスで生じるパターン歪を検出するため
に、設計レイアウトパターンからプロセス後の仕上がり
パターンを求め、その輪郭を多角形化した後、設計レイ
アウトパターンをオーバー又はアンダーサイジングした
ものと仕上がりパターン間で差演算を行うことにより、
一定以上のパターン歪みが生じる個所を検証するもので
ある。この方法では、設計レイアウトパターンとプロセ
ス後の仕上がりパターンの差が（コーナー部以外で）規
定値以上の場合、全てをエラーとしている。

【００８９】以下に説明する実施の形態では、されにこ
れを改善して、回路的に重要でない部分のエラーと重要
な部分のエラーとの両方を区別して検出することができ
るようにする。また、複数の光学条件や複数のパターン
形成プロセス条件の変化に対して仕上がり予測パターン
寸法の変動が著しい部分の検証を行うことができるよう
にするものである。また、仕上がりパターンの寸法のみ
を検証の条件とするにとどまらず、プロセス上重要であ
る、例えば光学強度のコントラストを考慮してエラーの
生じやすいパターンの個所を検出することができるよう
にするものである。

【００９０】実施の形態６．図１６は、この発明の実施
の形態６によるパターン歪検出装置の構成を示すブロッ
ク図である。図１６において、１ａは、基準レイアウト
パターンを保持する基準レイアウトパターンデータ保持
部、１ｂは、検証レイアウトパターンを保持する検証レ
イアウトパターンデータ保持部である。

【００９１】また、１３はパターン歪情報保持部９に保
持されたパターン歪情報を、与えられた条件のもとで選
別するための選別条件を保持するパターン歪情報選別条
件保持部、１４はパターン歪情報選別条件保持部１３か
らの選別条件に基づいて、パターン歪情報保持部９から
のパターン歪情報を選別するパターン歪情報選別手段、
１５はパターン歪情報選別手段１４から出力されたエラ
ー情報を保持するエラー情報保持部である。一例とし
て、パターン歪情報選別条件としては、半導体製造プロ
セスに用いる他の設計レイヤーのデータを用い、パター
ン歪情報選別手段１４において、検出したパターン歪情
報と他の設計レイヤーのデータとの論理演算を行わせ
る。その他の部分は、図１と同様である。

【００９２】この実施の形態では、パターン歪情報保持
部９、基準レイアウトパターンデータ保持部１ａ、およ
びパターン歪情報選別条件保持部１３を入力とする、パ
ターン歪情報選別手段１４を含むことが特徴である。実
施の形態１の図１に示した構成では、仕上がりパターン
予測手段２と検査用基準パターン作成手段６には共に設
計レイアウトパターンデータ保持部１を入力としていた
が、図１６では、検証レイアウトパターンデータ保持部
１ｂと基準レイアウトパターンデータ保持部１ａの異な
るデータを入力としている。これは、一般的に用いられ
る例を示したものであり、これに限定されるものではな
い。

【００９３】ここで、基準レイアウトパターンは、補正
前の設計レイアウトパターンであり、最終的に形成しよ
うとするパターンである。検証レイアウトパターンは、
補正前の設計レイアウトパターンと同一のパターン（つ
まり、基準レイアウトパターンと同一のパターン）の場
合と、補正後のレイアウトパターンの場合とがある。こ
の補正後のレイアウトパターンとは、実際にパターン形
成プロセスを経た場合に、最終的に設計レイアウトパタ
ーン又は基準レイアウトパターンと同じパターンが得ら
れるように設計レイアウトパターンを補正したパターン
である。

【００９４】これを具体例に即して説明すると、図１７
は検証レイアウトパターン１７１として、ラインアンド
スペースパターンを示したものである。図１８は図１７
の検証レイアウトパターン１７１による仕上がりパター
ン１８１を示したものである。図１９は図１８の仕上が
りパターン１８１を検証レイアウトパターン１７１と比
較した場合のエラー出力１９１を参考として示したもの
である。

【００９５】また、図２０は基準レイアウトパターン
（補正前の設計レイアウトパターン）２０１を示したも
のである。図２１は検証レイアウトパターン１７１から
求めた仕上がりパターン１８１と基準レイアウトパター
ン２０１とを比較した場合のエラー出力を示したもので
ある。このようにエラー出力が出ないように、基準レイ
アウトパターン２０１を補正して検証レイアウトパター
ン１７１とし、実際のパターン形成装置で使用するわけ
である。以上は、実施の形態１の図１の変形として、検
証レイアウトパターンが用いられる例を示したもので、
このことはこの実施の形態６に本質的なことではない。

【００９６】さて、次に、この実施の形態６の特徴点の
動作について説明する。図２２は、図１６のパターン歪
検出装置の動作を示すフローチャートである。まず、図
２２のステップ２２１（ＳＴ２２１）において、実施の
形態１の図２のパターン歪み検出フローのステップ２１
（ＳＴ２１）からステップ２８（ＳＴ２８）までのフロ
ーと同様なフローにより、図１６のパターン歪情報保持
部９にパターン歪み情報を出力する。

【００９７】次に、ステップ２２２（ＳＴ２２２）にお
いて、パターン歪情報選別条件保持部１３からのパター
ン歪み情報選別条件に基き、パターン歪情報選別手段１
４において、基準レイアウトパターンあるいは設計レイ
アウトパターンとパターン歪み情報との間で図形演算を
行い、結果をエラー情報としてエラー情報保持部１５に
出力する。例えば、他の設計レイヤとエラーとの論理演
算を行うことによりエラーを選別する。

【００９８】上記の動作を具体例に即して説明する。図
２３は設計レイアウトパターンの具体例を示す。図２３
において、２３１はトランジスタのゲート配線、２３２
は活性領域を示す。図２４は、ゲート配線２３１を入力
として、実施の形態１の方法により、パターン歪み検証
を行った結果のエラー出力例を比較のために示す。図２
４において、２３１はトランジスタのゲート配線、２３
２は活性領域、２４１はパターン歪みエラーである。こ
の図２４において、回路的には、活性領域２３２の上に
あるエラー２４１がトランジスタの特性を決める寸法と
して重要であるが、それ以外の部分は回路的に高精度を
要求されない。よって、回路上の重要度によってこれら
のエラーを分類する機能が望まれ、また必要となる。

【００９９】図２５は、この実施の形態６により、パタ
ーン歪み検証を行った結果のエラー出力例を示す。図２
５において、２３２は活性領域、２５１は図２２のステ
ップ２２１（ＳＴ２２１）でパターン歪情報保持部９か
ら出力されるエラーを示す。

【０１００】この実施の形態６において、回路上の重要
度によるエラーの分類は、図１６のパターン歪み情報選
別条件保持部１３から、パターン歪み情報選別条件を、
「エラーと活性領域の AND演算を行え」として、パター
ン歪情報選別手段１４に入力することにより行う。これ
を入力として、パターン歪情報選別手段１４で、「エラ
ーと活性領域の AND 演算を行え」という演算を行う
と、活性領域上のエラーのみを選別することが可能であ
る。

【０１０１】図２６は、このようにして選別され、エラ
ー情報保持部１５に出力されたエラーを示すもので、図
２６において、２３１はトランジスタのゲート配線、２
３２は活性領域、２６１が重要度で分類されたエラーを
示す。以上のように、この実施の形態によれば、回路的
に重要な部分のエラーを選別して検出することが可能で
ある。

【０１０２】以上説明したように、この実施の形態によ
れば、半導体パターン形成プロセスで生じるパターン歪
を予測し、許容範囲以上のパターン歪の生じる部分を検
出することができる。また、他の設計レイヤとパターン
歪エラーとの論理演算を行うことによりエラーを選別す
ることができるパターン歪検出方法およびパターン歪検
出装置を得ることができる。また、これにより、エラー
の重要度の選別を行うパターン歪エラー選別機能を備え
ることができる。つまり、検出されたパターン歪エラー
を選別することにより、重要なエラーの検出を高機能に
行うことができる。

【０１０３】実施の形態７．実施の形態７においても、
実施の形態６で示した図１６のパターン歪検出装置を用
いる。次に、動作について説明する。図２７は、この実
施の形態７におけるエラー選別フローである。実施の形
態１の図２のフローと異なるのは、ステップ２６ａ（Ｓ
Ｔ２６ａ）とステップ２８ａ（ＳＴ２８ａ）であり、そ
の他は同じである。ただし、図２７のステップＳＴ２１
では、検証レイアウトパターンを基としており、ステッ
プＳＴ２４では、基準レイアウトパターンを基としてい
る。

【０１０４】実施の形態１の図２では、ステップ２５
（ＳＴ２５）で、仕上がり予測パターン内部に、下限検
査用基準パターンデータが完全に含まれるかを問い、ス
テップ２６（ＳＴ２６）で、含まれない部分の位置、大
きさの情報を出力する。また、ステップ２７（ＳＴ２
７）で、上限検査用基準パターンの内部に、仕上がり予
測パターンが完全に含まれるかを問い、ステップ２８
（ＳＴ２８）で、含まれない部分の位置、大きさの情報
を出力する。そして、この両方の出力はともに同一表示
先へ出力している。

【０１０５】これに対して、この実施の形態７では、ス
テップ２５（ＳＴ２５）で、仕上がり予測パターン内部
に、下限検査用基準パターンデータが完全に含まれるか
を問い、ステップ２６ａ（ＳＴ２６ａ）で、含まれない
部分の位置、大きさの情報を細るエラーとして、定めら
れた表示先へ出力する。また、ステップ２７（ＳＴ２
７）で、上限検査用基準パターンの内部に、仕上がり予
測パターンが完全に含まれるかを問い、ステップ２８ａ
（ＳＴ２８ａ）で、含まれない部分の位置、大きさの情
報を太るエラーとして，別の表示先へ出力する。すなわ
ち、この両方の出力をそれぞれ別の表示先へ出力し、別
個に表示したり、色分け表示したりする。このように、
この実施の形態においてはステップ２６ａ（ＳＴ２６
ａ）とステップ２８ａ（ＳＴ２８ａ）で検出されたエラ
ーの出力先が異なる点が、実施の形態１と大きく異な
る。

【０１０６】これを具体例に即して説明する。図２８に
図２３のトランジスタのゲート配線２３１を検証対象と
した場合の検証結果を示す。図２８において、２３１は
トランジスタのゲート配線、２３２は活性領域、２８１
はパターンが細る方向に歪むエラー、２８２はパターン
が太る方向に歪むエラーであり、両者は選別されて出力
されていることが解る。この例では色表示が異なるの
を、ハッチングの違いにより表している。

【０１０７】以上のように、この実施の形態によれば、
パターン歪みが太る部分と細る部分とを選別して検出す
ることができる。さらに、図２９は、実施の形態６と実
施の形態７とを組み合わせて、回路的に重要な部分のエ
ラーを選別し、かつ、パターンが細るエラー２９１と太
るエラー２９２とを区別して検出した結果を示してい
る。

【０１０８】以上説明したように、この実施の形態によ
れば、設計レイアウトパターン又は基準レイアウトパタ
ーンに対して仕上がりパターンが細るか太るかでエラー
を選別するパターン歪検出方法及び装置を得ることがで
きる。

【０１０９】実施の形態８．以上説明した各実施の形態
では、仕上がり予測パターンデータと設計レイアウトデ
ータ（あるいは基準レイアウトデータ）との間で比較を
行うことにより、パターン歪みの大きな部分を検出して
いた。ところが、プロセス上重要なファクターとしては
予測パターン寸法に加え、コントラストの問題がある。
図３０に設計レイアウトパターン３０１の一例を示す。
図３１は、図３０の破線Ａ−Ａで示される部分につい
て、光学強度、光学強度等から計算されるレジストの溶
解度、またはエッチングレートの分布を示す。横軸は図
３０の破線Ａ−Ａ上での位置、縦軸は強度を示す。同様
に、図３２は他の設計レイアウトパターン３２１を示
し、図３３は、図３２の破線Ｂ−Ｂに対する同様のグラ
フを示す。

【０１１０】実施の形態１のパターン歪み検証では、図
３１、図３３における強度 t のような、ある１つの強
度となる部分が仕上がりパターンのエッジとなるとし
て、仕上がりパターンを予測し、このパターンと設計レ
イアウトパターンの間で歪みの大きな部分を検出してい
た。図３０、図３２の設計レイアウトパターンに対し
て、実施の形態１による検証を行った結果をそれぞれ図
３４、図３５に示す。図３４において、３０１は設計レ
イアウトパターン、３４１は前述の強度tによって予測
した仕上がりパターンである。また、図３５において、
３２１は設計レイアウトパターン、３５１は前述の強度
tによって予測した仕上がりパターンである。図３４で
も、図３５でも、仕上がりパターンと設計レイアウトパ
ターン間のずれ量は変わらないため、検証結果では相違
が出ない。

【０１１１】ところが、何らかの要因によってプロセス
の条件が変動し、図３１あるいは図３３の強度tで決ま
ったパターンエッジが、強度tu、あるいは強度tlで決ま
ることがある。図３６に、図３０の設計レイアウトパタ
ーンについて、パターンエッジを決める強度を変えた場
合の仕上がりパターンを示す。図３６において、３０１
は設計レイアウトパターン、３６１は強度tで、３６２
は強度tuで、３６３は強度tlで仕上がりパターンエッジ
が決定されるとした時の仕上がりパターンを示す。

【０１１２】同様にして、図３２の設計レイアウトパタ
ーンに対する仕上がり予測パターンを図３７に示す。図
３７において、３２１は設計レイアウトパターン、３７
１は強度tで、３７２は強度tuで、３７３は強度tlで仕
上がりパターンエッジが決定されるとした時の仕上がり
パターンを示す。図３６に比較して、図３７では仕上が
りパターンを決める強度を変化させた時の仕上がりパタ
ーンの寸法変動が著しいことが解る。これは、図３１と
図３３のグラフを比較して解るように、図３７の場合に
おいて、図３６の場合に比較して、パターンエッジでの
強度コントラストが小さいためである。コントラストの
小さな部分ではパターンの仕上がりが悪いので、この様
な個所を検証する必要がある。なお、光学条件を変化さ
せた場合は、光学強度分布自体が変化する。例えば、光
学条件のうちデフォーカス値を変えた場合、光学強度自
体が変化する。このような場合にも、パターン変動の差
が大きな部分を検証する必要がある。この実施の形態８
では、このような課題に対応したパターン歪検出につい
て説明する。

【０１１３】図３８は、この実施の形態８のパターン歪
検出装置の構成を示すブロック図である。図３８におい
て、１６はパターンのコントラストを検証する条件を保
持するためのコントラスト検証条件保持部、１７はコン
トラスト検証条件をもとにパターンのコントラスト情報
を検出するコントラスト情報検出手段、１８は検証した
結果を保持するコントラスト情報保持部を示す。また、
仕上がり予測パターンデータ保持部５は複数設けられ、
ここでは例として２つ示されている。

【０１１４】この実施の形態８の構成が実施の形態１と
異なるのは、仕上がり予測パターンデータ保持部５を複
数備え、複数の光学条件あるいはパターン形成プロセス
条件、例えば複数の光学強度により予測された複数の仕
上がり予測パターンデータをそれぞれ保持するようにし
ていることと、コントラスト検証条件保持部１６を入力
とするコントラスト情報検出手段１７を備え、その出力
をコントラスト情報保持部１８に保持するようにしてい
る点である。なお、コントラスト検証条件としては、例
えば、後に説明するパターンのアンダーサイジング量を
所定値に定めたものとし、コントラスト情報保持部１８
はこの値を保持する。

【０１１５】次に、動作について説明する。図３９は、
図３８のパターン歪検出装置の動作を示すフローチャー
トである。ステップ３９１（ＳＴ３９１）, ステップ３
９２（ＳＴ３９２）では、図３８の装置により異なる光
学条件あるいはパターン形成プロセス条件で仕上がり予
測パターンを計算し、それぞれ仕上がり予測パターンデ
ータ保持部５へ出力する。ステップ３９３（ＳＴ３９
３）では、コントラスト情報検出手段１７において、こ
れらの出力に対してマスク正反情報、または、出力され
た図形間での大小包含関係をもとにして、次工程の差演
算でどちらからどちらを差演算すればよいかを求める。

【０１１６】ステップ３９４（ＳＴ３９４）では、仕上
がり予測パターン間で差演算を行なう。ステップ３９５
（ＳＴ３９５）で差演算の結果に対して、コントラスト
検証条件保持部１６からの検証条件に応じて、指定量分
アンダーサイジングを行って、結果をコントラスト情報
保持部１８へ出力する。このようにアンダーサイジング
を行うことにより、コントラストの小さな部分のみを検
出することが可能である。

【０１１７】以下、具体例に即して説明する。図３０の
検証レイアウトパターン３０１を入力とした場合、図３
９のステップ３９１（ＳＴ３９１）では図４０に示す
ような仕上がり予測パターン４０１が、ステップ３９２
（ＳＴ３９２）では図４１に示すような仕上がり予測パ
ターン４１１が出力される。この場合、複数の光学条件
あるいはパターン形成プロセス条件としては、パターン
形成の露光の光学強度を変化させている。

【０１１８】次に、ステップ３９３（ＳＴ３９３）で、
図４０の結果から図４１の結果を差演算することを判断
する。図４２に、ステップ３９４（ＳＴ３９４）で差演
算を行った結果のパターン４２１を示す。さらにコント
ラストが低い部分を検出するためにアンダーサイジング
すると、図４３のようになる。コントラストが低い部分
がないため、エラー図形は出力されない。なお、ここで
アンダーサイジングとは、図４２のパターン４２１の外
側（つまり図４０のパターン４０１の外側）を所定量縮
小し、図４２のパターン４２１の内側（つまり図４１の
パターン４１１の外側）を所定量拡大することをいう。

【０１１９】同様にして、図３２の検証レイアウトパタ
ーン３２１を入力とした場合は、図３９のステップ３
９１（ＳＴ３９１）では図４４に示すような仕上がりパ
ターン４４１が、ステップ３９２（ＳＴ３９２）では図
４５に示すような仕上がりパターン４５１が出力され
る。ステップ３９３（ＳＴ３９３）を経て、ステップ３
９４（ＳＴ３９４）で図４４から図４５の図形を差演算
して図４６に示すパターン４６１が得られ、さらにアン
ダーサイジングすると、図４７のようなエラーパターン
４７１が得られる。このように、この実施の形態によれ
ば、仕上がり予測パターンについて、プロセス条件の劣
悪な部分である低コントラスト部を検出することができ
る。

【０１２０】以上説明したように、この実施の形態によ
れば、複数の光学条件あるいは複数のパターン形成プロ
セス条件、例えば複数の光学強度について仕上がり予測
パターンを求め、それらの間で差演算を行い、残った図
形に対して指定量アンダーサイジングを行うことによっ
て、コントラストの小さい部分を検出し、コントラスト
検証を行うパターン歪検出方法及び装置を得ることがで
きる。また、これにより、光学強度のコントラストがあ
る値よりも小さい部分にパターン歪エラーを出力するコ
ントラスト検証機能を有するパターン歪検出方法及び装
置を得ることができる。このようにこの実施の形態で
は、複数の光学条件や複数のパターン形成プロセス条件
の変化に対して仕上がり予測パターン寸法の変動が著し
い部分の検証を行うことができる。

【０１２１】なお、この実施の形態８を次のように要約
することができる。この実施の形態８のパターン検出装
置は、半導体製造プロセスにおいて設計レイアウトパタ
ーンまたは検証レイアウトパターンを基に仕上がりパタ
ーンを予測する仕上りパターン予測手段と、仕上がり予
測パターンの輪郭を多角形化する仕上り予測パターン多
角形化手段と、多角形化された仕上がり予測パターンを
入力とし、入力されたデータの図形演算処理により仕上
がり予測パターンのパターン歪検出手段とを備えてなる
ものである。

【０１２２】また、この実施の形態８のパターン検出方
法は、半導体製造プロセスにおいて設計レイアウトパタ
ーン又は検証レイアウトパターンを基に仕上がりパター
ンを予測するステップと、仕上がり予測パターンの輪郭
を多角形化するステップと、多角形化された仕上がり予
測パターンを入力とし、入力されたデータの図形演算処
理により仕上がり予測パターンのパターン歪を検出する
ステップとを含んでなるものである。

【０１２３】次に、この実施の形態８において、そのパ
ターン歪検出装置は、コンピュータによって構成するこ
とができる。また、そのパターン歪検出方法は、そのプ
ロセスをコンピュータに読み取り可能な記録媒体にコン
ピュータプログラムとして記録し、その演算をコンピュ
ータに実行させることによって行うことができる。この
場合、この実施の形態８において、プログラム記録媒体
に記録するコンピュータに実行させるためのプログラム
としては、次のものを記録する。すなわち、半導体製造
プロセスに適用される設計レイアウトパターンまたは検
証レイアウトパターンのデータとパターン形成プロセス
条件とをメモリ領域に形成する処理と、設計レイアウト
パターンまたは検証レイアウトパターンを基に仕上がり
パターンを予測する処理と、仕上がり予測パターンの輪
郭を多角形化する処理と、多角形化された仕上がり予測
パターンを入力とし、入力されたデータの図形演算処理
により仕上がり予測パターンのパターン歪を検出する処
理とを、プログラムとして記録する。なお、ここでの図
形演算は、多角形化された複数の仕上り予測パターンを
相互比較する演算である場合を含むものである。

【０１２４】なお、以下に記載する各実施の形態も、そ
のパターン歪検出装置は、コンピュータによって構成す
ることができる。また、そのパターン歪検出方法は、そ
のプロセスをコンピュータに読み取り可能な記録媒体に
コンピュータプログラムとして記録し、その演算をコン
ピュータに実行させることによって行うことができる。
そして、それぞれのパターン歪検出方法を、コンピュー
タに実行させるためのプログラムとして記録したコンピ
ュータ読み取り可能な記録媒体を提供することができ
る。

【０１２５】実施の形態９．図４８は、図１６及び図３
８を組み合わせたもので、実施の形態６〜８で説明した
機能をいずれも含むパターン歪検出装置の構成の例を示
すブロック図である。以上のようにすれば、実施の形態
６〜８の全ての機能を有するパターン歪検出装置が得ら
れる。

【０１２６】なお、上記実施の形態６〜９では、パター
ン歪部の検出のみについて記述したが、この検出結果を
もとに、設計レイアウトパターンデータを自動修正する
ことも可能であることは明らかである。また、コントラ
ストの高低によってエラーの選別を行うこと、およびそ
の結果を用いて設計レイアウトパターンデータを自動修
正することも可能であることは明らかである。

【０１２７】実施の形態１０．以上説明した各実施の形
態、例えば典型的には、実施の形態１において、図１及
び図２を参照して説明したパターン歪検出装置およびパ
ターン歪検出方法においては、単一の仕上がり予測パタ
ーンによってパターン歪みの検証を行っているため、部
分的に光学的、プロセス的条件の異なるような場合に高
精度な検証を行うには限度がある。これから説明する各
実施の形態は、上記のような課題を解決するためになさ
れたもので、異なる光学的、プロセス的条件に応じて異
なる複数の予測パターンを作成し、これらと設計レイア
ウトパターン（基準レイアウトパターン）との間で図形
演算を行うことにより、パターン歪エラーの検証をさら
に高精度に行うことを目的とする。

【０１２８】図４９は、この実施の形態１０のパターン
歪検出装置の構成を示すブロック図である。図４９を図
１と対比すると、図１における設計レイアウトパターン
データ保持部１が、図４９では基準レイアウトパターン
データ保持部１ａと検証レイアウトパターンデータ保持
部１ｂとに分解されているが、これは実施の形態６にお
ける図１６の構成で既に示したことで、この実施の形態
の新たな点ではない。

【０１２９】図４９の構成が図１の構成と異なる点は、
次のとおりである。まず、仕上がり予測パターンデータ
保持部５に、新たに第１の高精度化仕上がりパターン予
測手段１９が接続されている。また、第１の高精度化仕
上がりパターン予測手段１９に第１の仕上がりパターン
予測仕様保持部２０が入力として接続され、第１の高精
度化仕上がり予測パターンデータ保持部２１が出力とし
て接続されている。さらに、第１の高精度化仕上がりパ
ターン予測手段１９には、基準レイアウトパターンデー
タ保持部１ａが入力として接続されている。また、第１
の高精度化仕上がり予測パターンデータ保持部２１の出
力がパターン歪検出手段８に接続されている。このよう
に、この実施の形態１０では、基準レイアウトパターン
データ保持部１ａと仕上がり予測パターンデータ保持部
５と第１の仕上がりパターン予測仕様保持部２０とを入
力とする、第１の高精度化仕上がりパターン予測手段１
９を含むことが特徴である。

【０１３０】次に、動作について説明する。図５０は、
上述した構成のパターン歪検出装置の動作を示すフロー
チャートである。図５０のフローにおけるステップ５０
１（ＳＴ５０１）からステップ５０３（ＳＴ５０３）ま
では、実施の形態１の図２におけるステップ２１（ＳＴ
２１）からステップ２３（ＳＴ２３）までと同様であ
る。また、図５０のステップ５０５（ＳＴ５０５）以降
も図２のステップ２５（ＳＴ２５）以降と同様である。

【０１３１】図５０におけるステップ５０４（ＳＴ５０
４）がこの実施の形態の特徴であり、このステップ５０
４（ＳＴ５０４）では、複数の光学条件、及び／又は、
複数のパターン形成プロセス条件に対応して仕上がり予
測パターンを高精度化するための第１の仕上がりパター
ン予測仕様に基づき、基準レイアウトパターンと予測パ
ターンとの間で図形演算を行う。

【０１３２】ここで、仕上がりパターン予測仕様とは、
複数の異なる光学条件あるいはパターン形成プロセス条
件により予測された仕上がり予測パターンと、基準レイ
アウトパターン間で図形演算を行うための論理を意味す
る。また、第１の仕上がりパターン予測仕様に基づく第
１の仕上がりパターン予測においては、基準レイアウト
パターンと単一の仕上がり予測パターンとの間で図形演
算を行う。

【０１３３】また、本明細書において図形演算とは、一
般的なレイアウト検証ツールで可能な、AND, OR, NOT,
XOR、サイジング、図形同士の包含関係、接触、コーナ
部処理、内部・外部間隔等の処理を単独、または組み合
わせて行うものである。

【０１３４】図５１に入力レイアウトパターン、すなわ
ち設計レイアウトパターンの具体例を示す。図５１にお
いて、５１１はトランジスタの活性領域、５１２はトラ
ンジスタのゲート配線を示す。このうちゲート配線５１
２を入力として実施の形態１などの方法によりパターン
予測を行った結果を図５２に示す。図５２において、５
２１は図５１と同じ活性領域であり、５２２は図５１の
ゲート配線５１２を入力とした時のパターン予測であ
る。

【０１３５】一方、入力レイアウトパターンについて、
実際にウェーハ上にパターンを形成した時のパターン形
状を図５３に示す。図５３において、５３１は図５１と
同じ活性領域であり、５３２は図５１のゲート配線５１
２が実際にウェーハ上に形成されたパターンの形状であ
る。図５２と図５３を比較すると、活性領域５２１，５
３１と重ならない部分の形状が大きく異なることが解
る。

【０１３６】実際のウェーハプロセスでは、活性領域５
２１の領域を形成した後、ゲート配線５２２の領域の形
成を行うが、実際のウェーハでは活性領域５２１の図形
の領域内外では、紙面法線方向で高低差がある。このた
め、ゲート配線５２２のパターンは、図５３のように活
性領域５３１の領域内外で異なって形成されるのであ
る。よって、活性領域５３１の領域内外など、レイアウ
ト上の条件が異なる部分でパターンの予測方法を変える
機能が必要となる。

【０１３７】図５４は実施の形態1０のパターン予測仕
様の具体例を説明するためのもので、ゲート配線の予測
パターンと活性領域（図５１〜図５３の活性領域５１
１，５２１，５３１)との関係を示す。図５４におい
て、５４１は活性領域、５４２はゲート配線の予測パタ
ーンで、そのうち５４２ａは領域５４１外にある予測パ
ターン、５４２ｂは領域５４１内にある予測パターンで
ある。予測パターン５４２ａおよび５４２ｂは、それぞ
れ、予測パターン５４２と活性領域５４１のＮＯＴ処理
およびＡＮＤ処理で求めることができる。

【０１３８】ここで、第１の高精度化仕上がりパターン
予測手段１９が、第１の仕上がりパターン予測仕様保持
部２０から供給されて図形演算するための仕上がりパタ
ーン予測仕様を「予測パターン５４２ａの領域をアンダ
ーサイズし、その結果と予測パターン５４２ｂをマージ
（ＯＲ処理）せよ」とすることにより、図５５に示す予
測パターン５５２が得られる。図５５の活性領域５５１
は図５１〜図５３と同じである。このように、図５５は
この実施の形態による仕上がりパターン予測例を示した
ものである。

【０１３９】以上のように、仕上がりパターン予測仕様
を図５０のフローに適用することにより、図５３の状態
に近い予測パターンを得ることが可能となる。なお、こ
こでは、予測パターン５４２の領域を限定した後、予測
パターン５４２と活性領域５４１との図形演算を行った
が、領域を限定せず予測パターン５４２全体に対し図形
演算を行うことも可能である。

【０１４０】以上説明したように、この実施の形態で
は、複数の光学条件あるいは複数のパターン形成プロセ
ス条件に対応した仕上がりパターン予測仕様に基づき、
多角形化された仕上り予測パターンと基準レイアウトパ
ターンとを、高精度化仕上がりパターン予測手段１９に
おいて図形演算して、多角形化された仕上り予測パター
ンを高精度化することができる。

【０１４１】このように、この実施の形態によれば、部
分的に条件の異なるプロセスに対する仕上がりパターン
の予測および、これによるパターン歪検証が可能とな
る。また、この実施の形態は上記段差による影響に留ま
らず、一般にレイアウトと相関のある予測パターンの変
形に関して有効であることは明らかである。

【０１４２】実施の形態１１．図５６は、この実施の形
態１１によるパターン歪検出装置の構成を示すブロック
図である。実施の形態１０の図４９に示す構成との相違
点は、次のとおりである。まず、この実施の形態の図５
６では、図４９における仕上がりパターン予測手段２か
ら仕上がり予測パターンデータ保持部５に至るまでの構
成、すなわち、仕上がりパターン予測手段２、仕上がり
予測パターン輪郭の多角形化手段３、頂点数削減手段
４、仕上がり予測パターンデータ保持部５を複数系統備
えていることである。図５６ではこれを２系統示してい
る。

【０１４３】また、図５６では、第２の高精度化仕上が
りパターン予測手段２２を備え、これに複数の仕上がり
予測パターンデータ保持部５が入力として接続されてい
る。また、第２の高精度化仕上がりパターン予測手段２
２には、第２の仕上がりパターン予測仕様保持部２３が
入力として接続され、第２の高精度化仕上がり予測パタ
ーンデータ保持部２４が出力として接続されている。ま
た、第２の高精度化仕上がり予測パターンデータ保持部
２４の出力がパターン歪検出手段８に接続されている。
なお、第２の高精度化仕上がりパターン予測手段２２に
は、基準レイアウトパターンデータ保持部１ａが入力と
して接続されている。

【０１４４】このようにこの実施の形態１１では、基準
レイアウトパターンデータ保持部１ａと複数の仕上がり
予測パターンデータ保持部５と第２の仕上がりパターン
予測仕様保持部２３とを入力とする、第２の高精度化仕
上がりパターン予測手段２２を含むことが特徴である。
ここで、仕上がりパターン予測仕様とは、複数の異なる
光学条件あるいはパターン形成プロセス条件により予測
された仕上がり予測パターンと、基準レイアウトパター
ン間で図形演算を行うための論理を意味する。また、第
２の仕上がりパターン予測仕様に基づく第２の仕上がり
パターン予測においては、複数の仕上がり予測パターン
間で図形演算を行う。

【０１４５】次に、動作について説明する。図５７は、
この実施の形態におけるパターン歪検出フローである。
図５７のフローにおけるステップ５７１（ＳＴ５７１）
からステップ５７３（ＳＴ５７３）までは、実施の形態
１０の図５０におけるステップ５０１（ＳＴ５０１）か
らステップ５０３（ＳＴ５０３）までと同様である。ま
た、図５７のステップ５７６（ＳＴ５７６）以降も図５
０のステップ５０５（ＳＴ５０５）以降と同様である。

【０１４６】図５７におけるステップ５７４（ＳＴ５７
４）とステップ５７５（ＳＴ５７５）がこの実施の形態
の特徴であり、実施の形態１０の図５０では、仕上がり
予測パターンを1つの条件で求めていたのに対し、本実
施の形態のフローでは、ステップ５７４（ＳＴ５７４）
で、ステップ５７１（ＳＴ５７１）からステップ５７３
（ＳＴ５７３）までのフローを複数の条件、すなわち、
複数の光学条件あるいは複数のパターン形成プロセス条
件に対応して複数回行う。

【０１４７】こうして、複数求められた仕上がりパター
ンについて、第２の高精度化仕上がりパターン予測手段
２２において、第２の仕上がりパターン予測仕様保持部
２３から供給される第２の仕上がりパターン予測仕様を
基に、ステップ５７５（ＳＴ５７５）において図形演算
することにより、仕上がり予測パターンを求める。

【０１４８】以下に、これを具体的に説明する。図５８
はこの実施の形態によるパターン予測の過程を説明する
ための図である。図５１のゲート配線５１２を検証対象
とした時、前述のように、活性領域５１１の領域内外
で、光学的あるいはプロセス的条件が異なる。これに対
し、異なる条件でパターンの予測を行った例を図５８に
示している。図５８の活性領域５８１は図５１の活性領
域５１１と同じであり、図５８の５８２は活性領域５８
１外での条件で予測されたパターン、５８３は活性領域
５９１内の条件で予測されたパターンである。

【０１４９】次に、第２の高精度化仕上がりパターン予
測手段２２において、第２の仕上がりパターン予測仕様
保持部２３からの第２の仕上がりパターンの予測仕様に
基づいて、仕上り予測パターンをそれぞれ基準レイアウ
トパターンと図形演算し、その結果をマージする。ここ
で、第２の仕上がりパターンの予測仕様を「予測パター
ン５８３と５８１のＡＮＤ処理を行った結果と、予測パ
ターン５８２と５８１のＮＯＴ処理を行った結果をマー
ジ（ＯＲ処理）せよ」とすると、図５３に示す様な実際
のパターンに近い結果を得ることができる。

【０１５０】以上のように、この実施の形態によれば、
光学条件あるいはパターン形成プロセス条件が部分的に
異なる複数のプロセスに対応して複数の仕上がりパター
ンを予測し、これらと基準レイアウトパターン（設計レ
イアウトパターン）とをそれぞれ図形演算し、その結果
をマージして高精度化した仕上り予測パターンを作成す
る。そして、この高精度化した仕上り予測パターンを用
いてパターン歪検証を実施の形態1０よりも高精度に行
うことが可能となる。また、この実施の形態は上記段差
による影響に留まらず、一般にレイアウトと相関のある
予測パターンの変形に関して有効であることは明らかで
ある。

【０１５１】実施の形態１２．実施の形態１２における
パターン歪検証装置および検証フローの説明は、実施の
形態１１と同じ図を用いて行う。（実施の形態１２にお
けるパターン歪検証装置の構成および検証フローは実施
の形態１１と同じである。）実施の形態１１では、複数の仕上がり予測パターンと基
準レイアウトパターン（設計レイアウトパターン）間で
それぞれ図形演算を行ったが、本実施の形態では、複数
の仕上がり予測パターン間で図形演算を行う例を示す。

【０１５２】図５９は、入力レイアウトパターン、すな
わち、検証対象のレイアウトパターンを示す。図６０〜
図６２は、異なる条件で予測された仕上がり予測パター
ンを示す。図６３は、この実施の形態によるパターン予
測仕様の具体例を説明するためのもので、図６０〜図６
２を重ねて表示したものである。

【０１５３】複数の条件でパターン歪の検証をする際に
は、複数の条件を通して最も予測パターンが大きく歪ん
でいる場合を求めることが多い。最もパターンの小さく
なる場合は、全ての仕上がり予測パターンのＡＮＤ処理
によって求めることができ(図６３の予測パターン６３
３)、最もパターンが大きくなる場合は、全ての仕上が
り予測パターンのＯＲ処理によって求めることができる
(図６３の仕上り予測パターン６３２)。

【０１５４】さらに、本発明によれば、図６４に示すよ
うに、実施の形態１１で示した図５８の活性領域５８１
の代りに、活性領域５８１の仕上がり予測パターン(図
６４の６４１)を使用し、これと仕上り予測パターン６
４２，６４３との間で図形処理を行うことで、さらに高
精度な予測が可能となる。図６４はこの実施の形態によ
るパターン予測仕様の具体例を説明するためのものであ
る。

【０１５５】実施の形態１３．実施の形態１０〜１２は
それぞれ組合わせて行うことにより同様の効果を得るこ
とが可能であることは自明であり、その場合の構成は図
５６と同じである。なお、上記実施の形態１０〜１３で
は、パターン歪部の検出のみについて記述したが、この
検出結果をもとに、設計レイアウトパターンデータを自
動修正することも可能であることは明らかである。

【０１５６】実施の形態１４．以上説明した各実施の形
態では、例えば典型的には実施の形態１においては、仕
上がりパターンを設計レイアウトパターンから予測し、
これと設計レイアウトパターンと間で図形演算を行うこ
とにより、仕上がり予測パターンが設計レイアウトパタ
ーンに対して許容量以上に歪んだ箇所を検出している
（図１参照）。また、例えば実施の形態６においては、
検証レイアウトパターンから仕上がりパターンを予測
し、これと基準レイアウトパターンとの間で図形演算を
行うことにより、仕上がり予測パターンが基準レイアウ
トパターンに対して許容量以上に歪んだ箇所を検出して
いる（図１６参照）。しかしながら、これらの実施の形
態では、複数の異なるプロセス条件や複数の異なる検証
レイアウトパターン作成方法の間で、仕上がりパターン
がどのように異なるかを検証することはできない。

【０１５７】これから説明する実施の形態１４は、上記
のような課題を解決されるためになされたもので、異な
る条件で作成された複数の仕上がり予測パターンに関し
て図形演算を行うことにより、複数の仕上がり予測パタ
ーン間での相違箇所を検出することにより、各条件間の
結果の差異を検証することを目的とする。

【０１５８】図６５は、この実施の形態１４のパターン
歪検出装置の構成を示すブロック図である。図６５にお
いて、検証レイアウトパターンデータ保持部１ｂ、パタ
ーン形成プロセス条件保持部１０、仕上がりパターン予
測手段２、仕上がり予測パターン輪郭の多角形化手段
３、頂点数削減手段４、および仕上がり予測パターンデ
ータ保持部５は、図１６と同様のものであるが、図６５
では、これらが複数系統備えられている。

【０１５９】また、複数の仕上がり予測パターンデータ
保持部５に、新たに仕上がり予測パターン比較手段２５
が接続されている。また、仕上がり予測パターン比較手
段２５に仕上がり予測パターンデータ比較仕様保持部２
６が入力として接続され、仕上がりパターン相違情報保
持部２７が出力として接続されている。このように、こ
の実施の形態１４では、複数の仕上がり予測パターンデ
ータ保持部５と仕上がり予測パターンデータ比較仕様保
持部２６とを入力とする、仕上がり予測パターン比較手
段２５を含むことが特徴である。

【０１６０】次に、動作について説明する。図６６は、
上述した構成のパターン歪検出装置の動作を示すフロー
チャートである。図６６のステップ６６１〜６６３（Ｓ
Ｔ６６１〜ＳＴ６６３）及びステップ６６１’〜６６
３’（ＳＴ６６１’〜ＳＴ６６３’）は図２のステップ
２１〜２３（ＳＴ２１〜２３）と同様である。ただし、
図６６のステップＳＴ６６１及びステップＳＴ６６１’
では、検証レイアウトパターンを基にしている。

【０１６１】これらステップ６６１〜６６３（ＳＴ６６
１〜ＳＴ６６３）とステップ６６１’〜６６３’（Ｓ
Ｔ６６１’〜ＳＴ６６３’）との差は、それぞれの処理
で使用する検証レイアウトパターンデータ、又は／及
び、パターン形成プロセス条件が異なるのみである。

【０１６２】次に、ステップ６６４（ＳＴ６６４）で
は、仕上がり予測パターン比較仕様保持部２６からの仕
上がり予測パターン比較仕様に基づいて複数の仕上がり
予測パターンデータ間で図形演算を行い、その結果を仕
上がり予測パターン相違情報として出力し、仕上がり予
測パターン相違情報保持部２７に保持する。

【０１６３】このように本実施の形態では、ステップ６
６１〜６６３（ＳＴ６６１〜ＳＴ６６３）の動作を複数
系統含む点と、これらにより求められた複数の仕上がり
予測パターン間で図形演算を行うことによりその相違点
を検出するためのステップ６６４（ＳＴ６６４）を持つ
ことが特徴である。言い換えれば、この実施の形態で
は、２つの仕上がりパターンデータ間のＸＯＲ処理を行
い、その結果を出力する。

【０１６４】次にこの実施の形態の変形例について説明
する。複数の仕上がり予測パターンの間の比較の一態様
として、複数の仕上がり予測パターンのうち、特定の仕
上がり予測パターンを選び、これを基に検査用基準パタ
ーンを作成する。そして、この検査用基準パターンと複
数の仕上がり予測パターンとを比較する、あるいは複数
の仕上がり予測パターンデータ間で図形演算を行なう。

【０１６５】この場合、検査用基準パターンとして、特
定の仕上がり予測パターンより拡大した許容上限を画す
る上限検査用基準パターンと、特定の仕上がり予測パタ
ーンより縮小した許容下限を画する下限検査用基準パタ
ーンとを作成し、これらの上限および下限検査用基準パ
ターンと複数の仕上がり予測パターンとをＮＯＴ処理に
より比較する、このプロセスは、実施の形態１で、図２
（ＳＴ２４）、図６、図７などを参照して説明したこと
と同様であるから、詳細な説明は省略する。

【０１６６】以上のように、この実施の形態によれば、
複数の仕上がり予測パターン間の相違箇所を検出するこ
とが可能である。また、この方法によって検出された相
違箇所に対して、次のように相違箇所の分類を行えるこ
とも自明である。すなわち、仕上がりパターンが基準レ
イアウトパターンより細るか太るかを選別すること、ま
た、パターン歪と他の設計レイヤーとの論理演算を行な
い、パターン歪情報を選別すること、また、この論理演
算によりパターン歪の重要度選別を行うことなどができ
る。これらについても既に実施の形態６、７などで説明
しているので、重複説明は省略する。

【０１６７】以上説明したように、この実施の形態で
は、複数の異なるパターン形成プロセス条件、及び／又
は、複数の検証レイアウトパターンデータに対応して複
数の仕上がりパターンを予測し、予測された複数の仕上
がり予測パターンデータを図形演算することにより、予
測パターンデータ間の相違箇所を検出することができ
る。

【０１６８】さて、以上に各実施の形態について説明し
たこの発明の一局面を、以下のように要約することがで
きる。。この発明の一局面のパターン検出装置は、半導
体製造プロセスにおいて設計レイアウトパターン又は検
証レイアウトパターンを基に仕上がりパターンを予測す
る仕上りパターン予測手段と、上記仕上がり予測パター
ンの輪郭を多角形化する仕上り予測パターン多角形化手
段と、多角形化された仕上がり予測パターンのみ、また
は、多角形化された仕上がり予測パターンと設計レイア
ウトパターンを入力とし、入力されたデータの図形演算
処理により上記仕上がり予測パターンのパターン歪検出
手段とを備えてなるものである。

【０１６９】また、この発明の一局面のパターン検出方
法は、半導体製造プロセスにおいて設計レイアウトパタ
ーン又は検証レイアウトパターンを基に仕上がりパター
ンを予測するステップと、上記仕上がり予測パターンの
輪郭を多角形化するステップと、多角形化された仕上が
り予測パターンのみ、または、多角形化された仕上がり
予測パターンと設計レイアウトパターンを入力とし、入
力されたデータの図形演算処理により上記仕上がり予測
パターンのパターン歪を検出するステップとを含んでな
るものである。

【０１７０】次に、発明において、パターン歪検出装置
は、コンピュータによって構成することができる。ま
た、パターン歪検出方法は、そのプロセスをコンピュー
タに読み取り可能な記録媒体にコンピュータプログラム
として記録し、その演算をコンピュータに実行させるこ
とによって行うことができる。この場合、この発明の一
局面において、プログラム記録媒体に記録するコンピュ
ータに実行させるためのプログラムとしては、次のもの
を記録する。すなわち、半導体製造プロセスにおいて設
計レイアウトパターン又は検証レイアウトパターンの
み、あるいは、設計レイアウトパターンまたは検証レイ
アウトパターンと基準レイアウトパターンのデータとを
メモリ領域に形成する処理と、設計レイアウトパターン
又は検証レイアウトパターンを基に仕上がりパターンを
予測する処理と、仕上がり予測パターンの輪郭を多角形
化する処理と、多角形化された仕上がり予測パターンの
み、または、多角形化された仕上がり予測パターンと設
計レイアウトパターンまたは基準レイアウトパターンを
入力とし、入力されたデータの図形演算処理により上記
仕上がり予測パターンのパターン歪を検出する処理と
を、プログラムとして記録する。このようなパターン歪
検出装置、検出方法又はプログラム記録媒体によれば、
光学強度シミュレーション等を用いて計算した精度の高
い仕上がり予測パターンのパターン歪みを精度よく検出
することができる。

【０１７１】さて、以上の各実施の形態について説明し
たこの発明のパターン歪検出装置及び検出方法は、半導
体装置の製造に有効に用いられる。半導体製造プロセス
においては、光リソグラフィ技術などによって多くのパ
ターンが形成される。また、エッチング等のパターン形
成プロセスも多くある。これらの多くのパターン形成プ
ロセスにおいて、超微細なパターンを正確に形成するた
めに、上述したパターン歪検出装置及び検出方法を用い
ることができる。また、このような製造プロセスによっ
て、微細で歪みの少ないパターンが形成された半導体装
置を得ることができる。

【０１７２】

【発明の効果】この発明は以上のように構成されている
ので、次のような効果を奏する。この発明のパターン歪
検出装置および検出方法によれば、光学強度シミュレー
ション等を用いて計算した精度の高い仕上がり予測パタ
ーンと、設計レイアウトパターンデータ又は基準レイア
ウトパターンデータから形成した検査用基準パターンデ
ータとを比較し、パターン歪みを精度よく検出すること
ができる。さらに、仕上がり予測パターンと、設計レイ
アウトパターンデータ又は基準レイアウトパターンデー
タとを直接比較し、パターンの歪みを検出することがで
き、特にパターン線幅に関して高精度にパターン歪みを
検出することができる。

【０１７３】さらに、この発明のパターン歪検出装置お
よび検出方法によれば、仕上がり予測パターンの頂点数
を削減するようにしたため、検査用基準パターンの生
成、および検査用基準パターンと仕上がり予測パターン
との比較に汎用のデザインルールチェックプログラムを
使用することができる。

【０１７４】また、この発明のパターン歪検出装置およ
び検出方法によれば、パターン歪みの上限検査用基準パ
ターンと下限検査用基準パターンとをそれぞれ別個に形
成しているため、許容上限値及び許容下限値を別個に設
定して、パターン歪みを精度よく検出することができ
る。

【０１７５】また、この発明のパターン歪検出装置およ
び検出方法によれば、パターンコーナ部でのパターン歪
みを検出しないように検査用基準パターンを変形させて
いるため、高精度が要求されるパターン線幅に関するパ
ターン歪みのみを高精度に検出することができる。

【０１７６】また、この発明のパターン歪検出装置およ
び検出方法によれば、検査用基準パターンの生成は、コ
ーナに矩形を発生させ、その矩形と設計レイアウトパタ
ーン又は基準レイアウトパターンとの図形演算、および
サイジング処理だけで行うので、これも汎用のデザイン
ルールチェックプログラムを使用することができ、簡便
にシステムを構築することができる。

【０１７７】また、この発明のパターン歪検出装置およ
び検出方法によれば、検査用基準パターンの形成におい
て、設計レイアウトパターン又は基準レイアウトパター
ンのコーナ部に発生する矩形のサイズを調整するので、
パターン短辺のパターン歪みも精度良く検出することが
できる。

【０１７８】また、この発明のパターン歪検出装置およ
び検出方法によれば、検査用基準パターンの形成におい
て、パターンの微少段差部の両コーナ部に、辺のコーナ
ー部に設定する矩形領域よりも縮小した矩形領域を設定
するので、微小段差近辺のパターン歪みも高精度に検出
できる。

【０１７９】また、この発明のパターン歪検出装置およ
び検出方法によれば、検査用基準パターンの形成におい
て、パターンの微少段差部の両コーナ部の中間点に、辺
のコーナー部に設定する矩形領域よりも縮小した矩形領
域を設定するので、微小段差近辺のパターン歪みも高精
度に検出できる。

【０１８０】また、この発明のパターン歪検出装置およ
び検出方法によれば、検査用基準パターンの形成におい
て、設計レイアウトパターン又は基準レイアウトパター
ンのコーナ部分を斜めにカットするので、図形論理演算
処理が不要となり、処理高速化が可能となる。

【０１８１】また、この発明のパターン歪検出装置およ
び検出方法では、許容範囲以上のパターン歪みが発生す
るパターンの部分について、設計レイアウトパターンデ
ータ又は基準レイアウトパターンデータと仕上がり予測
パターンの直接比較し、パターン歪みを正確に求めるこ
とができる。また、この歪み量を正確にレポートするこ
とができる。また、これにより設計レイアウトパターン
データ又は基準レイアウトパターンデータの修正を正確
に行うことができる。

【０１８２】また、この発明のパターン歪検出装置およ
び検出方法によれば、パターン歪の検出において、仕上
がりパターンが設計レイアウトパターン又は基準レイア
ウトパターンより細るか太るかを選別して検出すること
ができる。これにより、設計レイアウトパターンデータ
又は基準レイアウトパターンデータの修正を正確に行う
ことができる。

【０１８３】また、この発明のパターン歪検出装置およ
び検出方法によれば、パターン歪と他の設計レイヤーと
の論理演算を行ないパターン歪の情報を選別することが
できる。これにより、設計レイアウトパターンデータ又
は基準レイアウトパターンデータの修正を正確に行うこ
とができる。

【０１８４】また、この発明のパターン歪検出装置およ
び検出方法によれば、上記論理演算により上記パターン
歪の重要度選別を行うことができる。これにより、設計
レイアウトパターンデータ又は基準レイアウトパターン
データの修正を正確に行うことができる。

【０１８５】また、この発明のパターン歪検出装置およ
び検出方法によれば、複数の光学条件、及び又は、複数
のパターン形成プロセス条件について、複数の仕上がり
予測パターンを求め、仕上がり予測パターンのコントラ
スト情報を得ることができる。これにより、設計レイア
ウトパターンデータ又は基準レイアウトパターンデータ
の修正を正確に行うことができる。

【０１８６】また、この発明のパターン歪検出装置およ
び検出方法によれば、複数の仕上がり予測パターンの間
で差演算を行い、さらにアンダーサイジングを行うこと
により、仕上がり予測パターンのコントラストの小さい
部分を検出することができる。これにより、設計レイア
ウトパターンデータ又は基準レイアウトパターンデータ
の修正を正確に行うことができる。

【０１８７】また、この発明のパターン歪検出装置およ
び検出方法によれば、複数のプロセス条件などに対応し
た仕上がりパターン予測仕様に基づき、多角形化された
仕上り予測パターンを設計レイアウトパターン又は基準
レイアウトパターンと図形演算するので、プロセス条件
などに対応して仕上り予測パターンを高精度化すること
ができる。

【０１８８】また、この発明のパターン歪検出装置およ
び検出方法によれば、複数のプロセス条件などに対応し
て複数の多角形化された仕上り予測パターンを作成し、
設計レイアウトパターン又は基準レイアウトパターンと
図形演算するので、プロセス条件などに対応して仕上り
予測パターンを高精度化することができる。

【０１８９】また、この発明のパターン歪検出装置およ
び検出方法によれば、複数のプロセス条件などに対応し
て複数の多角形化された仕上り予測パターンを作成し、
複数の仕上り予測パターンの間で図形演算するので、プ
ロセス条件などに対応して仕上り予測パターンを高精度
化することができる。

【０１９０】また、この発明のパターン歪検出装置およ
び検出方法によれば、半導体製造プロセスにおいて、複
数のパターン形成プロセス条件、及び／又は、複数の検
証レイアウトパターン又は設計レイアウトパターンを基
に複数の仕上がりパターンを予測し、これら複数の仕上
がりパターンに関して図形演算を行うことにより、複数
の仕上がりパターン間での相違箇所を検出することがで
きる。

【０１９１】また、この発明によれば、上記のようなパ
ターン歪検出装置および検出方法を用いて、半導体製造
のパターン形成プロセスにおいて、超微細なパターンを
正確に形成し、微細で歪みの少ないパターンを用いた半
導体装置を得ることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１によるパターン歪検
出装置の構成図を示す図である。

【図２】この発明の実施の形態１によるパターン歪検
出方法を示すフローチャートである。

【図３】この発明の実施の形態１において、設計レイ
アウトパターンを示す図である。

【図４】この発明の実施の形態１において、仕上がり
予測パターンの計算結果を示す図である。

【図５】この発明の実施の形態１において、仕上がり
予測パターン輪郭の多角形を示す図である。

【図６】この発明の実施の形態１において、下限検査
用基準パターンの形成を示す図である。

【図７】この発明の実施の形態１において、上限検査
用基準パターンの形成を示す図である。

【図８】この発明の実施の形態１において、下限検査
用基準パターンと仕上がり予測パターンの比較を示す図
である。

【図９】この発明の実施の形態１において、上限検査
用基準パターンと仕上がり予測パターンの比較を示す図
である。

【図１０】この発明の実施の形態１において、検査用
基準パターン発生上の問題を説明するための図である。

【図１１】この発明の実施の形態２において、パター
ンコーナ間距離が小さい場合の検査用基準パターンの形
成を示す図である。

【図１２】この発明の実施の形態１おいて、パターン
に微小段差がある場合の検査用基準パターン発生上の問
題を説明するための図である。

【図１３】この発明の実施の形態３において、パター
ンに微小段差がある場合の検査用基準パターンの形成を
示す図である。

【図１４】この発明の実施の形態４において、検査用
基準パターンの作成を示す図である。

【図１５】この発明の実施の形態５における、パター
ン歪検出装置の構成を示すブロック図である。

【図１６】実施の形態６及び７における、パターン歪
エラー選別機能を有するパターン歪み検出装置の構成を
示したものである。

【図１７】検証レイアウトパターンとして、ラインア
ンドスペースパターンの具体的な補正例を示したもので
ある。

【図１８】図１７の検証レイアウトパターンによる仕
上がりパターンの具体例を示したものである。

【図１９】図１８の仕上がりパターンを補正後の設計
レイアウトパターンと比較した場合のエラー出力の具体
例を示したものである。

【図２０】基準レイアウトパターンとして、補正前の
設計レイアウトパターンの具体例を示したものである。

【図２１】補正後のレイアウトパターンから求めた仕
上がりパターンと補正前の設計レイアウトパターンとを
比較した場合のエラー出力の具体例を示したものであ
る。

【図２２】実施の形態６によるパターン歪み検出フロ
ー、すなわち、他設計レイヤーとの論理演算を行うこと
によるエラー選別フローを示したものである。

【図２３】実施の形態６における入力レイアウトパタ
ーンの具体例を示したものである。

【図２４】実施の形態６によるエラー出力例を比較の
ために示したものである。

【図２５】実施の形態６のパターン歪み検出の処理過
程の具体例を示したものである。

【図２６】実施の形態６のパターン歪み検出の結果の
具体例を示したものである。

【図２７】実施の形態７によるパターン歪み検出フロ
ー、すなわち、特に仕上がりパターンが細る場合又は太
る場合でエラーを選別するフローを示したものである。

【図２８】実施の形態７のパターン歪み検出の結果の
具体例を示したものである。

【図２９】実施の形態７の他のパターン歪み検出の具
体例を示したものである。

【図３０】実施の形態８における入力レイアウトパタ
ーンの具体例を示したものである。

【図３１】図３０における光学強度などの強度分布の
具体例を示したものである。

【図３２】実施の形態８における他の入力レイアウト
パターンの具体例を示したものである。

【図３３】図３２における光学強度などの強度分布の
具体例を示したものである。

【図３４】図３０の設計レイアウトパターンに対する
実施の形態１による検証結果を比較のために示したもの
である。

【図３５】図３２の設計レイアウトパターンに対する
実施の形態１による検証結果を比較のために示したもの
である。

【図３６】図３０の設計レイアウトパターンに対する
仕上がりパターンの具体例を示したものである。

【図３７】図３２の設計レイアウトパターンに対する
仕上がりパターンの具体例を示したものである。

【図３８】実施の形態８によるパターン歪み検出装置
の構成、すなわち、コントラスト検証機能を有するパタ
ーン歪検出装置の構成を示したものである。

【図３９】実施の形態８によるパターン歪み検出フロ
ー、すなわち、コントラスト検証フローを示したもので
ある。

【図４０】図３０を実施の形態８の方法により処理す
る過程の具体例を示したものである。

【図４１】図３０を実施の形態８の方法により異なる
条件で処理する過程の具体例を示したものである。

【図４２】図３０を実施の形態８の方法により処理す
る過程の差演算結果の具体例を示したものである。

【図４３】図３０を実施の形態８の方法によりアンダ
ーサイジング処理した結果の具体例を示したものであ
る。

【図４４】図３２を実施の形態８の方法により処理す
る過程の具体例を示したものである。

【図４５】図３２を実施の形態８の方法により異なる
条件で処理する過程の具体例を示したものである。

【図４６】図３２を実施の形態８の方法により処理す
る過程の差演算結果の具体例を示したものである。

【図４７】図３２を実施の形態８の方法によりアンダ
ーサイジング処理した結果の具体例を示したものであ
る。

【図４８】実施の形態９によるパターン歪み検出装置
の構成を示したものである。

【図４９】実施の形態１０のパターン歪検証装置の構
成を示す図である。

【図５０】実施の形態１０のパターン歪検証フローを
示したものである。

【図５１】実施の形態１０および１１の入力レイアウ
トパターンの具体例を示したものである。

【図５２】実施の形態１などによる仕上がりパターン
予測例を比較のために示したものである。

【図５３】図５１の入力レイアウトパターンを実際に
ウェーハ上に形成した例を示したものである。

【図５４】実施の形態１０のパターン予測仕様の具体
例を説明するための図である。

【図５５】実施の形態１０による仕上がりパターン予
測例を示したものである。

【図５６】実施の形態１１〜１３のパターン歪検証装
置の構成を示した図である。

【図５７】実施の形態１１〜１３のパターン歪検証フ
ローを示したものである。

【図５８】実施の形態１１によるパターン予測の過程
を説明するためのものである。

【図５９】実施の形態１２の入力レイアウトパターン
の具体例を示す図である。

【図６０】実施の形態１２によるパターン予測の過程
を説明するパターン図である。

【図６１】実施の形態１２によるパターン予測の過程
を説明するパターン図である。

【図６２】実施の形態１２によるパターン予測の過程
を説明するパターン図である。

【図６３】実施の形態１２によるパターン予測仕様の
具体例を説明するためのパターン合成図である。

【図６４】実施の形態１２によるパターン予測仕様の
具体例を説明するための図である。

【図６５】実施の形態１３によるパターン歪検証装置
の構成を示した図である。

【図６６】実施の形態１３によるパターン歪検証フロ
ーを示した図である。

【図６７】パターン形成における光近接効果の一例を
示す図である。

【図６８】従来のパターンピッチ検証方法を示す図で
ある。

【図６９】従来のパターンピッチ検証の問題点を示す
図である。

【符号の説明】

１設計レイアウトパターンデータ保持部、１ａ基準レイアウトパターンデータ保持部、１ｂ検証レイアウトパターンデータ保持部、２仕上がりパターン予測手段、３仕上がり予測パターン輪郭の多角形化手段、４頂点数削減手段、５仕上がり予測パターンデータ保持部、６検査用基準パターン作成手段、７検査用基準パターンデータ保持部、８パターン歪検出手段、９パターン歪情報保持部、１０パターン形成プロセス条件保持部、１１パターン歪量算出手段、１２パターン歪量表示手段、１３パターン歪情報選別条件保持部、１４パターン歪情報選別手段、１５エラー情報保持部、１６コントラスト検証条件保持部、１７コントラスト情報検出手段、１８コントラスト情報保持部、１９第１の高精度化仕上がりパターン予測手段、２０第１の仕上がりパターン予測仕様保持部、２１第１の高精度化仕上がり予測パターンデータ保持
部、２２第２の高精度化仕上がりパターン予測手段、２３第２の仕上がりパターン予測仕様保持部、２４第２の高精度化仕上がり予測パターンデータ保持
部、２５仕上がり予測パターン比較手段、２６仕上がり予測パターンデータ比較仕様保持部、２７仕上がりパターン相違情報保持部、３１，６１，７１，１０１，１１１，１２１，１４１，
２０１，３０１，３２１設計レイアウトパターン、４０，５０，８０，９０，１８１，３６１，３６２，３
６３，３７１，３７２，３７３，４０１，４１１，４４
１，４５１仕上がり予測パターン、６２，７２，１０２，１１２，１２２，１３２矩形、６３，８３，１０３，１１３，１２３，１４３下限検
査用基準パターン、７３，９３上限検査用基準パターン、１２４微小段差部、１２５段差部中点、１４１ｃコーナ部分、１７１検証レイアウトパターン、４２１，４６１差演算パターン、４７１アンダーサイジングパターン。

Claims

【特許請求の範囲】

【請求項１】半導体製造プロセスにおいて設計レイア
ウトパターン又は検証レイアウトパターンを基に仕上が
りパターンを予測する仕上りパターン予測手段と、上記
仕上がり予測パターンの輪郭を多角形化する仕上り予測
パターン多角形化手段と、上記設計レイアウトパターン
又は基準レイアウトパターンを基に検査用基準パターン
を作成する検査用基準パターン作成手段と、上記多角形
化された仕上り予測パターンと上記検査用基準パターン
とを比較することにより上記仕上がりパターンのパター
ン歪を検出するパターン歪検出手段とを備えたことを特
徴とするパターン歪検出装置。
【請求項２】上記仕上り予測パターン多角形化手段に
仕上がり予測パターン多角形の頂点数を削減する頂点数
削減手段を備えたことを特徴とする請求項１に記載のパ
ターン歪検出装置。
【請求項３】上記検査用基準パターン作成手段は、検
査用基準パターンとして、上記設計レイアウトパターン
又は基準レイアウトパターンより拡大した許容上限を画
する上限検査用基準パターンと、上記設計レイアウトパ
ターン又は基準レイアウトパターンより縮小した許容下
限を画する下限検査用基準パターンとを作成することを
特徴とする請求項１又は２に記載のパターン歪検出装
置。
【請求項４】上記検査用基準パターン作成手段は、上
記上限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンのコーナ部において所
定サイズの矩形領域を付加し、さらにパターン歪許容量
分だけオーバサイズしたパターンを作成することを特徴
とする請求項３に記載のパターン歪検出装置。
【請求項５】上記検査用基準パターン作成手段は、上
記上限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンの短辺のコーナ部に付
加する隣り合う矩形領域が重ならないように上記矩形領
域のサイズを調整することを特徴とする請求項４に記載
のパターン歪検出装置。
【請求項６】上記検査用基準パターン作成手段は、上
記下限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンの辺に微少段差部があ
る場合は、上記微少段差部のコーナー部において辺のコ
ーナー部に付加する矩形領域よりも縮小した矩形領域を
付加してパターンを作成することを特徴とする請求項４
又は５に記載のパターン歪検出装置。
【請求項７】上記検査用基準パターン作成手段は、上
記上限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンの辺に微少段差部があ
る場合は、上記微少段差部の中間点で所定サイズの矩形
領域を付加してパターンを作成することを特徴とする請
求項４又は５に記載のパターン歪検出装置。
【請求項８】上記検査用基準パターン作成手段は、上
記下限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンのコーナ部において所
定のサイズの矩形領域を削除し、さらにパターン歪許容
量分だけアンダサイズしたパターンを作成することを特
徴とする請求項３に記載のパターン歪検出装置。
【請求項９】上記検査用基準パターン作成手段は、上
記下限検査用基準パターンとして、設計レイアウトパタ
ーン又は基準レイアウトパターンの短辺のコーナ部に設
定した隣り合う矩形領域が重ならないように上記矩形領
域のサイズを調整することを特徴とする請求項８に記載
のパターン歪検出装置。
【請求項１０】上記検査用基準パターン作成手段は、
上記下限検査用基準パターンとして、設計レイアウトパ
ターン又は基準レイアウトパターンの辺に微少段差部が
ある場合は、上記微少段差部のコーナー部において辺の
コーナー部に設定する矩形領域よりも縮小した矩形領域
を削除してパターンを作成することを特徴とする請求項
８又は９に記載のパターン歪検出装置。
【請求項１１】上記検査用基準パターン作成手段は、
上記下限検査用基準パターンとして、設計レイアウトパ
ターン又は基準レイアウトパターンの辺に微少段差部が
ある場合は、上記微少段差部の中間点で設定した所定サ
イズの矩形領域を削除してパターンを作成することを特
徴とする請求項８又は９に記載のパターン歪検出装置。
【請求項１２】上記検査用基準パターン作成手段は、
上記下限検査用基準パターンとして、設計レイアウトパ
ターン又は基準レイアウトパターンのコーナ部において
上記コーナー部を斜めに切り欠いて削除し、さらにパタ
ーン歪許容量分だけアンダサイズしたパターンを作成す
ることを特徴とする請求項３に記載のパターン歪検出装
置。
【請求項１３】上記パターン歪み検出手段によりパタ
ーン歪が検出された領域について上記設計レイアウトパ
ターン又は基準レイアウトパターンと上記仕上り予測パ
ターンの差からパターン歪量を算出するパターン歪量算
出手段を備えたことを特徴とする請求項１〜１２のいず
れかに記載のパターン歪検出装置。
【請求項１４】上記パターン歪検出手段が、上記多角
形化された仕上り予測パターンと上記検査用基準パター
ンとを比較することにより上記仕上がりパターンが上記
設計レイアウトパターン又は基準レイアウトパターンよ
り細るか太るかを選別して検出することを特徴とする請
求項１に記載のパターン歪検出装置。
【請求項１５】上記仕上がり予測パターンの上記パタ
ーン歪と他の設計レイヤーとの論理演算を行うパターン
歪情報選別手段を備えたことを特徴とする請求項１に記
載のパターン歪検出装置。
【請求項１６】上記論理演算により上記パターン歪の
重要度選別を行うことを特徴とする請求項１５に記載の
パターン歪検出装置。
【請求項１７】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件について上記仕上りパターン
予測手段により複数の仕上がり予測パターンを求め、上
記複数の仕上がり予測パターンの差から上記仕上がり予
測パターンのコントラスト情報を得るコントラスト情報
検出手段を備えたことを特徴とする請求項１に記載のパ
ターン歪検出装置。
【請求項１８】上記コントラスト情報検出手段が、上
記複数の仕上がり予測パターンの間で差演算を行い、得
られた図形について指定量のアンダーサイジングを行う
ことにより、上記仕上がり予測パターンのコントラスト
の小さい部分を検出することを特徴とする請求項１７に
記載のパターン歪検出装置。
【請求項１９】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応した仕上がりパターン
予測仕様に基づき、上記多角形化された仕上り予測パタ
ーンを上記設計レイアウトパターン又は基準レイアウト
パターンと図形演算して上記多角形化された仕上り予測
パターンを高精度化する高精度化仕上がりパターン予測
手段を備えたことを特徴とする請求項１に記載のパター
ン歪検出装置。
【請求項２０】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応して作成された複数の
多角形化された仕上り予測パターンを所定の仕上がりパ
ターン予測仕様に基づきそれぞれ上記設計レイアウトパ
ターン又は基準レイアウトパターンと図形演算し、その
結果をマージして高精度化した仕上り予測パターンを作
成する高精度化仕上がりパターン予測手段を備えたこと
を特徴とする請求項１又は１９に記載のパターン歪検出
装置。
【請求項２１】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応して作成された複数の
多角形化された仕上り予測パターンの間で図形演算し、
その結果を仕上り予測パターンとして出力する高精度化
仕上がりパターン予測手段を備えたことを特徴とする請
求項１又は２０に記載のパターン歪検出装置。
【請求項２２】半導体製造プロセスにおいて、複数の
パターン形成プロセス条件、及び／又は、複数の検証レ
イアウトパターン又は設計レイアウトパターンを基に複
数の仕上がりパターンを予測する仕上りパターン予測手
段と、複数の仕上がり予測パターンを比較することによ
りそれらの間の相違個所を検出する仕上がり予測パター
ン比較手段とを備えたことを特徴とするパターン歪検出
装置。
【請求項２３】上記複数の仕上がり予測パターンのう
ちの特定の仕上がり予測パターンを基に検査用基準パタ
ーンを作成する検査用基準パターン作成手段を備え、上
記仕上がり予測パターン比較手段により上記複数の仕上
がり予測パターンと上記検査用基準パターンとを比較す
ることを特徴とする請求項２２に記載のパターン歪検出
装置。
【請求項２４】上記検査用基準パターン作成手段は、
検査用基準パターンとして、上記特定の仕上がり予測パ
ターンより拡大した許容上限を画する上限検査用基準パ
ターンと、上記特定の仕上がり予測パターンより縮小し
た許容下限を画する下限検査用基準パターンとを作成す
ることを特徴とする請求項２３に記載のパターン歪検出
装置。
【請求項２５】半導体製造プロセスにおいて設計レイ
アウトパターン又は検証レイアウトパターンを基に仕上
がりパターンを予測するステップと、上記仕上がり予測
パターンの輪郭を多角形化するステップと、上記設計レ
イアウトパターン又は基準レイアウトパターンを基に検
査用基準パターンを作成するステップと、上記多角形化
された仕上り予測パターンと上記検査用基準パターンと
を比較することにより上記仕上がり予測パターンのパタ
ーン歪を検出するステップとを含むことを特徴とするパ
ターン歪検出方法。
【請求項２６】上記仕上がりパターンの輪郭を多角形
化するステップにおいて、仕上がり予測パターン多角形
の頂点数を削減するサブステップを含むことを特徴とす
る請求項２５に記載のパターン歪検出方法。
【請求項２７】上記検査用基準パターンを作成するス
テップにおいて、検査用基準パターンとして、上記設計
レイアウトパターン又は基準レイアウトパターンより拡
大した許容上限を画する上限検査用基準パターンを作成
するサブステップと、上記設計レイアウトパターン又は
基準レイアウトパターンより縮小した許容下限を画する
下限検査用基準パターンとを作成するサブステップとを
含むことを特徴とする請求項２５又は２６に記載のパタ
ーン歪検出方法。
【請求項２８】上記上限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンのコーナ部において所定サイズ
の矩形領域を付加し、さらにパターン歪許容量分だけオ
ーバサイズしたパターンを作成することを特徴とする請
求項２７に記載のパターン歪検出方法。
【請求項２９】上記上限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの短辺のコーナ部に設定する隣
り合う矩形領域が重ならないように上記矩形領域のサイ
ズを調整することを特徴とする請求項２８に記載のパタ
ーン歪検出方法。
【請求項３０】上記上限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの辺に微少段差部がある場合
は、上記微少段差部のコーナー部において辺のコーナー
部に設定する矩形領域よりも縮小した矩形領域を付加し
てパターンを作成することを特徴とする請求項２８又は
２９に記載のパターン歪検出方法。
【請求項３１】上記上限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの辺に微少段差部がある場合
は、上記微少段差部の中間点で設定した所定サイズの矩
形領域を付加してパターンを作成することを特徴とする
請求項２８又は２９に記載のパターン歪検出方法。
【請求項３２】上記下限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンのコーナ部において所定のサイ
ズの矩形領域を削除し、さらにパターン歪許容量分だけ
アンダサイズしたパターンを作成することを特徴とする
請求項２７に記載のパターン歪検出方法。
【請求項３３】上記下限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの短辺のコーナ部に設定した隣
り合う矩形領域が重ならないように上記矩形領域のサイ
ズを調整することを特徴とする請求項３２に記載のパタ
ーン歪検出方法。
【請求項３４】上記下限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの辺に微少段差部がある場合
は、上記微少段差部のコーナー部において辺のコーナー
部に設定する矩形領域よりも縮小した矩形領域を削除し
てパターンを作成することを特徴とする請求項３２又は
３３に記載のパターン歪検出方法。
【請求項３５】上記下限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンの辺に微少段差部がある場合
は、上記微少段差部の中間点で設定した所定サイズの矩
形領域を削除してパターンを作成することを特徴とする
請求項３２又は３３に記載のパターン歪検出方法。
【請求項３６】上記下限検査用基準パターンを作成す
るサブステップにおいて、設計レイアウトパターン又は
基準レイアウトパターンのコーナ部において上記コーナ
ー部を斜めに切り欠いて削除し、さらにパターン歪許容
量分だけアンダサイズしたパターンを作成することを特
徴とする請求項２７に記載のパターン歪検出方法。
【請求項３７】上記パターン歪みを検出するステップ
によりパターン歪が検出された領域について上記設計レ
イアウトパターン又は基準レイアウトパターンと上記仕
上り予測パターンの差からパターン歪量を算出するステ
ップを含むことを特徴とする請求項２５〜３６のいずれ
かに記載のパターン歪検出方法。
【請求項３８】上記パターン歪を検出するステップに
おいて、上記多角形化された仕上り予測パターンと上記
検査用基準パターンとを比較することにより、上記仕上
がりパターンが上記設計レイアウトパターン又は基準レ
イアウトパターンより細るか太るかを選別して検出する
ことを特徴とする請求項２５に記載のパターン歪検出方
法。
【請求項３９】上記仕上がり予測パターンの上記パタ
ーン歪と他の設計レイヤーとの論理演算を行ないパター
ン歪の情報を選別するステップを含むことを特徴とする
請求項２５に記載のパターン歪検出方法。
【請求項４０】上記論理演算により上記パターン歪の
重要度選別を行うことを特徴とする請求項３９に記載の
パターン歪検出方法。
【請求項４１】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件について、上記仕上りパター
ンを予測するステップにより複数の仕上がり予測パター
ンを求め、上記複数の仕上がり予測パターンの差から上
記仕上がり予測パターンのコントラスト情報を得るステ
ップを含むことを特徴とする請求項２５に記載のパター
ン歪検出方法。
【請求項４２】上記コントラスト情報を得るステップ
において、上記複数の仕上がり予測パターンの間で差演
算を行い、得られた図形について指定量のアンダーサイ
ジングを行うことにより、上記仕上がり予測パターンの
コントラストの小さい部分を検出することを特徴とする
請求項４１に記載のパターン歪検出方法。
【請求項４３】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応した仕上がりパターン
予測仕様に基づき、上記多角形化された仕上り予測パタ
ーンを上記設計レイアウトパターン又は基準レイアウト
パターンと図形演算して上記多角形化された仕上り予測
パターンを高精度化するステップを含むことを特徴とす
る請求項２５に記載のパターン歪検出方法。
【請求項４４】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応して複数の多角形化さ
れた仕上り予測パターンを作成するステップと、上記複
数の多角形化された仕上り予測パターンをそれぞれ上記
設計レイアウトパターン又は基準レイアウトパターンと
図形演算し、その結果をマージして高精度化した仕上り
予測パターンを作成するステップとを含むことを特徴と
する請求項２５に記載のパターン歪検出方法。
【請求項４５】複数の光学条件、及び／又は、複数の
パターン形成プロセス条件に対応して複数の多角形化さ
れた仕上り予測パターンを作成するステップと、上記複
数の多角形化された仕上り予測パターンの間で図形演算
し、その結果を仕上り予測パターンとして出力するステ
ップを含むことを特徴とする請求項２５に記載のパター
ン歪検出方法。
【請求項４６】半導体製造プロセスにおいて、複数の
パターン形成プロセス条件、及び／又は、複数の検証レ
イアウトパターン又は設計レイアウトパターンを基に複
数の仕上がりパターンを予測するステップと、複数の仕
上がり予測パターンを比較することによりそれらの間の
相違個所を検出するステップとを含むことを特徴とする
パターン歪検出方法。
【請求項４７】上記複数の仕上がり予測パターンのう
ちの特定の仕上がり予測パターンを基に検査用基準パタ
ーンを作成するステップを含み、上記複数の仕上がり予
測パターンと上記検査用基準パターンとを比較するステ
ップを含むことを特徴とする請求項４６に記載のパター
ン歪検出方法。
【請求項４８】上記検査用基準パターンとして、上記
特定の仕上がり予測パターンより拡大した許容上限を画
する上限検査用基準パターンを作成するステップと、上
記特定の仕上がり予測パターンより縮小した許容下限を
画する下限検査用基準パターンを作成するステップとを
含むことを特徴とする請求項４７に記載のパターン歪検
出方法。
【請求項４９】請求項２５〜４８のいずれかに記載の
パターン歪検出方法を含む製造プロセスにより製造され
たことを特徴とする半導体装置。