JP2000176900A - 金属製のマイクロ構成素子をカプセル封止するための方法 - Google Patents
金属製のマイクロ構成素子をカプセル封止するための方法Info
- Publication number
- JP2000176900A JP2000176900A JP11354668A JP35466899A JP2000176900A JP 2000176900 A JP2000176900 A JP 2000176900A JP 11354668 A JP11354668 A JP 11354668A JP 35466899 A JP35466899 A JP 35466899A JP 2000176900 A JP2000176900 A JP 2000176900A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective cap
- medium
- individualized
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【課題】 チップ面を節約し、最終製品を安価にする。
【解決手段】 評価回路２を有する基板ウェーハ１上に
金属製のマイクロ構成素子３，４を配置し、保護キャッ
プウェーハ５に結合媒体７を被着させ、保護キャップウ
ェーハ５を基板ウェーハ１に被せる前に保護層６を設
け、結合媒体７を直接、評価回路２の上に位置させる。
金属製のマイクロ構成素子３，４を配置し、保護キャッ
プウェーハ５に結合媒体７を被着させ、保護キャップウ
ェーハ５を基板ウェーハ１に被せる前に保護層６を設
け、結合媒体７を直接、評価回路２の上に位置させる。
Description
【０００１】
【発明の属する技術分野】本発明は、金属製のマイクロ
構成素子をカプセル封止するための方法であって、評価
回路を有する基板ウェーハ上に金属製のマイクロ構成素
子を配置し、保護キャップウェーハに結合媒体を被着さ
せ、該保護キャップウェーハを基板ウェーハ上に載置さ
せ、この場合、マイクロ構成素子が配置されている空洞
を結合媒体により閉鎖する形式の方法に関する。
構成素子をカプセル封止するための方法であって、評価
回路を有する基板ウェーハ上に金属製のマイクロ構成素
子を配置し、保護キャップウェーハに結合媒体を被着さ
せ、該保護キャップウェーハを基板ウェーハ上に載置さ
せ、この場合、マイクロ構成素子が配置されている空洞
を結合媒体により閉鎖する形式の方法に関する。
【０００２】さらに本発明は、個別化されていないウェ
ーハ積層体であって、複数の評価回路と金属製の複数の
マイクロ構成素子とを有する基板ウェーハと、該基板ウ
ェーハに載置された保護キャップウェーハと、結合媒体
とが設けられており、該結合媒体を用いて基板ウェーハ
が保護キャップウェーハに結合されている形式のものに
関する。
ーハ積層体であって、複数の評価回路と金属製の複数の
マイクロ構成素子とを有する基板ウェーハと、該基板ウ
ェーハに載置された保護キャップウェーハと、結合媒体
とが設けられており、該結合媒体を用いて基板ウェーハ
が保護キャップウェーハに結合されている形式のものに
関する。
【０００３】
【従来の技術】アディティブ（ａｄｄｉｔｉｖ）な集積
技術を用いて，完成した集積回路上にたとえば慣性セン
サを製造することができる。ＩＣウェーハ上にこのよう
な構成素子を製造した後では、ウェーハの個別化（ソー
イング）の前にこれらの構成素子を保護するために、ま
たあとからのパッケージングのためにも、これらの構成
素子のカプセル封止（Ｖｅｒｋａｐｓｅｌｕｎｇ）が行
われなければならない。シリコン表面マイクロメカニク
ス（Ｓｉｌｉｚｉｕｍ−Ｏｂｅｒｆｌａｅｃｈｅｎｍｉ
ｋｒｏｍｅｃｈａｎｉｋ）では、この目的のために種々
の技術が使用される。たとえば、保護シートを使用する
ことができる。この保護シートはソーイングプロセスの
後に再び除去される。次いで、上記センサは開放状態で
セラミックケーシング内にパッケージングされる。
技術を用いて，完成した集積回路上にたとえば慣性セン
サを製造することができる。ＩＣウェーハ上にこのよう
な構成素子を製造した後では、ウェーハの個別化（ソー
イング）の前にこれらの構成素子を保護するために、ま
たあとからのパッケージングのためにも、これらの構成
素子のカプセル封止（Ｖｅｒｋａｐｓｅｌｕｎｇ）が行
われなければならない。シリコン表面マイクロメカニク
ス（Ｓｉｌｉｚｉｕｍ−Ｏｂｅｒｆｌａｅｃｈｅｎｍｉ
ｋｒｏｍｅｃｈａｎｉｋ）では、この目的のために種々
の技術が使用される。たとえば、保護シートを使用する
ことができる。この保護シートはソーイングプロセスの
後に再び除去される。次いで、上記センサは開放状態で
セラミックケーシング内にパッケージングされる。
【０００４】同一出願によるドイツ連邦共和国特許出願
公開第１９７００７３４号明細書に基づき、センサなら
びにウェーハ積層体を製造するための方法がすでに公知
である。この公知先行技術においては、１つの基板ウェ
ーハと１つのキャップウェーハとを互いに結合させる結
合媒体が、結合ストリップの形で各センサ素子の間に配
置されている。この方法では、各センサ素子の間に、専
らキャップウェーハを配置するためにしか使用されない
ウェハ面を準備することが必要となる。
公開第１９７００７３４号明細書に基づき、センサなら
びにウェーハ積層体を製造するための方法がすでに公知
である。この公知先行技術においては、１つの基板ウェ
ーハと１つのキャップウェーハとを互いに結合させる結
合媒体が、結合ストリップの形で各センサ素子の間に配
置されている。この方法では、各センサ素子の間に、専
らキャップウェーハを配置するためにしか使用されない
ウェハ面を準備することが必要となる。
【０００５】
【発明が解決しようとする課題】したがって本発明の課
題は、冒頭で述べた形式の方法ならびに冒頭で述べた形
式のウェーハ積層体を改良して、チップ面が節約され、
ひいては最終製品が安価となるような方法ならびにウェ
ーハ積層体を提供することである。
題は、冒頭で述べた形式の方法ならびに冒頭で述べた形
式のウェーハ積層体を改良して、チップ面が節約され、
ひいては最終製品が安価となるような方法ならびにウェ
ーハ積層体を提供することである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明の方法では、結合媒体を直接、評価回路の上に
位置させ、保護キャップウェーハを基板ウェーハに載置
させる前に評価回路に保護層を設けるようにした。
に本発明の方法では、結合媒体を直接、評価回路の上に
位置させ、保護キャップウェーハを基板ウェーハに載置
させる前に評価回路に保護層を設けるようにした。
【０００７】さらに上記課題を解決するために本発明の
ウェーハ積層体の構成では、結合媒体が直接、評価回路
の上に配置されており、該評価回路が保護層を備えてい
るようにした。
ウェーハ積層体の構成では、結合媒体が直接、評価回路
の上に配置されており、該評価回路が保護層を備えてい
るようにした。
【０００８】
【発明の効果】請求項１の特徴部に記載の特徴を有する
本発明による方法もしくは請求項１２の特徴部に記載の
特徴を有する本発明によるウェーハ積層体は従来のもの
に比べて、チップ面にかかる手間が減じられるという利
点を有している。これにより、チップ面の節約ひいては
構成素子全体のコスト削減が得られる。
本発明による方法もしくは請求項１２の特徴部に記載の
特徴を有する本発明によるウェーハ積層体は従来のもの
に比べて、チップ面にかかる手間が減じられるという利
点を有している。これにより、チップ面の節約ひいては
構成素子全体のコスト削減が得られる。
【０００９】請求項２〜請求項１１もしくは請求項１３
以下には、請求項１に記載の方法もしくは請求項１２に
記載のウェーハ積層体の有利な改良形が記載されてい
る。
以下には、請求項１に記載の方法もしくは請求項１２に
記載のウェーハ積層体の有利な改良形が記載されてい
る。
【００１０】特に、請求項２および請求項３に記載の構
成において規定された保護層を用いることにより、集積
回路の形で存在する完成した評価回路と、有利にはセン
サおよび／またはアクチュエータである金属製のマイク
ロ構成素子とが、カプセル封止により損傷を回避させら
れたり、その機能形式が損なわれたりすることが確実に
阻止される。前記保護層により、集積回路にとって不都
合な、ＩＣ内部への金属成分の望ましくない拡散が行わ
れることが回避される。
成において規定された保護層を用いることにより、集積
回路の形で存在する完成した評価回路と、有利にはセン
サおよび／またはアクチュエータである金属製のマイク
ロ構成素子とが、カプセル封止により損傷を回避させら
れたり、その機能形式が損なわれたりすることが確実に
阻止される。前記保護層により、集積回路にとって不都
合な、ＩＣ内部への金属成分の望ましくない拡散が行わ
れることが回避される。
【００１１】請求項５に記載の特徴により、結合媒体の
使用に互いに関連して生ぜしめられるストレスもしくは
応力が最小限に抑えられるので、集積回路が損傷を受け
る蓋然性もしくは危険債はさらに減じられている。
使用に互いに関連して生ぜしめられるストレスもしくは
応力が最小限に抑えられるので、集積回路が損傷を受け
る蓋然性もしくは危険債はさらに減じられている。
【００１２】請求項６〜請求項１１には、結合媒体に関
連した有利な手段が記載されている。これらの手段によ
り特に、当該方法を４５０゜Ｃよりも下の温度で実施す
ることができるので、ＩＣの熱損傷は生じないことが確
保される。それどころか、請求項９〜請求項１１の対象
であるような接着方法は２００゜Ｃよりも下の温度で実
行することができる。
連した有利な手段が記載されている。これらの手段によ
り特に、当該方法を４５０゜Ｃよりも下の温度で実施す
ることができるので、ＩＣの熱損傷は生じないことが確
保される。それどころか、請求項９〜請求項１１の対象
であるような接着方法は２００゜Ｃよりも下の温度で実
行することができる。
【００１３】
【発明の実施の形態】以下に、本発明の実施の形態を図
面につき詳しく説明する。
面につき詳しく説明する。
【００１４】図１から分かるように、シリコンから成る
基板ウェーハ１上には評価回路２が集積回路（ＩＣ）の
形で設けられている。この評価回路２上には、やはり複
数の金属製のマイクロ構成素子が配置されている。これ
らのマイクロ構成素子は、たとえば加速度センサ３と加
速度スイッチ４である。加速度センサ３の下側には符号
９でＩＣ金属被覆体が示してある。
基板ウェーハ１上には評価回路２が集積回路（ＩＣ）の
形で設けられている。この評価回路２上には、やはり複
数の金属製のマイクロ構成素子が配置されている。これ
らのマイクロ構成素子は、たとえば加速度センサ３と加
速度スイッチ４である。加速度センサ３の下側には符号
９でＩＣ金属被覆体が示してある。
【００１５】評価回路２の表面には少なくとも所定の領
域において、つまりシリコンから成る保護キャップウェ
ーハ５の両側部５ａ，５ｂの両端区分に向かい合って位
置する領域において、保護層６が設けられている。この
保護層６は拡散防止層であり、この拡散防止層は、特に
結合媒体７からＩＣ２内部への金属成分の望ましくない
拡散を防止している。この保護層６は窒化ケイ素から成
っていると有利である。
域において、つまりシリコンから成る保護キャップウェ
ーハ５の両側部５ａ，５ｂの両端区分に向かい合って位
置する領域において、保護層６が設けられている。この
保護層６は拡散防止層であり、この拡散防止層は、特に
結合媒体７からＩＣ２内部への金属成分の望ましくない
拡散を防止している。この保護層６は窒化ケイ素から成
っていると有利である。
【００１６】保護キャップウェーハ５の両側部５ａ，５
ｂの両端区分は、結合媒体７を介して基板ウェーハ１に
結合されているか、もしくはこの基板ウェーハ１に設け
られた、集積回路２のチップ面に結合されており、この
場合、内部領域に位置する空洞８もしくは内部領域に形
成された中空室は密にカプセル封止されている。
ｂの両端区分は、結合媒体７を介して基板ウェーハ１に
結合されているか、もしくはこの基板ウェーハ１に設け
られた、集積回路２のチップ面に結合されており、この
場合、内部領域に位置する空洞８もしくは内部領域に形
成された中空室は密にカプセル封止されている。
【００１７】本発明の第１実施例では、結合媒体７がガ
ラスはんだもしくは酸化鉛ガラスである。この結合媒体
７は、スクリーン印刷法を用いて保護キャップウェーハ
５に被着され、そのあとに前硬化させられる。次いで、
集積回路２とこの集積回路２に配置されたマイクロ構成
素子３，４とを有しかつ集積回路２の表面の少なくと
も、保護キャップウェーハ５の両側部５ａ，５ｂに向か
い合って位置する領域に保護層６を備えた基板ウェーハ
１と、酸化鉛ガラスが被着された両側部５ａ，５ｂを有
する保護キャップウェーハ５とが、ボンディング装置に
おいて互いに結合される。この時、酸化鉛ガラスは、４
３０゜Ｃで不活性雰囲気中で溶融されるか、または真空
の閉じ込め下に溶融される。直接にアクティブ回路の上
に位置するガラスはんだは密に形成されている。これに
より、湿分が空洞８内に侵入し得ないことが確保されて
いる。ガラスはんだの膨張係数は、これに関連して生ぜ
しめられるストレスもしくは応力を最小限に抑えるため
にシリコン基板の膨張係数に適合されている。
ラスはんだもしくは酸化鉛ガラスである。この結合媒体
７は、スクリーン印刷法を用いて保護キャップウェーハ
５に被着され、そのあとに前硬化させられる。次いで、
集積回路２とこの集積回路２に配置されたマイクロ構成
素子３，４とを有しかつ集積回路２の表面の少なくと
も、保護キャップウェーハ５の両側部５ａ，５ｂに向か
い合って位置する領域に保護層６を備えた基板ウェーハ
１と、酸化鉛ガラスが被着された両側部５ａ，５ｂを有
する保護キャップウェーハ５とが、ボンディング装置に
おいて互いに結合される。この時、酸化鉛ガラスは、４
３０゜Ｃで不活性雰囲気中で溶融されるか、または真空
の閉じ込め下に溶融される。直接にアクティブ回路の上
に位置するガラスはんだは密に形成されている。これに
より、湿分が空洞８内に侵入し得ないことが確保されて
いる。ガラスはんだの膨張係数は、これに関連して生ぜ
しめられるストレスもしくは応力を最小限に抑えるため
にシリコン基板の膨張係数に適合されている。
【００１８】本発明の第２実施例では、結合媒体７が、
シール作用を有する熱伝導性のエポキシ系接着剤であ
る。このエポキシ系接着剤は保護キャップウェーハ５に
ドクタ塗布されるかまたはピンスタンプされる。基板ウ
ェーハ１と保護キャップウェーハ５とを嵌め合わせた後
に、接着剤は最大２００゜Ｃまでの範囲にある温度で熱
硬化される。この方法の場合にも、空洞８内に真空を閉
じ込めることができる。
シール作用を有する熱伝導性のエポキシ系接着剤であ
る。このエポキシ系接着剤は保護キャップウェーハ５に
ドクタ塗布されるかまたはピンスタンプされる。基板ウ
ェーハ１と保護キャップウェーハ５とを嵌め合わせた後
に、接着剤は最大２００゜Ｃまでの範囲にある温度で熱
硬化される。この方法の場合にも、空洞８内に真空を閉
じ込めることができる。
【００１９】本発明による方法により、完成した集積回
路にアディティブに集積された構成素子を密にカプセル
封止することが可能となる。この場合に、カプセル封止
部は直接、アクティブ回路の上に配置される。カプセル
封止部が直接、アクティブ回路の上に配置されることに
より、付加的なチップ面は不要になる。この点で本発明
による方法は収率的にもコスト的にも中立である。完成
した集積回路およびセンサもしくはアクチュエータが、
カプセル封止によって損傷されることはないし、またそ
の機能形式が損なわれることもない。なぜならば、拡散
防止層が設けられており、かつ応力最小化が考慮されて
いるからである。両実施例においても、公知の材料が使
用されるので、結合材料の材料開発は不要である。両方
法は４５０゜Ｃよりも下の温度で行われるので、ＩＣの
熱損傷は生じない。両方法はウェーハ平面上で実施され
るので安価である。引き続き、ウェーハの個別化が行わ
れる。カプセル封止された構成素子はその後に、支持体
に載置されて、安価なプラスチック射出成形法でパッケ
ージングされ得る。
路にアディティブに集積された構成素子を密にカプセル
封止することが可能となる。この場合に、カプセル封止
部は直接、アクティブ回路の上に配置される。カプセル
封止部が直接、アクティブ回路の上に配置されることに
より、付加的なチップ面は不要になる。この点で本発明
による方法は収率的にもコスト的にも中立である。完成
した集積回路およびセンサもしくはアクチュエータが、
カプセル封止によって損傷されることはないし、またそ
の機能形式が損なわれることもない。なぜならば、拡散
防止層が設けられており、かつ応力最小化が考慮されて
いるからである。両実施例においても、公知の材料が使
用されるので、結合材料の材料開発は不要である。両方
法は４５０゜Ｃよりも下の温度で行われるので、ＩＣの
熱損傷は生じない。両方法はウェーハ平面上で実施され
るので安価である。引き続き、ウェーハの個別化が行わ
れる。カプセル封止された構成素子はその後に、支持体
に載置されて、安価なプラスチック射出成形法でパッケ
ージングされ得る。
【００２０】本発明のための使用分野は、たとえば自動
車技術、機械制御、機械コントロールならびに種々の消
費分野である。これらの使用分野全てにとって重要とな
るのは、所属の評価回路を備えた、使用される構成素子
が安価でかつ信頼性良く、しかも高い機能性を有するこ
とである。
車技術、機械制御、機械コントロールならびに種々の消
費分野である。これらの使用分野全てにとって重要とな
るのは、所属の評価回路を備えた、使用される構成素子
が安価でかつ信頼性良く、しかも高い機能性を有するこ
とである。
【図１】アディティブに集積されたセンサシステムの概
略図である。
略図である。
１ 基板ウェーハ、 ２ 評価回路または集積回路、
３ 加速度センサ、４ 加速度スイッチ、 ５ 保護キ
ャップウェーハ、 ５ａ，５ｂ 側部、 ６保護層、
７ 結合媒体、 ８ 空洞、 ９ ＩＣ金属被覆体
３ 加速度センサ、４ 加速度スイッチ、 ５ 保護キ
ャップウェーハ、 ５ａ，５ｂ 側部、 ６保護層、
７ 結合媒体、 ８ 空洞、 ９ ＩＣ金属被覆体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨーゼフ ヒルトライター ドイツ連邦共和国 フィーヒタッハ グロ ーセナウ 21 (72)発明者 ヘルムート バウマン ドイツ連邦共和国 ゴマリンゲン テオド ール−フォンターネ−ヴェーク １ (72)発明者 ミヒャエル フェーレンバッハ ドイツ連邦共和国 ミッテルシュタット ネッカーテンツリンガー シュトラーセ ３／１ (72)発明者 フランツ レルマー ドイツ連邦共和国 シユツツトガルト ヴ ィティコヴェーク ９ (72)発明者 ベルンハルト エルスナー ドイツ連邦共和国 コルンヴェストハイム カール−ヨース−シュトラーセ 52
Claims (18)
- 【請求項１】 金属製のマイクロ構成素子をカプセル封
止するための方法であって、評価回路を有する基板ウェ
ーハ上に金属製のマイクロ構成素子を配置し、保護キャ
ップウェーハに結合媒体を被着させ、該保護キャップウ
ェーハを基板ウェーハ上に載置させ、この場合、マイク
ロ構成素子が配置されている空洞を結合媒体により閉鎖
する形式の方法において、 結合媒体を直接、評価回路の上に位置させ、保護キャッ
プウェーハを基板ウェーハに載置させる前に評価回路に
保護層を設けることを特徴とする、金属製のマイクロ構
成素子をカプセル封止するための方法。 - 【請求項２】 保護層が拡散防止層である、請求項１記
載の方法。 - 【請求項３】 保護層が窒化ケイ素から成っている、請
求項２記載の方法。 - 【請求項４】 保護キャップウェーハと基板ウェーハと
がシリコンから成っている、請求項１から３までのいず
れか１項記載の方法。 - 【請求項５】 結合媒体の膨張係数をシリコンの膨張係
数に適合させる、請求項１から４までのいずれか１項記
載の方法。 - 【請求項６】 結合媒体がガラスはんだである、請求項
１から５までのいずれか１項記載の方法。 - 【請求項７】 ガラスはんだをスクリーン印刷法によっ
て被着させ、前硬化させる、請求項６記載の方法。 - 【請求項８】 基板ウェーハ上への保護キャップウェー
ハの載置をボンディングによって行い、この場合、結合
媒体を不活性雰囲気中でまたは真空の閉じ込め下に溶融
させる、請求項１から７までのいずれか１項記載の方
法。 - 【請求項９】 結合媒体が、熱伝導性の密なエポキシ系
接着剤である、請求項１から５までのいずれか１項記載
の方法。 - 【請求項１０】 エポキシ系接着剤を保護キャップウェ
ーハにドクタ塗布またはピンスタンプにより塗布する、
請求項９記載の方法。 - 【請求項１１】 保護キャップウェーハを基板ウェーハ
に載置した後にエポキシ系接着剤を熱硬化させる、請求
項９または１０記載の方法。 - 【請求項１２】 個別化されていないウェーハ積層体で
あって、複数の評価回路と金属製の複数のマイクロ構成
素子とを有する基板ウェーハと、該基板ウェーハに載置
された保護キャップウェーハと、結合媒体とが設けられ
ており、該結合媒体を用いて基板ウェーハが保護キャッ
プウェーハに結合されている形式のものにおいて、 結合媒体（７）が直接、評価回路（２）の上に配置され
ており、該評価回路（２）が保護層（６）を備えている
ことを特徴とする、個別化されていないウェーハ積層
体。 - 【請求項１３】 保護層が拡散防止層である、請求項１
２記載の個別化されていないウェーハ積層体。 - 【請求項１４】 保護層が窒化ケイ素層である、請求項
１３記載の個別化されていないウェーハ積層体。 - 【請求項１５】 保護キャップウェーハ（５）と基板ウ
ェーハ（１）とがシリコンから成っている、請求項１２
から１４までのいずれか１項記載の個別化されていない
ウェーハ積層体。 - 【請求項１６】 結合媒体の膨張係数がシリコンの膨張
係数に適合されている、請求項１２から１５までのいず
れか１項記載の個別化されていないウェーハ積層体。 - 【請求項１７】 結合媒体がガラスはんだである、請求
項１２から１６までのいずれか１項記載の個別化されて
いないウェーハ積層体。 - 【請求項１８】 結合媒体が熱伝導性の密なエポキシ系
接着剤である、請求項１２から１６までのいずれか１項
記載の個別化されていないウェーハ積層体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19857550.5 | 1998-12-14 | ||
| DE1998157550 DE19857550A1 (de) | 1998-12-14 | 1998-12-14 | Verfahren zur Verkapselung von metallischen Mikrobauteilen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000176900A true JP2000176900A (ja) | 2000-06-27 |
Family
ID=7890980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11354668A Pending JP2000176900A (ja) | 1998-12-14 | 1999-12-14 | 金属製のマイクロ構成素子をカプセル封止するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000176900A (ja) |
| DE (1) | DE19857550A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226779A (ja) * | 2006-01-30 | 2007-09-06 | St Microelectronics Srl | 歩数計機能を備えた慣性装置及びこの慣性装置を組み込んだポータブル電気器具 |
| JP2008244317A (ja) * | 2007-03-28 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1299030A2 (en) * | 2000-07-10 | 2003-04-09 | Lockheed Martin Corporation | Self energized wireless mems devices |
| AU2005201836B2 (en) * | 2001-01-10 | 2005-11-10 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
| AU2002218868C1 (en) * | 2001-01-10 | 2005-11-10 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
| AUPR245301A0 (en) | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | An apparatus (WSM06) |
| DE10219951A1 (de) * | 2002-05-03 | 2003-11-13 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Verfahren zur Verkapselung eines Bauelements auf Basis organischer Halbleiter |
| DE102011105044A1 (de) * | 2011-06-21 | 2012-12-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer wenigstens eine Komponente zumindest teilweise umschließenden Gehäusestruktur sowie eine mit dem Verfahren hergestellte Gehäusestruktur |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591679A (en) * | 1995-04-12 | 1997-01-07 | Sensonor A/S | Sealed cavity arrangement method |
| JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
| DE19602318C1 (de) * | 1996-01-23 | 1997-08-14 | Fraunhofer Ges Forschung | Verfahren zum Verbinden von mikromechanischen Wafern |
| DE19700734B4 (de) * | 1997-01-11 | 2006-06-01 | Robert Bosch Gmbh | Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel |
-
1998
- 1998-12-14 DE DE1998157550 patent/DE19857550A1/de not_active Ceased
-
1999
- 1999-12-14 JP JP11354668A patent/JP2000176900A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226779A (ja) * | 2006-01-30 | 2007-09-06 | St Microelectronics Srl | 歩数計機能を備えた慣性装置及びこの慣性装置を組み込んだポータブル電気器具 |
| US10006931B2 (en) | 2006-01-30 | 2018-06-26 | Stmicroelectronics S.R.L. | Inertial device with pedometer function and portable electric appliance incorporating said inertial device |
| JP2008244317A (ja) * | 2007-03-28 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19857550A1 (de) | 2000-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| EP0860871B1 (en) | Method of manufacturing a semiconductor device | |
| KR940007951B1 (ko) | 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 | |
| US9885626B2 (en) | Micromechanical sensor system and corresponding manufacturing method | |
| CA2453003A1 (en) | Use of diverse materials in air-cavity packaging of electronic devices | |
| JP2000176900A (ja) | 金属製のマイクロ構成素子をカプセル封止するための方法 | |
| CN114649271A (zh) | 半导体封装件及形成半导体封装件的方法 | |
| JP3514101B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| US11655142B2 (en) | Method of manufacturing a sensor device and moulding support structure | |
| US6751858B2 (en) | Method for manufacturing sensor apparatus | |
| US7999366B2 (en) | Micro-component packaging process and set of micro-components resulting from this process | |
| JP4513758B2 (ja) | モールドパッケージおよびその製造方法 | |
| US8604567B2 (en) | Micromechanical system and method for manufacturing a micromechanical system | |
| KR20160134685A (ko) | 전자 제어 모듈 및 그 제조 방법 | |
| JP2001007256A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US20080196928A1 (en) | Method For the Production of a Functional Constructional Unit, and Functional Constructional Unit | |
| WO2016143317A1 (ja) | 電子装置及びその製造方法 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JP2006303413A (ja) | 光センサパッケージおよび半導体基板の製造方法 | |
| JP2013188997A (ja) | 樹脂封止部品の製造方法 | |
| JPS5833493B2 (ja) | 感圧素子の組立方法 | |
| JP3413135B2 (ja) | 半導体モジュールの製造方法 | |
| JP2799831B2 (ja) | 電力用半導体モジュール | |
| CN115092878A (zh) | 传感器封装结构及方法 |