JP2000174590A - ディジタル信号のサンプリング周波数変換方法およびその回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】少ない回路規模のディジタル信号のサンプリン
グ周波数変換方法およびその回路を提供する。 【解決手段】複数の遅延回路と、複数の係数レジスタ
と、係数選択スイッチ回路と、複数の乗算回路と、積算
回路とを有するサンプリング周波数変換回路に使用し、
スイッチ制御回路から係数選択スイッチ回路に入力され
る制御信号により、サンプリング周波数ｆａの信号とサ
ンプリング周波数ｆｂの信号との周波数比で決定される
整数の周期で所要の一組の係数レジスタを１クロック単
位で切換え選択し、周波数変換を行なうサンプリング周
波数変換方法において、スイッチ制御回路から係数選択
スイッチ回路を制御し、所要数の係数レジスタを一組と
した複数組の係数レジスタを切換え選択し、乗算器と組
み合わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所要の周波数のサ
ンプリング信号でディジタル化されたディジタル信号
を、所要の異なる周波数のサンプリング信号でディジタ
ル化されたディジタル信号に変換するために、サンプリ
ング信号の周波数の変換を行なうディジタル信号のサン
プリング周波数変換方法およびその回路に関するもので
ある。

【０００２】

【従来の技術】近時のディジタル技術の進展に伴い、映
像、音声などを扱う多くの電子機器のディジタル化が進
み、これら電子機器間の信号授受も、従来はディジタル
化された信号を一旦アナログ信号に戻してから行なって
いたが、ディジタル信号の状態で行なわれることが多く
なってきている。周知のように、この映像、音声などの
ディジタル信号は、ほとんどがアナログ信号をディジタ
ル信号に変換したものであり、アナログ信号をディジタ
ル信号に変換する際に、所要の周波数のサンプリング信
号で標本化（サンプリング）され、所要の信号レベルで
量子化され、一般的に２値に符号化されているものであ
る。したがって、このようなディジタル信号を入出力す
る電子機器間の信号授受においては、各電子機器で扱う
ディジタル信号のサンプリング周波数が同一になってい
ないと信号授受が不能となるなど種々の問題を発生する
ことになるため、各電子機器には所定のサンプリング周
波数を使用するように統一規格が定めらけれている。

【０００３】しかしながら、電子機器の、例えば同じ映
像信号を扱うカラーテレビジョンカメラとＶＴＲ（ビデ
オテープレコーダ）とで使用されているサンプリング周
波数を見ると、一方の、例えばＮＴＳＣ方式のカラーテ
レビジョンカメラでは、通常、映像信号などのディジタ
ル処理をＣＣＤ（固体撮像素子）の駆動クロック信号と
同一の周波数で行なう必要があるため、サンプリング周
波数として、サブキャリア周波数（３．５８ＭＨｚ）の
整数倍（４倍＝１４．３ＭＨｚの場合が多い）が選ばれ
使用されていることが多い。ところが、他方の、ＶＴＲ
では、一般に、各国で採用されているテレビジョン方式
に適用できるように定められた国際統一規格のサンプリ
ング周波数１３．５ＭＨｚが使用されている。したがっ
て、ＮＴＳＣ方式のカラーテレビジョンカメラから出力
されるディジタル化された映像信号を、画質劣化となら
ないようにディジタルの映像信号のままでＶＴＲへ供給
するには、カラーテレビジョンカメラから出力されるサ
ンプリング周波数１４．３ＭＨｚの映像信号を、ＶＴＲ
で使用されるサンプリング周波数１３．５ＭＨｚの映像
信号に変換するためのサンプリング周波数変換回路が必
要となる。

【０００４】ここで、ディジタル信号のサンプリング周
波数変換の方法と、このディジタル信号のサンプリング
周波数変換回路の構成を簡単に説明する。サンプリング
周波数変換は、図３の変換方法説明図に示すように、サ
ンプリング周波数を変換するサンプリング周波数ｆ１の
ディジタルデータ列（Ｘｎ）とサンプリング周波数を変
換され出力されるサンプリング周波数ｆ２のディジタル
データ列（Ｙｍ）との位相差にもとづき変換するもので
ある。サンプリング周波数ｆ１のディジタルデータ列
（Ｘｎ）からサンプリング周波数ｆ２のディジタルデー
タ列（Ｙｍ）にサンプリング周波数を変換する場合、例
えばサンプリング周波数ｆ２のディジタルデータＹｍと
サンプリング周波数ｆ１のディジタルデータＸｎ−１、
Ｘｎ、Ｘｎ＋１、Ｘｎ＋２との位相差にもとづく係数デ
ータを使用し予測してディジタルデータＹｍを生成する
ものである。一般に、サンプリング周波数ｆ１でサンプ
リングされた離散信号列（ディジタルデータ列）Ｘｎか
ら、サンプリング周波数ｆ２でサンプリングした離散信
号列（ディジタルデータ列）Ｙｍを生成するには、下記
の（１）式を使用することで求めることができる。 Ｙｍ＝ΣＸｎ・Ｃ（ｔｎ） ・・・（１） ここで、ｔｎは、離散信号列ＸｎとＹｍとの位相差（時
間差）である。また、Ｃ（ｔｎ）は補間関数であり、一
般にｆ２／２の周波数帯域を持つ理想的なローパスフィ
ルタのインパルス応答である下記のＳｉｎ関数（２）式
が使用される。 Ｃｎ＝Ｓｉｎ（π・ｆ２・ｔｎ）／π・ｆ２・ｔｎ ・・・（２) ここで、ｔｎは、標本点ＸｎとＹｍとの時間差である。

【０００５】（１）式、（２）式から理解できるよう
に、サンプリング周波数ｆ２のディジタルデータ列Ｙｍ
を、サンプリング周波数ｆ１のディジタルデータ列Ｘｎ
の有限個（ｋ個）のデータから予測し生成する場合、デ
ィジタルデータ列ＸｎとＹｍとは、ｋ次のＦＩＲ（Fini
te Impulse Response ）フィルタの入力信号と出力信号
の関係になる。図４は、ｋ次のＦＩＲフィルタを使用し
たディジタル信号のサンプリング周波数変換回路であ
る。サンプリング周波数変換回路は、図４に示すよう
に、直列に接続された（ｋ−１）個の単位遅延回路４−
２、ｋ個の乗算回路４−３、ｈ（ｈは、サンプリング周
波数を変換する入力信号と出力信号のサンプリング周波
数比で決定される出力信号側の整数）×ｋ個の係数レジ
スタ４−６、ｈ×ｋ個の係数レジスタ４−６を切換え選
択する係数選択スイッチ回路４−５、所要の係数レジス
タ４−６を選択するために係数選択スイッチ回路４−５
を切換え制御するスイッチ制御回路４−７、ｋ個の乗算
回路４−３の出力を累積加算する積算器４−４から構成
されている。なお、サンプリング周波数変換回路の出力
は、一時記憶メモリＦＩＦＯ４−９を介して出力されて
いる。

【０００６】ここで、ｈ×ｋ個の係数レジスタ４−６の
それぞれに記憶される係数データは、上記（２）式で求
まる値を実現するための係数データとし、サンプリング
周波数を変換した出力信号のデータとサンプリング周波
数を変換する入力信号のデータとの位相差によって値を
変える。たとえば、サンプリング周波数１４．３ＭＨｚ
のディジタル信号をサンプリング周波数１３．５ＭＨｚ
のディジタル信号に変換する場合、両者の周波数の比
は、３５：３３となるので、このサンプリング周波数変
換の場合ではｈ＝３３であり、係数レジスタ４−６に、
１つの乗算回路毎（ｋ個）に３３通りの係数データを記
憶しておき、このうちの一組の係数データをスイッチ回
路４−５で周期的に選択するようにスイッチ制御回路４
−７を動作させる。

【０００７】このような動作を行なうＦＩＲフィルタ
（一般に、時変係数フィルタと呼ばれる）を使用したデ
ィジタル信号のサンプリング周波数変換回路は、入力端
子４−１から３５個のサンプリングデータが入力される
間に、出力端子４−８から３３個の有効なサンプリング
データが得られる。一般に、出力端子４−８に得られ
た、このサンプリングデータを一時記憶メモリＦＩＦＯ
４−９に書き込み、この記憶したサンプリングデータ
を、入力サンプリング周波数１４．３ＭＨｚの３３／３
５倍にあたる１３．５ＭＨｚのクロック信号で読み出す
と、連続したサンプリング周波数１３．５ＭＨｚのデー
タを得ることができる。しかしながら、上述の例で示す
ように、ディジタル信号のサンプリング周波数変換回路
には、ｈ×ｋ×ｗ（係数レジスタに記憶する係数データ
のビット長）ビットのレジスタが必要となるため、回路
規模が著しく大きなものとなるという問題があった。

【０００８】

【発明が解決しようとする課題】従来技術によるディジ
タル信号のサンプリング周波数変換方法およびその回路
は、多数の係数データを記憶する多数の係数レジスタを
必要とするため、例えば、このサンプリング周波数変換
回路をＬＳＩ化する場合、チップサイズの大きさやコス
トが高くなる等の問題があった本発明は、前記問題を解
決した、係数データを記憶する削減した複数の係数レジ
スタと、この複数の係数レジスタに記憶された係数デー
タが乗算される乗算回路との組合わせを変える係数選択
手段を有する、少ない回路規模のディジタル信号のサン
プリング周波数変換方法およびその回路を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】前記問題を解決するため
に、本発明のディジタル信号のサンプリング周波数変換
方法は、サンプリング周波数を変換するサンプリング周
波数ｆａのディジタル信号をそれぞれで所定時間遅延さ
せ、所定時間遅延させたディジタル信号をそれぞれから
出力する直列接続された複数の遅延回路と、前記サンプ
リング周波数ｆａのディジタル信号とサンプリング周波
数を変換され出力されるサンプリング周波数ｆｂのディ
ジタル信号との位相差により決定される所定の組み合わ
せの複数組の係数データの一組づつをそれぞれ記憶する
複数の係数レジスタと、該係数データの一組づつをそれ
ぞれ記憶する複数の係数レジスタをスイッチ制御回路か
ら入力される制御信号により切換え選択し、前記複数の
係数レジスタのそれぞれに記憶された前記複数組の係数
データの中から所要の一組の係数データを所定周期で１
クロック毎に順次切換え出力する係数選択スイッチ回路
と、前記サンプリング周波数ｆａのディジタル信号およ
び前記複数の遅延回路のそれぞれから入力される前記所
定時間遅延されたディジタル信号と、前記係数選択スイ
ッチ回路から入力される前記所要の一組の係数データと
を乗算し、乗算により得られた乗算データをそれぞれ出
力する複数の乗算回路と、該複数の乗算回路のそれぞれ
から入力される乗算データを累積加算し、累積加算によ
り得られた積算データをサンプリング周波数ｆｂのディ
ジタル信号として出力する積算回路とを有するディジタ
ル信号のサンプリング周波数変換回路に使用するディジ
タル信号のサンプリング周波数変換方法であって、前記
スイッチ制御回路から前記係数選択スイッチ回路に入力
される制御信号により、前記入力されるサンプリング周
波数ｆａのディジタル信号と周波数変換されて出力され
るサンプリング周波数ｆｂのディジタル信号とのサンプ
リング周波数比で決定される整数の周期で所要の一組の
係数レジスタを１クロック単位で切換え選択し、サンプ
リング周波数の周波数変換を行なうディジタル信号のサ
ンプリング周波数変換方法において、前記スイッチ制御
回路から前記係数選択スイッチ回路を制御し、前記複数
の係数データをそれぞれで記憶した前記複数の係数レジ
スタの所要数の係数レジスタを一組とした複数組の係数
レジスタの一組の係数レジスタを切換え選択し、切換え
選択した一組の係数レジスタに記憶した所要数の係数デ
ータと複数の乗算器との組み合わせを切換え選択する方
法である。

【００１０】また、本発明のディジタル信号のサンプリ
ング周波数変換回路は、サンプリング周波数を変換する
サンプリング周波数ｆａのディジタル信号をそれぞれで
所定時間遅延させ、所定時間遅延させたディジタル信号
をそれぞれから出力する直列接続された複数の遅延回路
と、前記サンプリング周波数ｆａのディジタル信号とサ
ンプリング周波数を変換され出力されるサンプリング周
波数ｆｂのディジタル信号との位相差により決定される
所定の組合わせの複数組の係数データの一組づつをそれ
ぞれ記憶する複数の係数レジスタと、該係数データの一
組づつをそれぞれ記憶する複数の係数レジスタをスイッ
チ制御回路から入力される制御信号により切換え選択
し、前記複数の係数レジスタのそれぞれに記憶された前
記複数組の係数データの中から所要の一組の係数データ
を出力する係数選択スイッチ回路と、前記サンプリング
周波数ｆａのディジタル信号および前記複数の遅延回路
のそれぞれから入力される前記所定時間遅延されたディ
ジタル信号と、前記係数選択スイッチ回路から入力され
る前記所要の一組の係数データとを乗算し、乗算により
得られた乗算データをそれぞれ出力する複数の乗算回路
と、該複数の乗算回路のそれぞれから入力される乗算デ
ータを累積加算し、累積加算により得られた積算データ
をサンプリング周波数ｆｂのディジタル信号として出力
する積算回路とを有するディジタル信号のサンプリング
周波数変換回路において、前記複数のレジスタをスイッ
チ制御回路から入力される制御信号により切換え選択
し、前記複数の係数レジスタのそれぞれに記憶された係
数データの中から所要の一組の係数データを出力する第
１の係数選択スイッチ回路と、該第１の係数選択スイッ
チ回路から入力される前記所要の一組の係数データを前
記係数選択スイッチ回路から入力される制御信号により
切換え選択し、前記所要の一組の係数データが入力され
る乗算器を切換え選択し組み合わせを変える第２の係数
選択スイッチ回路とを有するものである。

【００１１】

【発明の実施の形態】本発明によるディジタル信号のサ
ンプリング周波数変換方法およびその回路の実施の形態
を説明する前に、本発明のサンプリング周波数変換方法
にかかる基本事項を説明する。従来、サンプリング周波
数変換回路におけるディジタル信号のサンプリング周波
数の変換は、サンプリング周波数の変換を行なう入力信
号とサンプリング周波数の変換を行なった出力信号との
間に発生する位相差により決定される所要の係数データ
を、入力信号に乗算し、乗算により得た乗算データを積
算し、積算して得た積算データを出力信号とすることで
行なわれる。このサンプリング周波数の変換を行なう入
力信号とサンプリング周波数の変換を行なった出力信号
との間に発生する位相差は、一定周期で変化する。この
一定周期は、例えばサンプリング周波数１４．３ＭＨｚ
の入力信号とサンプリング周波数１３．５ＭＨｚの出力
信号との間では比率３５：３３の出力信号の数である３
３周期となる。

【００１２】すなわち、この３３周期の例の場合では、
周波数変換を行なった１番目の出力信号と周波数変換を
行なう入力信号との位相関係は、一定周期の３３周期が
終わり新しい周期が始まる３４番目の出力信号と入力信
号との位相関係と等しい。つぎに、２番目の出力信号と
入力信号との位相関係と、３３番目の出力信号と入力信
号との位相関係とを考えると、これは図５に示すよう
に、位相差が、 ｔｉ−１＝ｔｊ＋１、ｔｉ＝ｔｊ、ｔｉ＋１＝ｔｊ−
１、 となっており、同じ値が左右対象になった関係にある。
すなわち、入力信号から３３番目の出力信号を得るとき
にサンプリング周波数変換回路で使用する係数データ
は、入力信号から２番目の出力信号を得るときに使用す
る係数データと同じ組み合せであるが、ただ、係数デー
タが乗算される乗算回路の組み合せの位置が左右反転し
た状態となっている。これは、以下、同じ組み合わせと
なる。本発明は、前記組み合わせの位置の左右反転に合
わせ、サンプリング周波数変換回路の係数データが記憶
された係数レジスタと記憶された係数データが乗算され
る乗算回路との組み合せを変える手段を有しており、係
数データの記憶に必要な係数レジスタの数を約半分にす
ることを可能としたものである。

【００１３】以下、図１に、本発明によるディジタル信
号のサンプリング周波数変換方法を使用したサンプリン
グ周波数変換回路の一例を示し、具体的な構成および動
作の説明をする。なお、説明において、サンプリング周
波数を変換する入力信号と変換した出力信号とのサンプ
リング周波数の比率を、ｇ：ｈとする。図１において、
１−１は、サンプリング周波数を変換するディジタル信
号の入力端子、１−２は、所要の遅延時間、例えば入力
端子１−１を介し入力されるディジタル信号の１クロッ
ク周期の遅延時間をそれぞれが持つ直列に接続された
（ｋ−１）個の遅延回路、１−３は、入力端子１−１を
介し入力されるディジタル信号および（ｋ−１）個の遅
延回路それぞれから出力される所要の遅延時間遅延した
ディジタル信号と係数レジスタ１−６から出力される係
数データとを乗算するｋ個の乗算回路、１−４は、ｋ個
の乗算回路１−３のそれぞれから出力される係数データ
が乗算されたディジタル信号を累積加算する積算回路、
１−８は、積算回路１−４から出力されるサンプリング
周波数を変換したディジタル信号の出力端子、１−６
は、所要の係数データを記憶させるｈ’（ｈ’は、サン
プリング周波数を変換する入力信号と変換した出力信号
とのサンプリング周波数比で決定される出力信号側の整
数ｈにもとづく整数）×ｋ個の係数レジスタ、１−５
は、ｈ’×ｋ個の係数レジスタ１−６を制御信号により
切換え選択する第１の係数選択スイッチ回路、１−１１
は、第１の係数選択スイッチ回路１−５とｋ個の乗算回
路１−３との接続の組合せを制御信号により切換え選択
する第２の係数選択スイッチ回路、１−７は、ｈ’×ｋ
個の係数レジスタを選択するために第１の係数選択スイ
ッチ回路１−５と第２の係数選択スイッチ回路１−１１
とを切換え制御するスイッチ制御回路、１−９は、サン
プリング周波数を変換したディジタル信号を一時記憶し
出力する一時記憶メモリＦＩＦＯを示す。

【００１４】サンプリング周波数変換回路の入力端子１
−１に入力されるサンプリング周波数を変換するサンプ
リング周波数ｆａのディジタル信号は、それぞれが所要
の遅延時間を持つ直列に接続された（ｋ−１）個の遅延
回路１−２の第１番目の遅延回路と、ｋ個の乗算回路１
−３の第１番目の乗算回路とに入力される。一方の直列
に接続された（ｋ−１）個の遅延回路１−２の第１番目
の遅延回路に入力されるサンプリング周波数ｆａのディ
ジタル信号は、（ｋ−１）個の遅延回路１−２のそれぞ
れで所要の遅延時間、例えば入力ディジタル信号のクロ
ック周期の１クロック周期づつ遅延されたディジタル信
号となり、ｋ個の乗算回路１−３の第２番目の乗算回路
からｋ番目の乗算回路へそれぞれ順に出力される。

【００１５】他方のｋ個の乗算回路１−３は、入力端子
１−１から入力されるサンプリング周波数ｆａのディジ
タル信号および（ｋ−１）個の遅延回路１−２のそれぞ
れから入力される所要の遅延時間、例えば１クロック周
期づつ遅延されたディジタル信号と、第１の係数選択ス
イッチ回路１−５と第２の係数選択スイッチ回路１−１
１とから切換え選択されて１クロック周期で入れ替わっ
て入力される係数データとをそれぞれ乗算し、乗算した
結果をそれぞれ累積加算する積算回路１−４へ出力す
る。

【００１６】つぎに、係数データを記憶させる係数レジ
スタの数量を、従来に比し、約１／２に減少させた係数
レジスタと乗算回路との接続を所要の接続とする手段の
説明図を図２に示し、約１／２に減少させた係数レジス
タを使用して従来と同一のサンプリング周波数の変換を
行なうことができる本発明のディジタル信号のサンプリ
ング周波数変換方法およびその回路の特徴の説明をす
る。図２は、所定数の係数レジスタ１−６を一組とする
複数組の係数レジスタ１−６と所定数の切換接点を持つ
スイッチを一組とする複数組のスイッチを備える第１の
係数選択スイッチ１−５とこの第１の係数選択スイッチ
１−５と接続された複数のスイッチを備える第２の係数
選択スイッチ１−１１との所要の組合わせを、スイッチ
制御回路１−７により制御する構成を示している。それ
ぞれ所要の係数データを記憶した複数組の係数レジスタ
１−６とそれぞれ接続された複数組のスイッチを備える
第１の係数選択スイッチ１−５と、複数の乗算回路１−
３と接続された複数のスイッチを備える第２の係数選択
スイッチ１−１１とを、所要の接続とする組合わせの制
御は、スイッチ制御回路１−７により行なわれる。複数
組の係数レジスタ１−６と複数組のスイッチを備える第
１の係数選択スイッチ１−５との接続は、第１の係数選
択スイッチ１−５の例えばｋ組のスイッチのそれぞれの
スイッチの複数の接点に対して、ｈ’（ｈ’は、ｈが偶
数のときはｈ／２、奇数のときは（ｈ＋１）／２、例え
ばサンプリング周波数１４．３ＭＨｚの入力信号とサン
プリング周波数１３．５ＭＨｚの出力信号との間ではｈ
＝３３であり、ｈ’＝１７となる）個の係数レジスタ１
−６が接続されている。

【００１７】上述の接続において、スイッチ制御回路１
−７は、ｈ’×ｋ個の係数レジスタ１−６とｋ組のスイ
ッチを備える第１の係数選択スイッチ１−５との組合わ
せの内から、所要の一組を選択し、サンプリング周波数
を変換する入力ディジタル信号のクロックのｇ倍の周期
で、所要の一組のｈ’個の係数レジスタ１−６を１クロ
ック単位で周期的に切換え選択するように制御する。こ
のときに選択されたｈ’個の係数レジスタ１−６と第１
の係数選択スイッチ１−５とで組合わせられ得られる係
数データは、有効な出力信号データの１番目とｈ番目、
２番目と（ｈ−１）番目、・・・の合成に対し同じ係数
データとなる。このように選択された係数データは、ス
イッチ制御回路１−７の制御により、第２の係数選択ス
イッチ１−１１が１番目とｈ番目、２番目と（ｈ−１）
番目、・・・の係数データを合成するときは、同じ組合
せの係数データのうち、係数データと乗算回路１−３と
の組合せが入れ替わるように制御される。具体的には、
第２の係数選択スイッチ１−１１から第１番目と第ｋ番
目、第２番目と第（ｋ−１）番目、・・・の乗算回路１
−３に入力される係数データが互いに入れ替わるように
制御される。

【００１８】上述のようにして選択された係数データと
所要の遅延をされたディジタル信号とを乗算して乗算回
路１−３から出力される乗算データは、積算回路１−４
で累積加算された後、出力端子１−８から出力される。
出力端子１−８から出力された積算データは、一時記憶
メモリＦＩＦＯ１−９に入力され、ついで、サンプリン
グ周波数変換後のクロック周波数で読み出され一時記憶
メモリＦＩＦＯ１−９から読み出されたディジタル信号
出力は、端子１−１０からサンプリング周波数が変換さ
れたディジタル信号の出力となる。上述のように、本発
明のディジタル信号のサンプリング周波数変換方法を使
用することにより、従来はｈ×ｋ×ｗビット必要であっ
た係数レジスタのビット数を、１／２（ｈが奇数の場合
は（ｈ＋１）／２）に削減することができる。

【００１９】

【発明の効果】本発明によれば、係数データを記憶する
削減した複数の係数レジスタと、この複数の係数レジス
タに記憶された係数データが乗算される乗算回路との組
合わせを変える係数選択手段を有する、少ない回路規模
のディジタル信号のサンプリング周波数変換方法および
その回路を提供することができる。

【図面の簡単な説明】

【図１】本発明のディジタル信号のサンプリング周波数
変換方法を使用した回路のブロック図。

【図２】本発明の係数レジスタと係数選択スイッチとの
組合わせを説明する図。

【図３】ディジタル信号のサンプリング周波数変換の原
理を説明する図。

【図４】従来のディジタル信号のサンプリング周波数変
換回路のブロック図。

【図５】本発明のディジタル信号のサンプリング周波数
変換方法の基本を説明する図。

【符号の説明】

１−２、４−２ 遅延回路、 １−３、４−３ 乗算回路、 １−４、４−４ 積算回路、 １−５ 第１の係数選択スイッチ、 １−６、４−６ 係数レジスタ、 １−７、４−７ スイッチ制御回路、 １−９、４−９ ＦＩＦＯメモリ、 １−１１ 第２の係数選択スイッチ、 ４−５ スイッチ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のサンプリング周波数の第１のディ
   ジタル信号を構成する複数のサンプルデータ列（第１の
   サンプルデータ列）をフィルタリング処理し、該処理に
   より第２のサンプルデータを生成し、該第２のサンプル
   データにより第２のサンプリング周波数の第２のディジ
   タル信号が構成されるようにするサンプリング周波数変
   換方法において、 前記第１のサンプルデータ列と前記第２のサンプルデー
   タとにおける前記第１のサンプリング周波数と前記第２
   のサンプリング周波数とに応じた周期毎の位相関係に応
   じた係数であって、前記第１のサンプルデータ列のそれ
   ぞれに演算される係数を記憶し、 前記周期ごとの前記第１のサンプルデータ列と前記第１
   のサンプルデータ列から生成される前記第２のサンプル
   データとの位相関係が前記時間軸の正逆両方向でそれぞ
   れ同一となる二つの第２のサンプルデータ毎に、前記複
   数係数の組み合わせを記憶し、 該記憶された組み合わせを前記二つの第２のサンプルデ
   ータのうちの一方を求めるときには、前記第１のサンプ
   ルデータ列に前記組み合わせの複数係数を所定順列でも
   って対応させてそれぞれ演算し、 前記二つの第２のサンプルデータのうちの他方を求める
   ときには、前記第１のサンプルデータ列に前記組み合わ
   せの複数係数を前記所定順列の逆順でもって対応させて
   それぞれ演算するようにしたことを特徴とするディジタ
   ル信号のサンプリング周波数変換方法。
2. 【請求項２】 サンプリング周波数を変換するサンプリ
   ング周波数ｆａのディジタル信号をそれぞれで所定時間
   遅延させ、所定時間遅延させたディジタル信号をそれぞ
   れから出力する直列接続された複数の遅延回路と、 前記サンプリング周波数ｆａのディジタル信号とサンプ
   リング周波数を変換され出力されるサンプリング周波数
   ｆｂのディジタル信号との位相差により決定される所定
   の組み合わせの複数組の係数データの一組づつをそれぞ
   れ記憶する複数の係数レジスタと、 該係数データの一組づつをそれぞれ記憶する複数の係数
   レジスタをスイッチ制御回路から入力される制御信号に
   より切換え選択し、前記複数の係数レジスタのそれぞれ
   に記憶された前記複数組の係数データの中から所要の一
   組の係数データを所定周期で１クロック毎に順次切換え
   出力する係数選択スイッチ回路と、 前記サンプリング周波数ｆａのディジタル信号および前
   記複数の遅延回路のそれぞれから入力される前記所定時
   間遅延されたディジタル信号と、前記係数選択スイッチ
   回路から入力される前記所要の一組の係数データとを乗
   算し、乗算により得られた乗算データをそれぞれ出力す
   る複数の乗算回路と、 該複数の乗算回路のそれぞれから入力される乗算データ
   を累積加算し、累積加算により得られた積算データをサ
   ンプリング周波数ｆｂのディジタル信号として出力する
   積算回路とを有するディジタル信号のサンプリング周波
   数変換回路に使用するディジタル信号のサンプリング周
   波数変換方法であって、 前記スイッチ制御回路から前記係数選択スイッチ回路に
   入力される制御信号により、前記入力されるサンプリン
   グ周波数ｆａのディジタル信号と周波数変換されて出力
   されるサンプリング周波数ｆｂのディジタル信号とのサ
   ンプリング周波数比で決定される整数の周期で所要の一
   組の係数レジスタを１クロック単位で切換え選択し、サ
   ンプリング周波数の周波数変換を行なうディジタル信号
   のサンプリング周波数変換方法において、 前記スイッチ制御回路から前記係数選択スイッチ回路を
   制御し、 前記複数の係数データをそれぞれで記憶した前記複数の
   係数レジスタの所要数の係数レジスタを一組とした複数
   組の係数レジスタの一組の係数レジスタを切換え選択
   し、 切換え選択した一組の係数レジスタに記憶した所要数の
   係数データと複数の乗算器との組み合わせを切換え選択
   するようにしたことを特徴とするサンプリング周波数変
   換方法。
3. 【請求項３】 サンプリング周波数を変換するサンプリ
   ング周波数ｆａのディジタル信号をそれぞれで所定時間
   遅延させ、所定時間遅延させたディジタル信号をそれぞ
   れから出力する直列接続された複数の遅延回路と、 前記サンプリング周波数ｆａのディジタル信号とサンプ
   リング周波数を変換され出力されるサンプリング周波数
   ｆｂのディジタル信号との位相差により決定される所定
   の組合わせの複数組の係数データの一組づつをそれぞれ
   記憶する複数の係数レジスタと、 該係数データの一組づつをそれぞれ記憶する複数の係数
   レジスタをスイッチ制御回路から入力される制御信号に
   より切換え選択し、前記複数の係数レジスタのそれぞれ
   に記憶された前記複数組の係数データの中から所要の一
   組の係数データを出力する係数選択スイッチ回路と、 前記サンプリング周波数ｆａのディジタル信号および前
   記複数の遅延回路のそれぞれから入力される前記所定時
   間遅延されたディジタル信号と、前記係数選択スイッチ
   回路から入力される前記所要の一組の係数データとを乗
   算し、乗算により得られた乗算データをそれぞれ出力す
   る複数の乗算回路と、 該複数の乗算回路のそれぞれから入力される乗算データ
   を累積加算し、累積加算により得られた積算データをサ
   ンプリング周波数ｆｂのディジタル信号として出力する
   積算回路とを有するディジタル信号のサンプリング周波
   数変換回路において、 前記複数のレジスタをスイッチ制御回路から入力される
   制御信号により切換え選択し、前記複数の係数レジスタ
   のそれぞれに記憶された係数データの中から所要の一組
   の係数データを出力する第１の係数選択スイッチ回路
   と、 該第１の係数選択スイッチ回路から入力される前記所要
   の一組の係数データを前記係数選択スイッチ回路から入
   力される制御信号により切換え選択し、前記所要の一組
   の係数データが入力される乗算器を切換え選択し組み合
   わせを変える第２の係数選択スイッチ回路とを有するこ
   とを特徴とするサンプリング周波数変換器。