KR19980050961A - 저전송율 압축/복원을 위한 이차원 이산 여현 변환기 - Google Patents
저전송율 압축/복원을 위한 이차원 이산 여현 변환기 Download PDFInfo
- Publication number
- KR19980050961A KR19980050961A KR1019960069809A KR19960069809A KR19980050961A KR 19980050961 A KR19980050961 A KR 19980050961A KR 1019960069809 A KR1019960069809 A KR 1019960069809A KR 19960069809 A KR19960069809 A KR 19960069809A KR 19980050961 A KR19980050961 A KR 19980050961A
- Authority
- KR
- South Korea
- Prior art keywords
- discrete cosine
- data
- parallel
- converter
- serial
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
저전송율 압축/복원을 위한 이차원 이산 여현 변환기.
2. 발명이 해결하려고 하는 기술적 과제
적은 소자로 구성하여 회로 비용을 감소시키고, 정방향/역방향 이산 여현 변환기의 지연 시간을 줄이고자 함.
3. 발명의 해결방법의 요지
외부로부터 입력된 직렬 데이타와 2차 이산여현변환된 데이타중 하나를 선택하는 제1선택수단, 상기 제1선택수단으로부터 입력된 데이타에 따라 직/병렬 또는 병/직렬 변환하는 수단, 상기 직병렬 변환수단으로부터 입력된 병렬 데이타와 1차 이산여현 변환된 데이타 중 하나를 선택하는 제2 선택수단, 상기 제2선택수단으로부터 입력된 데이타를 일차원 이산 여현 변환하는 수단 및 상기 이산여현변환수단으로부터 입력된 데이타의 형태에 따라 열우선순위 또는 행우선순위의 병렬 데이타로 변환시켜 출력하는 저장수단을 구비함.
4. 발명의 중요한 용도
영상 데이타의 압축/복원 장치에 이용됨.
Description
본 발명은 저전송율 압축/복원을 위한 이차원 이산 여현 변환기에 관한 것으로, 특히 영상신호처리에 사용되는 병렬 전치메모리와 하나의 일차원 이산 여현 변환기(DCT: Discrete Cosine Transform)를 사용하여 회로 비용을 감소시키고, 정방향/역방향 이산 여현 변환기의 지연 시간을 줄일 수 있는 이차원 이산 여현 변환기에 관한 것이다.
도 1은 종래의 이차원 이산 여현 변환기의 구성도로서, 도면에서 11은 다중화기, 12는 직/병렬 변환기, 13은 1차원 이산여현 변환기, 14는 병/직렬 변환기, 15는 전치 메모리를 각각 나타낸다.
이차원 이산 여현 변환에 요구되는 연산량이 적은 경우에는 도 1 에 보이는 바와 같이 하나의 일차원 이산 여현 변환기와 전치메모리를 사용하여 이차원 이산 여현 변환기를 구현하는 것이 경제적인 방법이 된다.
도 1에서 시프트 레지스터로 구성된 하나의 회로를 데이타를 공급하는 방법에 따라 직/병렬 변환기(12), 또는 병/직렬 변환기(14)로 사용하는 것이 가능하다.
도 1에서 다중화기(11)를 통해 행우선 순서(row major order)로 순차 입력되는 데이타는 직/병렬 변환기(12)를 거쳐 병렬 데이타로 변환된 후에 일차원 이산여현 변환기(13)에서 일차원 이산 여현 변환 연산이 수행되어 병/직렬 변환기(14)를 통과하여 순차 데이타(sequential data)로 변환되어 전치메모리(15)에 저장된다.
전치메모리(15)에 저장된 데이타는 다중화기(11)와 직/병렬 변환기(12)를 통하여 열우선순서(column major order)로 다시 일차원 이산 여현 변환기(13)에 입력되어 일차원 이산 여현 변환 연산이 한번 더 수행되고, 그 결과는 병/직렬 변환기(14)를 통하여 외부에 순차적 데이타 형식으로 공급된다.
도 1의 이차원 이산 여현 변환기는 이산 여현 변환에 요구되는 계산량이 적은 경우에 효율적으로 사용될 수 있다.
저전송율 동영상 압축/복원을 위한 국제 표준인 H.263 등에 사용되는 화면형식인 QCIF의 화면 크기는 176x144이다. 고속의 이산 여현 변환 알고리듬을 사용하면 8x8 이산여현변환(DCT)을 곱셈 96회, 덧셈 466회, 총 562회의 연산으로 수행할 수 있으므로, 매 초당 30개의 QCIF 화면에 이차원 이산 여현 변환을 수행하는 데 필요한 계산량은 아래와 같다.
30 x 99 x 6 x 562 ≒ 10 x 106
하지만 H.263 등의 동영상 압축/복원에는 부호화에 정방향 및 역방향 이산 여현 변환기 각각 한 개, 복호화에 역방향 이산 여현 변환기 한 개가 필요하므로 실제 이산 여현 변환 수행에 필요한 연산의 양은 약 30x106이다.
이러한 계산량은 전용의 이산 여현 변환기를 사용하지 않고 소프트웨어적 방법인 디지탈 신호 처리기(DSP:Digital Signal Processor)로 수행하기에는 비교적 큰 계산량이다. 디지탈 신호 처리기(DSP)는 이산 여현 변환 이외에도 여러 가지 연산을 수행하여야 하기 때문이다.
이러한 경우 도 2와 같은 구성을 생각할 수 있는데, 도 2는 종래의 순차전치메모리을 사용한 이차원 이산 여현 변환기의 구성도를 나타내며, 도면에서 21,25는 직/병렬 변환기, 22,26은 일차원 이산여현변환기, 23,27은 병/직렬 변환기, 24는 전치 메모리를 각각 나타낸다.
종래의 이차원 이산 여현 변환기는 직/병렬 변환기(21)를 통해 병렬 데이타를 일차원 이산 여현 변환기(22)로 입력시켜 이산 여현변환 계수를 계산하고, 이를 다시 병/직렬 변환기(23)를 통해 직렬 데이타로 변환시켜 전치 메모리(24)에 저장한다.
그리고, 전치 메모리(24)의 출력을 직/병렬 변환기(25)를 통해 다시 병렬 데이타로 변환시키고, 다시 일차원 이산여현변환기(26)를 통해 역 방향 이산여현변환의 결과 같인 화소값을 출력하고, 병/직렬 변환기(27)는 이를 직렬 데이타로 변환하여 출력한다.
즉, 도 2에 나타낸 바와 같은 종래의 이차원 이산 여현 변환기는 두개의 일차원 이산 여현 변환기(22,26)와 전치 메모리(24)를 사용하여 매 클럭마다 하나의 이산 여현 변환 계수(정방향 이산 여현 변환의 결과) 또는 화소값(역방향 이산 여현 변환의 결과)을 출력하는데, 이러한 종래의 이차원 이산 여현 변환기를 사용하는 것은 회로의 낭비가 된다.
예를 들어, 매 클럭마다 하나의 결과(이산 여현 변환 계수 또는 화소값)를 출력하는 이차원 이산 여현 변환기가 33Mhz로 동작할 때, 이 이차원 이산 여현 변환기의 효율은 약 10%이다.
따라서, 저전송율 영상 압축/복원을 위한 이산 여현 변환기는 전용의 변환기를 사용하되 기존에 많이 쓰이는 방식인 두 개의 일차원 이산 여현 변환기를 사용하는 것보다 경제적인 방법이 요구된다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 저전송율을 갖는 영상신호를 주파수성분으로 분해 후 압축/복원이 용이하도록 이차원 이산 여현변환기를 적은 소자로 구성하여 회로 비용을 감소시키고, 정방향/역방향 이산 여현 변환기의 지연 시간을 줄일 수 있는 이차원 이산 여현 변환기를 제공하는데 그 목적이 있다.
도 1은 종래의 이차원 이산 여현 변환기의 구성도,
도 2는 종래의 순차 전치메모리을 사용한 이차원 이산 여현 변환기의 구성도,
도 3은 본 발명에 이용되는 8x8 이산 여현 변환을 위한 병렬 전치메모리의 구성도,
도 4는 본 발명에 따른 이차원 이산 여현 변환기의 구성도,
* 도면의 주요부분에 대한 부호의 설명
41,43 : 다중화기 42 : 직/병렬, 병/직렬 변환기
44 : 일차원 이산여현면환기 45 : 병렬 전치메모리
상기 목적을 달성하기 위한 본 발명은, 저전송율 압축/복원을 위한 이차원 이산 여현 변환기에 있어서, 선택 제어신호에 의해 외부로부터 입력된 직렬 데이타를 선택하여 출력하거나, 2차 이산 여현 변환된 병렬 데이타를 선택하여 출력하는 제1 선택수단, 상기 제1 선택수단으로부터 입력된 데이타가 직렬 데이타이면 병렬데이타로 변환하여 출력하고, 2차 이산 여현 변환된 병렬 데이타이면 직렬 데이타로 변환하여 외부로 출력하는 직병렬 변환수단, 선택제어신호에 의해 상기 직병렬 변환 수단으로부터 입력된 병렬 데이타를 선택하여 출력하거나, 1차 이산 여현 변환된 데이타를 선택하여 출력하는 제2 선택수단, 상기 제2 선택수단으로부터 입력된 데이타를 일차원 이산 여현 변환하는 이산여현변환수단 및 상기 일차원 이산 여현 변환수단의 출력을 입력받아 열우선순위로 입력되는 병렬 데이타를 행우선순위의 병렬 데이타로 변환시켜 출력하거나, 행우선순위로 입력되는 병렬 데이타를 열우선순위의 병렬 데이타로 변환시켜 출력하는 병렬 전치 저장수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도 3 및 도 4를 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 3은 본 발명에 이용되는 병렬 전치메모리의 구성도를 나타낸다.
도 3에 나타낸 바와 같은 병렬 전치 메모리는 16 비트 내부 정밀도를 가지는 8x8의 크기를 가지며, 오메가 망(Omega Network)(31), 역오메가 망(Inverse Omega Network)(33), 그리고 메모리 유닛(32)으로 구성되어 있다.
오메가 망(31)과 역오메가 망(33)에 사용되는 스위치는 2 비트 2x2 스위치이며, 메모리 유닛은 8 개의 64x2 램(RAM)과 램의 입출력단에 결합된 16개의 2 비트 레지스터로 구성되어 있다.
두개의 망(31,33)에 쓰이는 스위치들은 워드 단위(8 클럭)로 스위칭 상태를 바꾸며, 각 램(RAM)은 매 클럭마다 2 비트의 정보를 입출력한다.
병렬 전치메모리는 열(행)우선순서로 입력되는 병렬 데이타를 행(열)우선순서로 병렬 출력하는 역할을 한다.
병렬 전치메모리를 사용하면 병렬 일차원 이산 여현 변환기와 전치메모리 사이의 직병렬 데이타 변환에 필요하던 직/병렬 변환기와 병/직렬 변환기가 불필요하게 된다.
병렬 전치메모리는 두개의 병렬 일차원 이산 여현 변환기와 전치메모리 사이의 두개의 직병렬 변환기를 사용하지 않게 함으로써, 기존의 이차원 이산 여현 변환기 보다 비용을 크게 절감시키고, 데이타가 직병렬 변환기를 통과하지 않게 하여 이차원 이산 여현 변환기의 지연을 감소시켜 이차원 이산 여현 변환기의 성능을 향상시킨다. 하지만 도 1과 같이 하나의 일차원 이산 여현 변환기 만이 사용되는 경우에는 비용의 감소가 용이하지 않다. 이는 이차원 이산 여현 변환기의 입출력 특성상 각각 하나의 직/병렬 변환기와 병/직렬 변환기의 사용이 불가피하기 때문이다.
도 4는 본 발명에 따른 이차원 이산여현 변환기의 구성도로서, 도면에서 41,43은 다중화기(Multiplexer), 42는 직/병렬, 병/직렬 변환기, 44는 일차원 이산 여현 변환기, 45는 병렬 전치 메모리를 각각 나타낸다.
도 4에서 직/병렬, 병/직렬 변환기(42)는 일반적인 직/병렬 변환기 또는 병/직렬 변환기와 동일한 회로이나 데이타의 공급 방법에 따라 직/병렬 변환기 또는 병/직렬 변환기로 사용된다.
제1 다중화기(41)는 선택 제어신호에 의해 행우선 순서로 순차 입력되는 데이타를 선택하여 직병렬 변환기(42)로 출력하고, 상기 직/병렬 변환기(42)는 제1다중화기(41)로부터 입력된 직렬 데이타를 병렬 데이타로 변환하여 출력한다.
제2 다중화기(43)는 직/병렬 변환기(42)로부터 입력된 병렬 데이타를 선택 제어신호에 의해 선택하여 일차원 이산 여현 변환기(44)로 출력한다.
일차원 이산 여현 변환기(44)는 상기 제2 다중화기(43)로부터 행우선 순서로 입력되는 데이타를 일차원 이산 여현 변환 연산을 수행하여 그 결과를 병렬 전치메모리(45)에 저장한다.
이러한 과정은 8x8 이산여현변환(DCT)/역이산여현변환(IDCT)의 경우에 64 개의 모든 데이타가 병렬 전치메모리(45)에 저장될 때까지 계속된다.
병렬 전치메모리(45)에 저장된 데이타는 열우선 순서로 제2 다중화기(43)에 입력되고, 제2 다중화기(43)는 선택 제어신호에 의해 이 데이타를 선택하여 다시 일차원 이산 여현 변환기(44)로 출력하고, 일차원 이산 여현 변환기(44)는 이를 다시 일차원 이산 여현 변환 연산을 수행한다.
일차원 이산 여현 변환기(44)에서 최종 변환된 데이타는 제1 다중화기(41)에 입력되고, 제1 다중화기(41)는 이를 선택하여 병/직렬 변환기(42)로 출력하고, 병/직렬 변환기(42)는 제1 다중화기(41)로 부터 입력된 병렬 데이타를 직렬 데이타를 변환하여 외부로 순차적으로 출력한다.
이러한 과졍은 8x8 이산여현변환/역이산여현변환의 경우에 64개의 데이타가 모두 외부에 공급될 때까지 계속된다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
상기와 같이 이루어지는 본 발명은 이차원 이산 여현 변환기의 소자 수를 최적화함으로써, 내부 정밀도가 16비트인 경우 도 1의 종래의 이차원 이산여현 변환기에 비하여 16x16 이차원 이산 여현 변환기의 경우에 약 500개의 레지스터에 해당하는 비용의 절감을 가져오며, 8x8 이차원 이산 여현 변환기의 경우에 약 250개의 레지스터에 해당하는 비용을 절감할 수 있고, 또한 각 데이타가 직병렬 변환기를 통과하는 회수가 반으로 줄어들어 이차원 이산 여현 변환기의 지연 시간을 줄여 이차원 이산 여현 변환기의 성능을 향상시키는 효과가 있다.
Claims (2)
- 저전송율 압축/복원을 위한 이차원 이산 여현 변환기에 있어서, 선택 제어신호에 의해 외부로부터 입력된 직렬 데이타를 선택하여 출력하거나, 2차 이산 여현 변환된 병렬 데이타를 선택하여 출력하는 제1 선택수단, 상기 제1 선택수단으로부터 입력된 데이타가 직렬 데이타이면 병렬 데이타로 변환하여 출력하고, 2차 이산 여현 변환된 병렬 데이타이면 직렬 데이타로 변환하여 외부로 출력하는 직병렬 변환수단, 선택제어신호에 의해 상기 직병렬 변환 수단으로부터 입력된 병렬 데이타를 선택하여 출력하거나, 1차 이산 여현 변환된 데이타를 선택하여 출력하는 제2 선택수단, 상기 제2 선택수단으로부터 입력된 데이타를 일차원 이산 여현 변환하는 이산여현변환수단 및 상기 일차원 이산 여현 변환수단의 출력을 입력받아 열우선순위로 입력되는 병렬 데이타를 행우선순위의 병렬 데이타로 변환시켜 출력하거나, 행우선순위로 입력되는 병렬 데이타를 열우선순위의 병렬 데이타로 변환시켜 출력하는 병렬 전치 저장수단을 구비한 이차원 이산 여현 변환기.
- 제 1항에 있어서, 상기 제1 및 제2 선택수단은 선택 제어신호에 의해 입력된 두개의 데이타중 하나를 선택하여 출력하는 다중화기(Multiplexer)를 포함하는 것을 특징으로 하는 이차원 이산 여현 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069809A KR100236972B1 (ko) | 1996-12-21 | 1996-12-21 | 저전송율 압축/복원을 위한 이차원 이산여현 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069809A KR100236972B1 (ko) | 1996-12-21 | 1996-12-21 | 저전송율 압축/복원을 위한 이차원 이산여현 변환기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050961A true KR19980050961A (ko) | 1998-09-15 |
| KR100236972B1 KR100236972B1 (ko) | 2000-01-15 |
Family
ID=19490136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069809A KR100236972B1 (ko) | 1996-12-21 | 1996-12-21 | 저전송율 압축/복원을 위한 이차원 이산여현 변환기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236972B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040014047A (ko) * | 2002-08-09 | 2004-02-14 | (주)씨앤에스 테크놀로지 | 이산여현변환 방법과 이를 이용한 영상압축방법 |
| KR100790846B1 (ko) * | 2006-09-25 | 2008-01-02 | 광운대학교 산학협력단 | 영상처리의 정수 변환 방법 및 그의 프로세서 |
-
1996
- 1996-12-21 KR KR1019960069809A patent/KR100236972B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040014047A (ko) * | 2002-08-09 | 2004-02-14 | (주)씨앤에스 테크놀로지 | 이산여현변환 방법과 이를 이용한 영상압축방법 |
| KR100790846B1 (ko) * | 2006-09-25 | 2008-01-02 | 광운대학교 산학협력단 | 영상처리의 정수 변환 방법 및 그의 프로세서 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100236972B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485216A (en) | Video format conversion apparatus for high definition television | |
| JP2914226B2 (ja) | 可逆変換を可能にするディジタル信号の変換符号化方式 | |
| JP2672302B2 (ja) | 変換回路 | |
| US5649077A (en) | Modularized architecture for rendering scaled discrete cosine transform coefficients and inverse thereof for rapid implementation | |
| KR100246878B1 (ko) | 역이산 코사인변환 프로세서, 이산 코사인 변환계수의 매트릭스를 역변환하기 위한 방법 및 그 장치 | |
| KR100275933B1 (ko) | 엠펙디코더의 역이산여현변환장치 | |
| US5268853A (en) | Orthogonal transformation processor for compressing information | |
| JPH11501420A (ja) | Ｊｐｅｇ画像圧縮標準を実現するｖｌｓｉ回路構造体 | |
| KR20010083718A (ko) | 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치 | |
| JPS6118910B2 (ko) | ||
| EP0566184A2 (en) | Picture transformer and television system with a transmitter and a receiver comprising a picture transformer | |
| KR100236972B1 (ko) | 저전송율 압축/복원을 위한 이차원 이산여현 변환기 | |
| JP3025750B2 (ja) | 離散コサイン変換回路，離散コサイン逆変換回路，ｍｐｅｇビデオエンコーダ，ｍｐｅｇビデオデコーダ | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| US5359549A (en) | Orthogonal transformation processor for compressing information | |
| US5978508A (en) | Two-dimensional inverse discrete cosine transformation circuit for MPEG2 video decoder | |
| KR20030057425A (ko) | 역 변환 디바이스 및 역 변환 방법 및 변환 디바이스 및변환 방법 | |
| JPS63133724A (ja) | 入力信号を伝送又は記憶するシステム | |
| KR0178746B1 (ko) | 매크로블럭의 반픽셀처리장치 | |
| KR100248082B1 (ko) | 이차원이산여현변환장치 | |
| JP4266512B2 (ja) | データ処理装置 | |
| JPH08307868A (ja) | 動画像復号装置 | |
| JP2003256405A (ja) | 画像処理装置、画像処理方法、プログラム、及び記憶媒体 | |
| KR970002479B1 (ko) | 이차원 역이산 코사인 변환 장치 | |
| KR960014197B1 (ko) | 파이프라인 분산연산을 이용한 8×8 이차원 이산여현 변환/역변환 처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091228 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |