JP2000174253A - 固体撮像素子およびその駆動方法 - Google Patents
固体撮像素子およびその駆動方法Info
- Publication number
- JP2000174253A JP2000174253A JP10351406A JP35140698A JP2000174253A JP 2000174253 A JP2000174253 A JP 2000174253A JP 10351406 A JP10351406 A JP 10351406A JP 35140698 A JP35140698 A JP 35140698A JP 2000174253 A JP2000174253 A JP 2000174253A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer register
- vertical charge
- horizontal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000003384 imaging method Methods 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 description 19
- 238000009825 accumulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 水平方向で隣接する複数の画素の信号電荷を
加算して出力する場合にもフレームレートの向上を可能
にする。 【解決手段】 水平電荷転送レジスタ４０５Ａには、障
壁部電極７０５Ａと蓄積部電極７０５Ｂとから成る転送
電極７０５が間隔をおいて配列されており、４つの転送
電極７０５を周期として別のパルスを印加できるよう
に、４本の水平バスライン配線７０６Ａが設けられ、隣
接する４つの転送電極７０５はそれぞれ異なる配線７０
６Ａに接続されている。そして、第１および第２の配線
対７０６−１、７０６−２のそれぞれにおいて、２本の
配線に対し同相ではあるが電位レベルの異なるパルスを
印加し、また第１および第２の配線対７０６−１、７０
６−２の間ではパルスを逆相とする。これにより１回駆
動パルスを印加するごとに電荷は２つの転送電極分移動
し、転送時間は半分となる。
加算して出力する場合にもフレームレートの向上を可能
にする。 【解決手段】 水平電荷転送レジスタ４０５Ａには、障
壁部電極７０５Ａと蓄積部電極７０５Ｂとから成る転送
電極７０５が間隔をおいて配列されており、４つの転送
電極７０５を周期として別のパルスを印加できるよう
に、４本の水平バスライン配線７０６Ａが設けられ、隣
接する４つの転送電極７０５はそれぞれ異なる配線７０
６Ａに接続されている。そして、第１および第２の配線
対７０６−１、７０６−２のそれぞれにおいて、２本の
配線に対し同相ではあるが電位レベルの異なるパルスを
印加し、また第１および第２の配線対７０６−１、７０
６−２の間ではパルスを逆相とする。これにより１回駆
動パルスを印加するごとに電荷は２つの転送電極分移動
し、転送時間は半分となる。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子およ
び固体撮像素子の駆動方法に関するものである。
び固体撮像素子の駆動方法に関するものである。
【０００２】
【従来の技術】図４は、インターライン転送型の固体撮
像素子の構成を示す平面図である。図４に示したインタ
ーライン転送型固体撮像素子４００は、半導体基板４０
１上に配列され複数の電荷転送装置である垂直電荷転送
レジスタ４０２と、各垂直電荷転送レジスタ４０２に対
応して配置された多数の光電変換素子４０３とを備えて
いる。複数の垂直電荷転送レジスタ４０２は、半導体基
板上に相互に間隔をおきほぼ平行に延設されており、光
電変換素子４０３は各垂直電荷転送レジスタ４０２ごと
に垂直電荷転送レジスタ４０２に沿って配列され受光し
て生成した電荷を、垂直電荷転送レジスタ４０２により
転送すべき電荷として垂直電荷転送レジスタ４０２に出
力する。垂直電荷転送レジスタ４０２の１つの電荷保持
単位とその電荷保持単位に対応して配置された光電変換
素子４０３が画素４０４を構成している。
像素子の構成を示す平面図である。図４に示したインタ
ーライン転送型固体撮像素子４００は、半導体基板４０
１上に配列され複数の電荷転送装置である垂直電荷転送
レジスタ４０２と、各垂直電荷転送レジスタ４０２に対
応して配置された多数の光電変換素子４０３とを備えて
いる。複数の垂直電荷転送レジスタ４０２は、半導体基
板上に相互に間隔をおきほぼ平行に延設されており、光
電変換素子４０３は各垂直電荷転送レジスタ４０２ごと
に垂直電荷転送レジスタ４０２に沿って配列され受光し
て生成した電荷を、垂直電荷転送レジスタ４０２により
転送すべき電荷として垂直電荷転送レジスタ４０２に出
力する。垂直電荷転送レジスタ４０２の１つの電荷保持
単位とその電荷保持単位に対応して配置された光電変換
素子４０３が画素４０４を構成している。
【０００３】垂直電荷転送レジスタ４０２の一端部側に
は、各垂直電荷転送レジスタ４０２から電荷を受け取っ
て電荷を一方向に転送する水平電荷転送レジスタ４０５
が延設されている。水平電荷転送レジスタ４０５は、垂
直電荷転送レジスタ４０２の端部にそれぞれ接続され一
列に配列された複数の転送電極を含んでいる。水平電荷
転送レジスタ４０５の一端には、水平電荷転送レジスタ
４０５に電気的に結合された電荷検出部４０６が設けら
れ、電荷検出部４０６が出力する信号は、出力部４０７
を通して出力端子４０８介し外部に出力される。
は、各垂直電荷転送レジスタ４０２から電荷を受け取っ
て電荷を一方向に転送する水平電荷転送レジスタ４０５
が延設されている。水平電荷転送レジスタ４０５は、垂
直電荷転送レジスタ４０２の端部にそれぞれ接続され一
列に配列された複数の転送電極を含んでいる。水平電荷
転送レジスタ４０５の一端には、水平電荷転送レジスタ
４０５に電気的に結合された電荷検出部４０６が設けら
れ、電荷検出部４０６が出力する信号は、出力部４０７
を通して出力端子４０８介し外部に出力される。
【０００４】このような固体撮像素子４００において、
各画素４０４の信号電荷を個別に出力する動作と、隣接
する複数の画素の信号電荷を加算して出力する動作の両
方の動作を行わせることが必要になる場合がある。複数
の画素の信号電荷を加算して出力した場合には解像度が
低下するものの、全信号電荷を出力するために必要な時
間を短くすることができ、したがってフレームレートを
上げることができる。同一の画像システムで、精細な再
生画像を得たい時と、フレームレートの高い再生画像を
得たい時がある場合に、上述のような両方の動作が必要
となる。特に、高精細な画像を得ることのできる画素数
の多い撮像素子においては、全画素の信号電荷を出力す
るために時間がかかり、その結果、フレームレートが低
下してして、動きを伴う被写体を撮影した場合には再生
画像の動きが不自然なものとなることがある。したがっ
て、被写体が動いている場合には、自然な動きの再生画
像を得るためにフレームレートは高いことが望ましい。
各画素４０４の信号電荷を個別に出力する動作と、隣接
する複数の画素の信号電荷を加算して出力する動作の両
方の動作を行わせることが必要になる場合がある。複数
の画素の信号電荷を加算して出力した場合には解像度が
低下するものの、全信号電荷を出力するために必要な時
間を短くすることができ、したがってフレームレートを
上げることができる。同一の画像システムで、精細な再
生画像を得たい時と、フレームレートの高い再生画像を
得たい時がある場合に、上述のような両方の動作が必要
となる。特に、高精細な画像を得ることのできる画素数
の多い撮像素子においては、全画素の信号電荷を出力す
るために時間がかかり、その結果、フレームレートが低
下してして、動きを伴う被写体を撮影した場合には再生
画像の動きが不自然なものとなることがある。したがっ
て、被写体が動いている場合には、自然な動きの再生画
像を得るためにフレームレートは高いことが望ましい。
【０００５】以下、一例として全画素同時独立読み出し
方式の固体撮像素子において、各光電変換素子の信号電
荷を個別に出力する動作と、水平２画素、垂直２画素の
計４画素の信号電荷を加算して出力する動作を切り替え
る場合について説明し、その課題について述べる。より
多くの画素の信号電荷を加算する場合にも基本的な動作
は同じである。
方式の固体撮像素子において、各光電変換素子の信号電
荷を個別に出力する動作と、水平２画素、垂直２画素の
計４画素の信号電荷を加算して出力する動作を切り替え
る場合について説明し、その課題について述べる。より
多くの画素の信号電荷を加算する場合にも基本的な動作
は同じである。
【０００６】垂直方向に隣接した２画素の信号電荷を加
算するためには、水平ブランキング期間内に垂直電荷転
送レジスタ４０２内の信号電荷を２回転送すればよい。
かかる方法は例えば特開平４−２６２６７９に開示され
ている。図５は、この方法を用いた際に水平ブランキン
グ期間内に垂直電荷転送レジスタ４０２の各転送電極に
印加されるパルスを示すタイミングチャートである。ま
た、図６は、図５の各時刻Ｔ１〜Ｔ７における垂直電荷
転送レジスタ４０２の転送方向に沿った電位、および信
号電荷の蓄積状態を示す模式図である。
算するためには、水平ブランキング期間内に垂直電荷転
送レジスタ４０２内の信号電荷を２回転送すればよい。
かかる方法は例えば特開平４−２６２６７９に開示され
ている。図５は、この方法を用いた際に水平ブランキン
グ期間内に垂直電荷転送レジスタ４０２の各転送電極に
印加されるパルスを示すタイミングチャートである。ま
た、図６は、図５の各時刻Ｔ１〜Ｔ７における垂直電荷
転送レジスタ４０２の転送方向に沿った電位、および信
号電荷の蓄積状態を示す模式図である。
【０００７】光電変換素子４０３から垂直電荷転送レジ
スタ４０２へ読み出された信号電荷は、水平ブランキン
グ期間に垂直電荷転送レジスタ４０２の転送電極にパル
スを２回印加することにより垂直電荷転送レジスタ４０
２内を２画素分転送される。この時、各垂直電荷転送レ
ジスタ４０２の最終段の信号電荷、およびその前段の信
号電荷は連続して水平電荷転送レジスタ４０５に転送さ
れ、水平電荷転送レジスタ４０５内で加算される。
スタ４０２へ読み出された信号電荷は、水平ブランキン
グ期間に垂直電荷転送レジスタ４０２の転送電極にパル
スを２回印加することにより垂直電荷転送レジスタ４０
２内を２画素分転送される。この時、各垂直電荷転送レ
ジスタ４０２の最終段の信号電荷、およびその前段の信
号電荷は連続して水平電荷転送レジスタ４０５に転送さ
れ、水平電荷転送レジスタ４０５内で加算される。
【０００８】図５においてφＨ１は水平電荷転送レジス
タ４０５の転送電極に印加される水平電荷転送レジスタ
４０５の駆動パルスであり、φＶ１〜φＶ４は各垂直電
荷転送レジスタ４０２の転送電極に印加される駆動パル
スである。駆動パルスφＶ１〜φＶ４は負極性の４相の
パルスであり、駆動パルスφＶ１〜φＶ４が１度、この
順番で順次ローレベルになると垂直電荷転送レジスタ４
０２内の電荷は１画素分、水平電荷転送レジスタ４０５
方向に移動する。
タ４０５の転送電極に印加される水平電荷転送レジスタ
４０５の駆動パルスであり、φＶ１〜φＶ４は各垂直電
荷転送レジスタ４０２の転送電極に印加される駆動パル
スである。駆動パルスφＶ１〜φＶ４は負極性の４相の
パルスであり、駆動パルスφＶ１〜φＶ４が１度、この
順番で順次ローレベルになると垂直電荷転送レジスタ４
０２内の電荷は１画素分、水平電荷転送レジスタ４０５
方向に移動する。
【０００９】図６において、最上行は垂直電荷転送レジ
スタ４０２を模式的に示し、その下に各時刻Ｔ１〜Ｔ４
（図５）での電位分布および信号電荷の蓄積状態が示さ
れている。そして、時刻Ｔ１〜Ｔ３の期間で信号電荷Ｓ
Ｃは図上左方向に１画素分移動して水平電荷転送レジス
タ４０５の箇所に到達し、時刻Ｔ２〜Ｔ７の期間で信号
電荷ＳＣは再び１画素分移動して水平電荷転送レジスタ
４０５に到達し、最初の信号電荷に加算される。この
間、駆動パルスφＶ１〜φＶ４は、図５に示したよう
に、２回ローレベルとなる。
スタ４０２を模式的に示し、その下に各時刻Ｔ１〜Ｔ４
（図５）での電位分布および信号電荷の蓄積状態が示さ
れている。そして、時刻Ｔ１〜Ｔ３の期間で信号電荷Ｓ
Ｃは図上左方向に１画素分移動して水平電荷転送レジス
タ４０５の箇所に到達し、時刻Ｔ２〜Ｔ７の期間で信号
電荷ＳＣは再び１画素分移動して水平電荷転送レジスタ
４０５に到達し、最初の信号電荷に加算される。この
間、駆動パルスφＶ１〜φＶ４は、図５に示したよう
に、２回ローレベルとなる。
【００１０】垂直電荷転送レジスタ４０２より２行分の
信号電荷を受け取った水平電荷転送レジスタ４０５は、
これを出力部４０７へ順次転送する。垂直方向で隣接す
る２画素分の電荷が加算されているので、全画素の信号
電荷を出力するために必要な水平転送の回数は、信号電
荷を個別に出力する場合の１／２である。したがって、
全画素の信号電荷を出力するために必要な時間も１／２
になる。
信号電荷を受け取った水平電荷転送レジスタ４０５は、
これを出力部４０７へ順次転送する。垂直方向で隣接す
る２画素分の電荷が加算されているので、全画素の信号
電荷を出力するために必要な水平転送の回数は、信号電
荷を個別に出力する場合の１／２である。したがって、
全画素の信号電荷を出力するために必要な時間も１／２
になる。
【００１１】一方、水平方向に隣接した２画素の信号電
荷を加算するには、水平電荷転送レジスタ４０５の最終
電極に印加されるパルスφＨ１Ｌ、およびリセットトゲ
ート電極に印加されるリセットパルスφＲのタイミング
を、水平電荷転送レジスタ４０５の転送電極に印加され
る駆動パルスφＨ１、φＨ２の２倍の周期にする。かか
る方法は例えば特開平４−２５６３６４に開示されてい
る。
荷を加算するには、水平電荷転送レジスタ４０５の最終
電極に印加されるパルスφＨ１Ｌ、およびリセットトゲ
ート電極に印加されるリセットパルスφＲのタイミング
を、水平電荷転送レジスタ４０５の転送電極に印加され
る駆動パルスφＨ１、φＨ２の２倍の周期にする。かか
る方法は例えば特開平４−２５６３６４に開示されてい
る。
【００１２】図７は、図４に示した固体撮像素子４００
の水平電荷転送レジスタ４０５の転送方向に沿った側断
面構造および配線接続を示す断面側面図である。水平電
荷転送レジスタ４０５はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕ
ｐｌｅｄ Ｄｅｖｉｃｅ）により構成され、図７に示し
たように、Ｐ型拡散層７０１の一主面上に水平電荷転送
レジスタ４０５の電荷転送領域となるＮ型拡散層７０２
が形成され、Ｎ型拡散層７０２内には電荷転送領域の障
壁部位となるＮ−型領域７０３が電荷転送方向に沿って
等間隔に形成されている。また、Ｐ型拡散層７０１表面
上には絶縁膜７０４を介して電荷転送電極７０５が配列
されている。
の水平電荷転送レジスタ４０５の転送方向に沿った側断
面構造および配線接続を示す断面側面図である。水平電
荷転送レジスタ４０５はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕ
ｐｌｅｄ Ｄｅｖｉｃｅ）により構成され、図７に示し
たように、Ｐ型拡散層７０１の一主面上に水平電荷転送
レジスタ４０５の電荷転送領域となるＮ型拡散層７０２
が形成され、Ｎ型拡散層７０２内には電荷転送領域の障
壁部位となるＮ−型領域７０３が電荷転送方向に沿って
等間隔に形成されている。また、Ｐ型拡散層７０１表面
上には絶縁膜７０４を介して電荷転送電極７０５が配列
されている。
【００１３】各電荷転送電極７０５は、Ｎ型拡散層７０
２上の蓄積部電極７０５ＡとＮ−型領域７０３上の障壁
部電極７０５Ｂとを対にして構成され、２本の水平バス
ライン配線７０６に対して、１つおきに異なる配線７０
６に接続されている。そして、各転送電極７０５には水
平バスライン配線７０６を通して位相が１８０度異なる
２相の駆動パルスφＨ１、φＨ２が印加される。
２上の蓄積部電極７０５ＡとＮ−型領域７０３上の障壁
部電極７０５Ｂとを対にして構成され、２本の水平バス
ライン配線７０６に対して、１つおきに異なる配線７０
６に接続されている。そして、各転送電極７０５には水
平バスライン配線７０６を通して位相が１８０度異なる
２相の駆動パルスφＨ１、φＨ２が印加される。
【００１４】水平電荷転送レジスタ４０５の端部近傍に
は、絶縁膜７０４を介して最終電極７０７、出力ゲート
電極７０８、ならびにリセットゲート電極７０９が、水
平電荷転送レジスタ４０５の端部に向けてこの順番で形
成されており、各電極にはそれぞれパルスφＨ１Ｌ、直
流電圧ＯＧ、ならびにリセットパルスφＲが印加され
る。Ｎ型拡散層７０２のうち、出力ゲート電極７０８と
リセットゲート電極７０９の間の領域には、電荷検出部
４０６（図４）の浮遊容量となる第１のＮ＋型拡散層７
１０が設けられている。また、リセットゲート電極７０
９を挟んで第１のＮ＋型拡散層７１０と反対側には、リ
セットドレインとなる第２のＮ＋型拡散層７１１が設け
られている。そして第１のＮ＋型拡散層７１０は出力部
４０７の入力端子に接続され、一方、第２のＮ＋型拡散
層７１１は所定の直流電位ＶＲＤに固定されている。
は、絶縁膜７０４を介して最終電極７０７、出力ゲート
電極７０８、ならびにリセットゲート電極７０９が、水
平電荷転送レジスタ４０５の端部に向けてこの順番で形
成されており、各電極にはそれぞれパルスφＨ１Ｌ、直
流電圧ＯＧ、ならびにリセットパルスφＲが印加され
る。Ｎ型拡散層７０２のうち、出力ゲート電極７０８と
リセットゲート電極７０９の間の領域には、電荷検出部
４０６（図４）の浮遊容量となる第１のＮ＋型拡散層７
１０が設けられている。また、リセットゲート電極７０
９を挟んで第１のＮ＋型拡散層７１０と反対側には、リ
セットドレインとなる第２のＮ＋型拡散層７１１が設け
られている。そして第１のＮ＋型拡散層７１０は出力部
４０７の入力端子に接続され、一方、第２のＮ＋型拡散
層７１１は所定の直流電位ＶＲＤに固定されている。
【００１５】図８は、各画素の信号電荷を個別に出力す
る場合の、水平電荷転送レジスタ４０５の転送電極、最
終電極、およびリセットゲート電極に印加されるパルス
を示すタイミングチャートである。駆動パルスφＨ１と
φＨ２は、互いに位相が１８０°ずれた２相の２値パル
スであり、パルスφＨ１Ｌは駆動パルスφＨ１と同相の
パルスとなっている。図中、ＨＬは駆動パルスφＨ１、
φＨ２およびパルスφＨ１Ｌのローレベル電位を、ＨＨ
は同ハイレベル電位を示している。また、ＲＨ、ＲＬは
リセットパルスφＲのハイレベルおよびローレベルをそ
れぞれ示している。
る場合の、水平電荷転送レジスタ４０５の転送電極、最
終電極、およびリセットゲート電極に印加されるパルス
を示すタイミングチャートである。駆動パルスφＨ１と
φＨ２は、互いに位相が１８０°ずれた２相の２値パル
スであり、パルスφＨ１Ｌは駆動パルスφＨ１と同相の
パルスとなっている。図中、ＨＬは駆動パルスφＨ１、
φＨ２およびパルスφＨ１Ｌのローレベル電位を、ＨＨ
は同ハイレベル電位を示している。また、ＲＨ、ＲＬは
リセットパルスφＲのハイレベルおよびローレベルをそ
れぞれ示している。
【００１６】また図９は、図８の各時刻ｔ１〜ｔ３にお
ける水平電荷転送レジスタ４０５の転送方向に沿った電
位および信号電荷の蓄積状態を示す模式図である。図９
の最上段には水平電荷転送レジスタ４０５が模式的に示
され、その下に、水平電荷転送レジスタ４０５の各箇所
における電位分布および信号電荷ＣＳの状態が各時刻ｔ
１〜ｔ３ごとに示されている。水平電荷転送レジスタ４
０５を転送されてきた信号電荷ＣＳは個別に、浮遊容量
となる第１のＮ＋拡散層７１０に転送されて電圧変換さ
れ、出力部４０７を通じ出力端子４０８より固体撮像素
子の外部に出力される。その後、第１のＮ＋拡散層７１
０の信号電荷は、リセットゲート電極７０９にパルスが
印加されるとリセットドレインである第２のＮ＋型拡散
層７１１に排出される。
ける水平電荷転送レジスタ４０５の転送方向に沿った電
位および信号電荷の蓄積状態を示す模式図である。図９
の最上段には水平電荷転送レジスタ４０５が模式的に示
され、その下に、水平電荷転送レジスタ４０５の各箇所
における電位分布および信号電荷ＣＳの状態が各時刻ｔ
１〜ｔ３ごとに示されている。水平電荷転送レジスタ４
０５を転送されてきた信号電荷ＣＳは個別に、浮遊容量
となる第１のＮ＋拡散層７１０に転送されて電圧変換さ
れ、出力部４０７を通じ出力端子４０８より固体撮像素
子の外部に出力される。その後、第１のＮ＋拡散層７１
０の信号電荷は、リセットゲート電極７０９にパルスが
印加されるとリセットドレインである第２のＮ＋型拡散
層７１１に排出される。
【００１７】次に、水平方向に隣接する２画素の信号電
荷を加算して出力する場合について説明する。図１０
は、水平方向に隣接する２画素の信号電荷を加算して出
力する場合の、水平電荷転送レジスタ４０５の転送電
極、最終電極、およびリセットゲート電極に印加される
パルスを示すタイミングチャートである。また図１１
は、図１０の各時刻における水平電荷転送レジスタ４０
５の転送方向に沿った電位、および信号電荷の蓄積状態
を示す模式図であり、上述した図９に対応する図面であ
る。
荷を加算して出力する場合について説明する。図１０
は、水平方向に隣接する２画素の信号電荷を加算して出
力する場合の、水平電荷転送レジスタ４０５の転送電
極、最終電極、およびリセットゲート電極に印加される
パルスを示すタイミングチャートである。また図１１
は、図１０の各時刻における水平電荷転送レジスタ４０
５の転送方向に沿った電位、および信号電荷の蓄積状態
を示す模式図であり、上述した図９に対応する図面であ
る。
【００１８】図１０に示したように、水平電荷転送レジ
スタ４０５の転送電極に印加される駆動パルスφＨ１、
φＨ２の周期は、１画素の信号電荷を個別に出力する場
合の周期と同じであるが、最終電極７０７に印加される
パルスφＨ１Ｌ、およびリセットトゲート電極７０９に
印加されるパルスφＲの周期は、図８と比べて分かるよ
うに、信号電荷を個別に出力する場合の２倍に設定され
ている。これにより、水平電荷転送レジスタ４０５を転
送されてきた信号電荷ＣＳは、隣接する２画素分の信号
電荷ＣＳが最終電極７０７下で加算された上で第１のＮ
＋拡散層７１０に転送される。
スタ４０５の転送電極に印加される駆動パルスφＨ１、
φＨ２の周期は、１画素の信号電荷を個別に出力する場
合の周期と同じであるが、最終電極７０７に印加される
パルスφＨ１Ｌ、およびリセットトゲート電極７０９に
印加されるパルスφＲの周期は、図８と比べて分かるよ
うに、信号電荷を個別に出力する場合の２倍に設定され
ている。これにより、水平電荷転送レジスタ４０５を転
送されてきた信号電荷ＣＳは、隣接する２画素分の信号
電荷ＣＳが最終電極７０７下で加算された上で第１のＮ
＋拡散層７１０に転送される。
【００１９】
【発明が解決しようとする課題】しかし、垂直方向で隣
接する画素の信号電荷を加算して出力する場合と異な
り、水平方向で隣接する画素の信号電荷を加算して出力
してもフレームレートは変わらない。すなわち、水平電
荷転送レジスタ４０５の転送電極７０５に印加される駆
動パルスφＨ１、φＨ２は、各画素の信号電荷ＣＳを個
別に出力する場合と同一であるため、水平電荷転送レジ
スタ４０５内を信号電荷が転送される速度は変わらず、
水平電荷転送レジスタ４０５の全電荷を出力するのに要
する時間は同じである。したがって、水平２画素、垂直
２画素の計４画素の信号電荷を加算して出力したとして
も、データ量は１／４になるものの、フレームレートは
２倍にしか上がらない。
接する画素の信号電荷を加算して出力する場合と異な
り、水平方向で隣接する画素の信号電荷を加算して出力
してもフレームレートは変わらない。すなわち、水平電
荷転送レジスタ４０５の転送電極７０５に印加される駆
動パルスφＨ１、φＨ２は、各画素の信号電荷ＣＳを個
別に出力する場合と同一であるため、水平電荷転送レジ
スタ４０５内を信号電荷が転送される速度は変わらず、
水平電荷転送レジスタ４０５の全電荷を出力するのに要
する時間は同じである。したがって、水平２画素、垂直
２画素の計４画素の信号電荷を加算して出力したとして
も、データ量は１／４になるものの、フレームレートは
２倍にしか上がらない。
【００２０】本発明はこのような問題を解決するために
なされたもので、その目的は、水平方向で隣接する複数
の画素の信号電荷を加算して出力する場合にもフレーム
レートを高めることが可能な固体撮像素子および固体撮
像素子の駆動方法を提供することにある。
なされたもので、その目的は、水平方向で隣接する複数
の画素の信号電荷を加算して出力する場合にもフレーム
レートを高めることが可能な固体撮像素子および固体撮
像素子の駆動方法を提供することにある。
【００２１】
【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体基板上に相互に間隔をおきほぼ平行
に延設された複数の垂直電荷転送レジスタと、各垂直電
荷転送レジスタごとに前記垂直電荷転送レジスタに沿っ
て配列され受光して生成した電荷を、前記垂直電荷転送
レジスタにより転送すべき前記電荷として前記垂直電荷
転送レジスタに出力する複数の光電変換素子と、前記垂
直電荷転送レジスタの一端部側に延設され各垂直電荷転
送レジスタから前記電荷を受け取って前記電荷を一方向
に転送する水平電荷転送レジスタとを備え、前記水平電
荷転送レジスタは、前記垂直電荷転送レジスタの端部に
それぞれ接続され一列に配列された複数の転送電極を含
み前記転送電極に対してとびとびに印加される少なくと
も２相の駆動パルスに同期して前記電荷を転送する固体
撮像素子であって、前記水平電荷転送レジスタの端部よ
り各垂直電荷転送レジスタからの前記電荷を個別に取り
出すために必要な前記駆動パルスの相数の整数倍の数を
Ｎとして、前記水平電荷転送レジスタの前記一列に配列
された転送電極に前記駆動パルスを供給するＮ本の配線
を有し、隣接するＮ個の前記転送電極は互いに異なる前
記配線に接続され、同一の前記配線に接続された前記転
送電極の間隔は一定であることを特徴とする。
成するため、半導体基板上に相互に間隔をおきほぼ平行
に延設された複数の垂直電荷転送レジスタと、各垂直電
荷転送レジスタごとに前記垂直電荷転送レジスタに沿っ
て配列され受光して生成した電荷を、前記垂直電荷転送
レジスタにより転送すべき前記電荷として前記垂直電荷
転送レジスタに出力する複数の光電変換素子と、前記垂
直電荷転送レジスタの一端部側に延設され各垂直電荷転
送レジスタから前記電荷を受け取って前記電荷を一方向
に転送する水平電荷転送レジスタとを備え、前記水平電
荷転送レジスタは、前記垂直電荷転送レジスタの端部に
それぞれ接続され一列に配列された複数の転送電極を含
み前記転送電極に対してとびとびに印加される少なくと
も２相の駆動パルスに同期して前記電荷を転送する固体
撮像素子であって、前記水平電荷転送レジスタの端部よ
り各垂直電荷転送レジスタからの前記電荷を個別に取り
出すために必要な前記駆動パルスの相数の整数倍の数を
Ｎとして、前記水平電荷転送レジスタの前記一列に配列
された転送電極に前記駆動パルスを供給するＮ本の配線
を有し、隣接するＮ個の前記転送電極は互いに異なる前
記配線に接続され、同一の前記配線に接続された前記転
送電極の間隔は一定であることを特徴とする。
【００２２】また、本発明は、半導体基板上に相互に間
隔をおきほぼ平行に延設された複数の垂直電荷転送レジ
スタと、各垂直電荷転送レジスタごとに前記垂直電荷転
送レジスタに沿って配列され受光して生成した電荷を、
前記垂直電荷転送レジスタにより転送すべき前記電荷と
して前記垂直電荷転送レジスタに出力する複数の光電変
換素子と、前記垂直電荷転送レジスタの一端部側に延設
され各垂直電荷転送レジスタから前記電荷を受け取って
前記電荷を一方向に転送する水平電荷転送レジスタとを
備え、前記水平電荷転送レジスタは、前記垂直電荷転送
レジスタの端部にそれぞれ接続され一列に配列された複
数の転送電極を含み前記転送電極に対してとびとびに印
加される少なくとも２相の駆動パルスに同期して前記電
荷を転送する固体撮像素子であり、前記水平電荷転送レ
ジスタの端部より各垂直電荷転送レジスタからの前記電
荷を個別に取り出すために必要な前記駆動パルスの相数
の整数倍の数をＮとして、前記水平電荷転送レジスタの
前記一列に配列された複数の転送電極に前記駆動パルス
を供給するＮ本の配線を有し、隣接するＮ個の前記転送
電極は互いに異なる前記配線に接続され、同一の前記配
線に接続された前記転送電極の間隔は一定である固体撮
像素子を駆動する方法であって、前記配線を複数対の配
線に分け、各対を成す第１および第２の配線は隣接する
前記転送電極にそれぞれ接続して前記第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、前記第２の駆動パルスのローレベルの電位を前記第
１の駆動パルスのハイレベルの電位より高く設定するこ
とを特徴とする。
隔をおきほぼ平行に延設された複数の垂直電荷転送レジ
スタと、各垂直電荷転送レジスタごとに前記垂直電荷転
送レジスタに沿って配列され受光して生成した電荷を、
前記垂直電荷転送レジスタにより転送すべき前記電荷と
して前記垂直電荷転送レジスタに出力する複数の光電変
換素子と、前記垂直電荷転送レジスタの一端部側に延設
され各垂直電荷転送レジスタから前記電荷を受け取って
前記電荷を一方向に転送する水平電荷転送レジスタとを
備え、前記水平電荷転送レジスタは、前記垂直電荷転送
レジスタの端部にそれぞれ接続され一列に配列された複
数の転送電極を含み前記転送電極に対してとびとびに印
加される少なくとも２相の駆動パルスに同期して前記電
荷を転送する固体撮像素子であり、前記水平電荷転送レ
ジスタの端部より各垂直電荷転送レジスタからの前記電
荷を個別に取り出すために必要な前記駆動パルスの相数
の整数倍の数をＮとして、前記水平電荷転送レジスタの
前記一列に配列された複数の転送電極に前記駆動パルス
を供給するＮ本の配線を有し、隣接するＮ個の前記転送
電極は互いに異なる前記配線に接続され、同一の前記配
線に接続された前記転送電極の間隔は一定である固体撮
像素子を駆動する方法であって、前記配線を複数対の配
線に分け、各対を成す第１および第２の配線は隣接する
前記転送電極にそれぞれ接続して前記第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、前記第２の駆動パルスのローレベルの電位を前記第
１の駆動パルスのハイレベルの電位より高く設定するこ
とを特徴とする。
【００２３】本発明では、水平電荷転送レジスタの各転
送電極に駆動パルスを供給する前記Ｎ本の配線を通じて
各配線に接続された転送電極ごとにそれぞれ異なる駆動
パルスを供給することができる。そして、前記配線を複
数対の配線に分け、各対を成す第１および第２の配線は
隣接する転送電極にそれぞれ接続して第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、第２の駆動パルスのローレベルの電位を第１の駆動
パルスのハイレベルの電位より高く設定する。これによ
り、水平電荷転送レジスタにおける電位変化の周期はＮ
個の転送電極分となり、前記配線を通じて１回駆動パル
スを供給するごとに電荷はＮ／２個の転送電極分移動す
る。したがって、垂直電荷転送レジスタから水平電荷転
送レジスタに供給された電荷をすべて転送するために要
する時間は２／Ｎに短縮され、固体撮像素子のフレーム
レートをＮ／２倍に高めることができる。
送電極に駆動パルスを供給する前記Ｎ本の配線を通じて
各配線に接続された転送電極ごとにそれぞれ異なる駆動
パルスを供給することができる。そして、前記配線を複
数対の配線に分け、各対を成す第１および第２の配線は
隣接する転送電極にそれぞれ接続して第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、第２の駆動パルスのローレベルの電位を第１の駆動
パルスのハイレベルの電位より高く設定する。これによ
り、水平電荷転送レジスタにおける電位変化の周期はＮ
個の転送電極分となり、前記配線を通じて１回駆動パル
スを供給するごとに電荷はＮ／２個の転送電極分移動す
る。したがって、垂直電荷転送レジスタから水平電荷転
送レジスタに供給された電荷をすべて転送するために要
する時間は２／Ｎに短縮され、固体撮像素子のフレーム
レートをＮ／２倍に高めることができる。
【００２４】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による固体撮
像素子を構成する水平電荷転送レジスタの断面構造およ
び配線接続を示す断面側面図、図２は水平電荷転送レジ
スタの各転送電極に印加される駆動パルスを示すタイミ
ングチャート、図３は、図２の各時刻ｔ１〜ｔ３におけ
る水平電荷転送レジスタの転送方向に沿った電位分布お
よび信号電荷の蓄積状態を示す模式図である。図１、図
２、図３において図４ないし図１１と同一の要素には同
一の符号が付されている。以下では、これらの図面を参
照して本実施の形態例の固体撮像素子について説明し、
同時に本発明の固体撮像素子の駆動方法の一例について
説明する。
て図面を参照して説明する。図１は本発明による固体撮
像素子を構成する水平電荷転送レジスタの断面構造およ
び配線接続を示す断面側面図、図２は水平電荷転送レジ
スタの各転送電極に印加される駆動パルスを示すタイミ
ングチャート、図３は、図２の各時刻ｔ１〜ｔ３におけ
る水平電荷転送レジスタの転送方向に沿った電位分布お
よび信号電荷の蓄積状態を示す模式図である。図１、図
２、図３において図４ないし図１１と同一の要素には同
一の符号が付されている。以下では、これらの図面を参
照して本実施の形態例の固体撮像素子について説明し、
同時に本発明の固体撮像素子の駆動方法の一例について
説明する。
【００２５】本実施の形態例の固体撮像素子全体の基本
的な構成は図４に示した従来の固体撮像素子４００と同
じであり、また本実施の形態例を構成する水平電荷転送
レジスタ４０５Ａの基本的な構成は図７に示したものと
同じであるため、それらに関する詳しい説明はここでは
省略する。本実施の形態例の固体撮像素子を構成する水
平電荷転送レジスタ４０５Ａが従来の水平電荷転送レジ
スタ４０５（図７）と異なるのは、配線接続の点であ
る。すなわち、従来の水平電荷転送レジスタ４０５では
１つの転送電極（障壁部電極７０５Ａと蓄積部電極７０
５Ｂとから成る）おきに別のパルスを印加できるように
２本の水平バスライン配線７０６が設けられているのに
対し、本実施の形態例の固体撮像素子を構成する水平電
荷転送レジスタ４０５Ａでは、４つの転送電極を周期と
して別のパルスを印加できるように、図１に示したよう
に、４本の水平バスライン配線７０６Ａが設けられてい
る。
的な構成は図４に示した従来の固体撮像素子４００と同
じであり、また本実施の形態例を構成する水平電荷転送
レジスタ４０５Ａの基本的な構成は図７に示したものと
同じであるため、それらに関する詳しい説明はここでは
省略する。本実施の形態例の固体撮像素子を構成する水
平電荷転送レジスタ４０５Ａが従来の水平電荷転送レジ
スタ４０５（図７）と異なるのは、配線接続の点であ
る。すなわち、従来の水平電荷転送レジスタ４０５では
１つの転送電極（障壁部電極７０５Ａと蓄積部電極７０
５Ｂとから成る）おきに別のパルスを印加できるように
２本の水平バスライン配線７０６が設けられているのに
対し、本実施の形態例の固体撮像素子を構成する水平電
荷転送レジスタ４０５Ａでは、４つの転送電極を周期と
して別のパルスを印加できるように、図１に示したよう
に、４本の水平バスライン配線７０６Ａが設けられてい
る。
【００２６】すなわち、水平電荷転送レジスタ４０５で
は、その端部より各垂直電荷転送レジスタからの電荷を
個別に取り出すために必要な駆動パルスの相数は２であ
り、したがって２本の配線７０６を通じて２つの相互に
逆相の駆動パルスφＨ１、φＨ２が転送電極７０５に印
加されていたが、本実施の形態例の水平電荷転送レジス
タ４０５では、水平電荷転送レジスタ４０５Ａの各転送
電極７０５に駆動パルスを供給するために、上記相数の
２倍、すなわち４本の配線７０６Ａが設けられ、隣接す
る２つ転送電極７０５は互いに異なる配線７０６Ａに接
続され、同一の配線７０６Ａに接続された転送電極７０
５の間隔は一定となっている。さらに詳しくは、配線７
０６Ａは第１および第２の配線対７０６−１、７０６−
２に分けられ、第１の配線対７０６−１を成す第１およ
び第２の配線７０６−１１、７０６−１２は隣接する転
送電極７０５に接続され、第２の配線対７０６−２を成
す第１および第２の配線７０６−２１、７０６−２２も
それぞれ隣接する他の転送電極７０５に接続されてい
る。
は、その端部より各垂直電荷転送レジスタからの電荷を
個別に取り出すために必要な駆動パルスの相数は２であ
り、したがって２本の配線７０６を通じて２つの相互に
逆相の駆動パルスφＨ１、φＨ２が転送電極７０５に印
加されていたが、本実施の形態例の水平電荷転送レジス
タ４０５では、水平電荷転送レジスタ４０５Ａの各転送
電極７０５に駆動パルスを供給するために、上記相数の
２倍、すなわち４本の配線７０６Ａが設けられ、隣接す
る２つ転送電極７０５は互いに異なる配線７０６Ａに接
続され、同一の配線７０６Ａに接続された転送電極７０
５の間隔は一定となっている。さらに詳しくは、配線７
０６Ａは第１および第２の配線対７０６−１、７０６−
２に分けられ、第１の配線対７０６−１を成す第１およ
び第２の配線７０６−１１、７０６−１２は隣接する転
送電極７０５に接続され、第２の配線対７０６−２を成
す第１および第２の配線７０６−２１、７０６−２２も
それぞれ隣接する他の転送電極７０５に接続されてい
る。
【００２７】このような構成において、第１の配線対７
０６−１の第１および第２の配線７０６−１１、７０６
−１２には、図２に示したように、相互に同相の駆動パ
ルスφＨ１、φＨ１’（本発明に係わる第１および第２
の駆動パルス）を印加し、一方、第２の配線対７０６−
２の第１の配線７０６−２１、７０６−２２には、図２
に示したように、駆動パルスφＨ１、φＨ１’とは逆相
で、相互に同相の駆動パルスφＨ２、φＨ２’（本発明
に係わる第１および第２の駆動パルス）を印加する。
０６−１の第１および第２の配線７０６−１１、７０６
−１２には、図２に示したように、相互に同相の駆動パ
ルスφＨ１、φＨ１’（本発明に係わる第１および第２
の駆動パルス）を印加し、一方、第２の配線対７０６−
２の第１の配線７０６−２１、７０６−２２には、図２
に示したように、駆動パルスφＨ１、φＨ１’とは逆相
で、相互に同相の駆動パルスφＨ２、φＨ２’（本発明
に係わる第１および第２の駆動パルス）を印加する。
【００２８】また、駆動パルスφＨ１’φＨ２’のロー
レベルの電位ＨＬ’は、駆動パルスφＨ１、φＨ２のハ
イレベルの電位ＨＨより高くなるように、駆動パルスφ
Ｈ１’、φＨ２’にはオフセット電圧を加える。なお、
図２においてＨＬは駆動パルスφＨ１、φＨ２のローレ
ベルの電位であり、ＨＨ’は駆動パルスφＨ１’、φＨ
２’のハイレベルの電位である。そして、駆動パルスφ
Ｈ１、φＨ２のローレベルの電位ＨＬは本実施の形態例
では接地電位となっている。
レベルの電位ＨＬ’は、駆動パルスφＨ１、φＨ２のハ
イレベルの電位ＨＨより高くなるように、駆動パルスφ
Ｈ１’、φＨ２’にはオフセット電圧を加える。なお、
図２においてＨＬは駆動パルスφＨ１、φＨ２のローレ
ベルの電位であり、ＨＨ’は駆動パルスφＨ１’、φＨ
２’のハイレベルの電位である。そして、駆動パルスφ
Ｈ１、φＨ２のローレベルの電位ＨＬは本実施の形態例
では接地電位となっている。
【００２９】このような駆動パルスφＨ１、φＨ１’、
φＨ２、φＨ２’によって水平電荷転送レジスタ４０５
Ａを駆動すると、水平電荷転送レジスタ４０５Ａにおけ
る電位変化の周期は、図３に示したように、４個の転送
電極分となり、前記配線７０６Ａを通じて１回駆動パル
スを供給するごとに電荷は２個の転送電極分移動し、ま
た、水平方向で隣接する２画素分の電荷が最終電極７０
７下で加算された上で出力される。したがって、垂直電
荷転送レジスタから水平電荷転送レジスタ４０５Ａに供
給された電荷をすべて転送するために要する時間は１／
２に短縮され、固体撮像素子のフレームレートは２倍に
高められる。その結果、垂直電荷転送レジスタにおいて
も隣接する２画素分の電荷を加算する方式を採ったとす
ると、両方で４画素分の電荷を一度に出力でき、フレー
ムレートは４倍に上がる。
φＨ２、φＨ２’によって水平電荷転送レジスタ４０５
Ａを駆動すると、水平電荷転送レジスタ４０５Ａにおけ
る電位変化の周期は、図３に示したように、４個の転送
電極分となり、前記配線７０６Ａを通じて１回駆動パル
スを供給するごとに電荷は２個の転送電極分移動し、ま
た、水平方向で隣接する２画素分の電荷が最終電極７０
７下で加算された上で出力される。したがって、垂直電
荷転送レジスタから水平電荷転送レジスタ４０５Ａに供
給された電荷をすべて転送するために要する時間は１／
２に短縮され、固体撮像素子のフレームレートは２倍に
高められる。その結果、垂直電荷転送レジスタにおいて
も隣接する２画素分の電荷を加算する方式を採ったとす
ると、両方で４画素分の電荷を一度に出力でき、フレー
ムレートは４倍に上がる。
【００３０】なお、本実施の形態例では、４本の水平バ
スライン配線７０６Ａを設けるとしたが、水平バスライ
ン配線の数をさらに増やせば、水平方向で隣接したさら
に多数の画素の信号電荷を加算し、また電荷の移動ピッ
チを大きくしてフレームレートをいっそう高めることが
可能である。一般に、水平バスライン配線７０６Ａを２
ｎ本（ｎは整数）設ければ水平電荷転送レジスタ４０５
Ａの全信号電荷を出力する時間は１／ｎにでき、水平ブ
ランキング期間に垂直電荷転送レジスタの転送電極にパ
ルスをｍ回（ｍは整数）印加すれば全画素の信号電荷を
出力するために必要な水平転送の回数は１／ｍにでき
る。したがって、フレームレートをｎ×ｍ倍に上げるこ
とが可能となる。
スライン配線７０６Ａを設けるとしたが、水平バスライ
ン配線の数をさらに増やせば、水平方向で隣接したさら
に多数の画素の信号電荷を加算し、また電荷の移動ピッ
チを大きくしてフレームレートをいっそう高めることが
可能である。一般に、水平バスライン配線７０６Ａを２
ｎ本（ｎは整数）設ければ水平電荷転送レジスタ４０５
Ａの全信号電荷を出力する時間は１／ｎにでき、水平ブ
ランキング期間に垂直電荷転送レジスタの転送電極にパ
ルスをｍ回（ｍは整数）印加すれば全画素の信号電荷を
出力するために必要な水平転送の回数は１／ｍにでき
る。したがって、フレームレートをｎ×ｍ倍に上げるこ
とが可能となる。
【００３１】また、駆動パルスφＨ１と駆動パルスφＨ
２を同一の駆動パルスとし、駆動パルスφＨ１’と駆動
パルスφＨ２’とを同一の駆動パルスとすると、各転送
電極７０５には従来どうりに駆動パルスが印加されるこ
とになり、その場合には、水平方向で隣接する各画素の
信号電荷は、１転送電極ごとに移動し、加算されること
なく出力されるので、固体撮像素子は従来どうりに動作
する。したがって、本実施の形態例では、単に駆動パル
スを切り替えるのみで、必要に応じて固体撮像素子を高
いフレームレートで動作させたり、あるいは高精細の画
像が得られるように動作させたりすることができる。
２を同一の駆動パルスとし、駆動パルスφＨ１’と駆動
パルスφＨ２’とを同一の駆動パルスとすると、各転送
電極７０５には従来どうりに駆動パルスが印加されるこ
とになり、その場合には、水平方向で隣接する各画素の
信号電荷は、１転送電極ごとに移動し、加算されること
なく出力されるので、固体撮像素子は従来どうりに動作
する。したがって、本実施の形態例では、単に駆動パル
スを切り替えるのみで、必要に応じて固体撮像素子を高
いフレームレートで動作させたり、あるいは高精細の画
像が得られるように動作させたりすることができる。
【００３２】
【発明の効果】以上説明したように本発明は、半導体基
板上に相互に間隔をおきほぼ平行に延設された複数の垂
直電荷転送レジスタと、各垂直電荷転送レジスタごとに
前記垂直電荷転送レジスタに沿って配列され受光して生
成した電荷を、前記垂直電荷転送レジスタにより転送す
べき前記電荷として前記垂直電荷転送レジスタに出力す
る複数の光電変換素子と、前記垂直電荷転送レジスタの
一端部側に延設され各垂直電荷転送レジスタから前記電
荷を受け取って前記電荷を一方向に転送する水平電荷転
送レジスタとを備え、前記水平電荷転送レジスタは、前
記垂直電荷転送レジスタの端部にそれぞれ接続され一列
に配列された複数の転送電極を含み前記転送電極に対し
てとびとびに印加される少なくとも２相の駆動パルスに
同期して前記電荷を転送する固体撮像素子であって、前
記水平電荷転送レジスタの端部より各垂直電荷転送レジ
スタからの前記電荷を個別に取り出すために必要な前記
駆動パルスの相数の整数倍の数をＮとして、前記水平電
荷転送レジスタの前記一列に配列された転送電極に前記
駆動パルスを供給するＮ本の配線を有し、隣接するＮ個
の前記転送電極は互いに異なる前記配線に接続され、同
一の前記配線に接続された前記転送電極の間隔は一定で
あることを特徴とする。
板上に相互に間隔をおきほぼ平行に延設された複数の垂
直電荷転送レジスタと、各垂直電荷転送レジスタごとに
前記垂直電荷転送レジスタに沿って配列され受光して生
成した電荷を、前記垂直電荷転送レジスタにより転送す
べき前記電荷として前記垂直電荷転送レジスタに出力す
る複数の光電変換素子と、前記垂直電荷転送レジスタの
一端部側に延設され各垂直電荷転送レジスタから前記電
荷を受け取って前記電荷を一方向に転送する水平電荷転
送レジスタとを備え、前記水平電荷転送レジスタは、前
記垂直電荷転送レジスタの端部にそれぞれ接続され一列
に配列された複数の転送電極を含み前記転送電極に対し
てとびとびに印加される少なくとも２相の駆動パルスに
同期して前記電荷を転送する固体撮像素子であって、前
記水平電荷転送レジスタの端部より各垂直電荷転送レジ
スタからの前記電荷を個別に取り出すために必要な前記
駆動パルスの相数の整数倍の数をＮとして、前記水平電
荷転送レジスタの前記一列に配列された転送電極に前記
駆動パルスを供給するＮ本の配線を有し、隣接するＮ個
の前記転送電極は互いに異なる前記配線に接続され、同
一の前記配線に接続された前記転送電極の間隔は一定で
あることを特徴とする。
【００３３】また、本発明は、半導体基板上に相互に間
隔をおきほぼ平行に延設された複数の垂直電荷転送レジ
スタと、各垂直電荷転送レジスタごとに前記垂直電荷転
送レジスタに沿って配列され受光して生成した電荷を、
前記垂直電荷転送レジスタにより転送すべき前記電荷と
して前記垂直電荷転送レジスタに出力する複数の光電変
換素子と、前記垂直電荷転送レジスタの一端部側に延設
され各垂直電荷転送レジスタから前記電荷を受け取って
前記電荷を一方向に転送する水平電荷転送レジスタとを
備え、前記水平電荷転送レジスタは、前記垂直電荷転送
レジスタの端部にそれぞれ接続され一列に配列された複
数の転送電極を含み前記転送電極に対してとびとびに印
加される少なくとも２相の駆動パルスに同期して前記電
荷を転送する固体撮像素子であり、前記水平電荷転送レ
ジスタの端部より各垂直電荷転送レジスタからの前記電
荷を個別に取り出すために必要な前記駆動パルスの相数
の整数倍の数をＮとして、前記水平電荷転送レジスタの
前記一列に配列された複数の転送電極に前記駆動パルス
を供給するＮ本の配線を有し、隣接するＮ個の前記転送
電極は互いに異なる前記配線に接続され、同一の前記配
線に接続された前記転送電極の間隔は一定である固体撮
像素子を駆動する方法であって、前記配線を複数対の配
線に分け、各対を成す第１および第２の配線は隣接する
前記転送電極にそれぞれ接続して前記第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、前記第２の駆動パルスのローレベルの電位を前記第
１の駆動パルスのハイレベルの電位より高く設定するこ
とを特徴とする。
隔をおきほぼ平行に延設された複数の垂直電荷転送レジ
スタと、各垂直電荷転送レジスタごとに前記垂直電荷転
送レジスタに沿って配列され受光して生成した電荷を、
前記垂直電荷転送レジスタにより転送すべき前記電荷と
して前記垂直電荷転送レジスタに出力する複数の光電変
換素子と、前記垂直電荷転送レジスタの一端部側に延設
され各垂直電荷転送レジスタから前記電荷を受け取って
前記電荷を一方向に転送する水平電荷転送レジスタとを
備え、前記水平電荷転送レジスタは、前記垂直電荷転送
レジスタの端部にそれぞれ接続され一列に配列された複
数の転送電極を含み前記転送電極に対してとびとびに印
加される少なくとも２相の駆動パルスに同期して前記電
荷を転送する固体撮像素子であり、前記水平電荷転送レ
ジスタの端部より各垂直電荷転送レジスタからの前記電
荷を個別に取り出すために必要な前記駆動パルスの相数
の整数倍の数をＮとして、前記水平電荷転送レジスタの
前記一列に配列された複数の転送電極に前記駆動パルス
を供給するＮ本の配線を有し、隣接するＮ個の前記転送
電極は互いに異なる前記配線に接続され、同一の前記配
線に接続された前記転送電極の間隔は一定である固体撮
像素子を駆動する方法であって、前記配線を複数対の配
線に分け、各対を成す第１および第２の配線は隣接する
前記転送電極にそれぞれ接続して前記第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、前記第２の駆動パルスのローレベルの電位を前記第
１の駆動パルスのハイレベルの電位より高く設定するこ
とを特徴とする。
【００３４】本発明では、水平電荷転送レジスタの各転
送電極に駆動パルスを供給する前記Ｎ本の配線を通じて
各配線に接続された転送電極ごとにそれぞれ異なる駆動
パルスを供給することができる。そして、前記配線を複
数対の配線に分け、各対を成す第１および第２の配線は
隣接する転送電極にそれぞれ接続して第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、第２の駆動パルスのローレベルの電位を第１の駆動
パルスのハイレベルの電位より高く設定する。これによ
り、水平電荷転送レジスタにおける電位変化の周期はＮ
個の転送電極分となり、前記配線を通じて１回駆動パル
スを供給するごとに電荷はＮ／２個の転送電極分移動す
る。したがって、垂直電荷転送レジスタから水平電荷転
送レジスタに供給された電荷をすべて転送するために要
する時間は２／Ｎに短縮され、固体撮像素子のフレーム
レートをＮ／２倍に高めることができる。その結果、被
写体が動きを伴っている場合でも、自然な動きの撮影画
像を得ることが可能となる。
送電極に駆動パルスを供給する前記Ｎ本の配線を通じて
各配線に接続された転送電極ごとにそれぞれ異なる駆動
パルスを供給することができる。そして、前記配線を複
数対の配線に分け、各対を成す第１および第２の配線は
隣接する転送電極にそれぞれ接続して第１および第２の
配線を通じ同相の第１および第２の駆動パルスを印加
し、第２の駆動パルスのローレベルの電位を第１の駆動
パルスのハイレベルの電位より高く設定する。これによ
り、水平電荷転送レジスタにおける電位変化の周期はＮ
個の転送電極分となり、前記配線を通じて１回駆動パル
スを供給するごとに電荷はＮ／２個の転送電極分移動す
る。したがって、垂直電荷転送レジスタから水平電荷転
送レジスタに供給された電荷をすべて転送するために要
する時間は２／Ｎに短縮され、固体撮像素子のフレーム
レートをＮ／２倍に高めることができる。その結果、被
写体が動きを伴っている場合でも、自然な動きの撮影画
像を得ることが可能となる。
【図１】本発明による固体撮像素子を構成する水平電荷
転送レジスタの断面構造および配線接続を示す断面側面
図である。
転送レジスタの断面構造および配線接続を示す断面側面
図である。
【図２】水平電荷転送レジスタの各転送電極に印加され
る駆動パルスを示すタイミングチャートである。
る駆動パルスを示すタイミングチャートである。
【図３】図２の各時刻ｔ１〜ｔ３における水平電荷転送
レジスタの転送方向に沿った電位分布および信号電荷の
蓄積状態を示す模式図である。
レジスタの転送方向に沿った電位分布および信号電荷の
蓄積状態を示す模式図である。
【図４】インターライン転送型の固体撮像素子の構成を
示す平面図である。
示す平面図である。
【図５】水平ブランキング期間内に垂直電荷転送レジス
タの各転送電極に印加されるパルスを示すタイミングチ
ャートである。
タの各転送電極に印加されるパルスを示すタイミングチ
ャートである。
【図６】図５の各時刻Ｔ１〜Ｔ７における垂直電荷転送
レジスタの転送方向に沿った電位、および信号電荷の蓄
積状態を示す模式図である。
レジスタの転送方向に沿った電位、および信号電荷の蓄
積状態を示す模式図である。
【図７】図４に示した固体撮像素子の水平電荷転送レジ
スタの転送方向に沿った側断面構造および配線接続を示
す断面側面図である。
スタの転送方向に沿った側断面構造および配線接続を示
す断面側面図である。
【図８】各画素の信号電荷を個別に出力する場合の、水
平電荷転送レジスタの転送電極、最終電極、およびリセ
ットゲート電極に印加されるパルスを示すタイミングチ
ャートである。
平電荷転送レジスタの転送電極、最終電極、およびリセ
ットゲート電極に印加されるパルスを示すタイミングチ
ャートである。
【図９】図８の各時刻ｔ１〜ｔ３における水平電荷転送
レジスタの転送方向に沿った電位および信号電荷の蓄積
状態を示す模式図である。
レジスタの転送方向に沿った電位および信号電荷の蓄積
状態を示す模式図である。
【図１０】水平方向に隣接する２画素の信号電荷を加算
して出力する場合の、水平電荷転送レジスタの転送電
極、最終電極、およびリセットゲート電極に印加される
パルスを示すタイミングチャートである。
して出力する場合の、水平電荷転送レジスタの転送電
極、最終電極、およびリセットゲート電極に印加される
パルスを示すタイミングチャートである。
【図１１】図１０の各時刻における水平電荷転送レジス
タの転送方向に沿った電位、および信号電荷の蓄積状態
を示す模式図である。
タの転送方向に沿った電位、および信号電荷の蓄積状態
を示す模式図である。
４０１……半導体基板、４０２……垂直電荷転送レジス
タ、４０３……光電変換素子、４０４……画素、４０
５、４０５Ａ……水平電荷転送レジスタ、４０６……電
荷検出部、４０７……出力部、４０８……出力端子、７
０１……Ｐ型拡散層、７０２……Ｎ型拡散層、７０３…
…Ｎ−型領域、７０４……絶縁層、７０５……転送電
極、７０６、７０６Ａ……水平バスライン配線、７０７
……最終電極、７０８……出力ゲート電極、７０９……
リセットゲート電極、７１０……第１のＮ型拡散層、７
１１……第２のＮ型拡散層。
タ、４０３……光電変換素子、４０４……画素、４０
５、４０５Ａ……水平電荷転送レジスタ、４０６……電
荷検出部、４０７……出力部、４０８……出力端子、７
０１……Ｐ型拡散層、７０２……Ｎ型拡散層、７０３…
…Ｎ−型領域、７０４……絶縁層、７０５……転送電
極、７０６、７０６Ａ……水平バスライン配線、７０７
……最終電極、７０８……出力ゲート電極、７０９……
リセットゲート電極、７１０……第１のＮ型拡散層、７
１１……第２のＮ型拡散層。
Claims (8)
- 【請求項１】 半導体基板上に相互に間隔をおきほぼ平
行に延設された複数の垂直電荷転送レジスタと、各垂直
電荷転送レジスタごとに前記垂直電荷転送レジスタに沿
って配列され受光して生成した電荷を、前記垂直電荷転
送レジスタにより転送すべき前記電荷として前記垂直電
荷転送レジスタに出力する複数の光電変換素子と、前記
垂直電荷転送レジスタの一端部側に延設され各垂直電荷
転送レジスタから前記電荷を受け取って前記電荷を一方
向に転送する水平電荷転送レジスタとを備え、前記水平
電荷転送レジスタは、前記垂直電荷転送レジスタの端部
にそれぞれ接続され一列に配列された複数の転送電極を
含み前記転送電極に対してとびとびに印加される少なく
とも２相の駆動パルスに同期して前記電荷を転送する固
体撮像素子であって、 前記水平電荷転送レジスタの端部より各垂直電荷転送レ
ジスタからの前記電荷を個別に取り出すために必要な前
記駆動パルスの相数の整数倍の数をＮとして、前記水平
電荷転送レジスタの前記一列に配列された転送電極に前
記駆動パルスを供給するＮ本の配線を有し、隣接するＮ
個の前記転送電極は互いに異なる前記配線に接続され、
同一の前記配線に接続された前記転送電極の間隔は一定
であることを特徴とする固体撮像素子。 - 【請求項２】 前記水平電荷転送レジスタはＣＣＤによ
り構成され、各垂直電荷転送レジスタからの前記電荷を
個別に取り出すために必要な前記駆動パルスの相数は２
相であることを特徴とする請求項１記載の固体撮像素
子。 - 【請求項３】 前記水平電荷転送レジスタの各転送電極
は蓄積部電極と前記蓄積部電極に隣接する障壁部電極と
により構成されていることを特徴とする請求項２記載の
固体撮像素子。 - 【請求項４】 配線の数は４本であることを特徴とする
請求項３記載の固体撮像素子。 - 【請求項５】 半導体基板上に相互に間隔をおきほぼ平
行に延設された複数の垂直電荷転送レジスタと、各垂直
電荷転送レジスタごとに前記垂直電荷転送レジスタに沿
って配列され受光して生成した電荷を、前記垂直電荷転
送レジスタにより転送すべき前記電荷として前記垂直電
荷転送レジスタに出力する複数の光電変換素子と、前記
垂直電荷転送レジスタの一端部側に延設され各垂直電荷
転送レジスタから前記電荷を受け取って前記電荷を一方
向に転送する水平電荷転送レジスタとを備え、前記水平
電荷転送レジスタは、前記垂直電荷転送レジスタの端部
にそれぞれ接続され一列に配列された複数の転送電極を
含み前記転送電極に対してとびとびに印加される少なく
とも２相の駆動パルスに同期して前記電荷を転送する固
体撮像素子であって、前記水平電荷転送レジスタの端部
より各垂直電荷転送レジスタからの前記電荷を個別に取
り出すために必要な前記駆動パルスの相数の整数倍の数
をＮとして、前記水平電荷転送レジスタの前記一列に配
列された複数の転送電極に前記駆動パルスを供給するＮ
本の配線を有し、隣接するＮ個の前記転送電極は互いに
異なる前記配線に接続され、同一の前記配線に接続され
た前記転送電極の間隔は一定である固体撮像素子を駆動
する方法であって、 前記配線を複数対の配線に分け、各対を成す第１および
第２の配線は隣接する前記転送電極にそれぞれ接続して
前記第１および第２の配線を通じ同相の第１および第２
の駆動パルスを印加し、前記第２の駆動パルスのローレ
ベルの電位を前記第１の駆動パルスのハイレベルの電位
より高く設定することを特徴とする固体撮像素子の駆動
方法。 - 【請求項６】 前記水平電荷転送レジスタはＣＣＤによ
り構成され、各垂直電荷転送レジスタからの前記電荷を
個別に取り出すために必要な前記駆動パルスの相数は２
相であることを特徴とする請求項５記載の固体撮像素子
の駆動方法。 - 【請求項７】 各垂直電荷転送レジスタからの前記電荷
を前記水平電荷転送レジスタより個別に取り出す場合に
は、前記第１および第２の駆動パルスのハイレベルをそ
れぞれほぼ同一に設定し、前記第１および第２の駆動パ
ルスのローレベルの電位をそれぞれほぼ同一に設定する
ことを特徴とする請求項５記載の固体撮像素子の駆動方
法。 - 【請求項８】 前記第１および第２の駆動パルスのロー
レベルの電位のうち、低い方のローレベルの電位は接地
電位であることを特徴とする請求項５記載の固体撮像素
子の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35140698A JP3397151B2 (ja) | 1998-12-10 | 1998-12-10 | 固体撮像素子の駆動方法 |
| US09/455,403 US6355949B1 (en) | 1998-12-10 | 1999-12-06 | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35140698A JP3397151B2 (ja) | 1998-12-10 | 1998-12-10 | 固体撮像素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174253A true JP2000174253A (ja) | 2000-06-23 |
| JP3397151B2 JP3397151B2 (ja) | 2003-04-14 |
Family
ID=18417080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35140698A Expired - Fee Related JP3397151B2 (ja) | 1998-12-10 | 1998-12-10 | 固体撮像素子の駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6355949B1 (ja) |
| JP (1) | JP3397151B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353753C (zh) * | 2004-03-01 | 2007-12-05 | 三洋电机株式会社 | 摄像装置和摄像装置的控制装置 |
| JP5254613B2 (ja) * | 2004-08-24 | 2013-08-07 | セラ セミコンダクター エンジニアリング ラボラトリーズ リミテッド | 被加工物の有向多偏向イオンビームミリングならびにその程度の決定および制御 |
| TWI370678B (en) * | 2006-02-15 | 2012-08-11 | Sony Corp | Solid-state image-capturing device, driving method thereof, camera, electric charge transfer device, driving method and driving device for driving load, and electronic equipment |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4375597A (en) * | 1980-09-25 | 1983-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method of implementing uniform background charge subtraction in a radiation sensing array |
| NL8101883A (nl) * | 1981-04-16 | 1982-11-16 | Philips Nv | Ladingsgekoppelde inrichting. |
| US5258846A (en) * | 1990-02-05 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | CCD imager including serially connected inverter circuits connected in parallel to charge transfer elements |
| US5210433A (en) * | 1990-02-26 | 1993-05-11 | Kabushiki Kaisha Toshiba | Solid-state CCD imaging device with transfer gap voltage controller |
| JPH04256364A (ja) | 1991-02-08 | 1992-09-11 | Sharp Corp | 固体撮像装置の信号読み出し方法 |
| JPH04262679A (ja) | 1991-02-15 | 1992-09-18 | Nec Corp | 固体撮像素子の駆動方法 |
| JP2977051B2 (ja) | 1991-03-05 | 1999-11-10 | オリンパス光学工業株式会社 | 固体撮像装置及びその駆動方法 |
| JP3046100B2 (ja) | 1991-07-22 | 2000-05-29 | 株式会社フォトロン | 画像記録装置 |
| US5612554A (en) * | 1993-06-23 | 1997-03-18 | Matsushita Electric Industrial Co., Ltd. | Charge detection device and driver thereof |
| JP3750221B2 (ja) | 1996-10-01 | 2006-03-01 | ソニー株式会社 | 固体撮像装置 |
| JPH10136244A (ja) | 1996-11-01 | 1998-05-22 | Olympus Optical Co Ltd | 電子的撮像装置 |
-
1998
- 1998-12-10 JP JP35140698A patent/JP3397151B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-06 US US09/455,403 patent/US6355949B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3397151B2 (ja) | 2003-04-14 |
| US6355949B1 (en) | 2002-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| US4598321A (en) | CCD imagers with registers partitioned for simultaneous charge transfers in opposing directions | |
| JP4428235B2 (ja) | 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 | |
| EP0455801A1 (en) | Image sensor | |
| EP0473765A1 (en) | IMAGE SENSOR. | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| US6356305B1 (en) | Image-pickup apparatus and method for reading accumulated signal changes through transfer lines | |
| EP0869664B1 (en) | Method for driving a solid state image sensor | |
| JP3120465B2 (ja) | 固体撮像素子 | |
| JPH05276448A (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| US4862487A (en) | Solid-state imaging device | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| US7079183B1 (en) | Charge transfer device for increasing data rate and reducing power consumption | |
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JP4276334B2 (ja) | 固体撮像装置およびその制御方法 | |
| JP4419275B2 (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JPH0666346B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP2652255B2 (ja) | 固体撮像デバイス | |
| JPS6046594B2 (ja) | 電荷転送撮像素子の駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0433143B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |