JP2000164605A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000164605A JP2000164605A JP10340429A JP34042998A JP2000164605A JP 2000164605 A JP2000164605 A JP 2000164605A JP 10340429 A JP10340429 A JP 10340429A JP 34042998 A JP34042998 A JP 34042998A JP 2000164605 A JP2000164605 A JP 2000164605A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- element isolation
- isolation insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＧaＡs高出力ＦＥＴで高出力を得るために高
ドレイン電圧で動作させる際に、ゲートフィンガーの両
端部の動作層と素子分離絶縁層の境界領域に起こる電界
集中に起因する、しきい値電界を越えることによる破壊
を防止し、信頼性を大幅に向上したＦＥＴ構造を提供す
る。 【解決手段】 ゲート電極フィンガー両端の部分におけ
る動作層と素子分離絶縁層の境界領域および/またはそ
の近傍に設けられた、境界領域で生じる高電圧を緩和す
る手段。たとえば両層の間に設けられた低濃度の中間
層。また、ドレイン側の保護膜上に設けられたフィール
ドプレート電極。さらに、境界部分の近傍に部分的に形
成されたリセス。
ドレイン電圧で動作させる際に、ゲートフィンガーの両
端部の動作層と素子分離絶縁層の境界領域に起こる電界
集中に起因する、しきい値電界を越えることによる破壊
を防止し、信頼性を大幅に向上したＦＥＴ構造を提供す
る。 【解決手段】 ゲート電極フィンガー両端の部分におけ
る動作層と素子分離絶縁層の境界領域および/またはそ
の近傍に設けられた、境界領域で生じる高電圧を緩和す
る手段。たとえば両層の間に設けられた低濃度の中間
層。また、ドレイン側の保護膜上に設けられたフィール
ドプレート電極。さらに、境界部分の近傍に部分的に形
成されたリセス。
Description
【０００１】
【発明の属する技術分野】本発明は高出力用途のＧaＡs
電界効果型トランジスタに関する。
電界効果型トランジスタに関する。
【０００２】
【従来の技術】図３に従来構造例を示す。図において1
２はソース電極、1３はドレイン電極で、それぞれn+コ
ンタクト層２の上に縁取りするように載っている。1
２、1３の各電極を載せたn+コンタクト層２は、一定の
比較的狭い間隔を隔てて向き合いながらnタイプ動作層
１の上に載っており、両者のちょうど中間にゲート電極
1０(図３では不図示)のフィンガー部１1が一直線に走る
ように載っている。
２はソース電極、1３はドレイン電極で、それぞれn+コ
ンタクト層２の上に縁取りするように載っている。1
２、1３の各電極を載せたn+コンタクト層２は、一定の
比較的狭い間隔を隔てて向き合いながらnタイプ動作層
１の上に載っており、両者のちょうど中間にゲート電極
1０(図３では不図示)のフィンガー部１1が一直線に走る
ように載っている。
【０００３】n+コンタクト層２の縁の別の２辺は、それ
ぞれゲート電極フィンガー１1と直角に交わる直線上に
あり、それらからわずかに外側を走る直線を境界とし
て、nタイプ動作層１と素子分離絶縁層３は連続に形成
されている。ゲート電極フィンガー１１は素子分離絶縁
層３の側にわずかに延び、一方の端にゲート電極1０が
つながっている。
ぞれゲート電極フィンガー１1と直角に交わる直線上に
あり、それらからわずかに外側を走る直線を境界とし
て、nタイプ動作層１と素子分離絶縁層３は連続に形成
されている。ゲート電極フィンガー１１は素子分離絶縁
層３の側にわずかに延び、一方の端にゲート電極1０が
つながっている。
【０００４】また、特開平５-２３５０４４号公報、特
開平５-２３５０４５号公報では前記と概略同様の構成
をもつが、一部が相違する電界効果トランジスタの例が
示されている。前記との主な相違点はゲート電極フィン
ガーをとりまくようにリセスが形成されていることであ
る。この点について、特にn+コンタクト層については記
載は明らかでないが、リセスに相当するゲート電極のま
わりだけn+層を除去しているものと想定される。さらに
実施形態ごとに少しずつ相違した構成をもっている。
開平５-２３５０４５号公報では前記と概略同様の構成
をもつが、一部が相違する電界効果トランジスタの例が
示されている。前記との主な相違点はゲート電極フィン
ガーをとりまくようにリセスが形成されていることであ
る。この点について、特にn+コンタクト層については記
載は明らかでないが、リセスに相当するゲート電極のま
わりだけn+層を除去しているものと想定される。さらに
実施形態ごとに少しずつ相違した構成をもっている。
【０００５】
【発明が解決しようとする課題】ＧaＡs高出力ＦＥＴで
は通常高出力を得るために高ドレイン電圧で動作させて
いる。図３に示した従来構造を動作させた場合、ゲート
・ドレイン間に高電圧がかかるためドレイン側ゲートエ
ッジが高電界になる。この時、ゲートフィンガーの両端
部の動作層と素子分離絶縁層の境界領域はバイアスしな
い状態でもn-i構造による内蔵電界が生じるため、さら
に電界集中が起こりやすくなっている。そのため、ある
しきい値電界を越えた場合に破壊が生じやすいという問
題がある。
は通常高出力を得るために高ドレイン電圧で動作させて
いる。図３に示した従来構造を動作させた場合、ゲート
・ドレイン間に高電圧がかかるためドレイン側ゲートエ
ッジが高電界になる。この時、ゲートフィンガーの両端
部の動作層と素子分離絶縁層の境界領域はバイアスしな
い状態でもn-i構造による内蔵電界が生じるため、さら
に電界集中が起こりやすくなっている。そのため、ある
しきい値電界を越えた場合に破壊が生じやすいという問
題がある。
【０００６】前記特開平５-２３５０４４号公報は、前
記従来構造と概略同様の構成をもつが、一部が相違する
電界効果トランジスタにおいて、絶縁層にそった部分の
ゲート電極とドレイン電極間の距離を長くすることで電
界を緩和し、絶縁層の耐圧を向上させる手段と構成を示
している。しかし、実施例に示された構成は前記従来構
造とほぼ同等のものと考えられ、したがってさらなる電
界集中の抑制と破壊の防止の必要がある。
記従来構造と概略同様の構成をもつが、一部が相違する
電界効果トランジスタにおいて、絶縁層にそった部分の
ゲート電極とドレイン電極間の距離を長くすることで電
界を緩和し、絶縁層の耐圧を向上させる手段と構成を示
している。しかし、実施例に示された構成は前記従来構
造とほぼ同等のものと考えられ、したがってさらなる電
界集中の抑制と破壊の防止の必要がある。
【０００７】また、前記特開平５-２３５０４５号公報
は、上記と概略同様で、素子分離注入層に張り出したゲ
ート電極下に絶縁膜を敷くことで電界を緩和し、耐圧の
向上を図っている。ところが、このような構造にすると
素子分離層と絶縁膜を完全にオンラインでアラインメン
トするという、工程能力的にかなり厳しい要求が生じ
る。オンラインでのアラインメントが完全でない場合が
あり、その結果期待された電界の緩和や耐圧の向上が見
られない。また、その部分にマージンを設けるとＦＥＴ
がピンチオフしないという問題を起こす。
は、上記と概略同様で、素子分離注入層に張り出したゲ
ート電極下に絶縁膜を敷くことで電界を緩和し、耐圧の
向上を図っている。ところが、このような構造にすると
素子分離層と絶縁膜を完全にオンラインでアラインメン
トするという、工程能力的にかなり厳しい要求が生じ
る。オンラインでのアラインメントが完全でない場合が
あり、その結果期待された電界の緩和や耐圧の向上が見
られない。また、その部分にマージンを設けるとＦＥＴ
がピンチオフしないという問題を起こす。
【０００８】本発明は上記課題を解決し、破壊に対する
信頼性を大幅に向上したＦＥＴ構造を提供するものであ
る。
信頼性を大幅に向上したＦＥＴ構造を提供するものであ
る。
【０００９】
【発明を解決するための手段】本発明は、表面に導電型
半導体からなる動作層と、素子分離絶縁層とを有し、該
動作層とソース電極およびドレイン電極の各々の間がn+
層によって隔てられている電界効果トランジスタ構造に
おいて、ゲート電極フィンガー両端の部分における該動
作層と該素子分離絶縁層の境界領域および/またはその
近傍に、該境界領域で生じる高電圧を緩和する手段を設
けたものである。
半導体からなる動作層と、素子分離絶縁層とを有し、該
動作層とソース電極およびドレイン電極の各々の間がn+
層によって隔てられている電界効果トランジスタ構造に
おいて、ゲート電極フィンガー両端の部分における該動
作層と該素子分離絶縁層の境界領域および/またはその
近傍に、該境界領域で生じる高電圧を緩和する手段を設
けたものである。
【００１０】また、表面にn+コンタクト層、その下に動
作層となる導電型半導体からなる層を持つエピタキシャ
ル基板に、フォトレジストでソース・ドレイン領域のパ
ターンを形成する工程と、該領域以外の該n+コンタクト
層を除去する工程と、動作層領域をフォトレジストパタ
ーンでマスクして電子加速イオン注入し素子分離絶縁層
を設ける工程と、ゲート、ソース、ドレインの各電極を
形成する工程からなる電界効果トランジスタ構造の製造
方法において、ゲート電極フィンガー両端の部分におけ
る該動作層と該素子分離絶縁層の境界領域および/また
はその近傍に、該境界領域で生じる高電圧を緩和する手
段を設ける工程を有する、電界効果トランジスタ構造の
製造方法についてのものである。
作層となる導電型半導体からなる層を持つエピタキシャ
ル基板に、フォトレジストでソース・ドレイン領域のパ
ターンを形成する工程と、該領域以外の該n+コンタクト
層を除去する工程と、動作層領域をフォトレジストパタ
ーンでマスクして電子加速イオン注入し素子分離絶縁層
を設ける工程と、ゲート、ソース、ドレインの各電極を
形成する工程からなる電界効果トランジスタ構造の製造
方法において、ゲート電極フィンガー両端の部分におけ
る該動作層と該素子分離絶縁層の境界領域および/また
はその近傍に、該境界領域で生じる高電圧を緩和する手
段を設ける工程を有する、電界効果トランジスタ構造の
製造方法についてのものである。
【００１１】
【発明の実施の形態】前記の高電圧を緩和する手段とし
ては、第１に、前記動作層と前記素子分離絶縁層の間に
低濃度の中間層を設けること、第２に、前記動作層と前
記素子分離絶縁層の境界部分の近傍で該境界部分を含
み、前記n+層にはさまれた以外の領域にかかる、前記ド
レイン側の保護膜上にフィールドプレート電極を設ける
こと、第３に、前記動作層と前記素子分離絶縁層の境界
部分の近傍で該境界部分を含み、前記n+層にはさまれた
以外の領域に部分的にリセスを形成すること、があげら
れる。
ては、第１に、前記動作層と前記素子分離絶縁層の間に
低濃度の中間層を設けること、第２に、前記動作層と前
記素子分離絶縁層の境界部分の近傍で該境界部分を含
み、前記n+層にはさまれた以外の領域にかかる、前記ド
レイン側の保護膜上にフィールドプレート電極を設ける
こと、第３に、前記動作層と前記素子分離絶縁層の境界
部分の近傍で該境界部分を含み、前記n+層にはさまれた
以外の領域に部分的にリセスを形成すること、があげら
れる。
【００１２】図１に本発明による第１の実施形態による
製造方法を示す。本実施形態は図３に示した従来構造と
比較して、前記動作層と前記素子分離絶縁層の間に低濃
度の中間層を設けられた点に特徴を有する。図２は図１
のＡ-Ａ'断面を示す。まず、nタイプ動作層１、n+コン
タクト層２の形成されたエピタキシャル基板にフォトレ
ジスト２1でパターンを形成し、ソース・ドレイン領域
以外のn+コンタクト層２をエッチングして除去する(図
２a)。次に動作層領域１をフォトレジスト２２でカバー
し、高電圧加速イオン注入し、低濃度領域４を形成する
(図２b)。次に前記フォトレジスト２２を除去した後、
新たに前記フォトレジストパターン２２より外側に動作
層１を囲むようにフォトレジストパターン２３を形成す
る。これをマスクにして、ドーズ量を大きくして再び高
電圧加速イオン注入し、素子分離絶縁領域を設ける(図
２c)。その後通常の製造方法によりゲート,ソース,ドレ
インの各電極(1０、1２、1３)を形成しＦＥＴが完成す
る(図２d)。
製造方法を示す。本実施形態は図３に示した従来構造と
比較して、前記動作層と前記素子分離絶縁層の間に低濃
度の中間層を設けられた点に特徴を有する。図２は図１
のＡ-Ａ'断面を示す。まず、nタイプ動作層１、n+コン
タクト層２の形成されたエピタキシャル基板にフォトレ
ジスト２1でパターンを形成し、ソース・ドレイン領域
以外のn+コンタクト層２をエッチングして除去する(図
２a)。次に動作層領域１をフォトレジスト２２でカバー
し、高電圧加速イオン注入し、低濃度領域４を形成する
(図２b)。次に前記フォトレジスト２２を除去した後、
新たに前記フォトレジストパターン２２より外側に動作
層１を囲むようにフォトレジストパターン２３を形成す
る。これをマスクにして、ドーズ量を大きくして再び高
電圧加速イオン注入し、素子分離絶縁領域を設ける(図
２c)。その後通常の製造方法によりゲート,ソース,ドレ
インの各電極(1０、1２、1３)を形成しＦＥＴが完成す
る(図２d)。
【００１３】イオン注入に用いられるイオンは、通常ホ
ウ素イオンが用いられるが、同様の効果を奏するもので
あれば特に制限はない。具体的には、ホウ素と同族のＡ
l、Ｇa、In、Ｔlの各イオンや、水素イオンが用いられ
る。
ウ素イオンが用いられるが、同様の効果を奏するもので
あれば特に制限はない。具体的には、ホウ素と同族のＡ
l、Ｇa、In、Ｔlの各イオンや、水素イオンが用いられ
る。
【００１４】前記イオンのドーズ量にも特に制限はない
が、例えば前記ホウ素イオンを用いる場合は、中間層の
低濃度領域形成の場合、1０16cｍ-3台の濃度、すなわち
ドーズ量として好ましくは５×1０10〜1×1０12cｍ-2、
より好ましくは1×1０11〜1×1０12cｍ-2、例えば５×1
０11cｍ-2であれば十分な効果が得られる。また、素子
分離絶縁領域形成時のドーズ量は好ましくは５×1０12
〜1×1０14cｍ-2、より好ましくは３×1０13〜1×1０14
cｍ-2、例えば５×1０13cｍ-2とすれば十分な効果が得
られる。
が、例えば前記ホウ素イオンを用いる場合は、中間層の
低濃度領域形成の場合、1０16cｍ-3台の濃度、すなわち
ドーズ量として好ましくは５×1０10〜1×1０12cｍ-2、
より好ましくは1×1０11〜1×1０12cｍ-2、例えば５×1
０11cｍ-2であれば十分な効果が得られる。また、素子
分離絶縁領域形成時のドーズ量は好ましくは５×1０12
〜1×1０14cｍ-2、より好ましくは３×1０13〜1×1０14
cｍ-2、例えば５×1０13cｍ-2とすれば十分な効果が得
られる。
【００１５】また、加速電圧は、好ましくは５０keＶ〜
1２０keＶ、より好ましくは６０keＶ〜８０keＶ、例え
ば７０keＶとするのが好ましい。
1２０keＶ、より好ましくは６０keＶ〜８０keＶ、例え
ば７０keＶとするのが好ましい。
【００１６】中間層の厚みは、２回目のイオン注入にお
けるフォトレジストパターン２３の領域と1回目のイオ
ン注入における領域(２２)との差の部分に相当するが、
好ましくは1μｍ〜４μｍ、より好ましくは２μｍ〜３
μｍとする。
けるフォトレジストパターン２３の領域と1回目のイオ
ン注入における領域(２２)との差の部分に相当するが、
好ましくは1μｍ〜４μｍ、より好ましくは２μｍ〜３
μｍとする。
【００１７】図５に本発明による第２の実施形態による
製造方法を示す。本実施形態は動作層１と素子分離絶縁
層３の境界部分は図３に示した従来構造と同様である
が、ゲートフィンガー１１上、動作層１と素子分離絶縁
領域３の境界部にフィ―ルドプレート1４が設けられた
構造である。ここで図５Ａ-Ａ'の断面構造を図６に示す
が、ゲート電極1０がドレイン側のみ保護膜1５上に張り
出した構造(フィールドプレート構造)となっている。こ
のような構造とすることで前記第１の実施形態による方
法の項で説明したように、ゲートドレイン間に逆方向バ
イアスが印加された時に従来構造で問題となるフィンガ
ー端に生じる高電界をフィールドプレート1４に印加さ
れる負電圧により緩和することが可能となる。その結果
上記第１の実施形態と同様に、素子破壊に対する耐性を
向上させることができる。
製造方法を示す。本実施形態は動作層１と素子分離絶縁
層３の境界部分は図３に示した従来構造と同様である
が、ゲートフィンガー１１上、動作層１と素子分離絶縁
領域３の境界部にフィ―ルドプレート1４が設けられた
構造である。ここで図５Ａ-Ａ'の断面構造を図６に示す
が、ゲート電極1０がドレイン側のみ保護膜1５上に張り
出した構造(フィールドプレート構造)となっている。こ
のような構造とすることで前記第１の実施形態による方
法の項で説明したように、ゲートドレイン間に逆方向バ
イアスが印加された時に従来構造で問題となるフィンガ
ー端に生じる高電界をフィールドプレート1４に印加さ
れる負電圧により緩和することが可能となる。その結果
上記第１の実施形態と同様に、素子破壊に対する耐性を
向上させることができる。
【００１８】フィールドプレート1４の張り出しは、保
護膜1５方向へは好ましくは０.２μｍ〜２μｍ、より好
ましくは０.５μｍ〜1μｍ、ドレイン電極1３方向へは
好ましくは０.２μｍ〜２μｍ、より好ましくは０.５μ
ｍ〜1μｍとする。
護膜1５方向へは好ましくは０.２μｍ〜２μｍ、より好
ましくは０.５μｍ〜1μｍ、ドレイン電極1３方向へは
好ましくは０.２μｍ〜２μｍ、より好ましくは０.５μ
ｍ〜1μｍとする。
【００１９】なお、イオン照射の条件は前記第１の実施
形態における、２回目の照射と同じであり、フォトレジ
スト領域２３のみ、前記１回目の範囲(２２)とする。
形態における、２回目の照射と同じであり、フォトレジ
スト領域２３のみ、前記１回目の範囲(２２)とする。
【００２０】図７に本発明による第３の実施形態による
製造方法を示す。本実施形態は動作層１と素子分離絶縁
層３の境界部分は図３に示した従来構造と同様である
が、動作層１と素子分離絶縁領域３の境界部、ゲートフ
ィンガー１1の交差する部分にリセス５が設けられた構
造となっている。ここで図７Ａ-Ａ'の断面構造を図８に
示すが、本構造ではリセス段差部に局所的な電界が生じ
ゲートドレイン間にかかる電圧が分散されるため、ゲー
ト端での電界を緩和することが可能となる。その結果上
記第１および第２の実施形態と同様に、素子破壊に対す
る耐性を向上させることができる。
製造方法を示す。本実施形態は動作層１と素子分離絶縁
層３の境界部分は図３に示した従来構造と同様である
が、動作層１と素子分離絶縁領域３の境界部、ゲートフ
ィンガー１1の交差する部分にリセス５が設けられた構
造となっている。ここで図７Ａ-Ａ'の断面構造を図８に
示すが、本構造ではリセス段差部に局所的な電界が生じ
ゲートドレイン間にかかる電圧が分散されるため、ゲー
ト端での電界を緩和することが可能となる。その結果上
記第１および第２の実施形態と同様に、素子破壊に対す
る耐性を向上させることができる。
【００２１】リセス５を形成する方法には、ウェットエ
ッチング、反応性ドライエッチング、イオンミリングな
どが挙げられる。
ッチング、反応性ドライエッチング、イオンミリングな
どが挙げられる。
【００２２】また、リセス５の深さは好ましくは５０n
ｍ〜２００nｍ、より好ましくは1００nｍ〜1５０nｍ、
幅は横方向(各電極方向)に好ましくは２μｍ〜５μｍ、
より好ましくは３μｍ〜４μｍ、縦方向(保護膜方向)に
好ましくは２μｍ〜５μｍ、より好ましくは３μｍ〜４
μｍとする。
ｍ〜２００nｍ、より好ましくは1００nｍ〜1５０nｍ、
幅は横方向(各電極方向)に好ましくは２μｍ〜５μｍ、
より好ましくは３μｍ〜４μｍ、縦方向(保護膜方向)に
好ましくは２μｍ〜５μｍ、より好ましくは３μｍ〜４
μｍとする。
【００２３】なお、イオン照射の条件は前記第２の実施
形態による方法におけるのと全く同じである。
形態による方法におけるのと全く同じである。
【００２４】
【実施例】以下実施例について示す。
【００２５】[実施例１]前記第１の実施形態による実施
例を示す。(図１参照) パターン形成・エッチング工程は前記の通りである。
(図２参照) イオン注入にはホウ素イオンを用い、加速電圧は７０ke
Ｖ、ドーズ量は低濃度領域４の形成時に５×1０11c
ｍ-2、素子分離絶縁領域３の形成時に５×1０13cｍ -2と
した。
例を示す。(図１参照) パターン形成・エッチング工程は前記の通りである。
(図２参照) イオン注入にはホウ素イオンを用い、加速電圧は７０ke
Ｖ、ドーズ量は低濃度領域４の形成時に５×1０11c
ｍ-2、素子分離絶縁領域３の形成時に５×1０13cｍ -2と
した。
【００２６】中間層４の厚み、すなわち2回目のイオン
注入におけるフォトレジストパターンの領域２３と1回
目のイオン注入における領域２２との差の部分の幅は、
３μｍとした。
注入におけるフォトレジストパターンの領域２３と1回
目のイオン注入における領域２２との差の部分の幅は、
３μｍとした。
【００２７】ゲート、ソース、ドレインの各電極(1０、
1２、1３)形成は通常の方法をとった。
1２、1３)形成は通常の方法をとった。
【００２８】図４に本発明と従来構造のＦＥＴにゲート
ドレイン間逆方向電圧を印加した場合のエレクトロルミ
ネッセンスによる発光パターンを示す。各素子の位置関
係を(a)に示す。従来構造ではゲートフィンガー端に強
い発光領域がありこの部分が局所的に高電界になってい
ることが確認される(b)。これに対して本発明によるＦ
ＥＴは均一に発光しており、ゲートフィンガー１1の方
向で電界が均一に分布していることを示している(c)。
ドレイン間逆方向電圧を印加した場合のエレクトロルミ
ネッセンスによる発光パターンを示す。各素子の位置関
係を(a)に示す。従来構造ではゲートフィンガー端に強
い発光領域がありこの部分が局所的に高電界になってい
ることが確認される(b)。これに対して本発明によるＦ
ＥＴは均一に発光しており、ゲートフィンガー１1の方
向で電界が均一に分布していることを示している(c)。
【００２９】[実施例２]前記第２の実施形態による実施
例を示す。(図５参照) 本実施例の特徴は、パターン形成・エッチング工程にお
いて、実施例１の前記工程から低濃度層を形成する工程
が省略され、従来例と同様であり、本実施例の特徴は、
実施例１の前記工程から低濃度層を形成する工程が省略
されている。
例を示す。(図５参照) 本実施例の特徴は、パターン形成・エッチング工程にお
いて、実施例１の前記工程から低濃度層を形成する工程
が省略され、従来例と同様であり、本実施例の特徴は、
実施例１の前記工程から低濃度層を形成する工程が省略
されている。
【００３０】イオン注入にはホウ素イオンを用い、加速
電圧は７０keＶ、ドーズ量は素子分離絶縁領域形成時に
５×1０13cｍ-2とした。
電圧は７０keＶ、ドーズ量は素子分離絶縁領域形成時に
５×1０13cｍ-2とした。
【００３１】ソース、ドレインの各電極(1２、1３)の形
成は通常の方法をとったが、ゲート電極1０は通常の方
法に加えて、ドレイン側のみ保護膜上に張り出した構造
(フィールドプレート構造)とし、フィールドプレート1
４の張り出しは、保護膜1５方向へは０.５μｍ、ドレイ
ン電極1３方向へは０.５μｍとした。
成は通常の方法をとったが、ゲート電極1０は通常の方
法に加えて、ドレイン側のみ保護膜上に張り出した構造
(フィールドプレート構造)とし、フィールドプレート1
４の張り出しは、保護膜1５方向へは０.５μｍ、ドレイ
ン電極1３方向へは０.５μｍとした。
【００３２】その結果、実施例１と同様、ゲートフィン
ガー１１の方向で電界が均一に分布するＦＥＴを得るこ
とができた。
ガー１１の方向で電界が均一に分布するＦＥＴを得るこ
とができた。
【００３３】[実施例３]前記第３の実施形態による実施
例を示す。(図７参照) パターン形成・エッチング工程は従来例同様であり、前
記工程から低濃度層を形成する工程を省略したものに相
当する。
例を示す。(図７参照) パターン形成・エッチング工程は従来例同様であり、前
記工程から低濃度層を形成する工程を省略したものに相
当する。
【００３４】イオン注入にはホウ素イオンを用い、加速
電圧は７０keＶ、ドーズ量は素子分離絶縁領域形成時に
５×1０13cｍ-2とした。
電圧は７０keＶ、ドーズ量は素子分離絶縁領域形成時に
５×1０13cｍ-2とした。
【００３５】イオン注入後に、ゲートフィンガー１1を
設ける予定部分でかつ動作層１と素子分離絶縁領域３の
境界部との交差部分に、n+コンタクト層２にかからない
ようにして、ウェットエッチングによりリセス５を形成
した。リセス５の深さは1５０nｍ、幅は横方向(各電極1
２、1３の方向)に２μｍ、縦方向(素子分離絶縁層３の
方向)に４μｍとした。
設ける予定部分でかつ動作層１と素子分離絶縁領域３の
境界部との交差部分に、n+コンタクト層２にかからない
ようにして、ウェットエッチングによりリセス５を形成
した。リセス５の深さは1５０nｍ、幅は横方向(各電極1
２、1３の方向)に２μｍ、縦方向(素子分離絶縁層３の
方向)に４μｍとした。
【００３６】ソース、ドレインの各電極(1２、1３)形成
は通常の方法をとり、ゲート電極１０のみ、フィンガー
部１1の先端をリセス５のくぼみに合わせて曲げて形成
し(図８参照)、他は通常の方法と同様とした。
は通常の方法をとり、ゲート電極１０のみ、フィンガー
部１1の先端をリセス５のくぼみに合わせて曲げて形成
し(図８参照)、他は通常の方法と同様とした。
【００３７】その結果、実施例１、２と同様、ゲートフ
ィンガー１1の方向で電界が均一に分布するＦＥＴを得
ることができた。
ィンガー１1の方向で電界が均一に分布するＦＥＴを得
ることができた。
【００３８】
【発明の効果】以上説明したように、本発明の実施例を
適用することにより、ゲートフィンガー上動作層と素子
分離絶縁層の境界領域に生じる電界の集中を緩和するこ
とが可能となり、素子破壊に対する耐性を向上した高信
頼なデバイスを提供することが可能となる。
適用することにより、ゲートフィンガー上動作層と素子
分離絶縁層の境界領域に生じる電界の集中を緩和するこ
とが可能となり、素子破壊に対する耐性を向上した高信
頼なデバイスを提供することが可能となる。
【図１】 本発明の第１の実施形態における電界効果ト
ランジスタ構造を示す。
ランジスタ構造を示す。
【図２】 本発明の第１の実施形態における電界効果ト
ランジスタ構造の製造方法を示す。
ランジスタ構造の製造方法を示す。
【図３】 従来の電界効果トランジスタ構造の例を示
す。
す。
【図４】 本発明と従来構造のＦＥＴにゲートドレイン
間逆方向電圧を印加した場合のエレクトロルミネッセン
スによる発光パターンを示す。
間逆方向電圧を印加した場合のエレクトロルミネッセン
スによる発光パターンを示す。
【図５】 本発明の第２の実施形態における電界効果ト
ランジスタ構造を示す。
ランジスタ構造を示す。
【図６】 上記図５のＡ-Ａ'の断面構造を示す。
【図７】 本発明の第３の実施形態における電界効果ト
ランジスタ構造を示す。
ランジスタ構造を示す。
【図８】 上記図７のＡ-Ａ'の断面構造を示す。
１ nタイプ動作層 ２ n+コンタクト層 ３ 素子分離絶縁層 ４ 低濃度領域(中間層) ５ リセス部 １０ ゲート電極 １１ ゲートプレート １２ ソース電極 １３ ドレイン電極 １４ フィールドプレート １５ 表面保護 ２１、２２、２３ フォトレジスト
Claims (8)
- 【請求項１】 表面に導電型半導体からなる動作層と、
素子分離絶縁層とを有し、該動作層とソース電極および
ドレイン電極の各々の間がn+層によって隔てられている
電界効果トランジスタ構造において、ゲート電極フィン
ガー両端の部分における該動作層と該素子分離絶縁層の
境界領域および/またはその近傍に、該境界領域で生じ
る高電圧を緩和する手段を設けたことを特徴とする電界
効果トランジスタ構造。 - 【請求項２】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の間に設けられた中間層であ
って、該中間層のイオン注入濃度が該素子分離絶縁層に
比べて低くされた、請求項１に記載の電界効果トランジ
スタ構造。 - 【請求項３】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の境界部分の近傍で該境界部
分を含み、前記n+層にはさまれた以外の領域にかかる、
前記ドレイン電極側の保護膜上に設けられたフィールド
プレート電極である、請求項１に記載の電界効果トラン
ジスタ構造。 - 【請求項４】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の境界部分の近傍で該境界部
分を含み、前記n+層にはさまれた以外の領域に部分的に
形成されたリセスである、請求項1に記載の電界効果ト
ランジスタ構造。 - 【請求項５】 表面にn+コンタクト層、その下に動作層
となる導電型半導体からなる層を持つエピタキシャル基
板に、フォトレジストでソース・ドレイン領域のパター
ンを形成する工程と、該領域以外の該n+コンタクト層を
除去する工程と、動作層領域をフォトレジストパターン
でマスクして電子加速イオン注入し素子分離絶縁層を設
ける工程と、ゲート、ソース、ドレインの各電極を形成
する工程からなる電界効果トランジスタ構造の製造方法
において、ゲート電極フィンガー両端の部分における該
動作層と該素子分離絶縁層の境界領域および/またはそ
の近傍に、該境界領域で生じる高電圧を緩和する手段を
設ける工程を有することを特徴とする電界効果トランジ
スタ構造の製造方法。 - 【請求項６】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の間に設けられた中間層であ
って、前記動作層領域をフォトレジストパターンでマス
クして電子加速イオン注入する工程が、１回目の、ドー
ズ量５×1０10〜1×1０12cｍ-2で該中間層を形成する工
程と、２回目の、フォトレジストパターンを該動作層か
ら見て１回目より外側に設けてドーズ量５×1０12〜1×
1０14cｍ-2で該素子分離絶縁層を形成する工程からな
る、請求項５に記載の製造方法。 - 【請求項７】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の境界部分の近傍で該境界部
分を含み、前記n+層にはさまれた以外の領域にかかる、
前記ドレイン側の保護膜上に設けられたフィールドプレ
ート電極であり、前記ゲート電極を形成する工程で、両
端部に前記位置に該フィールドプレート電極を設ける、
請求項５に記載の製造方法。 - 【請求項８】 前記の高電圧を緩和する手段が、前記動
作層と前記素子分離絶縁層の境界部分の近傍で該境界部
分を含み、前記n+層にはさまれた以外の領域に部分的に
形成されたリセスであり、前記素子分離絶縁層を形成す
る工程の後、前記ゲート電極を形成する工程の前に、該
領域にリセスを形成する工程を有する、請求項５に記載
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042998A JP3191289B2 (ja) | 1998-11-30 | 1998-11-30 | 電界効果トランジスタ構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042998A JP3191289B2 (ja) | 1998-11-30 | 1998-11-30 | 電界効果トランジスタ構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164605A true JP2000164605A (ja) | 2000-06-16 |
| JP3191289B2 JP3191289B2 (ja) | 2001-07-23 |
Family
ID=18336884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34042998A Expired - Fee Related JP3191289B2 (ja) | 1998-11-30 | 1998-11-30 | 電界効果トランジスタ構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191289B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062321A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010062320A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2012004208A (ja) * | 2010-06-15 | 2012-01-05 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US8133776B2 (en) | 2008-09-03 | 2012-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
-
1998
- 1998-11-30 JP JP34042998A patent/JP3191289B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062321A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010062320A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8133776B2 (en) | 2008-09-03 | 2012-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
| US8445341B2 (en) | 2008-09-03 | 2013-05-21 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
| JP2012004208A (ja) * | 2010-06-15 | 2012-01-05 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3191289B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907173A (en) | High voltage field effect transistor and method of fabricating the same | |
| US5512770A (en) | MOSFET device structure three spaced-apart deep boron implanted channel regions aligned with gate electrode of NMOSFET device | |
| US6919606B2 (en) | Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region | |
| KR100221120B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH10150195A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US5804856A (en) | Depleted sidewall-poly LDD transistor | |
| KR970705837A (ko) | 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory) | |
| KR100464534B1 (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
| US6486512B2 (en) | Power semiconductor device having high breakdown voltage and method for fabricating the same | |
| JP3191289B2 (ja) | 電界効果トランジスタ構造及びその製造方法 | |
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| JPH05166841A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR100559719B1 (ko) | 반도체 소자의 고전압 트랜지스터 | |
| KR100215891B1 (ko) | 마스크 롬 코딩방법 | |
| JP3681794B2 (ja) | 半導体装置の製造方法 | |
| US7564056B2 (en) | Method for manufacturing a semiconductor device | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| KR100525911B1 (ko) | 반도체 소자의 고전압 트랜지스터 제조 방법 | |
| JP3647123B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH0348428A (ja) | 半導体装置 | |
| KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
| US7253030B2 (en) | Method of fabricating high-voltage CMOS device | |
| KR100504432B1 (ko) | 반도체장치의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |