JP2000150658A5 - セルライブラリ、半導体装置およびその製造方法 - Google Patents

セルライブラリ、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2000150658A5
JP2000150658A5 JP1998321908A JP32190898A JP2000150658A5 JP 2000150658 A5 JP2000150658 A5 JP 2000150658A5 JP 1998321908 A JP1998321908 A JP 1998321908A JP 32190898 A JP32190898 A JP 32190898A JP 2000150658 A5 JP2000150658 A5 JP 2000150658A5
Authority
JP
Japan
Prior art keywords
cell
functional
semiconductor device
external connection
functional cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998321908A
Other languages
English (en)
Other versions
JP4484977B2 (ja
JP2000150658A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP32190898A priority Critical patent/JP4484977B2/ja
Priority claimed from JP32190898A external-priority patent/JP4484977B2/ja
Priority to US09/301,357 priority patent/US6417529B1/en
Publication of JP2000150658A publication Critical patent/JP2000150658A/ja
Publication of JP2000150658A5 publication Critical patent/JP2000150658A5/ja
Application granted granted Critical
Publication of JP4484977B2 publication Critical patent/JP4484977B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項1】 同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、第1の外部接続配線を含み、
前記第2の機能セルは、第2の外部接続配線を含み、
前記第1の機能セルの外周の形状は、前記第2の機能セルの外周の形状とほぼ同一であり、
前記第1の外部接続配線の前記第1の機能セル平面内における位置は、
前記第2の外部接続配線の前記第2の機能セル平面内における位置とほぼ同一である、半導体装置。
【請求項2】 前記第1の機能セルは、
前記第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含み、
前記第1の機能セル平面内における、前記第1の外部接続配線と前記ダミー配線とが占める領域の位置と、
前記第2の機能セル平面内における、前記第2の外部接続配線が占める領域の位置とがほぼ同一である、請求項1に記載の半導体装置。
【請求項3】 前記第1の機能セルは第1の不純物拡散領域を含み、
前記第2の機能セルは第2の不純物拡散領域を含み、
前記第1の不純物拡散領域における不純物の濃度は、前記第2の不純物拡散領域における不純物の濃度と異なる、請求項1または2に記載の半導体装置。
【請求項4】 前記第1の機能セルは、前記第1の不純物拡散領域を含む第1の素子構造を含み、
前記第2の機能セルは、前記第2の不純物拡散領域を含む第2の素子構造を含み、
前記第1の素子構造の外形は、前記第2の素子構造の外形とほぼ同一である、請求項3に記載の半導体装置。
【請求項5】 前記第1の機能セルは第1の内部配線を含み、
前記第2の機能セルは第2の内部配線を含み、
前記第1の内部配線の材質は、前記第2の内部配線の材質と異なる、請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】 同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え
前記第1および第2の機能セルのそれぞれは
配置修正することなく互いに入れ替え可能な外形形状を持つ、半導体装置
【請求項7】 同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、第1の外部接続配線を含み、
前記第2の機能セルは、第2の外部接続配線を含み
前記第1および第2の機能セルのそれぞれは、
ピンアクセス経路を変更することなく互いに入れ替え可能な位置に前記第1および第2の外部接続配線を持つ、半導体装置
【請求項8】 記第1の機能セルは第1のソースおよびドレイン領域を含み、
前記第2の機能セルは、第2のソースおよびドレイン領域を含み、
前記第1のソースおよびドレイン領域における不純物の濃度は、前記第2のソースおよびドレイン領域における不純物の濃度と異なる、請求項1または2に記載の半導体装置
【請求項9】 同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1および第2の機能セルのそれぞれは、
配置修正することなく互いに入れ替え可能な外形形状を持つ、セルライブラリ
【請求項10】 同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは第1の外部接続配線を含み、
前記第2の機能セルは第2の外部接続配線を含み、
前記第1および第2の機能セルのそれぞれは、
ピンアクセス経路を変更することなく互いに入れ替え可能な位置に前記第1および第2の外部接続配線を持つ、セルライブラリ
【請求項11】 外形サイズデータを有する第1の機能セル
前記第1の機能セルと同じ論理で、前記第1の機能セルと同じ外形サイズデータを有し、前記第1の機能セルとは異なる電気的特性を持つ第2の機能セルとを含む、セルライブラリ
【請求項12】 求項〜11のいずれか1項に記載のセルライブラリを用いた半導体装置の製造方法
【0001】
【発明の属する技術分野】
この発明は、セルライブラリ、半導体装置およびその製造方法に関し、より特定的には、セルベース方式の半導体回路設計において用いるセルライブラリ、半導体装置およびその製造方法に関する。
型不純物拡散領域107b、n型不純物拡散領域107d上には、層間絶縁膜(図示せず)を介して出力ピン端子106aが形成されている。出力ピン端子106aと不純物拡散領域107bとは、コンタクトホール109g、109hを介して電気的に接続されている。また、出力ピン端子106aとn型不純物拡散領域107dとは、コンタクトホール109i、109jを介して電気的に接続されている。
本発明は、このような課題を解決するためになされたものであり、この発明の一の目的は、セルベース方式の半導体回路設計方法を用いた半導体装置の回路設計期間を短縮することが可能なセルライブラリを提供することである。
この発明のもう1つの目的は、セルベース方式の半導体回路設計方法を用いた場合にも、半導体装置の回路設計期間を短縮することが可能な半導体装置およびその製造方法を提供することである。
【0024】
【課題を解決するための手段】
この発明に従った半導体装置は、第1および第2の機能セルを備える。第1および第2の機能セルは、同一の論理回路機能を実現し、互いに電気的特性が異なる。第1の機能セルは、第1の外部接続配線を含む。第2の機能セルは、第2の外部接続配線を含む。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル平面内における位置は、第2の外部接続配線の第2の機能セル平面内における位置とほぼ同一である。
記半導体装置では、第1の機能セルが、第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とはほぼ同一であってもよい。
記半導体装置では、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
記半導体装置では、第1の機能セルが、第1の不純物拡散領域を含む第1の素子構造を含んでいてもよく、第2の機能セルが、第2の不純物拡散領域を含む第2の素子構造を含んでいてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
記半導体装置では、第1の機能セルが第1の内部配線を含んでいてもよく、第2の機能セルが第2の内部配線を含んでいてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1および第2の機能セルのそれぞれは、配置修正することなく互いに入れ替え可能な外形形状を持つ
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは、第1の外部接続配線を含む。第2の機能セルは、第2の外部接続配線を含む。第1および第2の機能セルのそれぞれは、ピンアクセス経路を変更することなく互いに入れ替え可能な位置に第1および第2の外部接続配線を持つ
上記半導体装置において、第1の機能セルは第1のソースおよびドレイン領域を含んでいてもよい。第2の機能セルは第2のソースおよびドレイン領域を含んでいてもよい。第1のソースおよびドレイン領域における不純物の濃度は、第2のソースおよびドレイン領域における不純物の濃度と異なっていてもよい
この発明に従ったセルライブラリ、同の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1および第2の機能セルのそれぞれは、配置修正することなく互いに入れ替え可能な外形形状を持つ
この発明に従ったセルライブラリは、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは、第1の外部接続配線を含む。第2の機能セルは、第2の外部接続配線を含。第1および第2の機能セルのそれぞれは、ピンアクセス経路を変更することなく互いに入れ替え可能な位置に第1および第2の外部接続配線を持つ
この発明に従ったセルライブラリは、外形サイズデータを有する第1の機能セル、第2の機能セル含む第2の機能セルは、第1の機能セルと同じ論理で、第1の機能セルと同じ外形サイズデータを有し、第1の機能セルとは異なる電気的特性を持つ
この発明に従った半導体装置の製造方法は、上記セルライブラリを用いる
【0103】
【発明の効果】
このように、発明によれば、同一の論理回路機能を実現し、互いに電気的特性の異なる複数の機能セルにおいて、その機能セルの外周の形状およびピンアクセス経路をほぼ同一とすることにより、半導体装置の回路設計工程における論理修正を容易に行なうことができる。この結果、従来必要であった論理修正後の機能セルの再配置および配線経路の再決定、さらには制約条件を満足するかの再チェックといった工程を行なう必要がなくなるので、半導体装置の回路設計に要する期間を短縮することができる。この結果、半導体装置の開発に要する期間を短縮することができ、製造コストを削減することができる。
JP32190898A 1998-11-12 1998-11-12 セルライブラリおよび半導体装置 Expired - Lifetime JP4484977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32190898A JP4484977B2 (ja) 1998-11-12 1998-11-12 セルライブラリおよび半導体装置
US09/301,357 US6417529B1 (en) 1998-11-12 1999-04-29 Function cell, semiconductor device including function cell, and semiconductor circuit designing method using function cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32190898A JP4484977B2 (ja) 1998-11-12 1998-11-12 セルライブラリおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009211904A Division JP5159736B2 (ja) 2009-09-14 2009-09-14 半導体装置、セルライブラリおよび半導体集積回路の設計方法

Publications (3)

Publication Number Publication Date
JP2000150658A JP2000150658A (ja) 2000-05-30
JP2000150658A5 true JP2000150658A5 (ja) 2006-02-02
JP4484977B2 JP4484977B2 (ja) 2010-06-16

Family

ID=18137753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32190898A Expired - Lifetime JP4484977B2 (ja) 1998-11-12 1998-11-12 セルライブラリおよび半導体装置

Country Status (2)

Country Link
US (1) US6417529B1 (ja)
JP (1) JP4484977B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298091A (ja) * 2000-04-17 2001-10-26 Mitsubishi Electric Corp 自動配置配線手法および半導体集積回路
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
JP2010103185A (ja) * 2008-10-21 2010-05-06 Nec Corp 半導体集積回路におけるセルデータ生成方法、及び、半導体集積回路の設計方法
KR101904417B1 (ko) * 2012-03-30 2018-10-08 삼성전자주식회사 반도체 집적 회로 및 그 설계 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JPH02251144A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置の製造方法
JPH0396251A (ja) * 1989-09-08 1991-04-22 Nec Corp アートワークデータの作成方法
JPH04142761A (ja) * 1990-10-03 1992-05-15 Mitsubishi Denki Eng Kk 半導体集積回路装置
JPH0548050A (ja) 1991-08-20 1993-02-26 Seiko Epson Corp 半導体装置
JPH06291190A (ja) * 1993-03-31 1994-10-18 Matsushita Electric Ind Co Ltd 集積回路のマスクレイアウト設計方法
JPH0722516A (ja) * 1993-07-02 1995-01-24 Hitachi Ltd 半導体集積回路装置
US5796129A (en) * 1993-08-03 1998-08-18 Seiko Epson Corp. Master slice type integrated circuit system having block areas optimized based on function
JP3286470B2 (ja) 1994-08-09 2002-05-27 三菱電機株式会社 半導体集積回路、半導体集積回路の製造方法及びセルの配置方法
US5698873A (en) 1996-03-08 1997-12-16 Lsi Logic Corporation High density gate array base cell architecture
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
US5959905A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. Cell-based integrated circuit design repair using gate array repair cells

Similar Documents

Publication Publication Date Title
CN100372109C (zh) 晶片级封装及其制造方法以及由其制造半导体器件的方法
US4673966A (en) Semiconductor integrated circuit
JPS5925381B2 (ja) 半導体集積回路装置
JPS647508B2 (ja)
KR100276097B1 (ko) 필드 프로그램 가능한 상호연결칩 상에 형성되는 앤티퓨즈 장치 및 그 제조방법
CN100521198C (zh) 半导体装置及其制造方法
JP2000150658A5 (ja) セルライブラリ、半導体装置およびその製造方法
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
JPH0127578B2 (ja)
US5773867A (en) Programmable hex-ROM with isolation transistor structure
JP2004140133A (ja) 半導体集積回路及びその製造方法
JP2679034B2 (ja) 半導体集積装置
JP2001035922A (ja) 半導体集積回路
JPS5844592Y2 (ja) 半導体集積回路装置
JP2002246572A (ja) 半導体装置
JPH04120771A (ja) マスタースライス方式集積回路装置用遅延セル
JPH02163963A (ja) メモリ装置
JPH04372168A (ja) レイアウトパターンデータの作成方法
JPH02187050A (ja) 半導体集積回路装置
JPH0745799A (ja) 半導体集積回路
JPH03155658A (ja) マスタースライス方式集積回路装置のパッドセル
JPH03219669A (ja) 半導体装置
JPS6025250A (ja) マスタスライス方式半導体集積回路
JPS5851418B2 (ja) ハンドウタイシユウセキカイロソウチ
JPS63310155A (ja) 半導体集積回路装置