JP2000137989A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JP2000137989A JP2000137989A JP10308131A JP30813198A JP2000137989A JP 2000137989 A JP2000137989 A JP 2000137989A JP 10308131 A JP10308131 A JP 10308131A JP 30813198 A JP30813198 A JP 30813198A JP 2000137989 A JP2000137989 A JP 2000137989A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- switch
- amplifier circuit
- match line
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 高速で低消費電力の単一信号検出回路（セン
スアンプ回路）を提供する。 【解決手段】 １つの信号ライン上の信号を検出し増幅
するためのセンスアンプ回路（１００）であって、 イ
ンバータの出力を他方のインバータの入力に互いに接続
したインバータ対（１１，１２）と、前記インバータ対
の各インバータのソース端と１つの定電流源（１５）と
に接続される第１および第２のスイッチ（１３，１４）
であって、第１スイッチに前記信号ライン（１０）が接
続され、第２スイッチに参照電位（Ｖｒｅｆ）が接続さ
れるセンス用スイッチとを含み、前記第１スイッチの駆
動力は前記第２スイッチの駆動力よりも大きいことを特
徴とするセンスアンプ回路が提供される。
スアンプ回路）を提供する。 【解決手段】 １つの信号ライン上の信号を検出し増幅
するためのセンスアンプ回路（１００）であって、 イ
ンバータの出力を他方のインバータの入力に互いに接続
したインバータ対（１１，１２）と、前記インバータ対
の各インバータのソース端と１つの定電流源（１５）と
に接続される第１および第２のスイッチ（１３，１４）
であって、第１スイッチに前記信号ライン（１０）が接
続され、第２スイッチに参照電位（Ｖｒｅｆ）が接続さ
れるセンス用スイッチとを含み、前記第１スイッチの駆
動力は前記第２スイッチの駆動力よりも大きいことを特
徴とするセンスアンプ回路が提供される。
Description
【０００１】
【産業上の利用分野】本発明は、一般的には、１つの信
号ライン上の信号（単一信号）を検出し増幅するための
回路に関し、さらに詳しく言えば、連想メモリー（ＣＡ
Ｍ）の本質的部分であるワードの一致不一致情報を微小
信号の段階で検出し増幅するための回路（センスアンプ
回路）に関する。
号ライン上の信号（単一信号）を検出し増幅するための
回路に関し、さらに詳しく言えば、連想メモリー（ＣＡ
Ｍ）の本質的部分であるワードの一致不一致情報を微小
信号の段階で検出し増幅するための回路（センスアンプ
回路）に関する。
【０００２】
【従来の技術】ワードマッチラインのような１つの信号
ラインは、通常単一（シングルエンドの信号）で伝送す
るため、その信号の検出・増幅用として一般の差動増幅
器をそのままの形で使用することはできない。したがっ
て、単一信号の検出・増幅用には、一般の差動増幅器を
改良、改善等する必要がある。
ラインは、通常単一（シングルエンドの信号）で伝送す
るため、その信号の検出・増幅用として一般の差動増幅
器をそのままの形で使用することはできない。したがっ
て、単一信号の検出・増幅用には、一般の差動増幅器を
改良、改善等する必要がある。
【０００３】図１および図２は従来のＭＯＳトランジス
タからなるＣＡＭに使われているワードマッチラインと
その信号検出回路の例を示したものである。図１は最も
一般的なものの一例で、基本的な論理ゲートでワードマ
ッチライン（ここではサブワードマッチライン）を受け
るようにしたものである。一方、図２は基本的な論理ゲ
ートで回路を構成しているが寄生容量間の電荷再分布
（チャージシェア）を利用して高速化を図ったものであ
る。
タからなるＣＡＭに使われているワードマッチラインと
その信号検出回路の例を示したものである。図１は最も
一般的なものの一例で、基本的な論理ゲートでワードマ
ッチライン（ここではサブワードマッチライン）を受け
るようにしたものである。一方、図２は基本的な論理ゲ
ートで回路を構成しているが寄生容量間の電荷再分布
（チャージシェア）を利用して高速化を図ったものであ
る。
【０００４】図１で代表される基本論理回路は極めて簡
単でかつ小型であるが、以下のような問題点がある。マ
ッチラインの電位が論理回路の閾値、いわゆるロジック
スレッショルドを横切るまでマッチラインの信号が後段
に伝わらないという問題がある。すなわち、スピードが
遅いという問題がある。このスピードの遅さはマッチラ
インの動きが遅い場合に特に深刻になる。即ち、ワード
を構成するＣＡＭセルのうちひとつのセルだけがマッチ
ラインを駆動する場合や、ＣＡＭセルがマッチラインに
直列につながれている場合である。この時のスピードが
ＣＡＭのサーチ動作の速度を決定することになる。ロジ
ックスレッショルドは論理回路を構成するトランジスタ
のサイズを加減することによって調整することができる
が、トランジスタのしきい電圧Ｖｔによって制限され
る。
単でかつ小型であるが、以下のような問題点がある。マ
ッチラインの電位が論理回路の閾値、いわゆるロジック
スレッショルドを横切るまでマッチラインの信号が後段
に伝わらないという問題がある。すなわち、スピードが
遅いという問題がある。このスピードの遅さはマッチラ
インの動きが遅い場合に特に深刻になる。即ち、ワード
を構成するＣＡＭセルのうちひとつのセルだけがマッチ
ラインを駆動する場合や、ＣＡＭセルがマッチラインに
直列につながれている場合である。この時のスピードが
ＣＡＭのサーチ動作の速度を決定することになる。ロジ
ックスレッショルドは論理回路を構成するトランジスタ
のサイズを加減することによって調整することができる
が、トランジスタのしきい電圧Ｖｔによって制限され
る。
【０００５】また、動きの遅いマッチラインが遷移して
いる間、マッチラインを受けている論理回路に貫通電流
が流れることにより、無駄な電力が消費される。マッチ
ラインはＣＡＭ内のアドレスの数だけあるので、全体の
貫通電流は相当大きなものになり無視することはできな
い。マッチラインはＣＭＯＳレベルの”Ｈ”と”Ｌ”、
即ち電源レベルと接地レベルの間を動く必要がある。中
間のレベルでとどまるとマッチラインを受けている論理
回路に貫通電流が流れるからである。そのために、比較
的容量の大きいマッチラインは電源レベルと接地レベル
の間を充放電されることになる。一般的なＣＡＭの設計
では、入力データが全ての記憶セルに送り込まれ、記憶
しているデータと比較されるが、ワードとして一致しな
いアドレスのワードマッチラインは全部放電させられる
ため、ワードマッチラインの充放電電力は全体の消費電
力を大きく左右する。ワードマッチラインの全静電容量
をＣ、充電時と放電時の電位差をＶ、サーチ動作周波数
をｆとすると、ワードマッチラインの消費電力はｆＣＶ
２と電圧振幅Ｖの平方に比例するので、ワードマッチラ
インの電圧振幅が大きいことは低消費電力を図る上で極
めて不利である。
いる間、マッチラインを受けている論理回路に貫通電流
が流れることにより、無駄な電力が消費される。マッチ
ラインはＣＡＭ内のアドレスの数だけあるので、全体の
貫通電流は相当大きなものになり無視することはできな
い。マッチラインはＣＭＯＳレベルの”Ｈ”と”Ｌ”、
即ち電源レベルと接地レベルの間を動く必要がある。中
間のレベルでとどまるとマッチラインを受けている論理
回路に貫通電流が流れるからである。そのために、比較
的容量の大きいマッチラインは電源レベルと接地レベル
の間を充放電されることになる。一般的なＣＡＭの設計
では、入力データが全ての記憶セルに送り込まれ、記憶
しているデータと比較されるが、ワードとして一致しな
いアドレスのワードマッチラインは全部放電させられる
ため、ワードマッチラインの充放電電力は全体の消費電
力を大きく左右する。ワードマッチラインの全静電容量
をＣ、充電時と放電時の電位差をＶ、サーチ動作周波数
をｆとすると、ワードマッチラインの消費電力はｆＣＶ
２と電圧振幅Ｖの平方に比例するので、ワードマッチラ
インの電圧振幅が大きいことは低消費電力を図る上で極
めて不利である。
【０００６】図２の回路の問題点は寄生容量間の電荷再
分布（チャージシェア）を利用していることから生ず
る。この回路は、サーチサイクルの始めで検出点Ｓを電
源レベルにプリチャージしてハーフラッチをかけてお
き、データがビット線に載ってからマッチラインと検出
点Ｓを接続して、チャージシェアによって検出点Ｓを高
速にロジックスレッショルド近辺まで下げることに特徴
がある。しかし、レベル”Ｈ”を間違えずに検出するた
めに、検出点Ｓの容量を拡散容量も含むマッチライン全
体の寄生容量と同等程度にしておく必要がある。従っ
て、ワードの幅が大きくなってマッチラインの寄生容量
が大きくなるにつれて、検出回路も大きくしなければな
らないという問題がある。
分布（チャージシェア）を利用していることから生ず
る。この回路は、サーチサイクルの始めで検出点Ｓを電
源レベルにプリチャージしてハーフラッチをかけてお
き、データがビット線に載ってからマッチラインと検出
点Ｓを接続して、チャージシェアによって検出点Ｓを高
速にロジックスレッショルド近辺まで下げることに特徴
がある。しかし、レベル”Ｈ”を間違えずに検出するた
めに、検出点Ｓの容量を拡散容量も含むマッチライン全
体の寄生容量と同等程度にしておく必要がある。従っ
て、ワードの幅が大きくなってマッチラインの寄生容量
が大きくなるにつれて、検出回路も大きくしなければな
らないという問題がある。
【０００７】図２の回路の他の問題は、直前のサイクル
がサーチサイクルで「一致」であった場合も「不一致」
であった場合と同様に次のサーチを高速で行えるように
するには、マッチラインを一旦強制的に放電する必要が
あり、そのために電力が無駄に消費されることである。
もし放電しなければ、動作履歴によってサーチの速さが
変わるので、遅い場合にあわせて設計しなければならな
い。
がサーチサイクルで「一致」であった場合も「不一致」
であった場合と同様に次のサーチを高速で行えるように
するには、マッチラインを一旦強制的に放電する必要が
あり、そのために電力が無駄に消費されることである。
もし放電しなければ、動作履歴によってサーチの速さが
変わるので、遅い場合にあわせて設計しなければならな
い。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の問題点を解消することである。具体的に
は、高速で低消費電力の単一信号検出回路（センスアン
プ回路）を提供することである。
した従来技術の問題点を解消することである。具体的に
は、高速で低消費電力の単一信号検出回路（センスアン
プ回路）を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、１つの
信号ライン上の信号を検出し増幅するためのセンスアン
プ回路（１００）であって、 インバータの出力を他方
のインバータの入力に互いに接続したインバータ対（１
１，１２）と、前記インバータ対の各インバータのソー
ス端と１つの定電流源（１５）とに接続される第１およ
び第２のスイッチ（１３，１４）であって、第１スイッ
チに前記信号ライン（１０）が接続され、第２スイッチ
に参照電位（Ｖｒｅｆ）が接続されるセンス用スイッチ
とを含み、前記第１スイッチの駆動力は前記第２スイッ
チの駆動力よりも大きいことを特徴とするセンスアンプ
回路が提供される。
信号ライン上の信号を検出し増幅するためのセンスアン
プ回路（１００）であって、 インバータの出力を他方
のインバータの入力に互いに接続したインバータ対（１
１，１２）と、前記インバータ対の各インバータのソー
ス端と１つの定電流源（１５）とに接続される第１およ
び第２のスイッチ（１３，１４）であって、第１スイッ
チに前記信号ライン（１０）が接続され、第２スイッチ
に参照電位（Ｖｒｅｆ）が接続されるセンス用スイッチ
とを含み、前記第１スイッチの駆動力は前記第２スイッ
チの駆動力よりも大きいことを特徴とするセンスアンプ
回路が提供される。
【００１０】
【発明の実施の形態】図３は本発明の一実施例であるセ
ンスアンプ回路１００を示した図である。図３はセンス
する信号ラインとしてＣＡＭのワードマッチラインを使
用した場合の例を示している。本発明はこの例以外でも
原則として微小な単一信号をセンスする場合であればい
かなる場合にも適用できることは言うまでもない。
ンスアンプ回路１００を示した図である。図３はセンス
する信号ラインとしてＣＡＭのワードマッチラインを使
用した場合の例を示している。本発明はこの例以外でも
原則として微小な単一信号をセンスする場合であればい
かなる場合にも適用できることは言うまでもない。
【００１１】ＣＭＯＳからなるインバータ１１、１２を
２段巡回接続し、各インバータのソース端に直列にセン
ス用（ＮＭＯＳ）トランジスタ１３、１４のドレインを
接続する。また、各インバータの出力にはプリチャージ
用の（ＰＭＯＳ）トランジスタ１６、１７が接続されて
いる。図３の例では、両センス用トランジスタ１３、１
４のゲートに差動入力信号を接続し、両センス用トラン
ジスタのソースを両センス用トランジスタに共通のノー
ドとして定電流源（ＮＭＯＳトランジスタ）１５に接続
する回路形式の差動センスアンプを用いている。そし
て、差動センスアンプを簡便なレファレンス電位Ｖｒｅ
ｆを利用してシングルエンドで用いるために、ふたつの
センス用トランジスタ１３、１４の固有の駆動力に適切
な差を持たせる。すなわち、センス用トランジスタ１
３、１４の構造パラメータβ、例えばチャネル幅Ｗとチ
ャネル長さＬの比（Ｗ／Ｌ）を異なる値とすることによ
って、両センス用トランジスタの固有の駆動力に適切な
差を持たせる。具体的には（Ｗ／Ｌ）比を大きくするこ
とによりセンス用トランジスタの固有の駆動力を大きく
することができる。
２段巡回接続し、各インバータのソース端に直列にセン
ス用（ＮＭＯＳ）トランジスタ１３、１４のドレインを
接続する。また、各インバータの出力にはプリチャージ
用の（ＰＭＯＳ）トランジスタ１６、１７が接続されて
いる。図３の例では、両センス用トランジスタ１３、１
４のゲートに差動入力信号を接続し、両センス用トラン
ジスタのソースを両センス用トランジスタに共通のノー
ドとして定電流源（ＮＭＯＳトランジスタ）１５に接続
する回路形式の差動センスアンプを用いている。そし
て、差動センスアンプを簡便なレファレンス電位Ｖｒｅ
ｆを利用してシングルエンドで用いるために、ふたつの
センス用トランジスタ１３、１４の固有の駆動力に適切
な差を持たせる。すなわち、センス用トランジスタ１
３、１４の構造パラメータβ、例えばチャネル幅Ｗとチ
ャネル長さＬの比（Ｗ／Ｌ）を異なる値とすることによ
って、両センス用トランジスタの固有の駆動力に適切な
差を持たせる。具体的には（Ｗ／Ｌ）比を大きくするこ
とによりセンス用トランジスタの固有の駆動力を大きく
することができる。
【００１２】固有駆動力の小さい（（Ｗ／Ｌ）比の小さ
い）センス用トランジスタ１４のゲート端子をレファレ
ンス電位Ｖｒｅｆの供給源に接続し、固有駆動力の大き
い（（Ｗ／Ｌ）比の大きい）センス用トランジスタ１３
のゲートにワードマッチライン１０を直接あるいは、何
らかの電圧あるいは電流制限用デバイスを介して接続す
る。図３では、ＮＭＯＳトランジスタ１９を介して接続
している。ここで固有駆動力の大きい方のセンス用トラ
ンジスタ１３のゲート端子をセンス点Ｓと呼ぶことにす
る。ここで、レファレンス電位としては、特にレファレ
ンス電位発生回路を必要としない電位を想定すればよ
く、図３のように、センス用デバイスがＮＭＯＳである
場合は、レファレンス電位の供給源は回路全体の電源で
もよい。勿論、高度に洗練されたものも含めてどのよう
なものであれレファレンス電位発生回路を用いることを
妨げるものではない。
い）センス用トランジスタ１４のゲート端子をレファレ
ンス電位Ｖｒｅｆの供給源に接続し、固有駆動力の大き
い（（Ｗ／Ｌ）比の大きい）センス用トランジスタ１３
のゲートにワードマッチライン１０を直接あるいは、何
らかの電圧あるいは電流制限用デバイスを介して接続す
る。図３では、ＮＭＯＳトランジスタ１９を介して接続
している。ここで固有駆動力の大きい方のセンス用トラ
ンジスタ１３のゲート端子をセンス点Ｓと呼ぶことにす
る。ここで、レファレンス電位としては、特にレファレ
ンス電位発生回路を必要としない電位を想定すればよ
く、図３のように、センス用デバイスがＮＭＯＳである
場合は、レファレンス電位の供給源は回路全体の電源で
もよい。勿論、高度に洗練されたものも含めてどのよう
なものであれレファレンス電位発生回路を用いることを
妨げるものではない。
【００１３】ここで、図３のセンスアンプ回路の動作に
ついて説明する。プリチャージ期間に、ワードマッチラ
イン１０は、プリチャージ用トランジスタ１８によって
充電される。この時、センス点Ｓはレファレンス電位
（電源電位）まで充電される。電圧制限用ＮＭＯＳトラ
ンジスタ１９はあってもなくてもよいが、ある場合には
ワードマッチライン１０は電源電位よりトランジスタ１
９の閾値電圧分だけ低い電位まで充電され、ない場合に
は電源電位まで充電される。このＮＭＯＳトランジスタ
１９は、ワードマッチライン１０の電位が上がってくる
と大きなバックケートバイアスがかかることになるの
で、閾値電圧はバックゲートバイアス効果により大きく
なり、ワードマッチラインの電位１０はその分更に低く
なる。いずれにせよ、センス点Ｓは電源電位（レファレ
ンス電位）まで充電され、この状態でセンス開始を待
つ。
ついて説明する。プリチャージ期間に、ワードマッチラ
イン１０は、プリチャージ用トランジスタ１８によって
充電される。この時、センス点Ｓはレファレンス電位
（電源電位）まで充電される。電圧制限用ＮＭＯＳトラ
ンジスタ１９はあってもなくてもよいが、ある場合には
ワードマッチライン１０は電源電位よりトランジスタ１
９の閾値電圧分だけ低い電位まで充電され、ない場合に
は電源電位まで充電される。このＮＭＯＳトランジスタ
１９は、ワードマッチライン１０の電位が上がってくる
と大きなバックケートバイアスがかかることになるの
で、閾値電圧はバックゲートバイアス効果により大きく
なり、ワードマッチラインの電位１０はその分更に低く
なる。いずれにせよ、センス点Ｓは電源電位（レファレ
ンス電位）まで充電され、この状態でセンス開始を待
つ。
【００１４】プリチャージ状態で、センスアンプ活性化
信号Ｖａは”Ｌ”に固定し、センスアンプは準備状態に
ある。この時、センスアンプの共通ノード（セットノー
ドと呼ぶ）２０は電源電位よりＮＭＯＳのしきい電圧Ｖ
ｔ分だけ低い電位になっている。その結果、センスアン
プには電流が流れない。
信号Ｖａは”Ｌ”に固定し、センスアンプは準備状態に
ある。この時、センスアンプの共通ノード（セットノー
ドと呼ぶ）２０は電源電位よりＮＭＯＳのしきい電圧Ｖ
ｔ分だけ低い電位になっている。その結果、センスアン
プには電流が流れない。
【００１５】プリチャージ後、サーチ動作に入ると、上
述したように、ビット線対にデータが載せられセル内に
記憶されているデータと比較される。ワード内の少なく
ともひとつのビットで不一致が検出されると、そのビッ
トのセル内のワードマッチライン駆動用トランジスタが
オンとなり、ワードマッチライン上の電荷を引き抜く。
入力データと一致したワードのマッチラインは電位が変
化せず、センス点Ｓは電源電位にとどまる。不一致のワ
ードのセンス点Ｓの電位がある程度下がった時点を見計
らって、センスアンプの活性化信号Ｖａを”Ｈ”に駆動
して、センスアンプを活性化する。このタイミングは、
ＤＲＡＭ等でよく行われているように、センス点Ｓの動
きをシミュレートする適当な回路を使って作ってもよ
い。
述したように、ビット線対にデータが載せられセル内に
記憶されているデータと比較される。ワード内の少なく
ともひとつのビットで不一致が検出されると、そのビッ
トのセル内のワードマッチライン駆動用トランジスタが
オンとなり、ワードマッチライン上の電荷を引き抜く。
入力データと一致したワードのマッチラインは電位が変
化せず、センス点Ｓは電源電位にとどまる。不一致のワ
ードのセンス点Ｓの電位がある程度下がった時点を見計
らって、センスアンプの活性化信号Ｖａを”Ｈ”に駆動
して、センスアンプを活性化する。このタイミングは、
ＤＲＡＭ等でよく行われているように、センス点Ｓの動
きをシミュレートする適当な回路を使って作ってもよ
い。
【００１６】入力データと一致したワードのセンスアン
プの差動入力は両方とも電源電位にあるが、センス点Ｓ
を受けているセンス用トランジスタ１３の方がレファレ
ンス電位（この場合は電源電位）を受けているセンス用
トランジスタ１４より駆動力が大きいので、センスアン
プはあたかもセンス点の方がレファレンス点よりも電位
が高いかのような動作をして、センス点は”Ｈ”である
と認識される。
プの差動入力は両方とも電源電位にあるが、センス点Ｓ
を受けているセンス用トランジスタ１３の方がレファレ
ンス電位（この場合は電源電位）を受けているセンス用
トランジスタ１４より駆動力が大きいので、センスアン
プはあたかもセンス点の方がレファレンス点よりも電位
が高いかのような動作をして、センス点は”Ｈ”である
と認識される。
【００１７】入力データと一致しなかったワードのマッ
チライン１０は電位が下がっているので、センスアンプ
内ではレファレンス電位につながれたセンス用トランジ
スタ１４がセンス点につながれたセンス用トランジスタ
１３より先にオンとなりノード２１の電位が下がり始め
る。セットノード２０が更に下がったところでセンス用
トランジスタ１３もオンになる。しかしながら、センス
用トランジスタ１３のゲートのオーバードライブがセン
ス用トランジスタ１４に比べて弱いこと、およびノード
２１が既に幾分下がっているので、インバータ１１を構
成するＮＭＯＳトランジスタ２２の駆動力が、インバー
タ１２を構成するＮＭＯＳトランジスタ２３よりも弱い
ことから、センス点Ｓの電位がある程度以上下がってい
れば、固有駆動力の強いトランジスタ１３をもってして
もノード２１とノード２４の電位が逆転することない。
そして、ノード２１は更に下がって接地レベルに到達
し、ノード２４は電源電位に固定される。即ち、センス
点Ｓは”Ｌ”であると認識され、「一致しなかった」と
いう信号がセンスアンプ出力として出力される。
チライン１０は電位が下がっているので、センスアンプ
内ではレファレンス電位につながれたセンス用トランジ
スタ１４がセンス点につながれたセンス用トランジスタ
１３より先にオンとなりノード２１の電位が下がり始め
る。セットノード２０が更に下がったところでセンス用
トランジスタ１３もオンになる。しかしながら、センス
用トランジスタ１３のゲートのオーバードライブがセン
ス用トランジスタ１４に比べて弱いこと、およびノード
２１が既に幾分下がっているので、インバータ１１を構
成するＮＭＯＳトランジスタ２２の駆動力が、インバー
タ１２を構成するＮＭＯＳトランジスタ２３よりも弱い
ことから、センス点Ｓの電位がある程度以上下がってい
れば、固有駆動力の強いトランジスタ１３をもってして
もノード２１とノード２４の電位が逆転することない。
そして、ノード２１は更に下がって接地レベルに到達
し、ノード２４は電源電位に固定される。即ち、センス
点Ｓは”Ｌ”であると認識され、「一致しなかった」と
いう信号がセンスアンプ出力として出力される。
【００１８】ここで、センス点Ｓの電位がどの程度下が
った場合に”Ｌ”と認識されるかは、センス用トランジ
スタ１３、１４の固有駆動力の違いによるので、上述し
た（Ｗ／Ｌ）比を適当に設定することで容易に調節でき
る。また、トランジスタ固有の閾値電圧Ｖｔにも依存し
ない。ノイズマージンを考慮してそれぞれの固有駆動力
を決定すれば良い。
った場合に”Ｌ”と認識されるかは、センス用トランジ
スタ１３、１４の固有駆動力の違いによるので、上述し
た（Ｗ／Ｌ）比を適当に設定することで容易に調節でき
る。また、トランジスタ固有の閾値電圧Ｖｔにも依存し
ない。ノイズマージンを考慮してそれぞれの固有駆動力
を決定すれば良い。
【００１９】このように、本発明のセンスアンプ１００
によれば、微小な信号がセンス点に現れた時点でワード
が一致したかどうかの信号を後段に伝えることができる
のでサーチ動作が高速化される。この効果はワード幅が
大きくなるほど、ワードマッチラインの寄生容量が大き
くなりワードマッチラインの動きが鈍くなるので、さら
に大きくなる。
によれば、微小な信号がセンス点に現れた時点でワード
が一致したかどうかの信号を後段に伝えることができる
のでサーチ動作が高速化される。この効果はワード幅が
大きくなるほど、ワードマッチラインの寄生容量が大き
くなりワードマッチラインの動きが鈍くなるので、さら
に大きくなる。
【００２０】また、増幅終了後のセンスアンプの出力Ｖ
MATCHは、センス点Ｓが電源電位レベル付近にあるかそ
れより低い電位にあるかによって、電源電位か接地電位
になる。この時、センスアンプの入力であるＶINは設定
されたセンスアンプの入力感度分（通常３００ｍＶから
７００ｍＶ程度）だけ動けば良いので、そのようにマッ
チラインを制御することによりセンスアンプ入力を駆動
するマッチライン１０の充放電電流は大幅に低減され
る。
MATCHは、センス点Ｓが電源電位レベル付近にあるかそ
れより低い電位にあるかによって、電源電位か接地電位
になる。この時、センスアンプの入力であるＶINは設定
されたセンスアンプの入力感度分（通常３００ｍＶから
７００ｍＶ程度）だけ動けば良いので、そのようにマッ
チラインを制御することによりセンスアンプ入力を駆動
するマッチライン１０の充放電電流は大幅に低減され
る。
【００２１】さらに、増幅終了後、増幅結果は、センス
アンプ内のトランジスタ１３、１４が導通状態である限
り、ラッチされ維持される。これはこのセンスアンプの
優れた特徴のひとつである。従って、センシングを終わ
れば直ちにプリチャージ制御信号Ｖｂを”Ｌ”にしてセ
ンス点Ｓとマッチライン１０をプリチャージし、サーチ
結果を維持し出力しながら次のサーチ動作に備えること
ができる。即ち、サーチ動作のサイクルタイムを短くで
きる。また、増幅完了後、即ちラッチ完了後は、電源か
ら接地にいたる経路が遮断されるので、センスアンプを
流れる電流はない。
アンプ内のトランジスタ１３、１４が導通状態である限
り、ラッチされ維持される。これはこのセンスアンプの
優れた特徴のひとつである。従って、センシングを終わ
れば直ちにプリチャージ制御信号Ｖｂを”Ｌ”にしてセ
ンス点Ｓとマッチライン１０をプリチャージし、サーチ
結果を維持し出力しながら次のサーチ動作に備えること
ができる。即ち、サーチ動作のサイクルタイムを短くで
きる。また、増幅完了後、即ちラッチ完了後は、電源か
ら接地にいたる経路が遮断されるので、センスアンプを
流れる電流はない。
【００２２】上述したように、マッチライン１０の電圧
制限用に挿入されているトランジスタ１９は無くても良
いが、ある場合にはマッチライン１０のプリチャージ電
位が電源電位よりトランジスタのＶｔ分低い電位に抑え
られることになり、マッチラインの充放電電力が更に低
減される。それだけでなく、マッチラインが下がり始め
た時のセンス点Ｓの応答がチャージシェアにより速くな
るという利点もある。
制限用に挿入されているトランジスタ１９は無くても良
いが、ある場合にはマッチライン１０のプリチャージ電
位が電源電位よりトランジスタのＶｔ分低い電位に抑え
られることになり、マッチラインの充放電電力が更に低
減される。それだけでなく、マッチラインが下がり始め
た時のセンス点Ｓの応答がチャージシェアにより速くな
るという利点もある。
【００２３】以上、図３を用いて本発明のセンスアンプ
回路の構成および動作について説明をしたが、図３のよ
うに、本発明をＣＡＭのワードマッチラインに適応した
場合の効果について以下に説明する。
回路の構成および動作について説明をしたが、図３のよ
うに、本発明をＣＡＭのワードマッチラインに適応した
場合の効果について以下に説明する。
【００２４】ワードマッチラインの信号振幅をセンスア
ンプの感度程度に抑えることができ、従って、サーチ動
作での消費電力を抑えることができる。一般的なＣＡＭ
の設計においては、サーチ動作前にワードマッチライン
をプリチャージし、入力データと一致しない大部分のワ
ードのワードマッチラインが放電されるの で、ワード
マッチラインの信号振幅を小さくすることの電力低減効
果は大きい。電力消費は、動作周波数、充放電する必要
のある静電容量、及び、電圧振幅の平方に比例するので
（Ｐｄ＝ｆ・Ｃ・Ｖ２）、電圧振幅を下げることの効果
は大きい。例えば、０．２５ミクロン程度のＩＣ製造技
術で２０４８ワード×６４ビットのＣＡＭを構成する
と、ワードマッチラインの負荷は１本あたり０．２ｐＦ
程度である。６６ＭＨｚでサーチ動作をした時に平均的
に２０００ワードで不一致であったとすると、ワードマ
ッチラインの充放電に要する電力は、従来技術の場合で
は、66ＭＨｚ×(0．2ｐＦ ｘ ２000）×（3．3Ｖ)２ ＝
287．5ｍＷ、となる。本発明のセンスアンプ回路を用
いて、マッチラインの電圧振幅を０．７Ｖに抑えたとす
ると、 66ＭＨｚ× (0．2ｐＦ ｘ 2000）×（0．7Ｖ)２ ＝ 1
2．9ｍＷ、 となり、 約９５．５％も電力を低減できる。
ンプの感度程度に抑えることができ、従って、サーチ動
作での消費電力を抑えることができる。一般的なＣＡＭ
の設計においては、サーチ動作前にワードマッチライン
をプリチャージし、入力データと一致しない大部分のワ
ードのワードマッチラインが放電されるの で、ワード
マッチラインの信号振幅を小さくすることの電力低減効
果は大きい。電力消費は、動作周波数、充放電する必要
のある静電容量、及び、電圧振幅の平方に比例するので
（Ｐｄ＝ｆ・Ｃ・Ｖ２）、電圧振幅を下げることの効果
は大きい。例えば、０．２５ミクロン程度のＩＣ製造技
術で２０４８ワード×６４ビットのＣＡＭを構成する
と、ワードマッチラインの負荷は１本あたり０．２ｐＦ
程度である。６６ＭＨｚでサーチ動作をした時に平均的
に２０００ワードで不一致であったとすると、ワードマ
ッチラインの充放電に要する電力は、従来技術の場合で
は、66ＭＨｚ×(0．2ｐＦ ｘ ２000）×（3．3Ｖ)２ ＝
287．5ｍＷ、となる。本発明のセンスアンプ回路を用
いて、マッチラインの電圧振幅を０．７Ｖに抑えたとす
ると、 66ＭＨｚ× (0．2ｐＦ ｘ 2000）×（0．7Ｖ)２ ＝ 1
2．9ｍＷ、 となり、 約９５．５％も電力を低減できる。
【００２５】ワードマッチライン上の信号を早いタイミ
ングで高速でセンス増幅して後段へ送れるのでサーチ動
作が高速に行える。一般的なＣＡＭの設計においては、
１ビットのみ不一致のワードではセル内の小さなトラン
ジスタで比較的負荷の重いワードマッチラインの電荷を
引き抜くのでワードマッチラインに信号が現れるにはそ
こそこの時間がかかる。これを微小な信号の段階でセン
ス増幅できれば、サーチ動作に要する時間が大幅に短縮
できる。典型的な条件で、サーチに要する時間を約２ｎ
ｓ程度にできる。
ングで高速でセンス増幅して後段へ送れるのでサーチ動
作が高速に行える。一般的なＣＡＭの設計においては、
１ビットのみ不一致のワードではセル内の小さなトラン
ジスタで比較的負荷の重いワードマッチラインの電荷を
引き抜くのでワードマッチラインに信号が現れるにはそ
こそこの時間がかかる。これを微小な信号の段階でセン
ス増幅できれば、サーチ動作に要する時間が大幅に短縮
できる。典型的な条件で、サーチに要する時間を約２ｎ
ｓ程度にできる。
【００２６】ワードマッチラインをセンスアンプに電圧
制限用デバイスを介して接続する場合には、ワードマッ
チラインのプリチャージ電位を下げることかでき、これ
によってワードマッチラインの電圧振幅を更に抑えるこ
とができるので、更に消費電力を低減できる。ワードマ
ッチラインがセンス可能な電位に到達するのが早くなる
ので、センシングも早くなる。電力の更なる低減につい
ては、例えばマッチラインの振幅を０．３Ｖ程度にする
と、上記の計算と同様にして、マッチラインで消費され
る電力を２．４ｍＷまで減らせる。これは、何も対策を
施さない場合の０．８％程度である。
制限用デバイスを介して接続する場合には、ワードマッ
チラインのプリチャージ電位を下げることかでき、これ
によってワードマッチラインの電圧振幅を更に抑えるこ
とができるので、更に消費電力を低減できる。ワードマ
ッチラインがセンス可能な電位に到達するのが早くなる
ので、センシングも早くなる。電力の更なる低減につい
ては、例えばマッチラインの振幅を０．３Ｖ程度にする
と、上記の計算と同様にして、マッチラインで消費され
る電力を２．４ｍＷまで減らせる。これは、何も対策を
施さない場合の０．８％程度である。
【００２７】本発明のセンスアンプ回路はラッチ機能を
持っており、このセンスアンプのラッチ機能は、一旦増
幅した結果をラッチしてしまえば入力線を準備状態にプ
リチャージしても増幅結果が維持されるという特徴を持
っている。この特徴を利用することにより、増幅後、サ
ーチ結果を維持し出力しながら、直ちにマッチラインを
プリチャージして次のサーチ動作に備えることができ
る。即ち、サーチ動作のサイクルタイムを短くすること
ができる。
持っており、このセンスアンプのラッチ機能は、一旦増
幅した結果をラッチしてしまえば入力線を準備状態にプ
リチャージしても増幅結果が維持されるという特徴を持
っている。この特徴を利用することにより、増幅後、サ
ーチ結果を維持し出力しながら、直ちにマッチラインを
プリチャージして次のサーチ動作に備えることができ
る。即ち、サーチ動作のサイクルタイムを短くすること
ができる。
【００２８】レファレンス電位として、電源電位をその
まま使うことができ、その場合にはレファレンス電位発
生用の回路が要らないので、回路が全体として簡単にな
ると共に電力も節約できる。
まま使うことができ、その場合にはレファレンス電位発
生用の回路が要らないので、回路が全体として簡単にな
ると共に電力も節約できる。
【００２９】本発明のセンスアンプは活性化されるまで
は電源から接地にいたる電流経路が遮断されており、活
性化後はセンスアンプの出力は短時間でＣＭＯＳレベル
に増幅され、センスアンプの内部ノードについても、中
間レベルにとどまるところが無いため、貫通電流が流れ
る時間が極めて短いので、センスアンプ自体の電力消費
が少ない。これは、アンプ内部で定常的に電流を消費す
るカレントミラーロードのアンプ等と比べて非常に優れ
た特性である。
は電源から接地にいたる電流経路が遮断されており、活
性化後はセンスアンプの出力は短時間でＣＭＯＳレベル
に増幅され、センスアンプの内部ノードについても、中
間レベルにとどまるところが無いため、貫通電流が流れ
る時間が極めて短いので、センスアンプ自体の電力消費
が少ない。これは、アンプ内部で定常的に電流を消費す
るカレントミラーロードのアンプ等と比べて非常に優れ
た特性である。
【００３０】本発明のセンスアンプは一段でＣＭＯＳレ
ベルまで増幅するので、カレントミラー型のアンプのよ
うに後段に更に増幅回路を置くようなことをしなくてよ
い。従って、センスシステム全体が小さくて済むという
利点がある。これは回路規模の点から言っても電力消費
が小さいことを意味する。また、中間電位の出力を後段
に送ることがないので貫通電流という点でも電力消費が
小さいという利点がある。
ベルまで増幅するので、カレントミラー型のアンプのよ
うに後段に更に増幅回路を置くようなことをしなくてよ
い。従って、センスシステム全体が小さくて済むという
利点がある。これは回路規模の点から言っても電力消費
が小さいことを意味する。また、中間電位の出力を後段
に送ることがないので貫通電流という点でも電力消費が
小さいという利点がある。
【図１】従来のＭＯＳトランジスタからなるＣＡＭに使
われているワードマッチラインとその信号検出回路を示
した図である。
われているワードマッチラインとその信号検出回路を示
した図である。
【図２】従来の ＭＯＳトランジスタからなるＣＡＭに
使われているワードマッチラインとその信号検出回路を
示した図である。
使われているワードマッチラインとその信号検出回路を
示した図である。
【図３】本発明のセンスアンプ回路の一実施例を示した
図である。
図である。
１０ ワードマッチライン １１、１２ ＣＭＯＳインバータ対 １３、１４ センス用（ＮＭＯＳ）トランジスタ １５ 定電流源用（ＮＯＭＳ）トランジスタ １６、１７、１８ プリチャージ用（ＰＭＯＳ）トラン
ジスタ １９ 電圧制限用（ＮＭＯＳ）トランジスタ ２０、２１、２４ ノード １００ センスアンプ回路
ジスタ １９ 電圧制限用（ＮＭＯＳ）トランジスタ ２０、２１、２４ ノード １００ センスアンプ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮武 久忠 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 田中 正浩 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 森 陽太郎 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内
Claims (7)
- 【請求項１】 １つの信号ライン上の信号を検出し増幅
するためのセンスアンプ回路であって、 インバータの出力を他方のインバータの入力に互いに接
続したインバータ対と、 前記インバータ対の各インバータのソース端と１つの定
電流源とに接続される第１および第２のスイッチであっ
て、第１スイッチに前記信号ラインが接続され、第２ス
イッチに参照電位が接続されるセンス用スイッチとを含
み、 前記第１スイッチの駆動力は前記第２スイッチの駆動力
よりも大きいことを特徴とする、センスアンプ回路。 - 【請求項２】 さらに、前記第１スイッチに接続される
信号ラインをプリチャージするためのプリチャージ手段
を含む、請求項１記載のセンスアンプ回路。 - 【請求項３】 さらに、前記インバータ対の各インバー
タの出力をプリチャージするためのプリチャージ手段を
含む、請求項１記載のセンスアンプ回路。 - 【請求項４】 さらに、前記第１スイッチに接続される
信号ラインの電位を制限するための電圧制限手段を含
む、請求項１記載のセンスアンプ回路。 - 【請求項５】 前記第１および第２のスイッチがＭＯＳ
トランジスタからなり、前記第１スイッチのチャネル幅
（Ｗ）とチャネル長（Ｌ）の比（Ｗ／Ｌ）は、前記第２
スイッチの比（Ｗ／Ｌ）よりも大きいことを特徴とする
請求項１記載のセンスアンプ回路。 - 【請求項６】 前記インバータがＣＭＯＳトランジスタ
からなり、前記第１スイッチ、第２スイッチ、および前
記定電流源がＭＯＳトランジスタからなることを特徴と
する請求項１または５記載のセンスアンプ回路。 - 【請求項７】 前記信号ラインは連想メモリ（ＣＡＭ）
のワード情報を受け取るワードマッチラインであること
を特徴とする請求項１乃至６記載のセンスアンプ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30813198A JP3416063B2 (ja) | 1998-10-29 | 1998-10-29 | センスアンプ回路 |
| US09/417,560 US6426657B1 (en) | 1998-10-29 | 1999-10-14 | Sense-amplifying circuit |
| KR1019990044978A KR100337760B1 (ko) | 1998-10-29 | 1999-10-18 | 센스 앰프 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30813198A JP3416063B2 (ja) | 1998-10-29 | 1998-10-29 | センスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000137989A true JP2000137989A (ja) | 2000-05-16 |
| JP3416063B2 JP3416063B2 (ja) | 2003-06-16 |
Family
ID=17977264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30813198A Expired - Fee Related JP3416063B2 (ja) | 1998-10-29 | 1998-10-29 | センスアンプ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6426657B1 (ja) |
| JP (1) | JP3416063B2 (ja) |
| KR (1) | KR100337760B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982559B2 (en) * | 2004-01-14 | 2006-01-03 | Kyocera Wireless Corp. | Accurate and efficient sensing circuit and method for bi-directional signals |
| US7724559B2 (en) * | 2006-07-14 | 2010-05-25 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
| US7751218B2 (en) * | 2006-07-14 | 2010-07-06 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
| US9620179B2 (en) * | 2014-11-26 | 2017-04-11 | Invecas, Inc. | Sense amplifier and methods thereof for single ended line sensing |
| CN113470705B (zh) * | 2020-03-30 | 2024-05-14 | 长鑫存储技术有限公司 | 灵敏放大器、存储器和数据读出方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955101A (en) * | 1974-07-29 | 1976-05-04 | Fairchild Camera And Instrument Coporation | Dynamic reference voltage generator |
| JPS53144232A (en) * | 1977-04-28 | 1978-12-15 | Toshiba Corp | Sensor circuit for multi-value signal charge transfer device |
| US4169233A (en) * | 1978-02-24 | 1979-09-25 | Rockwell International Corporation | High performance CMOS sense amplifier |
| US4763026A (en) * | 1987-04-09 | 1988-08-09 | National Semiconductor Corporation | Sense amplifier for single-ended data sensing |
| US4843264A (en) * | 1987-11-25 | 1989-06-27 | Visic, Inc. | Dynamic sense amplifier for CMOS static RAM |
| JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
| US5222040A (en) * | 1990-12-11 | 1993-06-22 | Nexcom Technology, Inc. | Single transistor eeprom memory cell |
| FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| JPH08102196A (ja) * | 1994-09-29 | 1996-04-16 | Toshiba Corp | センスアンプ |
| JPH09147562A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体記憶装置 |
| JP3597655B2 (ja) * | 1996-04-17 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US6037890A (en) * | 1997-09-30 | 2000-03-14 | Intel Corporation | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator |
| US5949256A (en) * | 1997-10-31 | 1999-09-07 | Hewlett Packard Company | Asymmetric sense amplifier for single-ended memory arrays |
| US5963495A (en) * | 1998-02-17 | 1999-10-05 | International Business Machines Corporation | Dynamic sense amplifier with embedded latch |
| JP3416062B2 (ja) * | 1998-10-29 | 2003-06-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連想メモリ（ｃａｍ） |
-
1998
- 1998-10-29 JP JP30813198A patent/JP3416063B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-14 US US09/417,560 patent/US6426657B1/en not_active Expired - Fee Related
- 1999-10-18 KR KR1019990044978A patent/KR100337760B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100337760B1 (ko) | 2002-05-24 |
| US6426657B1 (en) | 2002-07-30 |
| KR20000035035A (ko) | 2000-06-26 |
| JP3416063B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416062B2 (ja) | 連想メモリ（ｃａｍ） | |
| US6754121B2 (en) | Sense amplifying circuit and method | |
| US5325335A (en) | Memories and amplifiers suitable for low voltage power supplies | |
| US7116596B2 (en) | Method of apparatus for enhanced sensing of low voltage memory | |
| US7038962B2 (en) | Semiconductor integrated circuit | |
| JPS6246489A (ja) | ダイナミツク型差動増幅器 | |
| JPH08147974A (ja) | クロッキング回路 | |
| US5200710A (en) | Current mirror amplifier circuit and method of driving the same | |
| US6618307B2 (en) | Dynamic DRAM sense amplifier | |
| US5089726A (en) | Fast cycle time clocked amplifier | |
| JP3416063B2 (ja) | センスアンプ回路 | |
| US5751648A (en) | Two stage sensing for large static memory arrays | |
| JP3483634B2 (ja) | 半導体集積回路 | |
| US6337823B1 (en) | Random access memory device capable of minimizing sensing noise | |
| JPH0217872B2 (ja) | ||
| KR102652188B1 (ko) | 전류 래치 센스 앰프 및 메모리 장치 | |
| JPH06349280A (ja) | 半導体記憶装置 | |
| KR100291747B1 (ko) | 프리차지 등화 회로 | |
| JP2000090683A (ja) | センスアンプ回路 | |
| JPS62165787A (ja) | 半導体記憶装置 | |
| KR100357041B1 (ko) | 저전압용전류감지증폭기 | |
| KR100207503B1 (ko) | 액티브 어레이 전원 공급회로 | |
| JPH06203577A (ja) | 半導体メモリ装置 | |
| JP2995219B2 (ja) | 動的等速呼出記憶装置 | |
| JPH11149790A (ja) | 電流センスアンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |