JP2000132313A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2000132313A JP2000132313A JP10302503A JP30250398A JP2000132313A JP 2000132313 A JP2000132313 A JP 2000132313A JP 10302503 A JP10302503 A JP 10302503A JP 30250398 A JP30250398 A JP 30250398A JP 2000132313 A JP2000132313 A JP 2000132313A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- inverter
- oscillation circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ＬＣＤドライバ部の回路の誤動作を抑止する
発振回路を提供する。 【解決手段】 シュミット回路を用いたキー入力機能付
きＬＣＤドライバに具備された発振回路において、前記
シュミット回路４内のコンパレータ６，７の後段に電位
を「Ｈ」レベルに固定する高電位固定素子としてのＰチ
ャネル型ＭＯＳトランジスタ４０，４１を設けること
で、出力を「Ｈ」レベルに維持させることを特徴とする
ものである。
発振回路を提供する。 【解決手段】 シュミット回路を用いたキー入力機能付
きＬＣＤドライバに具備された発振回路において、前記
シュミット回路４内のコンパレータ６，７の後段に電位
を「Ｈ」レベルに固定する高電位固定素子としてのＰチ
ャネル型ＭＯＳトランジスタ４０，４１を設けること
で、出力を「Ｈ」レベルに維持させることを特徴とする
ものである。
Description
【０００１】
【発明の属する技術分野】本発明は、キー入力端子とキ
ー出力端子とでキーマトリクス回路を構成するキー入力
回路機能付きＬＣＤ表示コントローラドライバー等に用
いられる発振回路に関するものである。
ー出力端子とでキーマトリクス回路を構成するキー入力
回路機能付きＬＣＤ表示コントローラドライバー等に用
いられる発振回路に関するものである。
【０００２】
【従来の技術】図３は一般的なＣＲ発振回路を示す図で
あり、１はＣＲ発振回路で、オシレータ２，３（ＯＳＣ
Ｏ，ＯＳＣＩ）から成る二端子型の発振回路である。
尚、外付けＣ，Ｒ素子は、便宜的に図示していない。
あり、１はＣＲ発振回路で、オシレータ２，３（ＯＳＣ
Ｏ，ＯＳＣＩ）から成る二端子型の発振回路である。
尚、外付けＣ，Ｒ素子は、便宜的に図示していない。
【０００３】４はシュミット回路で、５は前記シュミッ
ト回路４内の一対のコンパレータ６，７の一方に基準電
圧ＶＨ，ＶＬ（基準電圧ＶＨより低い電圧）を供給する
電圧供給回路であり、各基準電圧ＶＨ，ＶＬは抵抗分割
回路８方式により生成されている。また、前記一対のコ
ンパレータ６，７の他方には前記オシレータ３の出力信
号が入力されている。更に、前記シュミット回路４は、
前記一対のコンパレータ６，７の出力にそのドレイン電
極が接続され、そのソース電極が接地電圧に接続され、
そのゲートにはスタンバイ信号（ＳＴＢ）が入力されて
成るＮチャネル型ＭＯＳトランジスタ９，１０が形成さ
れ、該Ｎチャネル型ＭＯＳトランジスタ９，１０の出力
はインバータ１１，１２，１３，１４，１５を介して不
図示の後続回路に出力（ＹＯＳＣＯ）されている。ま
た、前記インバータ１４とインバータ１５との間からイ
ンバータ１１，１２へその出力が帰還されて、シュミッ
ト回路が構成されている。更に、前記インバータ１３と
インバータ１４との間からインバータ１６，１７を介し
てその出力がオシレータ２に入力されている。
ト回路４内の一対のコンパレータ６，７の一方に基準電
圧ＶＨ，ＶＬ（基準電圧ＶＨより低い電圧）を供給する
電圧供給回路であり、各基準電圧ＶＨ，ＶＬは抵抗分割
回路８方式により生成されている。また、前記一対のコ
ンパレータ６，７の他方には前記オシレータ３の出力信
号が入力されている。更に、前記シュミット回路４は、
前記一対のコンパレータ６，７の出力にそのドレイン電
極が接続され、そのソース電極が接地電圧に接続され、
そのゲートにはスタンバイ信号（ＳＴＢ）が入力されて
成るＮチャネル型ＭＯＳトランジスタ９，１０が形成さ
れ、該Ｎチャネル型ＭＯＳトランジスタ９，１０の出力
はインバータ１１，１２，１３，１４，１５を介して不
図示の後続回路に出力（ＹＯＳＣＯ）されている。ま
た、前記インバータ１４とインバータ１５との間からイ
ンバータ１１，１２へその出力が帰還されて、シュミッ
ト回路が構成されている。更に、前記インバータ１３と
インバータ１４との間からインバータ１６，１７を介し
てその出力がオシレータ２に入力されている。
【０００４】このように構成されたＣＲ発振回路１にお
いて、電源がオンされると外付けＣ，Ｒ素子を介して発
振が開始される。ここで、前記Ｎチャネル型ＭＯＳトラ
ンジスタ９，１０は、前記インバータ１１，１２に
「Ｌ」を供給することで、該インバータ１１，１２で
「Ｈ」，インバータ１３で「Ｌ」，インバータ１４で
「Ｈ」，インバータ１５で「Ｌ」が出力される。また、
前記インバータ１３を介して出力された信号「Ｌ」がイ
ンバータ１６で「Ｈ」，インバータ１７で「Ｌ」とな
り、オシレータ２に入力される。
いて、電源がオンされると外付けＣ，Ｒ素子を介して発
振が開始される。ここで、前記Ｎチャネル型ＭＯＳトラ
ンジスタ９，１０は、前記インバータ１１，１２に
「Ｌ」を供給することで、該インバータ１１，１２で
「Ｈ」，インバータ１３で「Ｌ」，インバータ１４で
「Ｈ」，インバータ１５で「Ｌ」が出力される。また、
前記インバータ１３を介して出力された信号「Ｌ」がイ
ンバータ１６で「Ｈ」，インバータ１７で「Ｌ」とな
り、オシレータ２に入力される。
【０００５】また、スタンバイ信号（ＳＴＢ）の「Ｈ」
レベルが入力されると、前記コンパレータ６，７が共に
オフされて信号が出てこなくなり、発振が停止されてス
タンバイ状態となる。
レベルが入力されると、前記コンパレータ６，７が共に
オフされて信号が出てこなくなり、発振が停止されてス
タンバイ状態となる。
【０００６】このような発振回路をＬＣＤドライバーに
キー入力回路が内蔵されたＬＣＤドライバーが開発され
ている。
キー入力回路が内蔵されたＬＣＤドライバーが開発され
ている。
【０００７】図４は一般的なキーマトリクス回路３０を
示す図であり、あるキー出力端子ＫＳ１、ＫＳ２、ＫＳ
３、ＫＳ４及びＫＳ５が所望のタイミングで押されるこ
とで、所望のキー入力端子ＫＩ１、ＫＩ２、ＫＩ３、Ｋ
Ｉ４及びＫＩ５が選択され、キー入力回路へ信号を送
る。尚、一般的なキーマトリクス回路の一例としては、
特開昭５８−２１５８１４号公報等に記載されたものが
ある。
示す図であり、あるキー出力端子ＫＳ１、ＫＳ２、ＫＳ
３、ＫＳ４及びＫＳ５が所望のタイミングで押されるこ
とで、所望のキー入力端子ＫＩ１、ＫＩ２、ＫＩ３、Ｋ
Ｉ４及びＫＩ５が選択され、キー入力回路へ信号を送
る。尚、一般的なキーマトリクス回路の一例としては、
特開昭５８−２１５８１４号公報等に記載されたものが
ある。
【０００８】また、キー出力端子ＫＳ６はパワーセイブ
モード時（マイコン、またはキー入力は受け付けるが、
動作しないでパワーを消費しない状態、スリープモード
とも言う。）に前述したキー出力端子ＫＳ１、ＫＳ２、
ＫＳ３、ＫＳ４及びＫＳ５によるキー動作を受け付ける
ためのキースイッチで、該キー出力端子ＫＳ６のいずれ
かのキーが押されると、前記発振回路の発振を開始し、
後述するキースキャン動作を行う。
モード時（マイコン、またはキー入力は受け付けるが、
動作しないでパワーを消費しない状態、スリープモード
とも言う。）に前述したキー出力端子ＫＳ１、ＫＳ２、
ＫＳ３、ＫＳ４及びＫＳ５によるキー動作を受け付ける
ためのキースイッチで、該キー出力端子ＫＳ６のいずれ
かのキーが押されると、前記発振回路の発振を開始し、
後述するキースキャン動作を行う。
【０００９】
【発明が解決しようとする課題】前述したキー入力機能
付きＬＣＤドライバにおける前述したパワーセイブモー
ド時のキースキャン終了と同時にＬＣＤ表示ＯＮ／ＯＦ
Ｆコントロール命令（パワーセイブモードの解除命令）
が実行され、パワーセイブモードの解除が行われるタイ
ミングにおいて、図５に示すダミーパルスが発生し、Ｌ
ＣＤドライバ部の回路が誤動作する不具合が生じてい
た。
付きＬＣＤドライバにおける前述したパワーセイブモー
ド時のキースキャン終了と同時にＬＣＤ表示ＯＮ／ＯＦ
Ｆコントロール命令（パワーセイブモードの解除命令）
が実行され、パワーセイブモードの解除が行われるタイ
ミングにおいて、図５に示すダミーパルスが発生し、Ｌ
ＣＤドライバ部の回路が誤動作する不具合が生じてい
た。
【００１０】従って、本発明は前述したダミーパルスの
発生を抑止することで、ＬＣＤドライバ部の回路の誤動
作を抑止する発振回路を提供することを目的とする。
発生を抑止することで、ＬＣＤドライバ部の回路の誤動
作を抑止する発振回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】そこで、本発明は上記課
題を解決するために為されたものであり、その特徴は、
シュミット回路を用いたキー入力機能付きＬＣＤドライ
バに具備された発振回路において、図１に示すように前
記シュミット回路４内のコンパレータ６，７の後段にス
タンバイ信号の反転信号が入力された際に電位を「Ｈ」
レベルに固定する高電位固定素子としてのＰチャネル型
ＭＯＳトランジスタ４０，４１を設けることで、出力を
「Ｈ」レベルに維持させることを特徴とするものであ
る。
題を解決するために為されたものであり、その特徴は、
シュミット回路を用いたキー入力機能付きＬＣＤドライ
バに具備された発振回路において、図１に示すように前
記シュミット回路４内のコンパレータ６，７の後段にス
タンバイ信号の反転信号が入力された際に電位を「Ｈ」
レベルに固定する高電位固定素子としてのＰチャネル型
ＭＯＳトランジスタ４０，４１を設けることで、出力を
「Ｈ」レベルに維持させることを特徴とするものであ
る。
【００１２】また、前記Ｐチャネル型ＭＯＳトランジス
タ４０，４１は、そのソース電極に電源電圧が接続さ
れ、ドレイン電極が前記コンパレータ６，７と後段のイ
ンバータ１３との間に接続され、そのゲート電極にはス
タンバイ信号の反転信号が入力され、更に該反転信号は
ＮＡＮＤ回路４２の一方に入力され、他方には前記Ｐチ
ャネル型ＭＯＳトランジスタ４０，４１の後段のインバ
ータ１３からの信号が入力されることを特徴とするもの
である。
タ４０，４１は、そのソース電極に電源電圧が接続さ
れ、ドレイン電極が前記コンパレータ６，７と後段のイ
ンバータ１３との間に接続され、そのゲート電極にはス
タンバイ信号の反転信号が入力され、更に該反転信号は
ＮＡＮＤ回路４２の一方に入力され、他方には前記Ｐチ
ャネル型ＭＯＳトランジスタ４０，４１の後段のインバ
ータ１３からの信号が入力されることを特徴とするもの
である。
【００１３】
【発明の実施の形態】以下、本発明の発振回路に係る一
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００１４】ここで、本発明の特徴は、図３に示す従来
の回路構成に対して、図１に示す円で囲んだ回路素子
（シュミット回路４内の一対のコンパレータ６，７の後
段にスタンバイ信号の反転信号が入力された際に、電位
を「Ｈ」レベルに固定する高電位固定素子としての一対
のＰチャネル型ＭＯＳトランジスタ４０，４１と、該Ｐ
チャネル型ＭＯＳトランジスタ４０，４１を設けたこと
による発振動作開始初期時の不具合を解消するＮＡＮＤ
回路４２）を具備させたことである。
の回路構成に対して、図１に示す円で囲んだ回路素子
（シュミット回路４内の一対のコンパレータ６，７の後
段にスタンバイ信号の反転信号が入力された際に、電位
を「Ｈ」レベルに固定する高電位固定素子としての一対
のＰチャネル型ＭＯＳトランジスタ４０，４１と、該Ｐ
チャネル型ＭＯＳトランジスタ４０，４１を設けたこと
による発振動作開始初期時の不具合を解消するＮＡＮＤ
回路４２）を具備させたことである。
【００１５】これにより、キー入力機能付きＬＣＤドラ
イバにおけるパワーセイブモード時のキースキャン終了
と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロール命令（パ
ワーセイブモードの解除命令）が実行され、パワーセイ
ブモードの解除が行われるタイミングにおけるダミーパ
ルス（図５参照）の発生を抑止し（図２参照）、ＬＣＤ
ドライバ部の回路の誤動作を抑止するものである。
イバにおけるパワーセイブモード時のキースキャン終了
と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロール命令（パ
ワーセイブモードの解除命令）が実行され、パワーセイ
ブモードの解除が行われるタイミングにおけるダミーパ
ルス（図５参照）の発生を抑止し（図２参照）、ＬＣＤ
ドライバ部の回路の誤動作を抑止するものである。
【００１６】以下、本発明の発振回路の回路構成につい
て説明する。尚、従来構成と同様な回路構成については
同符号を付して説明を簡略化する。
て説明する。尚、従来構成と同様な回路構成については
同符号を付して説明を簡略化する。
【００１７】１はオシレータ２，３から成る二端子型の
ＣＲ発振回路で、４はシュミット回路で、５は前記シュ
ミット回路４内の一対のコンパレータ６，７の一方に基
準電圧ＶＨ，ＶＬ（基準電圧ＶＨより低い電圧）を供給
する電圧供給回路であり、各基準電圧ＶＨ，ＶＬは抵抗
分割回路８方式により生成されている。また、前記一対
のコンパレータ６，７の他方には前記オシレータ３の出
力信号が入力されている。更に、前記シュミット回路４
は、前記一対のコンパレータ６，７の出力にそのドレイ
ン電極が接続され、一方のソース電極が電源電圧に接続
され、そのゲートにはスタンバイ信号（ＳＴＢ）がイン
バータ２０により反転された反転信号が入力されて成る
Ｐチャネル型ＭＯＳトランジスタ４０，４１が形成さ
れ、該Ｐチャネル型ＭＯＳトランジスタ４０，４１の出
力はインバータ１１，１２，１３，１４，１５を介して
不図示の後続回路に出力（ＹＯＳＣＯ）されている。ま
た、前記インバータ１４とインバータ１５との間からイ
ンバータ１１，１２へその出力が帰還されて、シュミッ
ト回路が構成されている。更に、前記インバータ１３と
インバータ１４との間から当該インバータ１３の出力信
号がＮＡＮＤ回路４２の一方に入力され、他方には前記
スタンバイ信号（ＳＴＢ）の反転信号が入力され、その
出力信号がインバータ１７を介してオシレータ２に入力
されている。
ＣＲ発振回路で、４はシュミット回路で、５は前記シュ
ミット回路４内の一対のコンパレータ６，７の一方に基
準電圧ＶＨ，ＶＬ（基準電圧ＶＨより低い電圧）を供給
する電圧供給回路であり、各基準電圧ＶＨ，ＶＬは抵抗
分割回路８方式により生成されている。また、前記一対
のコンパレータ６，７の他方には前記オシレータ３の出
力信号が入力されている。更に、前記シュミット回路４
は、前記一対のコンパレータ６，７の出力にそのドレイ
ン電極が接続され、一方のソース電極が電源電圧に接続
され、そのゲートにはスタンバイ信号（ＳＴＢ）がイン
バータ２０により反転された反転信号が入力されて成る
Ｐチャネル型ＭＯＳトランジスタ４０，４１が形成さ
れ、該Ｐチャネル型ＭＯＳトランジスタ４０，４１の出
力はインバータ１１，１２，１３，１４，１５を介して
不図示の後続回路に出力（ＹＯＳＣＯ）されている。ま
た、前記インバータ１４とインバータ１５との間からイ
ンバータ１１，１２へその出力が帰還されて、シュミッ
ト回路が構成されている。更に、前記インバータ１３と
インバータ１４との間から当該インバータ１３の出力信
号がＮＡＮＤ回路４２の一方に入力され、他方には前記
スタンバイ信号（ＳＴＢ）の反転信号が入力され、その
出力信号がインバータ１７を介してオシレータ２に入力
されている。
【００１８】このように構成されたＣＲ発振回路１にお
いて、電源がオンされると外付けＣ，Ｒ素子を介して発
振が開始される。ここで、前記Ｐチャネル型ＭＯＳトラ
ンジスタ４０，４１は、前記インバータ１１，１２に
「Ｈ」を供給することで、該インバータ１１，１２で
「Ｌ」，インバータ１３で「Ｈ」，インバータ１４で
「Ｌ」，インバータ１５で「Ｈ」が出力される。また、
前記インバータ１３を介して出力された信号「Ｈ」がＮ
ＡＮＤ回路４２に入力され、その出力信号「Ｈ」がイン
バータ１７に入力され、該インバータ１７で「Ｌ」とな
り、オシレータ２に入力される。
いて、電源がオンされると外付けＣ，Ｒ素子を介して発
振が開始される。ここで、前記Ｐチャネル型ＭＯＳトラ
ンジスタ４０，４１は、前記インバータ１１，１２に
「Ｈ」を供給することで、該インバータ１１，１２で
「Ｌ」，インバータ１３で「Ｈ」，インバータ１４で
「Ｌ」，インバータ１５で「Ｈ」が出力される。また、
前記インバータ１３を介して出力された信号「Ｈ」がＮ
ＡＮＤ回路４２に入力され、その出力信号「Ｈ」がイン
バータ１７に入力され、該インバータ１７で「Ｌ」とな
り、オシレータ２に入力される。
【００１９】また、スタンバイ信号（ＳＴＢ）の「Ｈ」
レベルが入力されると、前記コンパレータ６，７が共に
オフされて信号が出てこなくなり、発振が停止されてス
タンバイ状態となる。
レベルが入力されると、前記コンパレータ６，７が共に
オフされて信号が出てこなくなり、発振が停止されてス
タンバイ状態となる。
【００２０】ここで、例えばコンパレータ６が選択され
たとして、以下説明を続けるとコンパレータ６から
「Ｌ」レベルが出力されても、その後段に形成されたそ
のソース電極が電源電圧に接続されたＰチャネル型ＭＯ
Ｓトランジスタ４０により、ここの電位が「Ｈ」レベル
に固定されているため、パワーセイブモード時のキース
キャン終了と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロー
ル命令（パワーセイブモードの解除命令）が実行され、
パワーセイブモードの解除が行われるタイミングにおい
ても、図５に示すようなダミーパルスの発生を抑止し
（図２参照）、ＬＣＤドライバ部の回路が誤動作するこ
とを抑止できる。尚、コンパレータ７側が選択されたと
して、前記したと同様にダミーパルスの発生を抑止し、
ＬＣＤドライバ部の回路が誤動作することを抑止でき
る。
たとして、以下説明を続けるとコンパレータ６から
「Ｌ」レベルが出力されても、その後段に形成されたそ
のソース電極が電源電圧に接続されたＰチャネル型ＭＯ
Ｓトランジスタ４０により、ここの電位が「Ｈ」レベル
に固定されているため、パワーセイブモード時のキース
キャン終了と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロー
ル命令（パワーセイブモードの解除命令）が実行され、
パワーセイブモードの解除が行われるタイミングにおい
ても、図５に示すようなダミーパルスの発生を抑止し
（図２参照）、ＬＣＤドライバ部の回路が誤動作するこ
とを抑止できる。尚、コンパレータ７側が選択されたと
して、前記したと同様にダミーパルスの発生を抑止し、
ＬＣＤドライバ部の回路が誤動作することを抑止でき
る。
【００２１】このような回路構成を採用することで、本
発明のＣＲ発振回路１では、キー入力機能付きＬＣＤド
ライバにおけるパワーセイブモード時のキースキャン終
了と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロール命令
（パワーセイブモードの解除命令）が実行され、パワー
セイブモードの解除が行われるタイミング時にも前記Ｐ
チャネル型ＭＯＳトランジスタ４０，４１により「Ｈ」
レベルに維持するようにしているため、従来のような
（図５に示す）ダミーパルスの発生が抑止され（図２参
照）、ＬＣＤドライバ部の回路の誤動作が抑止される。
発明のＣＲ発振回路１では、キー入力機能付きＬＣＤド
ライバにおけるパワーセイブモード時のキースキャン終
了と同時にＬＣＤ表示ＯＮ／ＯＦＦコントロール命令
（パワーセイブモードの解除命令）が実行され、パワー
セイブモードの解除が行われるタイミング時にも前記Ｐ
チャネル型ＭＯＳトランジスタ４０，４１により「Ｈ」
レベルに維持するようにしているため、従来のような
（図５に示す）ダミーパルスの発生が抑止され（図２参
照）、ＬＣＤドライバ部の回路の誤動作が抑止される。
【００２２】尚、前記シュミット回路４を構成するコン
パレータ６，７の代わりにインバータを用いても良いが
（抵抗分割回路８は不要）、コンパレータ６，７と抵抗
分割回路８とで構成することで、より微少な電圧を扱う
ことができる。
パレータ６，７の代わりにインバータを用いても良いが
（抵抗分割回路８は不要）、コンパレータ６，７と抵抗
分割回路８とで構成することで、より微少な電圧を扱う
ことができる。
【００２３】
【発明の効果】本発明によれば、従来発生していたよう
なパワーセイブモード時のキースキャン終了と同時にＬ
ＣＤ表示ＯＮ／ＯＦＦコントロール命令（パワーセイブ
モードの解除命令）が実行され、パワーセイブモードの
解除が行われるタイミング時にも、従来のようなダミー
パルスの発生を抑止でき、ＬＣＤドライバ部の回路の誤
動作を抑止できる。
なパワーセイブモード時のキースキャン終了と同時にＬ
ＣＤ表示ＯＮ／ＯＦＦコントロール命令（パワーセイブ
モードの解除命令）が実行され、パワーセイブモードの
解除が行われるタイミング時にも、従来のようなダミー
パルスの発生を抑止でき、ＬＣＤドライバ部の回路の誤
動作を抑止できる。
【図１】本発明の一実施形態の発振回路を示す回路図で
ある。
ある。
【図２】本発明の一実施形態の発振回路における発振波
形を示す図である。
形を示す図である。
【図３】従来の発振回路を示す回路図である。
【図４】従来のキーマトリクス回路を示す図である。
【図５】従来の問題点を説明するための図である。
１：ＣＲ発振回路 ４：シュミット回路 ５：電圧供給回路 ６，７：コンパレータ ４０，４１：Ｐチャネル型ＭＯＳトランジスタ ４２：ＮＡＮＤ回路
Claims (3)
- 【請求項１】 シュミット回路を用いたキー入力機能付
きＬＣＤドライバに具備された発振回路において、 前記シュミット回路内のコンパレータの後段に電位を
「Ｈ」レベルに固定する高電位固定素子を設けること
で、出力を「Ｈ」レベルに維持させることを特徴とする
発振回路。 - 【請求項２】 前記高電位固定素子は、そのソース電極
に電源電圧が接続され、ドレイン電極が前記コンパレー
タと後段のインバータとの間に接続されて成るＰチャネ
ル型ＭＯＳトランジスタであることを特徴とする請求項
１に記載の発振回路。 - 【請求項３】 前記Ｐチャネル型ＭＯＳトランジスタの
ゲート電極には、スタンバイ信号の反転信号が入力さ
れ、更に該反転信号はＮＡＮＤ回路の一方に入力され、
他方には前記Ｐチャネル型ＭＯＳトランジスタの後段の
インバータからの信号が入力されることを特徴とする請
求項１に記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30250398A JP3338388B2 (ja) | 1998-10-23 | 1998-10-23 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30250398A JP3338388B2 (ja) | 1998-10-23 | 1998-10-23 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000132313A true JP2000132313A (ja) | 2000-05-12 |
| JP3338388B2 JP3338388B2 (ja) | 2002-10-28 |
Family
ID=17909756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30250398A Expired - Fee Related JP3338388B2 (ja) | 1998-10-23 | 1998-10-23 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338388B2 (ja) |
-
1998
- 1998-10-23 JP JP30250398A patent/JP3338388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3338388B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| JP3284341B2 (ja) | 発振回路 | |
| US20030189451A1 (en) | Low-power CMOS flip-flop | |
| JPS6232846B2 (ja) | ||
| JPS62192098A (ja) | シフトレジスタ | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JP3338388B2 (ja) | 発振回路 | |
| US5552751A (en) | Low voltage, low power oscillator having voltage level shifting circuit | |
| US7446589B2 (en) | Pulse generation circuit | |
| JP2585147B2 (ja) | 発振制御回路 | |
| JP2002026231A (ja) | 半導体システムおよび半導体装置 | |
| JPH10107620A (ja) | クロック信号発生回路 | |
| US6081149A (en) | Electronic circuit with a clock switch | |
| JP3572700B2 (ja) | Ｍｏｓ型スタティックフリップフロップ | |
| JPH1197984A (ja) | ラッチ回路 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP3042451B2 (ja) | 発振回路内蔵型マイクロコンピュータ及び発振回路 | |
| US5247266A (en) | Oscillation inducing cicuit | |
| JPH11284437A (ja) | 発振回路 | |
| KR100230408B1 (ko) | 저전력 비교기 회로 및 비교기의 제어방법 | |
| JP2000293257A (ja) | マイクロコンピュータ | |
| JPS6124090A (ja) | スタンバイ機能を有するｃｍｏｓマイクロコンピュ−タ | |
| JP2788744B2 (ja) | 発振回路 | |
| JP2712746B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |