JP2000114467A

JP2000114467A - 半導体装置

Info

Publication number: JP2000114467A
Application number: JP10284464A
Authority: JP
Inventors: Akio Tanaka; 昭生田中
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-10-06
Filing date: 1998-10-06
Publication date: 2000-04-21
Anticipated expiration: 2018-10-06
Also published as: US6359460B1; JP3216616B2

Abstract

(57)【要約】（修正有）【課題】大きなバイアス成分を持ち、しかもそのバイ
アス成分が大きなばらつきを持ち、そのバイアス成分上
の微弱な信号成分を検出する半導体装置において、バイ
アス成分やそのばらつきの補正を安定かつ低ノイズで行
い、信号増幅や信号処理を円滑に行うことができるよう
にする。【解決手段】測定抵抗群（ボロメータ１０４）に接続
されかつ抵抗温度係数が測定抵抗（ボロメータ１０４）
に等しい基準抵抗（基準抵抗回路１０２）を備えた第１
のバイアス回路１２０と、キャンセル抵抗１０６に接続
されかつ抵抗温度係数がキャンセル抵抗１０６に等しい
基準抵抗（基準抵抗回路１１２）を備えた第２のバイア
ス回路１２１と、補正抵抗群（ＦＰＮ補正回路１０８）
に接続されかつ抵抗温度係数が補正抵抗（ＦＰＮ補正回
路１０８）に等しい基準抵抗（基準抵抗回路１１５）を
備えた第３のバイアス回路１２２とをさらに備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に抵抗体とそれに流れる電流を蓄積するコンデン
サからなる積分回路を備え、この抵抗体の抵抗値変化を
検出することにより各種の物理量（赤外線、マイクロ
波、温度、磁気、圧力等）の変化を検出する赤外線セン
サ、マイクロ波/ミリ波検出器、温度センサ、磁気セン
サ、圧力センサ、ガスセンサ、フローセンサ等の半導体
装置に関するものである。なお、以下においては熱型赤
外線撮像装置を中心に説明するが、本発明は微弱な信号
成分を積分して検出する半導体装置の全てに適用可能で
ある。

【０００２】

【従来の技術】従来の熱型赤外線撮像装置としては、例
えば特願平９−３１５４５５号に記載されたものがあ
る。

【０００３】図１４は、特願平９−３１５４５５号に記
載された従来の熱型赤外線撮像装置を示す断面図であ
る。同図に示すように、半導体基板１４０１には走査回
路１４０２が作り込まれ、その上には入射赤外線を電気
信号に変換する受光部１４００が複数配設されている。

【０００４】すなわち、この受光部１４００の一個が撮
像装置の一画素を構成しており、二次元の赤外線画像が
得られるようにするためには、複数の画素を二次元的に
集積する必要がある。また、各受光部１４００の下に
は、撮像した画像データを読み出すための走査回路１４
０２が同様に２次元的に集積されている。

【０００５】さて、受光部１４００は、ダイヤフラムと
呼ばれる膜状の構造体を有し、図中のダイヤフラム１４
０３においては、その下部に中空部１４０４が形成され
ている。この中空部１４０４は、予め作っておいた犠牲
層をエッチングで取り除くことにより形成される。

【０００６】一方、ダイヤフラム１４０３の表面には、
赤外線を吸収するための赤外線吸収層１４０５が形成さ
れ、またダイヤフラム１４０３と中空部１４０４との境
界には、赤外線の受光により生じた熱を電気信号に変換
する熱電変換素子１４０６が形成されている。この熱電
変換素子１４０６としては、この例では温度によってそ
の電気抵抗値が変化するボロメータが用いられており、
ボロメータとしては例えばチタンが用いられている。

【０００７】ところで、図１４に係る熱型赤外線撮像装
置の動作について簡単に説明すると以下のようになる。
まず、各画素の受光部１４００に入射した赤外線は、赤
外線吸収層１４０５に吸収され、各画素のダイヤフラム
１４０３の温度を上昇させる。その際、この温度上昇は
熱電変換素子１４０６（ボロメータ）によって電気信号
に変換されてから、走査回路１４０２を通じて順次外部
に読み出される。

【０００８】ここで、図１４に係る熱型赤外線撮像装置
の詳細について説明する。図１５は、図１４の熱型赤外
線撮像装置に使用される読み出し回路を示したものであ
る。同図に示すように、読み出し回路１５００は、複数
のボロメータ１５０１と、各ボロメータ１５０１とグラ
ウンドとの間に接続された画素スイッチ１５０９と、Ｎ
ＰＮトランジスタ１５０２と、キャンセル抵抗１５０３
と、ＰＮＰトランジスタ１５０４と、積分コンデンサ１
５０５と、サンプルホールド回路１５０６と、ＦＰＮ補
正定電流源１５０７と、リセット信号ΦＲの入力によっ
て開閉されるリセットスイッチ１５０８とを備えてい
る。

【０００９】サンプルホールド回路１５０６は、前段の
ＮＭＯＳトランジスタ１５１０および１５１１と、外部
から入力されたサンプルホールドパルスΦＳ／Ｈに応じ
て開閉されるスイッチ１５１２と、ホールドコンデンサ
１５１３と、後段のＮＭＯＳトランジスタ１５１４およ
び１５１５とで構成されている。

【００１０】ここで、ボロメータ１５０１は、図１４で
も説明したように、入射赤外線による発熱を感知して電
気信号に変換する。例えば、ＮＰＮトランジスタ１５０
２のベースに電圧Ｖ_b1を印加した場合、ＮＰＮトランジ
スタ１５０２のベース−エミッタ間電圧をＶ_BEとする
と、ボロメータ１５０１にはＶ_b1−Ｖ_BEの電圧が加わ
る。そこで、ボロメータ１５０１の抵抗をＲ_b1とする
と、ＮＰＮトランジスタ１５０２のコレクタにはＩ_c1＝
（Ｖ_b1−Ｖ_BE）／Ｒ_b1 の電流が流れることになる。

【００１１】一方、ＰＮＰトランジスタ１５０４のベー
スに電圧Ｖ_b2を印加すると、上記同様にＰＮＰトランジ
スタ１５０４のコレクタには、キャンセル抵抗１５０３
の抵抗をＲ_b2としてＩ_c2＝（Ｖ_b2−Ｖ_BE）／Ｒ_b2の電流
が流れる。

【００１２】すると、これらＩ_c1とＩ_c2とはほぼ釣り合
うのだが若干異なるため、積分コンデンサ１５０５に
は、それらのわずかな差分であるΔＩ＝Ｉ_c1−Ｉ_c2が流
れる。すなわち、この差分ΔＩは、信号成分と除ききれ
なかったバイアス成分との和であり、大部分のバイアス
成分は取り除かれている。

【００１３】このように、外部から赤外線が入射する
と、熱分離されたダイヤフラム１４０３（図１４）の温
度が上昇し、ボロメータ１５０１の抵抗値が変化する。
そして、この抵抗値の変化はＩ_c1を変化させ、差分ΔＩ
が積分コンデンサ１５０５に蓄積されることになる。

【００１４】ところで、除ききれないバイアス成分は、
主として順次選択していく複数のボロメータ１５０１の
ばらつきによって生じるものである。キャンセル抵抗１
５０３には単一のものが使用されるためＲ_b2は固定であ
るが、ボロメータ１５０１は複数設けられているため、
これら多数のＲ_b1間に大きなばらつきがあると、差分Δ
Ｉにもばらつきを生じることになる。そこで、このよう
なばらつきを補正すべく従来においては、図１５に示す
ＦＰＮ補正定電流源１５０７をさらに設けていた。

【００１５】このＦＰＮ補正定電流源１５０７は、図示
しない複数段の定電流源によって構成されており、各定
電流源の電流値にはＩ₀，２・Ｉ₀，４・Ｉ₀，・・・の
ように、２の整数乗の重み付けが施されている。したが
って、Ｒ_b1のばらつきに応じて、これらの定電流源のう
ちの所望のものを適宜選択することにより、Ｒ_b1のばら
つきによる差分ΔＩのばらつきを軽減させるのである。

【００１６】そして、このようにして補正された信号
は、積分コンデンサ１５０５に蓄えられてから、サンプ
ルホールド回路１５０６内のソースフォロワで高インピ
ーダンスから低インピーダンスに変換され、時系列でサ
ンプリングされた信号はホールドコンデンサ１５１３に
一時的に保持された後、出力Ｓ／Ｈ_outとして出力され
る。この出力Ｓ／Ｈ_outは、図１４に示した走査回路１
４０２によって読み出されることになる。

【００１７】このように、従来の熱型赤外線撮像装置に
おいては、積分コンデンサ１５０５等からなる積分回路
の温度特性をいかにして改善するかが課題となってい
た。そして、積分回路の温度特性を改善する回路として
は、以下のようなものが既に提案されている。

【００１８】例えば、特開平２−２６０９１４号公報に
示されるようなものがあり、コンデンサと拡散抵抗から
なる積分回路において、拡散抵抗のリーク電流の温度依
存性を補償するための他の拡散抵抗を付加し、それに流
れるリーク電流をコンデンサに加えるようにしたもので
ある。

【００１９】また、特開平３−１０３７１１号公報に
は、磁気センサの出力電圧が温度によって変化しないよ
うにするため、温度によって定電流源の電流値を変化さ
せることが記されている。また、特開平８−３２０２６
６号公報には、温度係数零の定電流特性を持つ定電流回
路を用い、ピエゾ抵抗素子に流れる電流を温度に依らず
一定にすることが記されている。

【００２０】さらに、特開平８−３３４４１３号公報に
は、各画素のボロメータの他にボロメータと同じ材料お
よび構造を有する温度補償抵抗を備え、出力オフセット
電圧の温度変動を相殺することが記されている。

【００２１】

【発明が解決しようとする課題】しかしながら、これら
の従来例には以下のような種々の問題点がある。第１の
問題は、特願平９−３１５４５５号に記載された熱型赤
外線センサでは、デバイスの温度が変化したとき、画素
間にばらつきが生じる点である。

【００２２】すなわち、ある温度において、ＦＰＮ補正
定電流源を用いて画素間のばらつきを補正したとして
も、デバイスの温度が変化すると再度補正設定をやり直
さなければならないのである。これはボロメータ抵抗値
のばらついていることによるものであり、画素によって
温度変化する電流量が異なるからである。

【００２３】また、特願平９−３１５４５５号の構成に
ペルチェ素子等を加え、デバイス温度を一定に保つよう
にしたとしても高精度の温度制御が要求されるため、実
現は困難である。また、特開平２−２６０９１４号公報
に示される例は、抵抗のリーク電流を補正するものであ
り、抵抗値の温度変化を補正するものでない。したがっ
て、画素によって温度変化する電流量が異なる場合の解
決策にはならない。

【００２４】さらに、特開平３−１０３７１１号公報、
特開平８−３２０２６６号公報および特開平８−３３４
４１３号公報に示される例は、信号を積分して読み出す
ものではなく、したがって画素によって温度変化する電
流量が異なる場合の解決策を示すものではない。

【００２５】第２の問題は、特願平９−３１５４５５号
に記載された熱型赤外線撮像装置では、ボロメータに電
圧を印加することによってボロメータ自身が自己発熱を
起こすが、この自己発熱によって積分波形に曲がり生
じ、積分回路のゲインを上げることができないという点
である。すなわち、Ｉ_c1−Ｉ_c2のキャンセル動作とＦＰ
Ｎ補正回路により、積分波形の振幅を小さくしたとして
も、この積分波形の曲がりに回路のダイナミックレンジ
が占有されてしまう。もちろん、上記その他の従来例を
用いても、この点を解決するのは困難である。

【００２６】第３の問題は、特願平９−３１５４５５号
に記載された熱型赤外線撮像装置では、バイアス電流の
キャンセル動作を決めるＶ_b1、Ｖ_b2等のバイアス電圧の
設定が微妙であり、個々の撮像装置ごとの調整が煩雑な
点である。すなわち、Ｉ_c1−Ｉ_c2のキャンセル動作の設
定やＦＰＮ補正定電流源の設定が適切でないと、積分波
形の振幅が回路のダイナミックレンジを外れてしまうの
である。もちろん、上記その他の従来例を用いても、こ
の点を解決するのは困難である。

【００２７】以上のとおり、本発明はこのような課題を
解決するためのものであり、大きなバイアス成分を持
ち、しかもそのバイアス成分が大きなばらつきを持ち、
そのバイアス成分上の微弱な信号成分を検出する半導体
装置において、バイアス成分やそのばらつきの補正を安
定かつ低ノイズで行い、信号増幅や信号処理を円滑に行
うことができる半導体装置を提供することを目的とす
る。

【００２８】

【課題を解決するための手段】このような目的を達成す
るために、請求項１に係る本発明の半導体装置は、物理
量を抵抗値に変換する少なくとも１個以上の測定抵抗体
からなる測定抵抗群と、上記各測定抵抗体に接続されか
つ所望の抵抗体を導通可能とするスイッチ手段と、上記
測定抵抗群に接続されかつ上記測定抵抗群にバイアス電
流を印加するとともに上記測定抵抗群に流れる電流を積
分して蓄積する積分回路と、上記測定抵抗群に接続され
上記測定抵抗群に流れるバイアス電流をキャンセルする
キャンセル抵抗と、上記測定抵抗群に接続されかつ上記
各測定抵抗体の抵抗値のばらつきを補正するための複数
の補正抵抗からなる補正抵抗群と、からなる読み出し回
路を備え、上記積分回路に蓄積された電流に基づいて上
記測定抵抗群の抵抗値の変化を検出して上記物理量を間
接的に測定するようにした半導体装置において、上記測
定抵抗群に接続されかつ抵抗温度係数が上記測定抵抗に
等しい基準抵抗を備えた第１のバイアス回路と、上記キ
ャンセル抵抗に接続されかつ抵抗温度係数が上記キャン
セル抵抗に等しい基準抵抗を備えた第２のバイアス回路
と、上記補正抵抗群に接続されかつ抵抗温度係数が上記
補正抵抗に等しい基準抵抗を備えた第３のバイアス回路
とをさらに備え、上記第１のバイアス回路は、その出力
電圧を上記測定抵抗群に印加する手段であり、上記第２
のバイアス回路は、その出力電圧を上記キャンセル抵抗
に印加する手段であり、上記第３のバイアス回路は、そ
の出力電圧を上記補正抵抗群に印加する手段である。

【００２９】また、請求項２に係る本発明の半導体装置
は、請求項１において、上記積分回路は、コレクタ同士
が接続された第１および第２のバイポーラトランジスタ
と、上記コレクタに接続された積分コンデンサとによっ
て構成され、上記第１のバイポーラトランジスタは、そ
のエミッタに上記キャンセル抵抗が接続されかつそのベ
ースに上記第２のバイアス回路が接続され、上記第２の
バイポーラトランジスタは、そのエミッタに上記測定抵
抗群が接続されかつそのベースに上記第１のバイアス回
路が接続されたものである。

【００３０】また、請求項３に係る本発明の半導体装置
は、請求項１において、上記第１のバイアス回路は、温
度補償された定電流回路と、この定電流回路に接続され
かつ抵抗温度係数が上記測定抵抗に等しい基準抵抗と、
この基準抵抗に接続されかつこの基準抵抗に生じた電圧
からノイズを除去するフィルタとを備えたものである。

【００３１】また、請求項４に係る本発明の半導体装置
は、請求項１において、上記第２のバイアス回路は、温
度補償された定電流回路と、この定電流回路に接続され
かつ抵抗温度係数が上記キャンセル抵抗に等しい基準抵
抗と、この基準抵抗に接続されかつこの基準抵抗に生じ
た電圧からノイズを除去するフィルタとを備えたもので
ある。

【００３２】また、請求項５に係る本発明の半導体装置
は、請求項１において、上記第３のバイアス回路は、温
度補償された定電流回路と、この定電流回路に接続され
かつ抵抗温度係数が上記補正抵抗に等しい基準抵抗と、
この基準抵抗に接続されかつこの基準抵抗に生じた電圧
からノイズを除去するフィルタとを備えたものである。

【００３３】また、請求項６に係る本発明の半導体装置
は、請求項３乃至５の何れか一項において、上記定電流
回路は、並列接続された複数の抵抗と、各抵抗に接続さ
れた複数のスイッチ手段と、これらのスイッチ手段に接
続されたシフトレジスタとを備たものである。

【００３４】また、請求項７に係る本発明の半導体装置
は、請求項６において、上記複数の抵抗のそれぞれは、
拡散抵抗で構成されたものである。

【００３５】また、請求項８に係る本発明の半導体装置
は、請求項１乃至７の何れか一項において、上記読み出
し回路を複数備え、これらの読み出し回路のうちの１個
は、上記物理量に対して感度を持たない読み出し回路で
あり、その他の読み出し回路の測定抵抗群およびキャン
セル抵抗には、この感度を持たない読み出し回路の出力
電圧が一定となるように、バイアスが印加されるもので
ある。

【００３６】また、請求項９に係る本発明の半導体装置
は、請求項１乃至７の何れか一項において、上記補正抵
抗群を含まない上記読み出し回路を複数備え、上記読み
出し回路のそれぞれに、上記補正抵抗群を備えた上記第
１のバイアス回路を設けたものである。

【００３７】また、請求項１０に係る本発明の半導体装
置は、請求項１乃至９の何れか一項において、実際に物
理量を検出する測定抵抗体を１個のみ備え、上記補正抵
抗群および上記第３のバイアス回路を備えないものであ
る。

【００３８】また、請求項１１に係る本発明の半導体装
置は、請求項１乃至１０の何れか一項において、上記半
導体装置は、赤外線センサ、マイクロ波/ミリ波検出
器、温度センサ、磁気センサ、圧力センサ、ガスセンサ
またはフローセンサの何れかである。

【００３９】このように構成することにより本発明は、
デバイスの温度が変化することによって生じた画素間の
感度のばらつきを、従来の１／１００程度に抑えること
ができる。しかもこれは、バイポーラトランジスタのエ
ミッタに抵抗を接続する構成をとることにより、低ノイ
ズで行えるようになる。また、ボロメータ等の測定抵抗
に電圧を印加することによって測定抵抗自身が自己発熱
を起こす影響を無くすことができる。これによって積分
回路を含めた信号処理回路のダイナミックレンジに余裕
ができ、回路のゲインを上げることができる。特に初段
の積分回路のゲインを上げることにより、入力換算ノイ
ズを低減することができ、Ｓ／Ｎを大幅に改善させるこ
とができる。さらに、低ドリフト、低ノイズの特徴を維
持したまま、デジタルでバイアス設定ができる機能を持
つことができる。そして、その構成はシンプルなもので
あり、高性能な半導体装置を安価で実現することができ
る。

【００４０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図を用いて説明する。［第１の実施の形態］図１は、本発明の第１の実施の形
態を示す熱型赤外線撮像装置のブロック図である。

【００４１】同図に示すように、本実施の形態の熱型赤
外線撮像装置は、複数の読み出し回路１１７と、ボロメ
ータ用のバイアス回路１２０と、キャンセル抵抗用のバ
イアス回路１２１と、ＦＰＮ補正回路用のバイアス回路
１２２と、マルチプレクサ１１０と、水平シフトレジス
タ１１８と、垂直シフトレジスタ１１９とを備えてい
る。

【００４２】バイアス回路１２０は、定電流回路１０１
と基準抵抗回路１０２とフィルタ１０３とで構成されて
いる。同様に、バイアス回路１２１は、定電流回路１１
１と基準抵抗回路１１２とフィルタ１１３とで構成さ
れ、バイアス回路１２２は、定電流回路１１４と基準抵
抗回路１１５とフィルタ１１６とで構成されている。

【００４３】読み出し回路１１７は、バイアス回路１２
０および１２１に接続された積分回路１０５と、この積
分回路１０５と電源との間に接続されたキャンセル抵抗
１０６と、積分回路１０５に接続されたｎ（ｎ：任意の
自然数）個のボロメータ１０４と、このボロメータ１０
４とグラウンドとの間に接続されたＮＭＯＳトランジス
タからなるｎ個の画素スイッチ１０７と、積分回路１０
５に接続されたサンプルホールド回路１０９と、積分回
路１０５の出力に接続されかつバイアス回路１２２と接
続されたＦＰＮ補正回路１０８とを備えている。

【００４４】そして、図１４，１５に示した従来例同様
に、ボロメータ１０４は画素毎に形成されたダイヤフラ
ムに形成され、入射した赤外線の変化を電流変化に変換
する手段である。画素スイッチ１０７は、ダイヤフラム
の下に形成されたＮＭＯＳトランジスタであり、ボロメ
ータ１０４の選択／非選択を決定する手段である。

【００４５】キャンセル抵抗１０６は、積分回路１０５
を介してボロメータ１０４に接続され、ボロメータ１０
４に流れる電流のバイアス成分をキャンセルする手段で
ある。ＦＰＮ補正回路１０８は、ボロメータ１０４に流
れる電流のばらつきを低減する手段である。

【００４６】積分回路１０５は、ボロメータ１０４、キ
ャンセル抵抗１０６、ＦＰＮ補正回路１０８に流れる電
流を積分する手段である。サンプルホールド回路１０９
は、積分回路１０５の出力をサンプリングして保持する
手段である。

【００４７】さて、ボロメータ１０４と画素スイッチ１
０７とで構成される画素は、図１４で示した半導体基板
１４０１上に、１次元ないしは２次元状に複数配設され
ている。例えばｙ方向にこのような画素を複数形成し、
各画素を１個の積分回路１０５に接続する。そして、こ
の積分回路１０５にキャンセル抵抗１０６、ＦＰＮ補正
回路１０８およびサンプルホールド回路１０９を接続し
て１個の読み出し回路１１７を構成する。

【００４８】このとき、１次元の熱型赤外線撮像装置で
あれば、読み出し回路１１７を１個設ければよい。それ
に対して、２次元の熱型赤外線撮像装置であれば、この
ようにして作られた読み出し回路１１７をｘ方向に複数
配置する。そして、さらに読み出し回路１１７に近接し
てマルチプレクサ１１０を設けることにより、各読み出
し回路１１７の信号を適宜切り換えられるようにする。

【００４９】したがって、水平シフトレジスタ１１８
は、マルチプレクサ１１０を制御することによって複数
ある読みだし回路１１７の一個を選択することができ
る。一方、垂直シフトレジスタ１１９は、１次元および
２次元の場合の両方で使用され、画素スイッチ１０７を
制御することによって各積分回路１０５に接続されてい
るボロメータ１０４の一個を選択する。

【００５０】ここで、本実施の形態の動作について説明
する。まず、バイアス回路１２０は、積分回路１０５を
介して、ボロメータ１０４にバイアスを与える。温度補
償された定電流回路１０１は、温度依存性が小さい定電
流を発生し、この定電流は基準抵抗回路１０２に供給さ
れる。すると、基準抵抗回路１０２は、ボロメータ１０
４と同じ抵抗温度係数（以下、ＴＣＲという）の抵抗Ｒ
₁を持っており、温度補償された定電流Ｉ₁を受けるこ
とにより、ボロメータ１０４のＴＣＲと同じ温度係数の
電圧Ｖ₁を出力する。

【００５１】これはＶ₁＝Ｉ₁×Ｒ₁より、Ｉ₁の温度
依存性を小さくすれば、Ｖ₁はＲ₁と同じ温度係数を持
つことによるものである。そして、この基準抵抗回路１
０２の出力する電圧Ｖ₁を、フィルタ１０３を介して積
分回路１０５に接続されているボロメータ１０４に印加
する。すると、ボロメータ１０４には温度依存性の小さ
い電流Ｉ₁₁が流れる。これはボロメータ１０４の抵抗値
をＲ₁₁とすると、Ｉ₁₁＝Ｖ₁／Ｒ₁₁＝Ｉ₁×Ｒ₁／Ｒ₁₁
となり、Ｒ₁とＲ₁₁のＴＣＲを同じにしているためであ
る。

【００５２】次に、バイアス回路１２１は、積分回路１
０５を介してキャンセル抵抗１０６にバイアスを与え
る。温度補償された定電流回路１１１は、温度依存性が
小さい定電流を基準抵抗回路１１２に供給する。この基
準抵抗回路１１２は、キャンセル抵抗１０６と同じＴＣ
Ｒの抵抗を持ち、温度補償された定電流を受け、キャン
セル抵抗１０６のＴＣＲと同じ温度係数の電圧を出力す
る。そして、基準抵抗回路１１２の出力する電圧を、フ
ィルタ１１３を介してキャンセル抵抗１０６に印加す
る。これによって、キャンセル抵抗１０６には温度依存
性の小さい電流が流れる。

【００５３】さらに次に、バイアス回路１２２は、ＦＰ
Ｎ補正回路１０８にバイアスを与える。温度補償された
定電流回路１１４は、温度依存性が小さい定電流を出力
する。この定電流を基準抵抗回路１１５に供給する。こ
の基準抵抗回路１１５は、ＦＰＮ補正回路１０８の補正
抵抗と同じＴＣＲの抵抗を持ち、温度補償された定電流
を受けてＦＰＮ補正回路１０８の補正抵抗のＴＣＲと同
じ温度係数の電圧を出力する。そして、基準抵抗回路１
１５の出力する電圧を、フィルタ１１６を介してＦＰＮ
補正回路１０８の補正抵抗に印加する。これによって、
ＦＰＮ補正回路１０８は温度依存性の小さい電流を出力
する。

【００５４】なお、図１においては、温度補償された定
電流回路１０１，１１１および１１４を、それぞれ別個
のものとして記載しているが、後述するように１個の温
度補償された定電流回路を用い、電流ミラー回路を介し
て３つの定電流を作り出すようにしてもよい。

【００５５】次に、図１に示すバイアス回路１２０，１
２１および１２２、並びに、読み出し回路１１７の詳細
な構成について説明する。

【００５６】図２、３、４は、図１で示した本実施の形
態の具体的な回路図を示す。これらの図に示す回路素子
は、素子間の温度マッチングが良好な同一半導体基板上
に形成することが好ましいが、可変抵抗器などの調整部
品や大容量コンデンサ等としてディスクリートな部品を
適宜使用することは可能である。また、温度ドリフトの
要求仕様によっては、ペルチェ素子などを利用して半導
体基板の温度を一定に保つようにしてもよい。

【００５７】図２は、図１に係る熱型赤外線撮像装置の
具体的な回路図を示す。同図に示すように、本実施の形
態の熱型赤外線撮像装置は、複数の読み出し回路２０１
と、ボロメータ用のバイアス回路２１２と、キャンセル
抵抗用のバイアス回路２１８と、ＦＰＮ補正回路用のバ
イアス回路２２４と、マルチプレクサ２３１と、水平シ
フトレジスタ２３２と、垂直シフトレジスタ２３３とを
備えている。

【００５８】バイアス回路２１２は、定電流回路２１３
と、ＮＰＮトランジスタ２１４および２１５と、抵抗２
１６と、フィルタ２１７とで構成されている。同様に、
バイアス回路２１８は、定電流回路２１９と、ＰＮＰト
ランジスタ２２０および２２１と、抵抗２２２と、フィ
ルタ２２３とで構成されている。同様に、バイアス回路
２２４は、定電流回路２２５と、ＮＰＮトランジスタ２
２６および２２７と、抵抗２２８と、フィルタ２２９と
で構成されている。

【００５９】読み出し回路２０１は、抵抗２０７と、Ｐ
ＮＰトランジスタ２０８と、ＮＰＮトランジスタ２０４
と、ボロメータ２０２と、画素スイッチ２０３と、ＦＰ
Ｎ補正回路２３６と、リセットスイッチ２０６と、積分
コンデンサ２０５と、サンプルホールド回路２３０とで
構成されている。

【００６０】さて、このように構成された読み出し回路
２０１において、ＮＰＮトランジスタ２０４は、図１
４，１５に示した従来例同様に、エミッタに複数（ここ
ではｎ個（ｎ：任意の自然数））のボロメータ２０２が
接続され、コレクタに積分コンデンサ２０５が接続され
ている。すなわち、ボロメータ２０２の抵抗変化は、電
流変化に変換され、積分コンデンサ２０５に蓄えられる
ようになっている。

【００６１】画素スイッチ２０３は、ボロメータ２０２
とグラウンドとの間に接続され、ＮＰＮトランジスタ２
０４に接続されている複数のボロメータ２０２の一個な
いしはいくつかを選択する。ＰＮＰトランジスタ２０８
は、エミッタにキャンセル抵抗２０７が接続され、コレ
クタに積分コンデンサ２０５が接続されることにより、
ボロメータ２０２を流れる電流からバイアス成分を除去
する。

【００６２】ＦＰＮ補正回路２３６は、ゲート同士が接
続された複数のＮＰＮトランジスタ２１１と、各ＮＰＮ
トランジスタ２１１のエミッタに接続された抵抗２０９
と、各抵抗２０９に接続されたＮＭＯＳトランジスタ２
１０と、全てのＮＭＯＳトランジスタ２１０のベースに
接続されたＦＰＮデータバッファ２３５および２３４を
備えている。

【００６３】このように、１個のＮＰＮトランジスタ２
１１と１個のＦＰＮ補正抵抗２０９と１個のＮＭＯＳト
ランジスタ２１０とは、一組の定電流源を構成してお
り、電流値設定が異なる複数の定電流源を複数組配置す
ることにより、ボロメータ２０２の抵抗値のばらつきを
低減させることができる。このボロメータ２０２の抵抗
値のばらつきは、一般に固定パタンノイズと呼ばれ、以
下においてはＦＰＮと呼ぶ。

【００６４】さて、これら複数の定電流源の電流値設定
は、デジタル設定が可能である。すなわち、ボロメータ
２０２の抵抗のばらつきに応じて、複数あるうちの所望
のＮＭＯＳトランジスタ２１０を選択してオン／オフさ
せることによって合成抵抗を可変することができ、積分
コンデンサ２０５に流れる積分電流の画素間ばらつきを
減らすことができる。その結果、積分電流から大部分の
バイアス成分と画素間ばらつきを取り除くことができ
る。

【００６５】なお、その際に残った成分には、信号成分
と取り除けなかったバイアスおよび画素間のばらつき成
分とが含まれており、この残りの成分は、一定期間に亘
って積分コンデンサ２０５に印加されて蓄積される。

【００６６】さて、サンプルホールド回路２３０は、一
定期間に亘って電流を蓄積した後の積分コンデンサ２０
５の電圧をサンプリングして一時的に保持するためのも
のである。したがって、積分回路は信号の読み出しが終
わる前に次の積分を開始することができ、積分時間を長
くすることができる。積分時間が長いほどノイズの周波
数帯域が狭まり、ノイズを低減することができる。

【００６７】リセットスイッチ２０６は、積分コンデン
サ２０５に接続されており、サンプリング後に積分コン
デンサ２０５を一定電圧にリセットするために設けられ
ている。リセットは外部からリセットパルスΦＲを以下
することによって行われる。

【００６８】ところで、図１で示したように、ボロメー
タ２０２とＮＭＯＳトランジスタ２０３とで構成される
画素は、図１５に示した半導体基板上に１次元または２
次元状に複数配設されている。例えばｙ方向にこの画素
を複数形成し、１個のＮＰＮトランジスタ２０４に接続
する。１次元の熱型赤外線撮像装置であれば読み出し回
路２０１は１個でよいが、２次元の熱型赤外線撮像装置
であれば、この読み出し回路２０１をｘ方向に複数形成
し、各読み出し回路２０１の信号を切り換えるためのマ
ルチプレクサ２３１をさらに配置する。

【００６９】水平シフトレジスタ２３２は、このマルチ
プレクサ２３１を制御し、複数ある読み出し回路２０１
の一個を選択するものであり、垂直シフトレジスタ２３
３は、画素スイッチ２０３を制御し、ＮＰＮトランジス
タ２０４に接続されているボロメータ２０２の一個また
はいくつかを選択するものである。

【００７０】また、バイアス回路２１２において、温度
補償された定電流回路２１３は、温度依存性が小さい定
電流Ｉ₁を出力する。ＮＰＮトランジスタ２１４は、こ
の定電流Ｉ₁がコレクタに印加され、エミッタにはボロ
メータ２０２と同じＴＣＲを有する抵抗２１６が接続さ
れている。また、ＮＰＮトランジスタ２１４のベースお
よびコレクタには、もう一つのＮＰＮトランジスタ２１
５のエミッタおよびベースがそれぞれ接続され、ＮＰＮ
トランジスタ２１５のコレクタは電源に接続されてい
る。

【００７１】なお、ＮＰＮトランジスタ２１４は、ボロ
メータ２０２に接続されているＮＰＮトランジスタ２０
４と同じ構造および寸法にする必要がある。また、ＮＰ
Ｎトランジスタ２１４のベースは、フィルタ２１７を介
して各読み出し回路２０１のＮＰＮトランジスタ２０４
のベースに接続されている。

【００７２】したがって、ＮＰＮトランジスタ２１４の
ベースは、温度補償された定電流Ｉ₁を受け、Ｖ₁＝Ｉ
₁×Ｒ₁＋Ｖ_BE11の電圧を出力する。ここで、Ｒ₁は抵
抗２１６の抵抗値であり、Ｖ_BE11はＮＰＮトランジスタ
２１４のベース−エミッタ間電圧である。Ｖ₁をＮＰＮ
トランジスタ２０４のベースに印加することで、ボロメ
ータ２０２にはＶ₁−Ｖ_BE12の電圧が加わる。また、Ｖ
_BE12は、ＮＰＮトランジスタ２０４のベース−エミッタ
間電圧である。そして、ＮＰＮトランジスタ２０４およ
び２１４を、同じ構造および寸法にしているため、Ｖ
_BE11とＶ_BE12はほぼ等しい。

【００７３】以上の結果、ボロメータ２０２には、Ｉ₁
×Ｒ₁の電圧が加わり、ボロメータ２０２の抵抗値をＲ
₁₁としてＩ₁₁＝Ｉ₁×Ｒ₁／Ｒ₁₁の電流が流れる。Ｉ₁
の温度依存性を小さくし、Ｒ₁とＲ₁₁のＴＣＲを同じに
しているため、ボロメータ２０２には温度依存性の小さ
い電流Ｉ₁₁が流れることになる。

【００７４】ところで、図２の構成からＮＰＮトランジ
スタ２１５を省略し、ＮＰＮトランジスタ２１４のベー
スとコレクタとを接続してもこの回路は動作する。しか
し、ＮＰＮトランジスタ２１５は、ＮＰＮトランジスタ
２１４のベース電流の大部分を電源を経由して供給する
ことにより、温度補償された定電流回路２１３の電流Ｉ
₁の大部分をＮＰＮトランジスタ２１４のコレクタに流
している。これによって同じベース電圧を与えているＮ
ＰＮトランジスタ２０４のコレクタ電流は精度良くＩ₁
となり、ＮＰＮトランジスタ２０４のコレクタ電流の温
度依存性を改善することができる。

【００７５】すなわち、ＮＰＮトランジスタ２１５を追
加することにより、ＮＰＮトランジスタ２１４に存在す
る１／ｆノイズの影響を減らす効果があるといえ、この
点については、発明者によるシミュレーションによって
既に確認されている。また、ＮＰＮトランジスタ２１５
は、ＮＰＮトランジスタ２１４のベースのインピーダン
スを下げる効果もある。

【００７６】また、抵抗２１６には、ボロメータ２０２
と同じ材料および同じ構造のものが使うことができる。
しかし、使用状況がボロメータと異なって常時電流が流
されるため、熱分離されたダイヤフラム上に形成すると
ボロメータ自身の自己発熱が過大となり、最悪の場合焼
損することが考えられる。そのため、仮に犠牲層上に形
成しても、この部分においては犠牲層をエッチングしな
い構成にすることが考えられる。

【００７７】さらに、抵抗２１６とボロメータ２０２と
を同じ抵抗値にすると、Ｉ₁とＩ₁₁が等しくなり、Ｖ
_BE11とＶ_BE12を精度良く等しくさせることができる。た
だし、ボロメータ２０２には、例えば２次元センサの場
合、ｘ、ｙ方向の面内ばらつきがあるため、Ｒ₁とＲ₁₁
とを等しくするのは難しい。そこで、このような場合に
おいては、可能な限り両者が等しくなるように抵抗２１
６を、ｘ方向に並んだ複数のボロメータ２０２の中央付
近に配置したり、ｙ方向の中央付近に配置したりするこ
とにより好ましい結果を得ることができる。

【００７８】さらに、Ｒ₁とＲ₁₁を等しくするため、抵
抗２１６として複数のボロメータ２０２をつなげたもの
を使用すれば、平均化によってＲ₁とＲ₁₁の差を緩和さ
せることができる。例えば、ボロメータ２０２を３個並
列につないだものを３個直列につなげば、ボロメータ２
０２と同じ抵抗値が得られると共に、平均化によってＲ
₁とＲ₁₁の差も緩和される。

【００７９】また、このように複数のボロメータ２０２
をつなげたものを使うことにより、１／ｆノイズを低減
させる効果も得られる。これは１／ｆノイズが一般的
に、キャリア総数の平方根に反比例することによるもの
であり、例えば９個のボロメータをつなげた場合、１／
ｆノイズを１／３に低減させることができる。

【００８０】なお、抵抗２１６とボロメータ２０２とを
同じ抵抗値にできないとしても、ＮＰＮトランジスタ２
０４および２１４の寸法を適切に設定することにより、
上記同様の効果を得ることができる。例えば、抵抗２１
６がボロメータ２０２のａ倍の抵抗値とすると、このと
き抵抗２１６につながるＮＰＮトランジスタ２１４のエ
ミッタ面積を、ボロメータ２０２につながるＮＰＮトラ
ンジスタ２０４のエミッタ面積の１／ａ倍にすることに
よりＶ_BE11とＶ_BE12を精度良く等しくさせることでき
る。

【００８１】これは次の理由によるものであり、ベース
電流Ｉ_Bとベース−エミッタ間電圧Ｖ_BEとの関係は、エ
ミッタ面積をＡ_E、比例係数をＩ_B0、素電荷をｑ、ボル
ツマン定数をｋ、絶対温度をＴとして、

【００８２】Ｉ_B＝Ａ_E・Ｉ_B0・Ｅｘｐ［ｑＶ_BE／ｋ／Ｔ］・・・・（１）

【００８３】となる。抵抗をａ倍にすることでＩ_Bは１
／ａ倍になるが、このときＡ_Eを１／ａ倍にすることで
同じＶ_BEが得られる。

【００８４】同様に、バイアス回路２１８において、温
度補償された定電流回路２１９は、温度依存性が小さい
定電流Ｉ₂を出力する。ＰＮＰトランジスタ２２０は、
この定電流出力がコレクタに印加され、エミッタにキャ
ンセル抵抗２０７と同じＴＣＲの抵抗２２２が接続され
ている。また、そのベースとコレクタにはもう一個のＰ
ＮＰトランジスタ２２１のエミッタとベースがそれぞれ
接続され、ＰＮＰトランジスタ２２１のコレクタはグラ
ウンドに接続されている。

【００８５】ＰＮＰトランジスタ２２０は、キャンセル
抵抗２０７に接続されているＰＮＰトランジスタ２０８
と同じ構造および寸法にする。ＰＮＰトランジスタ２２
０のベースは、フィルタ２２３を介して各読み出し回路
２０１のＰＮＰトランジスタ２０８のベースに接続され
ている。

【００８６】ＰＮＰトランジスタ２２０のベースは、温
度補償された定電流Ｉ₂を受け、Ｖ₂＝Ｉ₂×Ｒ₂＋Ｖ
_BE21の電圧を出力する。ここで、Ｒ₂は抵抗２２２の抵
抗値であり、Ｖ_BE21はＰＮＰトランジスタ２２０のベー
ス−エミッタ間電圧である。Ｖ₂をＰＮＰトランジスタ
２０８のベースに印加することで、キャンセル抵抗２０
７にはＶ₂−Ｖ_BE22の電圧が加わる。Ｖ_BE22は、ＰＮＰ
トランジスタ２０８のベース−エミッタ間電圧である。
ＰＮＰトランジスタ２０８および２２０は同じ構造およ
び寸法にしているため、Ｖ_BE21とＶ_BE22はほぼ等しい。

【００８７】したがって、キャンセル抵抗２０７には、
Ｉ₂×Ｒ₂の電圧が加わり、キャンセル抵抗２０７の抵
抗値をＲ₂₁としてＩ₂₁＝Ｉ₂×Ｒ₂／Ｒ₂₁の電流が流れ
る。Ｉ₂の温度依存性を小さくし、Ｒ₂とＲ₂₁のＴＣＲ
を同じにしているため、キャンセル抵抗２０７には温度
依存性の小さい電流Ｉ₁₂が流れる。

【００８８】ところで、ＰＮＰトランジスタ２２１に
は、ＮＰＮトランジスタ２１５と同様の効果がある。抵
抗２２２とキャンセル抵抗２０７についても、同じ材料
および同じ構造にして、両者の抵抗値を等しくすること
が好ましいが、抵抗２２２をキャンセル抵抗２０７の抵
抗値のａ倍、ＰＮＰトランジスタ２２０のエミッタ面積
をＰＮＰトランジスタ２０８のエミッタ面積の１／ａ倍
にしてもよい。

【００８９】さらに同様に、バイアス回路２２４におい
て、温度補償された定電流回路２２５は、温度依存性が
小さい定電流Ｉ₃を出力する。ＮＰＮトランジスタ２２
６は、この定電流出力にコレクタを接続し、エミッタに
はＦＰＮ補正抵抗２０９の一個と同じＴＣＲの抵抗２２
８を接続する。そのベースとコレクタにはもう一個のＮ
ＰＮトランジスタ２２７のエミッタとベースをそれぞれ
接続し、ＮＰＮトランジスタ２２７のコレクタは電源に
接続する。

【００９０】ＮＰＮトランジスタ２２６は、先のＦＰＮ
補正抵抗２０９につながるＮＰＮトランジスタ２１１と
同じ構造および寸法にする。ＮＰＮトランジスタ２２６
のベースは、フィルタ２２９を介して各読み出し回路２
０１のＮＰＮトランジスタ２１１のベースに接続してい
る。

【００９１】ＮＰＮトランジスタ２２６のベースは、温
度補償された定電流Ｉ₃を受けて、Ｖ₃＝Ｉ₃×Ｒ₃＋
Ｖ_BE31の電圧を出力する。ここで、Ｒ₃は抵抗２２８の
抵抗値、Ｖ_BE31はＮＰＮトランジスタ２２６のベース−
エミッタ間電圧である。Ｖ₃をＮＰＮトランジスタ２１
１のベースに印加することで、ＦＰＮ補正抵抗２０９に
はＶ₃−Ｖ_BE32の電圧が加わる。Ｖ_BE32は、ＮＰＮトラ
ンジスタ２２６のベース−エミッタ間電圧である。ＮＰ
Ｎトランジスタ２１１と２２６は同じ構造および寸法に
しているため、Ｖ_BE31とＶ_BE32はほぼ等しい。

【００９２】したがって、ＦＰＮ補正抵抗２０９には、
Ｉ₃×Ｒ₃の電圧が加わり、ＦＰＮ補正抵抗２０９の抵
抗値をＲ₃₁としてＩ₃₁＝Ｉ₃×Ｒ₃／Ｒ₃₁の電流が流れ
る。Ｉ₃の温度依存性を小さくし、Ｒ₁とＲ₃₁のＴＣＲ
を同じにしているため、ＦＰＮ補正抵抗２０９には温度
依存性の小さい電流Ｉ₃₁が流れる。

【００９３】ＮＰＮトランジスタ２２７は、バイアス回
路２１２内のＮＰＮトランジスタ２１５と同様の効果が
ある。抵抗２２８とＦＰＮ補正抵抗２０９の場合も、抵
抗２２８をＦＰＮ補正抵抗２０９の抵抗値のａ倍、ＮＰ
Ｎトランジスタ２２６のエミッタ面積をＮＰＮトランジ
スタ２１１のエミッタ面積の１／ａ倍にすることで、Ｖ
_BE31とＶ_BE32を等しくすることができる。

【００９４】さて、温度補償された定電流回路２１９の
具体例としては、次のようなものを用いるとよい。

【００９５】図３は、定電流回路の具体的な回路を示す
回路図である。例えば図３（ａ）のように、温度補償さ
れた定電圧回路３０１の出力を非反転増幅器３０２の入
力に接続し、さらに非反転増幅器３０２の出力をＮＰＮ
トランジスタ３０３のベースに接続し、そのエミッタに
拡散抵抗３０３ａを接続している。非反転増幅器３０２
ａはオペアンプ３０２ａと抵抗３０２ａおよび３０２ｃ
とで構成されている。

【００９６】この温度補償された定電圧回路３０１とし
ては、図４に示すバンドギャップリファレンス回路を使
用するとよい。

【００９７】図４は、バンドギャップリファレンス回路
を示す回路図である。同図に示すように、バンドギャッ
プリファレンス回路４００は、定電流源４０２と、この
定電流源４０２にベースの接続されたＮＰＮトランジス
タ４０１と、このＮＰＮトランジスタ４０１のエミッタ
に共通接続された抵抗４０３および４０５と、抵抗４０
３および４０５のそれぞれに接続されたＮＰＮトランジ
スタ４０４および４０６と、ＮＰＮトランジスタ４０６
とグラウンドとの間に接続された抵抗４０７と、ベース
に抵抗４０５が接続されかつコレクタに定電流源４０２
が接続されかつエミッタにグラウンドが接続されたＮＰ
Ｎトランジスタ４０８とで構成されている。

【００９８】このバンドギャップリファレンス回路４０
０では、ＮＰＮトランジスタ４０４，ＮＰＮトランジス
タ４０６のエミッタ電流Ｉ_E1，Ｉ_E2は、

【００９９】Ｉ_E2・Ｒ₁＝（ｋＴ／ｑ）ｌｎ（Ａ₁・Ｉ_E1／Ａ₂／Ｉ_E2）・・・・（２）

【０１００】の関係がある。ここでＡ₁、Ａ₂はＮＰＮ
トランジスタ４０４および４０６のエミッタ面積で決ま
る値、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷
である。

【０１０１】また、出力電圧Ｖ₄₁は、ＮＰＮトランジス
タ４０８のベース−エミッタ間電圧Ｖ_BE3と抵抗４０５
（Ｒ₃）の両端の電圧との和となり、

【０１０２】Ｖ₄₁＝Ｖ_BE3＋（Ｒ₂／Ｒ₁）・（ｋＴ／ｑ）ｌｎ（Ａ₁・Ｉ_E1／Ａ₂／Ｉ_E2）・・・・（３）

【０１０３】で表される。この式（３）の右辺の第１項
および第２項は互いに逆の温度係数を持っており、回路
定数を選ぶことによってＶ₄₁の温度係数を非常に小さく
することができる。また、通常このようなバンドギャッ
プリファレンス回路は、１．３５［Ｖ］程度の出力電圧
で０．０１［％／℃］程度の温度係数を容易に得ること
ができる。

【０１０４】さて、図３（ａ）の温度補償された定電圧
回路３０１の出力は、非反転増幅器３０２の働きによ
り、その後段に接続されているＮＰＮトランジスタ３０
３および拡散抵抗３０３ａで必要な電圧に変換される。
非反転増幅器３０２のゲインＧは、Ｒ₃₁とＲ₃₂によって
決まり、Ｇ＝１＋Ｒ₃₂／Ｒ₃₁となる。したがって、Ｒ₃₁
とＲ₃₂の温度係数を同じにすることで、ゲインＧの温度
係数を小さくすることができる。これらＲ₃₁とＲ₃₂は同
じ温度になるようにすることが好ましく、同一半導体基
板上に形成したり、集合抵抗，ポテンショメータおよび
可変抵抗器等を利用したりして構成するとよい。

【０１０５】また、非反転増幅器３０２の出力する電圧
Ｖ₃₂は、ＮＰＮトランジスタ３０３および拡散抵抗３０
３ａによって温度依存性の小さい電流Ｉ₃₁に変換され
る。ＮＰＮトランジスタ３０３のベース−エミッタ間電
圧をＶ_BE、拡散抵抗３０３ａの抵抗値をＲ₃₃として、

【０１０６】Ｉ₃₁＝（Ｖ₃₂−Ｖ_BE）／Ｒ₃₃ ・・・・（４）

【０１０７】となる。一般のシリコンＩＣでは、Ｖ_BEの
温度係数βは−２［ｍＶ／℃］程度、Ｒ₃₃の温度係数γ
は、Ｐ^-（Ｐ型低濃度）拡散抵抗を使用した場合、０．
２［％／℃］程度であるため、回路定数を適切に選べば
Ｉ₃₁の温度係数をほぼ零にすることができる。

【０１０８】ここで、Ｉ₃₁の温度係数をほぼ零にする条
件は、Ｖ₃₂の温度係数をδ［ｍＶ／℃］として、

【０１０９】Ｒ₃₃＝（δ−β）／γ／Ｉ₃₁ ・・・・（５）

【０１１０】となる。例えばＩ₃₁として２００［μＡ］
程度流す場合、δが小さく無視できるものと考えると、
Ｒ₃₃を５［ｋΩ］程度にすれば、Ｉ₃₁の温度係数をほぼ
零にすることができ、式（４）より、このときのＶ₃₂は
Ｖ_BEを０．７［Ｖ］とすると１．７［Ｖ］となる。

【０１１１】したがって、温度補償された定電圧回路３
０１として、図４に示したバンドギャップリファレンス
回路４００を使用した場合、非反転増幅器３０２のゲイ
ンは１．７／１．３５＝１．２６倍となる。回路定数に
よってはこのゲインは１となり、非反転増幅器３０２を
省略することは可能である。また非反転増幅器３０２を
適宜電圧を変換する他の手段に変更することは可能であ
る。

【０１１２】また、式（５）から分かるように、温度補
償された定電圧回路３０１の温度係数δは小さくなくて
も、回路定数を適切に選べばＩ₃₁の温度係数を小さくす
ることができる。ただし、量産品等において回路定数を
固定した場合、δのばらつきはＩ₃₁のばらつきにつなが
るため、δの絶対値は小さい方が好ましい。

【０１１３】ＮＰＮトランジスタ３０３のエミッタに拡
散抵抗３０３ａを接続する構成は、ＮＰＮトランジスタ
のショットノイズ、ベース抵抗（ｒ_bb）のジョンソンノ
イズ、ベースにつながる回路ノイズの影響を減らす効果
がある。

【０１１４】図５は、拡散抵抗３０３ａを変化させたと
きに、コレクタに流れる電流性ノイズを示したグラフで
ある。同図において、Ｒは拡散抵抗３０３ａのジョンソ
ンノイズ、Ｉ_Cはコレクタ電流のショットノイズ、Ｉ_B
はベース電流のショットノイズ、ｒ_bbはベース抵抗のジ
ョンソンノイズ、トータルはこれらのノイズの合計を表
わす。そして、ここではコレクタ電流が１００［μ
Ａ］、ベース抵抗１００［Ω］の場合を示しており、こ
れは通常、ボロメータに流す電流が１００［μＡ］程度
であることによるものである。

【０１１５】さて、同図から明らかなように、トータル
ノイズはエミッタ抵抗を大きくすることで小さくなり、
ある下限のノイズ電流に落ち着く。エミッタ抵抗値を１
００［Ω］以上にすることでトータルノイズは減り始め
るが、３［ＫΩ］程度以上にすることで、下限のノイズ
電流の２倍程度に抑えられる。コレクタ電流を１００
［μＡ］とした場合、エミッタ抵抗を５０［ＫΩ］以下
にすることでエミッタ抵抗両端の電圧は５［Ｖ］以下と
なり、通常のＢｉＣＭＯＳ回路で扱うことができる。

【０１１６】また、エミッタ抵抗の値を３０［ＫΩ］以
下にすることで、エミッタ抵抗両端の電圧は３［Ｖ］以
下となり、回路のダイナミックレンジに余裕ができる。
したがってエミッタ抵抗の値を、１００［Ω］〜５０
［ＫΩ］、好ましくは３［ＫΩ］〜３０［ＫΩ］として
いる。

【０１１７】このように、エミッタに抵抗を接続する構
成を用いることにより、このようなノイズ低減の効果が
期待できる。そして、上記抵抗の範囲は、コレクタに流
れる電流によって若干変わるものであり、コレクタ電流
が増えるほど、好ましい抵抗値が小さくなる傾向にあ
る。

【０１１８】また、積分回路につながるバイアス回路と
しては、積分回路が微弱な信号を扱うことから、特に低
ノイズが要求される。そこで、ローパスフィルタを用い
ることによりノイズの高周波成分を除去することも考え
られるが、ローパスフィルタを用いただけでは、高周波
成分を除去することはできるものの、低周波ノイズ、特
に１／ｆノイズを除去するのは困難である。したがっ
て、上記のようなエミッタに抵抗を接続する構成は、各
回路素子に存在する１／ｆノイズも含めたノイズを低減
させることができるため、低ノイズが要求される用途に
好ましいといえる。

【０１１９】次に、温度補償された定電流回路２１９の
電流値を適宜変化させたい場合、図３（ｂ）のような構
成が好ましいといえる。同図に示すように、定電流回路
３２４は、定電圧回路３０４と、非反転増幅器３０５
と、ｎ個のＮＰＮトランジスタ３０６と、各ＮＰＮトラ
ンジスタ３０６に接続された複数の抵抗３０７およびＮ
ＭＯＳトランジスタ３０８と、各ＮＭＯＳトランジスタ
３０８に接続されたシフトレジスタ３０９とを備えてい
る。

【０１２０】温度補償された定電圧回路３０４の出力を
非反転増幅器３０５の入力に接続し、その非反転増幅器
３０５の出力を複数のＮＰＮトランジスタ３０６のベー
スに接続する。各ＮＰＮトランジスタ３０６のエミッタ
には抵抗３０７が接続され、それぞれの抵抗値をＲ，２
Ｒ，４Ｒ，・・・，２^n-1・Ｒと変化させて設定する。

【０１２１】各ＮＰＮトランジスタ３０６のエミッタ面
積は、抵抗３０７の抵抗値に反比例して、Ａ_E，Ａ_E／
２，Ａ_E／４，・・・，Ａ_E／２^n-1となるように設定
する。各抵抗３０７とグラウンドの間には、ＮＭＯＳト
ランジスタ３０８を接続し、そのゲート幅は抵抗３０７
の抵抗値に反比例して、Ｗ，Ｗ／２，Ｗ／４，・・・，
Ｗ／２^n-1 となるように設定する。シフトレジスタ３０
９は、各ＮＭＯＳトランジスタ３０８のゲートに接続し
て、トランジスタのオン／オフを制御する。

【０１２２】その際、各ＮＰＮトランジスタ３０６のコ
レクタに流れる電流は、ベース電圧が一定であるため、
抵抗３０７の抵抗値に反比例してバイナリーで変化され
ることになる。

【０１２３】ここで、エミッタ面積をバイナリーで変化
させるのは次の理由による。抵抗３０７の抵抗値をバイ
ナリーで変化させると、それにほぼ反比例して各ＮＰＮ
トランジスタのベース電流も変化する。このとき式
（１）より、各ＮＰＮトランジスタのエミッタ面積Ａ_E
も抵抗値に反比例して変化させれば、各トランジスタ間
でＶ_BEは同一になる。これによって各抵抗３０７にかか
る電圧が正確に同一になり、誤差を減少させることがで
きる。

【０１２４】一方、ＮＭＯＳトランジスタ３０８のゲー
ト幅も、抵抗３０７の抵抗値に反比例して変化させてい
るのは次の理由による。ドレイン電流Ｉ_Dとドレイン−
ソース間電圧Ｖ_DSの関係は、ゲート−ソース間電圧をＶ
_GS、ゲートしきい値電圧をＶ_T、比例係数をＩ_D0、ゲー
ト幅をＷとして、

【０１２５】Ｉ_D＝Ｗ・Ｉ_D0［（Ｖ_GS−Ｖ_T）・Ｖ_DS−Ｖ_DS ²／２］・・・・（６）

【０１２６】となる。抵抗３０７の抵抗値をバイナリー
で変化させると、それにほぼ反比例して各ＮＭＯＳトラ
ンジスタのドレイン電流も変化する。このとき各ＮＭＯ
Ｓトランジスタ３０８のゲート幅も抵抗３０７の抵抗値
に反比例して変化させれば、各トランジスタ間でドレイ
ン−ソース間電圧は同一になる。

【０１２７】これによって各抵抗３０７にかかる電圧が
正確に同一になり、誤差を減少させることができる。た
だし、ドレイン−ソース間電圧が、抵抗３０７の両端の
電圧に比べて無視できるほど小さい場合、このように変
化させなくても問題はない。

【０１２８】また、この回路では定電流回路２１９に必
要な電流に応じて、シフトレジスタ３０９にデータを送
り、ＮＭＯＳトランジスタ３０８のオン／オフを制御す
ることで、バイナリーで変化する温度補償された定電流
を得ることができる。すなわち、温度補償された定電流
の値をデジタル設定することができるわけである。

【０１２９】その際、得られる定電流の分解能は、ほぼ
ＬＳＢの定電流値となり、得られる定電流の最大電流
は、ＭＳＢの定電流値の約２倍となる。例えばＭＳＢの
定電流値が２００［μＡ］で８段の定電流回路を構成し
たとき、ＬＳＢは１．５６［μＡ］となり、分解能は約
１．５６［μＡ］、最大電流は約４００［μＡ］とな
る。この分解能は理想的な場合を示し、実際には各ビッ
トの定電流値の誤差などの影響を受ける。

【０１３０】以上説明した図３（ａ），（ｂ）は、定電
流回路に流れ込む電流（シンク電流）を得るものであ
る。それに対して、以下で説明する図３（ｃ）は、定電
流回路から流れ出す電流（ソース電流）も得られる回路
である。

【０１３１】図３（ｃ）において、定電流回路３２５
は、抵抗３１３と、エミッタにこの抵抗３１３の接続さ
れたＰＮＰトランジスタ３１１と、このＰＮＰトランジ
スタ３１１のベースにエミッタが接続されかつＰＮＰト
ランジスタ３１１のコレクタにベースが接続されたＰＮ
Ｐトランジスタ３１２と、ＰＮＰトランジスタ３１１の
コレクタとグラウンドとの間に接続された定電流回路３
１０と、抵抗３１７と、この抵抗３１７にエミッタの接
続されたＰＮＰトランジスタ３１６と、ＰＮＰトランジ
スタ３１６のコレクタにベースの接続されたＰＮＰトラ
ンジスタ３１９と、ＰＮＰトランジスタ３１９のエミッ
タにベースの接続されたＰＮＰトランジスタ３１８と、
ＰＮＰトランジスタ３１８のエミッタとグラウンドとの
間に接続された抵抗３２０と、抵抗３１５と、この抵抗
３１５にエミッタが接続されかつＰＮＰトランジスタ３
１６のベースにベースの接続されたＰＮＰトランジスタ
３１４と、ＰＮＰトランジスタ３１８のベースにベース
の接続されたＰＮＰトランジスタ３２１と、ＰＮＰトラ
ンジスタ３２１のエミッタとグラウンドとの間に接続さ
れた抵抗３２２とを備えている。

【０１３２】さて、本実施の形態においては、温度補償
された定電流回路３１０として、図３（ａ），（ｂ）に
示した温度補償された定電流回路を使用することができ
る。ＮＰＮトランジスタ３１１は、上述のようにこの定
電流出力にコレクタが接続され、エミッタには抵抗３１
３が接続されている。そのベースとコレクタにはもう一
個のＮＰＮトランジスタ３１２のエミッタとベースがそ
れぞれ接続され、ＮＰＮトランジスタ３１２のコレクタ
はグラウンドに接続されている。ＮＰＮトランジスタ３
１１のベースには、これと同じ構造、寸法のＮＰＮトラ
ンジスタ３１４のベースが接続されている。そして、こ
のＮＰＮトランジスタ３１４のエミッタには抵抗３１３
と同じ構造および寸法の抵抗３１５が接続されている。
これによってＮＰＮトランジスタ３１４のコレクタか
ら、温度補償された定電流回路３１０と同じ電流値のソ
ース電流を得ることができる。

【０１３３】この場合も抵抗３１３を抵抗３１５の抵抗
値のａ倍、ＮＰＮトランジスタ３１１のエミッタ面積を
ＮＰＮトランジスタ３１４のエミッタ面積の１／ａ倍に
することもできる。このソース電流は、図２の温度補償
された定電流回路２１３や温度補償された定電流回路２
２５に使用することができる。さらに、ＰＮＰトランジ
スタ３１６，ＮＰＮトランジスタ３１８，３１９および
３２１、抵抗３１７，３２０および３２２で構成される
回路を追加することで、同じ電流値のシンク電流も得る
こともできる。

【０１３４】この回路を利用して、一個の温度補償され
た定電流回路からいくつかのソース電流およびシンク電
流を作り出し、上述の定電流回路２１３，２２２および
２２５等の複数の定電流回路をこれで置き換えることが
可能である。

【０１３５】また、定電流回路２１３，２２２および２
２５の望ましい実施の形態としては、ボロメータを流れ
る電流を決める定電流回路２１３として６ビット程度の
温度補償された定電流回路を構成するとよい。ボロメー
タ電流は１０ｋΩ程度のボロメータ抵抗を仮定した場合
１００〜４００［μＡ］程度あり、６ビット程度あれば
その１／６４程度の分解能でボロメータ電流を設定する
ことができる。

【０１３６】また、キャンセル電流はボロメータ電流と
同じ程度の電流にするが、ここで問題なのがボロメータ
の自己発熱と抵抗ばらつきである。高いＴＣＲを持つボ
ロメータは負の温度係数を持つことが多いが、自己発熱
を起こすとボロメータ抵抗が下がり、ボロメータ電流が
１０〜２０［％］程度増大する。

【０１３７】さらに、ボロメータ抵抗は、通常、１０
［％ｐ−ｐ］程度、大きい場合では３０［％ｐ−ｐ］程
度ばらつく。したがって、これらを考慮してキャンセル
電流を設定する必要があり、例えばボロメータ電流の１
〜１．５倍程度に設定するとよい。すなわち、このよう
にキャンセル電流をボロメータ電流の１〜１．５程度に
しておけば、ボロメータ電流を変化させたときにキャン
セル電流も一緒に変わるため、都合がよいといえる。

【０１３８】また、積分回路のゲインを上げる場合、キ
ャンセル電流の設定の分解能を小さくする必要がある。
積分回路の積分電流に対するゲインは積分時間をＴ_s、
積分コンデンサの容量をＣとすると、Ｔ_s／Ｃとなる。

【０１３９】例えばＴ_sとして３０［μｓ］程度、Ｃと
して１００［ｐＦ］程度を設定することが、本発明の一
つの実施例として好ましいが、ゲインは３００，０００
程度になる。これは１［μＡ］程度の分解能でも積分出
力は０．３［Ｖ］になることになる。キャンセル電流の
設定の分解能が積分回路のダイナミックレンジを占有し
ないよう、キャンセル電流の設定のビット数は８ビット
以上あることが好ましい（このときキャンセル電流はボ
ロメータ電流の１００〜１５０［％］まで変化し、分解
能は１［μＡ］である）。

【０１４０】上記積分ゲインを考慮すると、図２のＦＰ
Ｎ補正回路２３６は６ビット程度あれば抵抗ばらつきを
１／６４程度にできて好ましい。定電流回路２２５はＦ
ＰＮ補正回路の最大電流を決定する。この定電流回路２
２５においても、ボロメータ電流を基本として回路を構
成することにより、ボロメータ電流を変えたときに追従
して変わるため都合がよい。例えばボロメータの抵抗ば
らつきが３０［％ｐ−ｐ］の場合、ＦＰＮ補正回路２３
６の最大電流がボロメータ電流の３０［％ｐ−ｐ］にな
るように設定する。

【０１４１】ボロメータの抵抗ばらつきはサンプルによ
って変化するため、定電流回路２２５も任意に設定でき
るように４ビット程度のバイナリー定電流源を構成する
ことが好ましい。

【０１４２】図６は、図２のフィルタ２１７，２２３お
よび２２９の具体的な回路の一例を示したものである。
同図に示すように、この例では抵抗６０１とコンデンサ
６０２を利用したローパスフィルタを構成している。こ
のローパスフィルタの遮断周波数は、抵抗６０１の抵抗
値をＲ、コンデンサ６０２の容量をＣとして、１／（２
πＣＲ）で表される。オペアンプ６０３はフィルタの出
力インピーダンスを下げるためのバッファであり、ボル
テージフォロワを構成している。

【０１４３】次に、従来の積分回路およびバイアス回路
と、本発明の積分回路およびバイアス回路とを図を参照
して比較してみる。図７（ａ）は、従来の積分回路およ
びバイアス回路の回路図と、各画素におけるコレクタ電
流を示すグラフとを示している。同様に、図７（ｂ）
は、本発明の積分回路およびバイアス回路の回路図と、
各画素におけるコレクタ電流を示すグラフとを示してい
る。

【０１４４】まず、図７（ａ）に示すように、従来の積
分回路およびバイアス回路は、一定電圧Ｖ₀を出力する
電源７０１と、この電源７０１にベースの接続された積
分トランジスタ７０２と、積分トランジスタ７０２のエ
ミッタに接続された複数のボロメータ７０４と、各ボロ
メータ７０４に接続された画素スイッチ７０３と、積分
トランジスタ７０２のコレクタに接続された積分コンデ
ンサ７０５とを備えている。このように図７（ａ）に示
す従来例では、積分トランジスタ７０２のベースには一
定バイアスが印加されており、コレクタ電流（すなわ
ち、積分電流）は、

【０１４５】Ｉ_C＝Ｖ₀／Ｒ／（１＋αΔＴ）・・・・（７）

【０１４６】となる。ここでＲはボロメータ７０３のあ
る温度（例えば２５［℃］）での抵抗値、αはＴＣＲ、
ΔＴはシリコン基板の温度上昇である。この式から分か
るように、ΔＴが変化するとボロメータ抵抗値が小さい
画素、すなわちバイアス電流が大きい画素ではＩ_Cの変
化量が大きくなる。

【０１４７】逆に、ボロメータ抵抗値が大きい画素では
Ｉ_Cの変化量は小さい。すなわち、このコレクタ電流Ｉ
_Cの変化量のばらつきが、デバイス温度が変化したとき
の固定パターンノイズ（ＦＰＮ）そのものになるのであ
る。

【０１４８】これに対して図７（ｂ）に示す本発明は、
定電流回路７０６と、この定電流回路７０６にベースの
接続されたＮＰＮトランジスタ７０７と、定電流回路７
０６にコレクタが接続されかつＮＰＮトランジスタ７０
７のエミッタにベースの接続されたＮＰＮトランジスタ
７０８と、ＮＰＮトランジスタ７０８のエミッタとグラ
ウンドとの間に接続された基準抵抗７０９と、ＮＰＮト
ランジスタ７０８のベースにベースの接続されたＮＰＮ
トランジスタ７１２と、ＮＰＮトランジスタ７１２のエ
ミッタに接続された複数のボロメータ７１０と、各ボロ
メータ７１０に接続された複数の画素スイッチ７１１
と、ＮＰＮトランジスタ７１２のコレクタとグラウンド
との間に接続された積分コンデンサ７１３とを備えてい
る。

【０１４９】このように図７（ｂ）に示す本発明では、
基準抵抗７０９の電圧を各ボロメータ７１０に加えてい
る。基準抵抗７０９のＴＣＲはボロメータ７１０のＴＣ
Ｒと同じにしてあるため、コレクタ電流Ｉ_CはΔＴにほ
とんど依存しない電流となり、固定パターンノイズ（Ｆ
ＰＮ）の発生を抑えることができる。

【０１５０】例えば３２０×２４０画素、画素ピッチ５
０［μｍ］程度の２次元の熱型赤外線撮像装置では、面
内のボロメータ抵抗のばらつきは１０［％ｐ−ｐ］程度
あり、これによってバイアス電流も１０［％ｐ−ｐ］程
度ばらつく。そのため、図７（ａ）に示す従来例では、
デバイス温度のｘ℃の変化で、バイアス電流はｘ［℃］
×２［％／℃]×Ｉ₀変化するが、バイアス電流のばら
つきによって、変化量はｘ［℃］×２［％／℃]×１０
［％ｐ−ｐ］×Ｉ₀程度ばらつく。すなわち、固定パタ
ンノイズが生じることになる。

【０１５１】一方、赤外線撮像装置の温度分解能に相当
する雑音等価温度差（ＮＥＴＤ）として０．１［℃］を
得ようとする場合を考えると、０．１［℃］の被写体の
温度変化は、ダイヤフラムの温度を０．１［ｍ℃］程度
変化させ、ボロメータのＴＣＲを２［％／℃］とする
と、バイアス電流Ｉ₀を２Ｅ−６×Ｉ₀程度変化させ
る。これは最小分解能温度差を見たときのバイアス変調
度に相当し、上述の固定パタンノイズをこれ以下にする
必要がある。つまり、デバイス温度変化ｘを１［ｍ℃］
以内に抑える必要を意味する。ところが、通常使用され
るペルチェ素子等の温度安定化装置は、１０［ｍ℃］程
度の精度しかないため、上記条件を実現することは困難
である。

【０１５２】これに対して本実施の形態は、デバイスの
温度変化によってバイアス電流はほとんど変化しないた
め、この様な問題が発生しない。ただし、ボロメータの
ＴＣＲのばらつきが存在すると、本発明でも固定パタン
ノイズを生じることになる。通常、ＴＣＲのばらつきは
０．１［％］程度であるため、このような場合は１００
［ｍ℃］程度以下の精度の温度コントロールを行った方
が好ましい。

【０１５３】図８は、図２の回路の動作を説明するタイ
ミング図である。同図に示すように、φＶは例えば３０
［Ｈｚ］程度の垂直同期信号であり、垂直シフトレジス
タ２３３のデータ端子に入力される。φＨは例えば７
［ＫＨｚ］程度の水平同期信号であり、垂直シフトレジ
スタ２３３のクロック端子に入力される。これによって
垂直シフトレジスタ２３３からは、垂直選択信号Ｖ₁，
Ｖ₂，・・・が出力され、ある行を選択している間、各
列の読み出し回路２０１において積分等の読み出し動作
が行われる。

【０１５４】Ｖ_Cは、図２の積分コンデンサ２０５での
電圧波形（積分波形）である。サンプルホールド回路２
３０にサンプルホールドパルスφＳ／Ｈを印加すること
により、積分後の電圧をサンプリングし、サンプルホー
ルド回路２３０内のホールドコンデンサ（図示せず）に
保持する。また、サンプリング後、リセットスイッチ２
０６にリセットパルスφＲを印加して積分コンデンサ２
０５をリセットする。

【０１５５】また、水平シフトレジスタ２３２のデータ
端子に水平同期信号φＨ’を入力し、クロック端子にク
ロック信号φＣＬＫを入力することで、水平選択信号Ｈ
₁，Ｈ₂，・・・の信号を得る。水平選択信号Ｈ₁，Ｈ
₂・・・は、図２のマルチプレクサ２３１を順次選択
し、各列のホールドコンデンサに保持された信号は、マ
ルチプレクサ２３１を介してＶ_outとして出力される。
なお、水平同期信号φＨ’としては、水平同期信号φＨ
と同じ信号を使用してもよいし別の信号を用いてもよ
い。

【０１５６】さらに、図２のＦＰＮデータバッファ２３
４の制御端子（書き込みを制御する端子）には、水平選
択信号Ｈ₁，Ｈ₂，・・・が入力され、ＦＰＮデータバッ
ファ２３５には、ラッチイネーブルＬＥが入力される。
これによってＦＰＮデータ（Ｄ_FPN）はある行の読み出
しの前にＦＰＮデータバッファ２３５に転送され、行を
切り替えるタイミングでＦＰＮデータバッファ２３５に
転送され保持される。ＦＰＮデータバッファ２３５は、
ＮＭＯＳトランジスタ２１０につながり、ＦＰＮ補正回
路２３６から出力される定電流値を決める。

【０１５７】次に、本発明のその他の実施の形態（第２
〜５の実施の形態）についてそれぞれ図を参照して説明
する。

【０１５８】［第２の実施の形態］図９は、本発明の第
２の実施の形態を示す熱型赤外線撮像装置の回路図であ
る。同図に示すように、本実施の形態は、１個のＯＢ読
み出し回路９０１と、図２で説明したのと同様の複数の
読み出し回路９１０と、オペアンプ９０９と、ボロメー
タ用のバイアス回路９１３と、ＦＰＮ補正回路用のバイ
アス回路９１４と、マルチプレクサ９１６と、水平シフ
トレジスタ９１７と、垂直シフトレジスタ９１５とを備
えている。

【０１５９】このように、本実施の形態では、ＯＢ読み
出し回路９０１を備えるとともに、図２のバイアス回路
２１８の代わりに、オペアンプ９０９を配置している点
に特徴を有する。そして、このオペアンプ９０９の＋入
力端子には、読み出し回路９０１中の積分コンデンサ９
０５が接続され、またその−入力端子にはバイアス電圧
Ｖ_C0が印加されている。そして、オペアンプ９０９の出
力端子は、読み出し回路９０１内のＰＮＰトランジスタ
９０８のベースに接続されている。

【０１６０】また、ＯＢ読み出し回路９０１は、ＮＰＮ
トランジスタ９０４と、ＰＮＰトランジスタ９０８と、
複数のボロメータ９０２と、各ボロメータ９０２とグラ
ウンドとの間に接続された画素スイッチ９０３と、ＦＰ
Ｎ補正回路９１１と、リセットスイッチ９０６と、積分
コンデンサ９０５と、サンプルホールド回路９１２とを
備えている。

【０１６１】そして、このＯＢ読み出し回路９０１は、
図２に記載のものとは異なって特別な読み出し回路であ
り、内蔵されているボロメータには、入射した赤外線に
対する感度を持たないボロメータ（ＯＢボロメータ９０
２）を使用している。いわゆるオプティカルブラック・
ボロメータ（以下、ＯＢボロメータという）と呼ばれて
いるものであり、入射した赤外線を光学的に遮蔽するな
どして作られている。

【０１６２】ただし、このＯＢボロメータ９０２を持つ
のは読み出し回路９０１のみであり、その他の読み出し
回路９１０は通常の読み出し回路であり、通常のボロメ
ータが使用されている。したがって、読み出し回路９１
０は、赤外線に対する感度を有する。

【０１６３】また、本実施の形態では、ＰＮＰトランジ
スタ９０８のバイアス設定は、ＯＢ読み出し回路９０１
中の積分コンデンサ９０５の電圧を、一定電圧Ｖ_C0に保
つようにして行われる。すなわち、デバイス温度が変化
して、ＯＢボロメータ９０２の抵抗値が変化することに
よりボロメータ電流が変化した場合でも、その変化に追
従してＰＮＰトランジスタ９０８側の電流が変化するよ
うになっている。そして、このＰＮＰトランジスタ９０
８のベースへのバイアス電圧は、通常の読み出し回路９
１０中のＰＮＰトランジスタにも加わっており、そのた
め読み出し回路９１０の積分電流もデバイスの温度変化
が補償されるようになっている。

【０１６４】さらに、本実施の形態では、ボロメータの
自己発熱の影響も補償することができる。通常、熱分離
したボロメータに電流を流すと、そのジュール熱によっ
てボロメータ自身が発熱し、ボロメータの温度が上昇す
る。そのため、このボロメータの自己発熱によって図８
の積分波形Ｖ_Cに曲がりが生じ、その曲がりが信号のダ
イナミックレンジを占有してしまうという問題を生じ
る。また、図９の回路では、ＯＢボロメータ９０２も通
常のボロメータと同様に自己発熱を生じることになる。

【０１６５】そこで、ＯＢ読み出し回路９０１の積分コ
ンデンサ９０５の電圧が一定になるようにＰＮＰトラン
ジスタ９０８にバイアスを与えることにより、自己発熱
によるボロメータ電流の変化に追従してＰＮＰトランジ
スタ９０８に流れる電流も変化するようにしている。

【０１６６】したがって、ＯＢ読み出し回路９０１中の
積分コンデンサ９０５の電圧は一定に保たれる。そのた
め、ＯＢ読み出し回路９０１中の積分コンデンサ９０５
を省略してもよい。

【０１６７】［第３の実施の形態］図１０は、本発明の
第３の実施の形態を示す熱型赤外線撮像装置の回路図で
ある。同図に示すように、本実施の形態は、１個のＯＢ
読み出し回路１００１と、図２で説明したのと同様の複
数の読み出し回路１０１０と、オペアンプ１００９と、
キャンセル抵抗用のバイアス回路１０１３と、ＦＰＮ補
正回路用のバイアス回路１０１４と、マルチプレクサ１
０１６と、水平シフトレジスタ１０１７と、垂直シフト
レジスタ１０１５とを備えている。

【０１６８】また、本実施の形態では、図２の回路にお
けるバイアス回路２１２の代わりにオペアンプ１００９
を配置し、その＋入力端子には読み出し回路１００１中
の積分コンデンサ１００５が接続され、−入力端子には
バイアス電圧Ｖ_C0が印加されている。そして、オペアン
プ１００９の出力は、ＮＰＮトランジスタ１００４のベ
ースに接続されている。

【０１６９】また、この読み出し回路１００１中のボロ
メータ１００２もＯＢボロメータを構成している。この
ＯＢボロメータを持つＯＢ読み出し回路１００１以外の
通常の読み出し回路１０１９は、図２と同じ構成を持
ち、赤外線に対して感度がある。

【０１７０】さて、第２の実施の形態で説明したよう
に、本実施の形態においても、ＯＢ読み出し回路１００
１中の積分コンデンサ１００５の電圧を一定電圧Ｖ_C0に
保つようにＮＰＮトランジスタ１００４のバイアスが設
定される。これによって図９同様に、デバイスの温度変
化やボロメータの自己発熱の影響をキャンセルすること
ができる。

【０１７１】［第４の実施の形態］図１１は、本発明の
第４の実施の形態を示す熱型赤外線撮像装置のブロック
図である。同図に示すように本実施の形態では、読み出
し回路１１０１と、ボロメータ用のバイアス回路１１０
２と、キャンセル抵抗用のバイアス回路１１０６と、Ｆ
ＰＮ補正回路用のバイアス回路１１０７と、垂直シフト
レジスタ１１１３と、マルチプレクサ１１１４と、水平
シフトレジスタ１１１５とを備えている。

【０１７２】すなわち、本実施の形態は、各読み出し回
路１１０１ごとにボロメータ用のバイアス回路１１０２
が設けられ、このバイアス回路１１０２は温度補償され
た定電流源１１０３とＦＰＮ補正回路１１０４と基準抵
抗回路１１０５を有する点に特徴がある。そして、バイ
アス回路１１０２がＦＰＮ補正回路１１０４を持つ代わ
りに、各読み出し回路１１０１中にはＦＰＮ補正回路を
持たないようになっている。

【０１７３】また、バイアス回路１１０７は、バイアス
回路１１０２中のＦＰＮ補正回路１１０４にバイアスを
与えるようになっており、それ以外の構成は図１と同じ
である。すなわち、読み出し回路１１０１はキャンセル
抵抗１１０８と、積分回路１１０９と、ボロメータ１１
１０と、ＮＭＯＳトランジスタからなる画素スイッチ１
１１１と、サンプルホールド回路１１１２とを備えてい
る。

【０１７４】このように、バイアス回路１１０２にＦＰ
Ｎ補正回路１１０４を設けることにより、各画素毎に感
度ばらつきを補正することができる。これは図１の構成
におけるＦＰＮ補正回路は、ボロメータ電流のばらつき
に対して追加電流を補うように働くのに対し、図１１の
ＦＰＮ補正回路１１０４は、ボロメータ電流のばらつき
が生じないように働くことによるものである。したがっ
て、入射赤外線に対する感度はボロメータ電流に比例す
るため、ボロメータ電流のばらつき自体を減らすことに
より、各画素の感度ばらつきを低減することができる。

【０１７５】ここで、図１１の詳細な構成について説明
する。図１２は、図１１に係る第４の実施の形態の具体
的な回路図を示したものである。同図に示すように、本
実施の形態は複数の読み出し回路１２０１と、各読み出
し回路１２０１に設けられたバイアス回路１２０２と、
ＦＰＮ補正回路用のバイアス回路１２０７と、キャンセ
ル抵抗用のバイアス回路１２０６と、垂直シフトレジス
タ１２２８と、マルチプレクサ１２２９と、水平シフト
レジスタ１２３０とを備えている。

【０１７６】そして、各読み出し回路１２０１は、抵抗
１２２０と、ＰＮＰトランジスタ１２２１と、ＮＰＮト
ランジスタ１２２２と、ボロメータ１２２３と、画素ス
イッチ１２２４と、リセットスイッチ１２２５と、積分
コンデンサ１２２７と、サンプルホールド回路１２２６
とを備えている。

【０１７７】また、各バイアス回路１２０２は、ＦＰＮ
補正回路１２０３と、温度補償された定電流回路１２０
４と、基準抵抗回路１２０５とを備えている。ＦＰＮ補
正回路１２０３は、抵抗１２１５ａと、ＰＮＰトランジ
スタ１２０８および１２０９と、ＮＰＮトランジスタ１
２１０と、抵抗１２１１と、ＮＭＯＳトランジスタ１２
１２と、データバッファ１２１３および１２１４と、抵
抗１２１５と、ＰＮＰトランジスタ１２１６とを備えて
いる。各ＦＰＮ補正回路１２０３中のＮＰＮトランジス
タ１２１０のベースは、バイアス回路１２０７の出力に
接続されている。

【０１７８】基準抵抗回路１２０５は、ボロメータ１２
２３と同じＴＣＲの抵抗１２１９と、ＮＰＮトランジス
タ１２１７および１２１８を有し、基準抵抗回路１２０
５のＮＰＮトランジスタ１２１７のベースは、ＮＰＮト
ランジスタ１２１８のコレクタに接続されている。ま
た、抵抗１２１９をボロメータ１２２３の抵抗値のａ倍
にし、ＮＰＮトランジスタ１２２２のエミッタ面積をＮ
ＰＮトランジスタ１２２２のエミッタ面積の１／ａ倍に
してもよい。

【０１７９】温度補償された定電流回路１２０４は、図
２の例と同様に温度依存性の小さい電流Ｉ₀を出力す
る。

【０１８０】さて、図２のＮＰＮトランジスタ２１１、
ＦＰＮ補正抵抗２０９、ＮＭＯＳトランジスタ２１０と
同様に、ボロメータの抵抗値のばらつきに応じてデジタ
ル設定された定電流を出力する。この定電流も、バイア
ス回路１２０７によって温度依存性の小さいものになっ
ている。ＦＰＮ補正回路１２０３は、図３（ｃ）の構成
と同様に、ソース電流を得る構成になっている。

【０１８１】温度補償された定電流回路１２０４とＦＰ
Ｎ補正回路１２０３の出力する電流を足し合わせて基準
抵抗回路１２０５に流し、基準抵抗回路１２０５の出力
するバイアス電圧をＮＰＮトランジスタ１２２２のベー
スに加えることで、各ボロメータ電流は温度依存性がほ
とんどなくなると共に、ばらつきも減少し、感度ばらつ
きも減少する。

【０１８２】前述したように、３２０×２４０画素、画
素ピッチ５０［μｍ］程度の２次元の熱型赤外線撮像装
置では、面内のボロメータ抵抗のばらつきは１０［％ｐ
−ｐ］程度あり、このとき従来の回路では、抵抗のばら
つきと同じ程度、つまり１０［％ｐ−ｐ］程度の感度ば
らつきが発生する。これに対して本実施の形態は、ボロ
メータの抵抗ばらつきがあっても、バイアス電流がほぼ
同じになるように補正するため、感度ばらつきを大幅に
低減できる。残った感度ばらつきはＴＣＲの面内ばらつ
きによるものであり、上記熱型赤外線撮像装置では０．
１［％ｐ−ｐ］程度である。

【０１８３】［第５の実施の形態］図１３は、本発明の
第５の実施形態を示す撮像装置全体のブロック図であ
る。同図に示すように、本実施の形態に係る撮像装置
は、撮像素子１３０１と、増幅器１３０２と、サンプル
ホールド回路１３０３と、Ａ／Ｄコンバータ１３０４
と、ＶＲＡＭ１３０５と、ＦＰＮメモリコントローラ１
３０６と、ＦＰＮメモリ２と、ＦＰＮメモリ１３０７
と、デジタル減算器１３０８と、Ｄ／Ａコンバータ１３
０９と、ＮＴＳＣ（National Television System Commi
ttee）信号発生器１３１０と、コンパレータ１３１１
と、ＦＰＮメモリコントローラ１３１２と、ＦＰＮメモ
リ１３１３と、ペルチェ素子等からなる温度安定化素子
１３１４と、温度調整素子の駆動を制御するペルチェ制
御回路１３１５と、光学系１３１６とを備えている。

【０１８４】撮像素子１３０１は、例えば図２に示した
構成を一枚のシリコン基板上に形成するよって構成され
る。また、撮像素子１３０１と対向して光学系１３１６
が配設されており、外部から入射した光はこの光学系１
３１６によって撮像素子１３０１上に集光される。する
と、撮像素子１３０１は光を電気信号に変換し、撮像素
子１３０１内の積分回路等によって増幅してから外部に
出力する。

【０１８５】増幅器１３０２は、撮像素子１３０１の出
力信号を増幅してからサンプルホールド回路１３０３に
入力し、サンプルホールド回路１３０３は、受信した信
号を一時的に保持する。なお、増幅器１３０２は、撮像
素子１３０１の出力信号が十分大きければ使用しなくて
もよい。

【０１８６】Ａ／Ｄ変換器１３０４は、サンプルホール
ド回路１３０３で保持された信号をデジタル信号に変換
する。そして、このＡ／Ｄ変換器１３０４のビット数
は、赤外線撮像装置を例にとって考えると次のようにな
る。例えば、被写体の温度分解能を０．１［℃］、被写
体の温度のダイナミックレンジを１００［℃］とする
と、この時点で１０ビット（約１０００階調）のビット
数が必要になる。そして、さらに量子化誤差を減らすた
め、最小温度分解能あたり２ビット（４階調）を割り振
ると、合計１２ビットのデータ幅がＡ／Ｄ変換器１３０
４に必要になる。

【０１８７】ＶＲＡＭ１３０５は、各画素の１２ビット
のデジタル信号を保持するメモリであり、例えば撮像素
子１３０１が３２０×２４０の画素数であるとした場
合、３２０×２４０×１２ビット程度の容量があればよ
い。なお、データをバイト単位で管理するため、必要に
応じて大きな容量（例えば３２０×２４０×１６ビッ
ト）を用意することは可能である。

【０１８８】ＦＰＮメモリ１３０７は、撮像素子１３０
１内で行われるＦＰＮ補正で取りきれなかったばらつき
を補正するための記憶手段であり、補正のための各画素
のばらつきデータが保持されている。ＦＰＮメモリコン
トローラ１３０６は、このＦＰＮメモリ１３０７を制御
するための回路であり、デジタル減算器１３０８はリア
ルタイムでやってくる各画素の信号から、各画素のばら
つき量を減算するためのものである。このばらつきデー
タの取得は、撮像素子１３０１内のＦＰＮ補正データを
取得した後、次のようなシーケンスで行うとよい。

【０１８９】まず、入射光をシャッター等で遮断した状
態でＡ／Ｄ変換器１３０４から出力される各画素のデー
タは、撮像素子１３０１内のＦＰＮ補正で取りきれなか
ったばらつきを持っているため、このデータをＦＰＮメ
モリ１３０７に記憶させる。

【０１９０】この操作は電源投入時や、前回の補正がず
れたときなどに行い、通常の撮像状態では、この記憶さ
れたＦＰＮメモリ１３０７のばらつきデータを減算器１
３０８に渡して、リアルタイムでやってくる各画素の信
号から減算してばらつきの無い信号を得るようにする。

【０１９１】なお、減算器１３０８の代わりに加算器を
用いてもよいことは当然であり、すなわちＦＰＮメモリ
１３０７のデータの補数をとってから加算器を用いるこ
とにより、減算器と同等の演算を行うことができる。ま
た、減算器１３０８の位置は、必ずしも図１３に示され
る位置に配置される必要はなく、ＶＲＡＭ１３０５とＤ
／Ａ変換器１３０９との間にあってもよい。

【０１９２】その後、Ｄ／Ａ変換器１３０９は、このよ
うにして処理されたデジタル信号をアナログ信号に変換
してから、ＮＴＳＣ信号発生器１３１０に出力する。Ｎ
ＴＳＣ信号発生器１３１０は、このアナログ信号と所定
の同期信号とを合成することにより、ＮＴＳＣコンポジ
ット信号を出力する。また、ＮＴＳＣ信号発生器１３１
０の代わりに、必要に応じてＰＡＬ（Phase Alternatio
n by Line）やＲＧＢ出力など他の方式の信号発生器を
用いてもよい。

【０１９３】ところで、撮像素子１３０１内のＦＰＮ補
正回路に供給する補正データの取得は、次のようにして
行われる。本実施の形態で使用されるコンパレータ１３
１１は、デジタルコンパレータであり、各画素の信号レ
ベルと所定の基準レベルとの大小関係を判定する。

【０１９４】この基準レベルは、撮像素子１３０１内の
積分回路や増幅器、Ａ／Ｄ変換器等、信号処理回路のダ
イナミックレンジの上限又は下限に設定したり、この上
限又は下限に所定のレベルの余裕を加えた値に設定する
ことができる。大小関係の判定には、所定の基準レベル
以上のものを良としたり、所定の基準レベル以下のもの
を良としたり、所定の２つの基準レベルの範囲内のもの
を良としたりする等の何れを用いてもよい。

【０１９５】ＦＰＮメモリコントローラ１３１２は、こ
の比較結果に従ってＦＰＮ補正データを作成する。作成
されたＦＰＮ補正データは、ＦＰＮメモリ１３１３に保
持される。したがって、ＦＰＮメモリ１３１３は、全画
素数にこのＦＰＮ補正データのビット数を掛けた容量が
あればよい。例えば３２０×２４０の画素数で、ＦＰＮ
補正データのビット数が６ビットの場合３２０×２４０
×６ビットの容量があればよい。また、データをバイト
単位で制御するために、必要に応じて容量を大きくする
ことは可能である。

【０１９６】［第６の実施の形態］以上の５つの実施の
形態においては、各読み出し回路に複数のボロメータを
備えたものについて説明したが、本発明はこれに限られ
るものではない。例えば、人体検知器や火災検知器等に
本発明の撮像装置を適用する場合においては、赤外線の
有無のみを検知できればよいため、撮像素子を複数画素
設ける必要はない。したがって、少なくとも１画素以上
あればよく、その場合、読み出し回路内のボロメータは
少なくとも１個あればよい。また、単画素であれば、複
数画素の場合のように画素間のばらつきはないため、Ｆ
ＰＮ補正回路およびＦＰＮ補正回路用のバイアス回路は
不要となる。

【０１９７】さて、以上の事実を踏まえて第１〜５の実
施の形態に適用すると以下のようになる。例えば、第
１，４の実施の形態において、１個のボロメータを備え
た１個の読み出し回路のみの構成にしたり、１個の読み
出し回路内に２個のボロメータを用意してそのうちの１
個をＯＢボロメータにしたりするとよい。そして、１個
の読み出し回路内に２個のボロメータを設けるときは、
ＦＰＮ補正回路やＦＰＮ補正回路用のバイアス回路を設
けても構わない。

【０１９８】また、第２，３の実施の形態において、１
個のボロメータを備えた１個の読み出し回路と、１個の
ＯＢボロメータを備えた１個の読み出し回路とを組み合
わせるとよい。さらに、第５の実施の形態において、撮
像素子１３０１を１画素としてもよいことは明らかであ
る。

【０１９９】

【発明の効果】以上説明したとおり本発明は、上記測定
抵抗群に接続されかつ抵抗温度係数が上記測定抵抗に等
しい基準抵抗を備えた第１のバイアス回路と、上記キャ
ンセル抵抗に接続されかつ抵抗温度係数が上記キャンセ
ル抵抗に等しい基準抵抗を備えた第２のバイアス回路
と、上記補正抵抗群に接続されかつ抵抗温度係数が上記
補正抵抗に等しい基準抵抗を備えた第３のバイアス回路
との少なくとも何れか１個をさらに備えている。そし
て、上記第１のバイアス回路は、その出力電圧を上記測
定抵抗群に印加する手段であり、上記第２のバイアス回
路は、その出力電圧を上記キャンセル抵抗に印加する手
段であり、上記第３のバイアス回路は、その出力電圧を
上記補正抵抗群に印加する手段であるため、次のような
効果を得ることができる。このように構成することによ
り本発明は、デバイスの温度が変化することによって生
じた画素間の感度のばらつきを、従来の１／１００程度
に抑えることができる。しかもこれは、バイポーラトラ
ンジスタのエミッタに抵抗を接続する構成をとることに
より、低ノイズで行えるようになる。また、ボロメータ
等の測定抵抗に電圧を印加することによって測定抵抗自
身が自己発熱を起こす影響を無くすことができる。これ
によって積分回路を含めた信号処理回路のダイナミック
レンジに余裕ができ、回路のゲインを上げることができ
る。特に初段の積分回路のゲインを上げることにより、
入力換算ノイズを低減することができ、Ｓ／Ｎを大幅に
改善させることができる。さらに、低ドリフト、低ノイ
ズの特徴を維持したまま、デジタルでバイアス設定がで
きる機能を持つことができる。そして、その構成はシン
プルなものであり、高性能な半導体装置を安価で実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す回路図であ
る。

【図２】図１に係る熱型赤外線撮像装置の具体的な回
路図である。

【図３】（ａ），（ｂ）および（ｃ）は何れも温度補
償された定電流回路を示す回路図である。

【図４】バンドギャップリファレンス回路を示す回路
図である。

【図５】本実施の形態におけるトランジスタのノイズ
電流を示すグラフである。

【図６】図１に係るフィルタを示す回路図である。

【図７】（ａ）は従来の積分回路およびバイアス回路
を示す回路図と各画素におけるコレクタ電流を示すグラ
フ、（ｂ）は本実施の形態に係る積分回路およびバイア
ス回路を示す回路図と各画素におけるコレクタ電流を示
すグラフである。

【図８】本実施の形態の動作を示すタイミングチャー
トである。

【図９】本発明の第２の実施形態を示す回路図であ
る。

【図１０】本発明の第３の実施形態を示す回路図であ
る。

【図１１】本発明の第４の実施形態を示すブロック図
である。

【図１２】図１１の詳細を示す回路図である。

【図１３】本発明の第５の実施の形態を示すブロック
図である

【図１４】従来の熱型赤外線撮像装置を示す断面図で
ある。

【図１５】図１４に係る熱型赤外線撮像装置の読み出
し回路を示す回路図である。

【符号の説明】

１０１，１１１，１１４…定電流回路、１０２，１１
２，１１５…基準抵抗回路、１０３，１１３，１１６…
フィルタ、１０４…ボロメータ、１０５…積分回路、１
０６…キャンセル抵抗、１０７…画素スイッチ、１０８
…ＦＰＮ補正回路、１０９…サンプルホールド回路、１
１０…マルチプレクサ、１１７…読み出し回路、１１８
…水平シフトレジスタ、１１９…垂直シフトレジスタ、
１２０，１２１，１２２…バイアス回路、ΦＶ…垂直同
期信号、ΦＨ…水平同期信号、ΦＨ’…水平同期信号、
ΦＣＬＫ…クロック信号、ΦＳ／Ｈ…サンプルホールド
パルス、Ｖｏｕｔ…出力電圧、Ｖ₁，Ｖ₂，…，Ｖ_n…垂
直選択信号、Ｈ₁，Ｈ₂，…，Ｈ_n…水平選択信号。

Claims

【特許請求の範囲】

【請求項１】物理量を抵抗値に変換する少なくとも１
個以上の測定抵抗体からなる測定抵抗群と、前記各測定
抵抗体に接続されかつ所望の測定抵抗体を導通可能とす
るスイッチ手段と、前記測定抵抗群に接続されかつ前記
測定抵抗群にバイアス電流を印加するとともに前記測定
抵抗群に流れる電流を積分して蓄積する積分回路と、前
記測定抵抗群に接続され前記測定抵抗群に流れるバイア
ス電流をキャンセルするキャンセル抵抗と、前記測定抵
抗群に接続されかつ前記各測定抵抗体の抵抗値のばらつ
きを補正するための複数の補正抵抗からなる補正抵抗群
と、からなる読み出し回路を備え、前記積分回路に蓄積
された電流に基づいて前記測定抵抗群の抵抗値の変化を
検出して前記物理量を間接的に測定するようにした半導
体装置において、前記測定抵抗群に接続されかつ抵抗温度係数が前記測定
抵抗に等しい基準抵抗を備えた第１のバイアス回路と、前記キャンセル抵抗に接続されかつ抵抗温度係数が前記
キャンセル抵抗に等しい基準抵抗を備えた第２のバイア
ス回路と、前記補正抵抗群に接続されかつ抵抗温度係数が前記補正
抵抗に等しい基準抵抗を備えた第３のバイアス回路とを
さらに備え、前記第１のバイアス回路は、その出力電圧を前記測定抵
抗群に印加する手段であり、前記第２のバイアス回路は、その出力電圧を前記キャン
セル抵抗に印加する手段であり、前記第３のバイアス回路は、その出力電圧を前記補正抵
抗群に印加する手段であることを特徴とする半導体装
置。
【請求項２】請求項１において、前記積分回路は、コレクタ同士が接続された第１および
第２のバイポーラトランジスタと、前記コレクタに接続
された積分コンデンサとによって構成され、前記第１のバイポーラトランジスタは、そのエミッタに
前記キャンセル抵抗が接続されかつそのベースに前記第
２のバイアス回路が接続され、前記第２のバイポーラトランジスタは、そのエミッタに
前記測定抵抗群が接続されかつそのベースに前記第１の
バイアス回路が接続されていることを特徴とする半導体
装置。
【請求項３】請求項１において、前記第１のバイアス回路は、温度補償された定電流回路
と、この定電流回路に接続されかつ抵抗温度係数が前記
測定抵抗に等しい基準抵抗と、この基準抵抗に接続され
かつこの基準抵抗に生じた電圧からノイズを除去するフ
ィルタとを備えたことを特徴とする半導体装置。
【請求項４】請求項１において、前記第２のバイアス回路は、温度補償された定電流回路
と、この定電流回路に接続されかつ抵抗温度係数が前記
キャンセル抵抗に等しい基準抵抗と、この基準抵抗に接
続されかつこの基準抵抗に生じた電圧からノイズを除去
するフィルタとを備えたことを特徴とする半導体装置。
【請求項５】請求項１において、前記第３のバイアス回路は、温度補償された定電流回路
と、この定電流回路に接続されかつ抵抗温度係数が前記
補正抵抗に等しい基準抵抗と、この基準抵抗に接続され
かつこの基準抵抗に生じた電圧からノイズを除去するフ
ィルタとを備えたことを特徴とする半導体装置。
【請求項６】請求項３乃至５の何れか一項において、前記定電流回路は、並列接続された複数の抵抗と、各抵
抗に接続された複数のスイッチ手段と、これらのスイッ
チ手段に接続されたシフトレジスタとを備たことを特徴
とする半導体装置。
【請求項７】請求項６において、前記複数の抵抗のそれぞれは、拡散抵抗で構成されてい
ることを特徴とする半導体装置。
【請求項８】請求項１乃至７の何れか一項において、前記読み出し回路を複数備え、これらの読み出し回路の
うちの１個は、前記物理量に対して感度を持たない読み
出し回路であり、その他の読み出し回路の測定抵抗群およびキャンセル抵
抗には、この感度を持たない読み出し回路の出力電圧が
一定となるように、バイアスが印加されることを特徴と
する半導体装置。
【請求項９】請求項１乃至７の何れか一項において、前記補正抵抗群を含まない前記読み出し回路を複数備
え、前記読み出し回路のそれぞれに、前記補正抵抗群を備え
た前記第１のバイアス回路を設けたことを特徴とする半
導体装置。
【請求項１０】請求項１乃至９の何れか一項におい
て、実際に物理量を検出する測定抵抗体を１個のみ備え、前記補正抵抗群および前記第３のバイアス回路を備えな
いことを特徴とする半導体装置。
【請求項１１】請求項１乃至１０の何れか一項におい
て、前記半導体装置は、赤外線センサ、マイクロ波/ミリ波
検出器、温度センサ、磁気センサ、圧力センサ、ガスセ
ンサまたはフローセンサの何れかであることを特徴とす
る半導体装置。