JP2000112547A5 - 半導体集積回路装置 - Google Patents

Description

【特許請求の範囲】
【請求項１】 クロック信号を発生するクロック発生手段と、
電圧が出力される電圧出力端子に、前記クロック信号に応答して電圧を供給する電圧供給手段と、
前記電圧供給手段と前記電圧出力端子との間に設けられるスイッチ手段と、
昇圧ノードと、前記クロック信号に応答して前記昇圧ノードの電圧を昇圧する第１の容量素子とを含み、前記昇圧ノードの電圧を用いて前記スイッチ手段のオン／オフを駆動する駆動手段と、
前記昇圧ノードの電圧のレベルを一定レベルにクランプするクランプ手段とを備える、半導体集積回路装置。
【請求項２】 前記駆動手段は、
電源電圧と前記昇圧ノードとの間に設けられ、前記クロック信号に応答してオン／オフする昇圧用トランジスタをさらに含み、
前記クランプ手段は、
前記昇圧ノードと前記電源電圧との間にダイオード接続されるクランプ用トランジスタを含む、請求項１記載の半導体集積回路装置。
【請求項３】 前記スイッチ手段は、
第１のＰＭＯＳトランジスタを含み、
前記駆動手段は、
前記昇圧ノードと一方の導通端子が接続され、前記クロック信号に応答してオン／オフする第２のＰＭＯＳトランジスタと、
前記第２のＰＭＯＳトランジスタの他方の導通端子と、接地電圧との間に接続され、前記クロック信号に応答してオン／オフする第１のＮＭＯＳトランジスタと、
前記第２のＰＭＯＳトランジスタと前記第１のＮＭＯＳトランジスタとの接続ノードと、前記第１のＰＭＯＳトランジスタのゲート電極との間に接続される、前記第１の容量素子の容量より大きい第２の容量素子と、
前記第１のＰＭＯＳトランジスタのゲート電極と、接地電圧との間に接続され、前記クロック信号に応答してオン／オフする第３のＰＭＯＳトランジスタとをさらに含む、請求項２記載の半導体集積回路装置。
【請求項４】 電源電圧に対応した振幅をもつクロック信号を発生するクロック発生手段と、
前記電源電圧を昇圧して昇圧電源電圧を出力する昇圧電源発生手段と、
電圧が出力される電圧出力端子に、前記電源電圧に対応したクロック信号に応答して電圧を供給する電圧供給手段と、
前記電圧供給手段と前記電圧出力端子との間に設けられるスイッチ手段と、
前記電源電圧に対応した振幅をもつクロック信号を、前記昇圧電源電圧に対応した振幅をもつクロック信号に変換する変換手段と、前記昇圧電源電圧に対応した振幅をもつクロック信号を受ける容量素子とを含み、前記容量素子のポンプ動作に基づき前記スイッチ手段のオン／オフを駆動する駆動手段とを備える、半導体集積回路装置。
【請求項５】 前記スイッチ手段は、
第１のＰＭＯＳトランジスタを含み、
前記容量素子は、
前記変換手段の出力ノードと前記第１のＰＭＯＳトランジスタのゲート電極との間に設けられ、
前記駆動手段は、
前記第１のＰＭＯＳトランジスタのゲート電極と、接地電圧との間に接続され、前記クロック信号に応答してオン／オフする第２のＰＭＯＳトランジスタをさらに含む、請求項４記載の半導体集積回路装置。
【請求項６】 前記昇圧電源電圧は、前記電源電圧の２倍よりも小さい、請求項５記載の半導体集積回路装置。
【請求項７】 前記クロック発生手段は、
外部制御信号を受けて、内部動作を指定する内部制御信号を発生するコマンドデコーダを含み、
前記クロック発生手段は、前記クロック信号として前記内部制御信号を出力する、請求項５記載の半導体集積回路装置。

【０００９】
【課題を解決するための手段】
請求項１に係る半導体集積回路装置であって、クロック信号を発生するクロック発生手段と、電圧が出力される電圧出力端子に、クロック信号に応答して電圧を供給する電圧供給手段と、電圧供給手段と電圧出力端子との間に設けられるスイッチ手段と、昇圧ノードと、クロック信号に応答して昇圧ノードの電圧を昇圧する第１の容量素子とを含み、昇圧ノードの電圧を用いてスイッチ手段のオン／オフを駆動する駆動手段と、昇圧ノードの電圧のレベルを一定レベルにクランプするクランプ手段とを備える。

請求項２に係る半導体集積回路装置は、請求項１に係る半導体集積回路装置であって、駆動手段は、電源電圧と昇圧ノードとの間に設けられ、クロック信号に応答してオン／オフする昇圧用トランジスタをさらに含み、クランプ手段は、昇圧ノードと電源電圧との間にダイオード接続されるクランプ用トランジスタを含む。

請求項３に係る半導体集積回路装置は、請求項２に係る半導体集積回路装置であって、スイッチ手段は、第１のＰＭＯＳトランジスタを含み、駆動手段は、昇圧ノードと一方の導通端子が接続され、クロック信号に応答してオン／オフする第２のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタの他方の導通端子と、接地電圧との間に接続され、クロック信号に応答してオン／オフする第１のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタとの接続ノードと、第１のＰＭＯＳトランジスタのゲート電極との間に接続される、第１の容量素子の容量より大きい第２の容量素子と、第１のＰＭＯＳトランジスタのゲート電極と、接地電圧との間に接続され、クロック信号に応答してオン／オフする第３のＰＭＯＳトランジスタとをさらに含む。

請求項４に係る半導体集積回路装置は、電源電圧に対応した振幅をもつクロック信号を発生するクロック発生手段と、電源電圧を昇圧して昇圧電源電圧を出力する昇圧電源発生手段と、電圧が出力される電圧出力端子に、電源電圧に対応したクロック信号に応答して電圧出力端子に電圧を供給する電圧供給手段と、電圧供給手段と電圧出力端子との間に設けられるスイッチ手段と、電源電圧に対応した振幅をもつクロック信号を、昇圧電源電圧に対応した振幅をもつクロック信号に変換する変換手段と、昇圧電源電圧に対応した振幅をもつクロック信号を受ける容量素子とを含み、容量素子のポンプ動作に基づきスイッチ手段のオン／オフを駆動する駆動手段とを備える。

請求項５に係る半導体集積回路装置は、請求項４に係る半導体集積回路装置であって、スイッチ手段は、第１のＰＭＯＳトランジスタを含み、容量素子は、変換手段の出力ノードと第１のＰＭＯＳトランジスタのゲート電極との間に設けられ、駆動手段は、第１のＰＭＯＳトランジスタのゲート電極と、接地電圧との間に接続され、クロック信号に応答してオン／オフする第２のＰＭＯＳトランジスタをさらに含む。

請求項６に係る半導体集積回路装置は、請求項５に係る半導体集積回路装置であって、昇圧電源電圧は、電源電圧の２倍よりも小さい。

請求項７に係る半導体集積回路装置は、請求項５に係る半導体集積回路装置であって、クロック発生手段は、外部制御信号を受けて、内部動作を指定する内部制御信号を発生するコマンドデコーダを含み、クロック発生手段は、クロック信号として内部制御信号を出力する。

【００９８】
【発明の効果】
以上のように、請求項１および請求項２に係る半導体集積回路装置によれば、昇圧型の電圧発生回路において、昇圧レベルを所定の値にクランプすることにより、チャージポンプ回路内のトランジスタのゲート酸化膜厚にかかる最大電界を抑えることが可能となる。この結果、低電源電圧でも高いポンプ効率で電圧を発生させるとともに、信頼性の高い回路を提供することが可能となる。

請求項３に係る半導体集積回路装置は、請求項２に係る半導体集積回路装置であって、２段階のポンプ動作で出力トランジスタを駆動する。このとき、２つの容量素子の容量比を調整することにより、昇圧レベルを抑えることが可能となる。この結果、トランジスタのゲート酸化膜厚にかかる最大電界を抑えることが可能となる。

また、請求項４および請求項５に係る半導体集積回路装置によれば、内部回路で使用する昇圧電源電圧を用いて、昇圧電源電圧レベルの振幅をもつクロック信号を容量素子に与える。これにより、外部電源電圧の変動の影響を受けることなく、チャージポンプ動作を行なえることができる。また、トランジスタのゲート酸化膜厚にかかる最大電界を抑えることが可能となる。この結果、低電源電圧でも高いポンプ効率で電圧を発生させるとともに、信頼性の高い回路を提供することが可能となる。

請求項６に係る半導体集積回路装置は、請求項５に係る半導体集積回路装置であって、昇圧電源電圧レベルを電源電圧レベルの２倍より小さくする。これにより、トランジスタのゲート酸化膜厚にかかる最大電界を抑えることが可能となる。

請求項７に係る半導体集積回路装置は、請求項５に係る半導体集積回路装置であって、内部制御信号をチャージポンプ動作を制御するクロック信号として使用する。これにより、内部動作に併せて、電圧を効率よく発生させることが可能となる。