JP2000105563A

JP2000105563A - 多走査周波数で動作する偏向回路用の電源

Info

Publication number: JP2000105563A
Application number: JP11224068A
Authority: JP
Inventors: Eugene Farnsler Ronald; ユージーンフアーンスラーロナルド
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1998-08-07
Filing date: 1999-08-06
Publication date: 2000-04-11
Also published as: KR100587543B1; CN1155223C; CN1248855A; GB9918521D0; GB2340708B; TW424392B; US6114817A; DE19936775A1; MY115928A; KR20000017152A; GB2340708A

Abstract

(57)【要約】【課題】放送テレビジョン信号および表示用モニタ・
データ信号から得られる画像情報を選択的に表示する。【解決手段】偏向回路出力段が約３２ＫＨｚまたはそ
れ以上の周波数で動作するとき、ゼロ電圧スイッチング
型スイッチ・モードの電源１００が、水平偏向回路出力
段１０１のために比較的高いＢ＋電源電圧を発生する。
偏向回路出力段が約１６ＫＨｚまたはそれ以下の周波数
で動作するとき、シリーズ・パス調整電源１０２は、共
通の供給端子Ｂ＋において、比較的低いＢ＋電源電圧を
発生する。スタート・アップ期間中、走査周波数にかか
わりなく、水平走査出力段は前記比較的低いＢ＋電源電
圧を供給され、水平出力段のスイッチング・トランジス
タにおける過度の応力を減少させて、信頼性を向上させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、偏向回路出力段の
ための電源に関するものである。

【０００２】

【従来の技術】テレビジョン受像機は、異なる走査周波
数の偏向電流を使用して同じカラー陰極線管（ＣＲＴ）
に画像情報を選択的に表示する機能を有する。例えば、
放送標準に従うテレビジョン信号の画像情報を表示する
とき、周波数が約１６ＫＨｚ（１Ｈと呼ばれる）の水平
偏向電流を使用するのが経済的である。一方、高精細度
テレビジョン信号またはディスプレイ・モニタのデータ
信号の画像情報を表示するとき、水平偏向電流の周波数
は３２ＫＨｚ（２ｎＨと呼ばれる；ｎは１または１より
も大）またはそれ以上となる。

【０００３】同じ水平偏向コイルを使用して同様な画像
幅を得るために、選択された偏向電流の水平周波数に従
って、水平偏向回路出力段の電源電圧の大きさを変える
ことはよく知られている。

【０００４】

【発明が解決しようとする課題】ゼロ電圧スイッチング
（Zero Voltage Switching:ZVS）型のスイッチ・モード
電源(Switch Mode Power Supply:SMPS)において、パワ
ートランジスタは、その端子間の電圧がほぼゼロのと
き、オンにされる。有利なことに、ＺＶＳ型ＳＭＰＳは
調整された電圧を、高い効率と低い電力損で供給する。
上述したテレビジョン受像機におけるように、広範囲の
電源電圧が要求される場合、ＺＶＳ型ＳＭＰＳでは出力
電圧の範囲全体にわたってゼロ電圧スイッチングの特徴
が得られず、不利である。

【０００５】

【課題を解決するための手段】発明的な特徴により、第
１のパワートランジスタを含む第１の電源は、偏向回路
出力段が第１の偏向周波数で動作するとき、偏向回路出
力段のための電源電圧を発生する。第２のパワートラン
ジスタを含む第２の電源は、偏向回路出力段が第２の偏
向周波数で動作するとき、電源電圧を発生する。第１と
第２の電源の各々は、共通の端子において電源電圧を選
択的に発生する。

【０００６】更なる発明的な特徴を実施するにあたり、
第１の電源は、ＺＶＳ型ＳＭＰＳとして動作する。ＺＶ
Ｓ型ＳＭＰＳは、偏向周波数が比較的狭い周波数範囲
（例えば、２ｎＨ）にあるとき、電力を供給する。一
方、第２の電源、例えば、シリーズ・パス調整電源（Se
ries Pass Regulator Power Supply）は、偏向周波数が
１Ｈのとき、電力を供給する。従って、ＺＶＳ型ＳＭＰ
Ｓは、シリーズ・パス調整電源のない場合よりも相当に
狭い出力電圧の範囲で動作し、有利である。

【０００７】任意の時に第１と第２の電源のうち１つだ
けが出力段を選択的に起動するので、第１と第２のパワ
ートランジスタは共通のヒート・シンクを共有すること
ができ、有利である。従って、有利なことに、発散され
た電力を除去するヒート・シンクの性能は、両パワート
ランジスタのうち電力をより多く発散する方の１つだけ
に要求される性能を上回る必要はない。

【０００８】発明的な特徴を具体化する、ビデオ・ディ
スプレイ偏向装置は、ある一定の周波数範囲から選択さ
れた偏向周波数で選択的に動作することができる。この
装置は、選択された周波数を表示する周波数の同期信号
源を含んでいる。偏向回路出力段は同期信号に応答し
て、偏向電流を、選択された偏向周波数で発生する。第
１の偏向周波数が選択されると、第１のパワートランジ
スタを含む第１の電源を使用して、第１のパワートラン
ジスタの動作により第１の電源電圧を発生する。第２の
偏向周波数が選択されると、第２のパワートランジスタ
を含む第２の電源を使用して、第２のパワートランジス
タの動作により第２の電源電圧を発生する。同期信号の
周波数を表示する信号源を使用して、第１と第２の電源
のうちの１つに結合される第１の制御信号を発生する。
第１の偏向周波数が選択されると、第１の電源電圧が第
１の制御信号に従って選択され、偏向回路出力段を起動
する。第２の偏向周波数が選択されると、第２の電源電
圧が選択される。第１の電源電圧が出力段を起動すると
き、第２のパワートランジスタは出力段の供給電流路の
外にある。第２の電源電圧が出力段を起動するとき、第
１のパワートランジスタは出力段の供給電流路の外にあ
る。

【０００９】

【発明の実施の形態】図１は、多走査周波数性能を有す
るテレビジョン受像機の水平偏向回路出力段１０１を示
す。発明的な特徴により、出力段１０１は、ゼロ電圧ス
イッチング型の同調スイッチ・モード電源（ZVS SMPS）
１００およびシリーズ・パス調整電源（series‐pass r
egulator power supply）１０２により選択的に起動さ
れる。ドライブ段１０３は、選択された水平走査周波数
の入力信号１０７ａに応答し、ドライブ制御信号１０３
ａを発生し、出力段１０１のスイッチング・トランジス
タ１０４のスイッチング動作を制御する。ドライブ段１
０３は、広い周波数範囲にわたり制御可能な振幅で水平
ベース電流を供給することができる。トランジスタ１０
４のコレクタはフライバック・トランスＴ０の一次巻線
Ｔ０Ｗ１の端子Ｔ０Ｃに結合される。巻線Ｔ０Ｗ１の終
端子Ｔ０Ｃは、非スイッチ式（non -switched）リトレ
ース・コンデンサ１０５、および一定値を有する水平偏
向コイルＬＹに結合され、従来のように、水平帰線期間
の間、帰線共振回路を形成する。巻線Ｔ０Ｗ１の終端子
は従来のダンパ・ダイオード１０８にも結合される。従
来のスイッチ式Ｓ字成形コンデンサのバンク１０６は偏
向コイルＬＹと直列に結合され、選択制御信号SCSELに
従って、Ｓ字成形コンデンサ（図示せず）を偏向コイル
ＬＹに選択的に結合させる。

【００１０】テレビジョン受像機の標準的な放送受信動
作モードでは、水平偏向コイルＬＹにおける水平偏向電
流ｉｙの周波数は約１６ＫＨｚ（１Ｈ）である。テレビ
ジョン受像機の高精細度動作モードでは、水平偏向電流
ｉｙの周波数は２.１４倍高い（２.１４Ｈと呼ばれ
る）。モニタ動作モードでは、水平偏向電流ｉｙの周波
数は２Ｈと２.４Ｈ間の範囲から選択される。

【００１１】ZVS SMPS １００は、トランスＴ０の端子
Ｔ０Ｂに結合される電源電圧Ｂ＋を発生し、トランジス
タ・スイッチとして動作するＮ型金属酸化物半導体（M
etalOxide Semiconductor：ＭＯＳ）パワートランジス
タＴｒを含んでいる。トランジスタＴｒは、トランスＴ
１の一次巻線Ｌ１を介して直流（ＤＣ）入力供給電圧Ｒ
ＡＷＢの端子２０に結合されるドレイン電極を有する。
電圧ＲＡＷＢは、例えば、メイン（mains）の電源電圧
を整流するブリッジ整流器に結合され且つ電圧調整器
（図示せず）を伴うフィルタ・コンデンサから得られ
る。

【００１２】トランジスタＴｒのソース電極は、電流セ
ンサまたはサンプリング抵抗Ｒ１２を介して結合され
る。スイッチとして動作するダンパ・ダイオードＤ６
は、トランジスタＴｒと並列に結合され、トランジスタ
Ｔｒと同じパッケージに収容され、二方向性スイッチ２
２を形成する。フライバック・コンデンサＣ６は、ダイ
オードＤ６と並列にそしてトランスＴ１の巻線Ｌ１と直
列に結合され、スイッチ２２が非導通のとき、巻線Ｌ１
のインダクタンスと共に共振回路２１を形成する。

【００１３】トランスＴ１の二次巻線Ｌ２は、大地に結
合されるアノードを有するピーク整流ダイオードＤ８の
カソードに結合され、巻線Ｌ２の端子Ｔ１ａに結合され
るフィルタ・コンデンサＣ１０内に電源電圧Ｂ＋を発生
する。電圧Ｂ＋は巻線Ｔ０Ｗ１の端子Ｔ０Ｂに結合され
る。

【００１４】ダイオードＤ２０は、トランスＴ０の二次
巻線Ｔ０Ｗ２内に発生される電圧を整流し、電圧Ｂ＋に
比例する電圧ＶＦＥＤＢを発生する。電圧ＶＦＥＤＢ
は、抵抗Ｒ１５とＲ１７で形成される分圧器に結合され
る。電圧ＶＳＥＮＳＥは、抵抗Ｒ１７と並列に結合され
るフィルタ・コンデンサＣ３６に発生される。電圧ＶＳ
ＥＮＳＥは、抵抗Ｒ３５および直列構成の抵抗Ｒ３４，
ダイオードＤ３０，ダイオードＤ３１およびダイオード
Ｄ３２を含む第２の分圧器を介して、誤差増幅器２３の
トランジスタＱ４のベースに結合される。

【００１５】トランジスタＱ４のエミッタは、利得を決
定する抵抗Ｒ１６を介して、誤差増幅器２３の基準電圧
ＶＲＥＦを発生するツェナダイオードＤ９に結合され
る。ダイオードＤ９は、抵抗Ｒ１３を介して、１５Ｖの
電源電圧から起動される。トランジスタＱ４のコレクタ
は、コレクタ負荷抵抗Ｒ３０に結合されると共に、抵抗
Ｒ３１を介して、エミッタ共通増幅トランジスタＱ５の
ベースに結合される。利得を決定する抵抗Ｒ３２はトラ
ンジスタＱ５のエミッタに結合される。トランジスタＱ
５のコレクタはフィルタ・コンデンサＣ３０に結合され
ると共に、抵抗Ｒ３３を介して、比較トランジスタＱ２
のベースに結合される。トランジスタＱ５の誤差コレク
タ電流ｉｅは電圧ＶＳＥＮＳＥの一部と基準電圧ＶＲＥ
Ｆとの差を表す。

【００１６】電流感知抵抗Ｒ１２に発生する電圧ＶＲ１
２は抵抗Ｒ１１を介して比較トランジスタＱ２のベース
電極に結合される。各サイクルの間、トランジスタＱ２
のベース電圧ＶＢＱ２がトランジスタＱ２のベース・エ
ミッタ結合部の順方向電圧と等しくなると、トランジス
タＱ２はオンになる。電圧ＶＢＱ２は、トランジスタＴ
ｒのソース・ドレイン電流に比例する第１の部分を含ん
でいる。コンデンサＣ３０における誤差帰還電圧Ｖ２
は、抵抗Ｒ３３を介してトランジスタＱ２のベースに結
合され、電圧ＶＢＱ２の第２の部分を発生する。

【００１７】トランジスタＱ２のコレクタはトランジス
タＱ１のベースに結合され、トランジスタＱ１のコレク
タはトランジスタＱ２のベースに結合され、再生スイッ
チ３１を形成する。トランジスタＴｒの制御電圧ＶＧ
は、再生スイッチ３１の出力端子を形成するトランジス
タＱ１のエミッタで発生され、抵抗Ｒ１０を介してトラ
ンジスタＴｒのゲート電極に結合される。

【００１８】トランスＴ１の二次巻線Ｌ３は、抵抗Ｒ９
を介して結合され、交流（ＡＣ）電圧Ｖ１を発生する。
電圧Ｖ１は、コンデンサＣ４と抵抗Ｒ８を介してトラン
ジスタＱ１のエミッタにＡＣ結合され、トランジスタＴ
ｒのドライブ電圧ＶＧを発生する。ＡＣ結合される電圧
Ｖ１は、コレクタ抵抗Ｒ７を介してトランジスタＱ２の
コレクタに結合されると共に、トランジスタＱ１のベー
スに結合される。

【００１９】＋１５Ｖの電源と、巻線Ｌ３から遠く離れ
ているコンデンサＣ４の端子３０との間に結合される抵
抗Ｒ３は、パワー・オンまたはスタート・アップと同時
にコンデンサＣ４を充電する。トランジスタＴｒのゲー
ト電極の電圧ＶＧがＭＯＳトランジスタＴｒの閾値電圧
を超えると、トランジスタＴｒは導通して、トランジス
タＴｒのドレイン電圧ＶＤを減少させる。その結果、電
圧Ｖ１は正となり、電圧ＶＧを増強させ、トランジスタ
Ｔｒを、正帰還的に、十分にオンにされた状態に保つ。

【００２０】図３のＡ〜Ｃは、図１の同調（tuned）ZVS
SMPS １００の動作を説明するのに役立つ波形を示す。
図３のＡ〜Ｃで、同様な符号および番号は同様な要素お
よび機能を示す。

【００２１】図３のＣの期間Ｔのｔ０〜ｔ１の間、導通
するトランジスタＴｒ（図１）の電流ＩＤは上方にラン
プ（傾斜）している。従って、それに対応する、巻線Ｌ
１における電流ＩＬ１の非共振電流パルスの部分は上方
にランプしており、トランスＴ１の巻線Ｌ１と関連する
インダクタンス内に磁気エネルギを貯える。図３のＣの
時刻ｔ１で、抵抗Ｒ１２に生じる電圧から得られる上方
にランプする部分を含んでいる電圧ＶＢＱ２（図１）
は、電圧Ｖ２で定められる再生スイッチ３１のトリガ・
レベルを超え、トランジスタＱ２をオンにする。電流は
トランジスタＱ１のベースに流れ込み、再生スイッチ３
１はトランジスタＴｒのゲートに低いインピーダンスを
加える。従って、ゲート電圧ＶＧ（図３のＡ）はゼロ・
ボルト近くにまで減少し、トランジスタＴｒ（図１）を
オフにする。トランジスタＴｒがオフになると、ドレイ
ン電圧ＶＤ（図３のＢ）は増加し、巻線Ｌ３から結合さ
れる電圧Ｖ１（図１）を減少させる。ゲート・ソース容
量ＣＧに貯えられた電荷は、時刻ｔ２（図３のＡ）まで
ラッチ・モードの動作を維持する。

【００２２】電圧ＶＧが、トランジスタＱ１（図１）に
十分なコレクタ電流を維持するのに必要とされるよりも
小さくなると、トランジスタＱ２のベース電極での順方
向の導通が停止し、その結果、再生スイッチ３１におけ
るラッチ動作モードが不能にされる。その後、電圧Ｖ１
は減少し続けるので、電圧ＶＧの負の部分４０（図３の
Ａ）はトランジスタＴｒ（図１）をオフにされた状態に
保つ。

【００２３】トランジスタＴｒがオフになると、ドレイ
ン電圧ＶＤは、図３のＢのように、増加する。コンデン
サＣ６（図１）は電圧ＶＤの増加率を制限して、電圧Ｖ
Ｄがゼロ電圧よりもかなり上昇する以前にトランジスタ
Ｔｒが完全に非導通になるようにする。それにより、ス
イッチングの損失およびスイッチング・ノイズの放射が
減少され、有利である。

【００２４】コンデンサＣ６と巻線Ｌ１を含む共振回路
２１は、トランジスタＴｒ（図１）がオフになると、ｔ
１〜ｔ３の期間の間、振動する。コンデンサＣ６は電圧
ＶＤのピーク・レベルを制限する。従って、有利なこと
に、スナッバ（snubber）ダイオードおよび抵抗は必要
とされず、効率が改善され、スイッチング・ノイズが減
少される。

【００２５】時刻ｔ３（図３のＢ）に先立つ、電圧ＶＤ
の減少により、電圧Ｖ１（図１）は正の電圧となる。時
刻ｔ３（図３のＢ）で、電圧ＶＤはゼロ・ボルトに接近
して、わずかに負であるので、ダンパ・ダイオードＤ６
（図１）はオンになり、電圧ＶＤ（図３のＢ）をほぼゼ
ロ・ボルトにクランプする。従って、共振回路２１（図
１）は振動の半サイクルを呈する。時刻ｔ３（図３の
Ｂ）の後に、電圧ＶＧ（図３のＡ）は、前述したように
電圧Ｖ１（図１）の極性が変化するので、一層正にな
る。

【００２６】有利なことに、その後のトランジスタＴｒ
のターン・オン(導通)は、電圧ＶＤがほとんどゼロ・ボ
ルトになる時刻ｔ３（図３のＢ）の後まで、抵抗Ｒ８と
ゲート容量ＣＧの時定数で定められる遅延時間だけ遅延
される。従って、こうむるターン・オン損失は最少とな
り、スイッチング・ノイズは減少する。

【００２７】フィルタ・コンデンサＣ３０における電圧
Ｖ２を変えることにより、電圧Ｂ＋の負帰還調整が行わ
れる。電圧Ｂ＋に比例するトランジスタＱ４のベース電
圧が、トランジスタＱ４のベース・エミッタ結合部の順
方向電圧と電圧ＶＲＥＦの和よりも大きければ、電流ｉ
ｅはコンデンサＣ３０を充電し、トランジスタＱ２のベ
ース電圧ＶＢＱ２を増加させる。従って、比較トランジ
スタＱ２の閾値レベルは低下する。その結果、トランジ
スタＴｒにおける電流のピーク値、および負荷回路に供
給される電力は減少する。一方、トランジスタＱ４のベ
ース電圧が、トランジスタＱ４のベース・エミッタ結合
部の順方向電圧と電圧ＶＲＥＦの和よりも小さければ、
電流ｉｅはゼロであり、電圧ＶＢＱ２は減少する。従っ
て、トランジスタＴｒにおける電流ＩＤのピーク値およ
び負荷回路に供給される電力は増加する。

【００２８】同調（tuned）ZVS SMPS１００は、各電流
パルスごとの制御に基づき、電流モードの制御で動作す
る。期間ｔ０〜ｔ１（図３のＣ）の間、電流ＩＤの電流
パルスは、トランジスタＴｒ（図１）に流れ込み、時刻
ｔ１（図３のＣ）で終了し、この時、電流パルスは、誤
差信号を形成する誤差電流ｉｅにより確立されるトラン
ジスタＱ２（図１）の閾値レベルに達する。誤差信号は
実際に、巻線Ｌ１のインダクタンスに流れ込む電流ＩＤ
の電流パルスのピーク電流を制御する。

【００２９】電圧Ｂ＋は、抵抗Ｒ３６と抵抗Ｒ３７を含
む分圧器に結合される。抵抗Ｒ３７に発生する電圧Ｂ＋
の一部が、過大電圧を表示するツェナダイオードＤ３４
の破壊電圧を超えると、抵抗Ｒ３８に生じる電圧Ｂ＋の
一部が、抵抗Ｒ３９を介してトランジスタＱ７のベース
に結合され、トランジスタＱ７をオンにする。同様に、
電圧ＶＦＥＤＢが過大になると、電圧ＶＦＥＤＢは抵抗
Ｒ４０とツェナダイオードＤ３５を介してトランジスタ
Ｑ７のベースに結合され、トランジスタＱ７をオンにす
る。トランジスタＱ７が導通しているとき、電圧Ｂ＋の
発生は不能（disable）にされる。トランジスタＱ７の
コレクタはトランジスタＱ１のベースに結合され、トラ
ンジスタＱ７が導通しているとき、ラッチ３１をオンに
し、ZVS SMPS １００を不能とし、故障からの保護が得
られる。

【００３０】トランジスタＱ６のベースに結合される制
御信号１Ｈ‐ＶＣＣがトランジスタＱ６を導通させる
と、電圧Ｂ＋の発生はやはり不能とされる。トランジス
タＱ６のコレクタはトランジスタＱ１のベースに結合さ
れ、トランジスタＱ６が導通しているとき、ラッチ３１
をオンにする。

【００３１】電圧Ｂ＋の大きさは制御信号 WIDTH‐REF
で調整され、出力段１０１の水平走査周波数が２Ｈのと
き−０.２９Ｖ、出力段１０１の水平走査周波数が２.４
Ｈのとき−４Ｖ、の範囲で変化する。制御信号 WIDTH‐
REF は垂直周波数の成分を有し、電圧Ｂ＋を垂直周波数
のパラボラ状に変えて、左右（East-West）ひずみ補正
を行う。

【００３２】シリーズ・パス調整電源１０２は、ダイオ
ードＤ３３を介してトランスＴ１の巻線Ｌ２の端子Ｔ１
ａに結合されるコレクタを有するシリーズ・パス・パワ
ートランジスタＱ８を含んでいる。電流制限抵抗Ｒ４２
は、入力供給電圧ＲＡＷＢをパワートランジスタＱ８の
エミッタに結合させる。トランジスタＱ８のコレクタ
は、フィルタ・コンデンサＣ４０とダイオードＤ３３の
アノードに結合される。トランジスタＱ８のコレクタに
生じる電圧はコレクタ抵抗Ｒ４３を介してトランジスタ
Ｑ１０のコレクタに結合される。トランジスタＱ８のコ
レクタは更に、抵抗Ｒ４４と抵抗Ｒ４５を含む分圧帰還
回路を介して、トランジスタＱ１０のベースに結合され
る。

【００３３】トランジスタＱ１１はトランジスタＱ１０
に結合されて、差動・誤差増幅器を形成する。トランジ
スタＱ１１のベースは抵抗Ｒ４６を介してツェナダイオ
ードＤ３６に結合され、基準電圧ＶＲＥＦ２を供給す
る。トランジスタＱ１１のコレクタは、抵抗Ｒ４７を介
して、ダーリントン構成でトランジスタＱ８に結合され
るトランジスタＱ１２のベースに結合される。トランジ
スタＱ１０とＱ１１のエミッタは共通のエミッタ抵抗Ｒ
４８に結合される。

【００３４】シリーズ・パス調整電源１０２は、従来の
ように、基準電圧ＶＲＥＦ２に従って、電圧Ｂ＋を調整
する。例えば、トランジスタＱ８のコレクタ電圧が増加
すると、トランジスタＱ１１は導通の程度が減少し、負
帰還的に電圧の増加を低下させる。制御信号 WIDTH‐RE
F は、抵抗Ｒ４１を介してトランジスタＱ１０のベース
に結合され、電源１０２より発生される電圧Ｂ＋を、以
下に説明するように、垂直周波数のパラボラ状に変え
て、出力段１０１において左右（East-West）ひずみ補
正を行う。

【００３５】抵抗Ｒ４９と抵抗Ｒ５０は抵抗Ｒ４２と直
列に結合され、入力供給電圧ＲＡＷＢが発生される端子
とトランジスタＱ８のコレクタとの間の電流経路を形成
する。抵抗Ｒ４９とＲ５０との間の結合端子１０２ａ
は、発明的な特徴を具体化する保護トランジスタＱ９の
ベースに結合される。トランジスタＱ９のエミッタは電
圧ＲＡＷＢに結合され、そのコレクタはトランジスタＱ
１２のベースに結合される。通常動作の間、トランジス
タＱ９はオフにされる。

【００３６】例えば、出力段における故障の結果、過大
電流の状態がトランジスタＱ８に起こり、十分に大きな
電圧降下が抵抗Ｒ４２に生じて、トランジスタＱ９をオ
ンにすると仮定する。従って、導通するトランジスタＱ
９のコレクタ電流は、トランジスタＱ８のベース電圧を
増加させると共に、トランジスタＱ８のコレクタ電圧を
減少させる。

【００３７】トランジスタＱ８のコレクタ電圧の減少
は、抵抗Ｒ５０を介して正帰還的にトランジスタＱ９の
ベースに加えられ、トランジスタＱ９のコレクタ電流を
増加させる。再生作用により、トランジスタＱ８のコレ
クタ電圧は更に減少する。その結果、トランジスタＱ８
はオフにされ、ラッチ動作によりオフにされた状態にと
どまる。それにより、過大電流からの保護が得られる。

【００３８】ZVS SMPS １００は制御信号１Ｈ‐ＶＣＣ
によりイネーブル（enable：動作可能）にされる。ZVS
SMPS１００がイネーブルにされると、ダイオードＤ３３
のカソードに生じる電圧Ｂ＋の大きさはダイオードＤ３
３のアノード電圧すなわちトランジスタＱ８のコレクタ
電圧を超える。従って、ダイオードＤ３３は電源１０２
と巻線Ｌ２の端子Ｔ１ａとの接続を断ち、電源１０２か
ら出力段１０１へ電力は供給されない。

【００３９】更なる発明的な特徴を実施するにあたり、
出力段１０１における電流ｉｙの水平走査周波数が１Ｈ
のとき、ZVS SMPS １００は制御信号１Ｈ‐ＶＣＣによ
り不能（disable）にされる。従って、ダイオードＤ３
３のカソードで発生される電圧Ｂ＋の大きさはダイオー
ドＤ３３のアノード電圧よりも小さい。従って、電源１
０２は巻線Ｌ２の端子Ｔ１ａに結合され、パワートラン
ジスタＱ８を介して出力段１０１を起動する。出力段の
１０１の水平走査周波数が２Ｈと２.４Ｈの間にあると
き、ZVS SMPS１００は作動され、パワートランジスタＴ
ｒは出力段１０１に電力を加える。

【００４０】偏向周波数が比較的狭い周波数範囲（２ｎ
Ｈ）にあるとき、ZVS SMPS１００は電力を供給する。一
方、シリーズ・パス調整電源１０２は、偏向周波数が１
Ｈのとき電力を供給する。ZVS SMPS １００が広範囲の
電圧を調整することを要求されたなら、ゼロ電圧スイッ
チングおよびそれと関連する利点は弱められたであろ
う。従って、走査周波数が１Ｈのとき、出力段１０１を
起動するために調整電源１０２を使用することにより、
ZVS SMPS１００は、シリーズ・パス調整電源のないとき
よりも相当に狭い周波数範囲で動作し、有利である。従
って、ゼロ電圧スイッチングの特徴は弱められない。

【００４１】動作中、出力段１０１に電力を選択的に供
給するのはパワートランジスタＴｒとＱ８のうち１つだ
けなので、両方が共通のヒート・シンクＨＳを共有し、
有利である。有利なことに、発散された電力を除去する
ヒート・シンクＨＳの性能は、両パワートランジスタの
うち電力をより多く発散する方の１つだけに要求される
性能を上回る必要はない。

【００４２】図２は図１の構成の制御回路２００を示
す。図１、図２、図３のＡ〜Ｃにおいて、同様な符号お
よび数字は同様な要素あるいは機能を示す。図２で、制
御装置２００は、低域フィルタ（ＬＰＦ）２０５に結合
される位相検出器２０４を有する従来の位相ロックルー
プ（ＰＬＬ）を含んでいる。低域フィルタ２０５は、電
圧制御発信器（ＶＣＯ）２０７の周波数制御入力２０６
に結合される。ＶＣＯ２０７は、水平周波数の同期信号
HORZ-SYNC高い倍数で信号ＬＬＣを発生する。信号ＬＬ
Ｃは、集積回路ＴＤＡ９１５１によって形成される偏向
プロセッサ２０２内に収められる分周器（図示せず）に
結合される。

【００４３】プロセッサ２０２は、信号PRESCALERで制
御される選択可能な周波数分割係数を有する分周器（図
示せず）を含んでいる。周波数１Ｈの動作が要求される
とき、信号 PRESCALER は第１の状態にある。一方、２
Ｈ〜２.４Ｈの動作が要求されるとき、信号PRESCALERは
第２の状態にあり、周波数分割係数は、１Ｈの動作が要
求されるときの１／２である。

【００４４】水平周波数において周波数分割された信号
ＯＦＣＳは位相検出器２０４の１つの入力に結合され
る。水平周波数の同期信号HORZ-SYNCは位相検出器２０
４の第２の入力に結合される。位相検出器２０４は、信
号ＯＦＣＳの位相と周波数を信号HORZ-SYNCの位相と周
波数に等しくなるように制御する。

【００４５】偏向プロセッサ２０２は、信号１０７ａを
発生する従来の位相制御ループ（図示せず）を含んでい
る。信号１０７ａの位相は、図１の巻線ＴＯＷ２で発生
されるフライバック・パルス信号ＦＬＹに従って、プロ
セッサ２０２において自動的に調節され、信号HORZ-SYN
C（図２）の位相と同期するようにする。

【００４６】マイクロプロセッサ２０８は、バスＩ２Ｃ
において、偏向プロセッサ２０２に結合される制御信号
２０８ａを発生し、制御信号１０７ａを選択的にイネー
ブル（enable）または不能（disable）にする。信号１
０７ａは、イネーブルにされると、出力段１０１（図
１）で周期的なスイッチング動作を発生する。信号１０
７ａは、不能にされると、出力段１０１における周期的
なスイッチング動作を防止する。

【００４７】マイクロプロセッサ２０８は、周波数／デ
ータ信号変換器２０９で発生されるワード信号２０９ａ
に応答する。信号２０９ａは、同期信号HORZ-SYNCの周
波数を表示する数値を有する。変換器２０９は、例え
ば、信号HORZ-SYNCの一定の期間の間、クロック・パル
スの数を数える計数器を含んでおり、前記一定の期間の
間に生じるクロック・パルスの数に従ってワード信号２
０９ａを発生する。

【００４８】マイクロプロセッサ２０８はまた、バスＩ
２Ｃで、ディジタル‐アナログ（Ｄ／Ａ）変換器２０１
に結合される制御ワード信号２０８ｂ、およびデータ・
レジスタ２１１に結合される制御ワード信号２０８ｃを
発生する。信号２０８ｂと２０８ｃは、信号２０９ａに
従って定められる。あるいは、信号２０８ｂと２０８ｃ
の値は、キーボード（図示せず）より供給される信号１
０９ｂにより定められる。

【００４９】Ｄ／Ａ変換器２０１は、ワード信号２０８
ｂに従って、ＶＣＯ２０７に結合されるアナログ制御信
号ＶＣＯ‐ＦＲＥＱを発生し、異なる走査周波数でＶＣ
Ｏ２０７の自走（free running）周波数を制御する。Ｄ
／Ａ変換器２０１はまた、データ信号２０８ｂに従っ
て、幅調整信号 WIDTH‐ALIGN を発生する。信号 WIDTH
‐ALIGNは、加算器２１０において、垂直同期信号ＶＥ
ＲＴ‐ＳＹＮＣに従って、偏向プロセッサ２０２で発生
される垂直周波数のパラボラ信号 EW‐GEOMETRY‐WIDTH
と加算される。加算器２１０は、電源１０２と１００
の各々に結合されるパラボラ信号 WIDTH‐REF を発生す
る。信号WIDTH‐REF は制御可能な直流成分を有し、電
源電圧Ｂ＋の直流成分を制御して、幅および垂直周波数
パラボラ成分を制御し、左右（East-West）ひずみ補正
を行う。

【００５０】レジスタ２１１は、ワード信号２０８ｃに
従って、スイッチＳ字成形コンデンサ（switched S-cap
acitors）１０６（図１）の選択を制御する制御信号SCS
ELを発生する。レジスタ２１１はまた、信号２０８ｃに
従って、制御信号１Ｈ‐ＶＣＣを発生し、要求される走
査周波数が１Ｈのとき、ZVS SMPS １００を不能にし、
要求される走査周波数が２Ｈまたはそれ以上のとき、ZV
S SMPS １００を動作可能にする。またレジスタ２１１
は信号 PRESCALER を、要求される走査周波数が１Ｈの
とき、第１の状態で発生し、要求される走査周波数が２
Ｈ〜２.４Ｈのとき、第２の状態で発生する。従って、
偏向プロセッサ２０２はスイッチ制御信号１０７ａを、
選択された水平走査周波数で発生し、水平ドライバ１０
３（図１）を制御する。

【００５１】パワーアップまたはスタートアップ・シー
ケンスの第１のステップの間、スイッチ制御信号１０７
ａはマイクロプロセッサ２０８の信号２０８ａにより不
能にされ、水平出力トランジスタ１０４（図１）は継続
的に非導通状態に保たれる。また、データ・レジスタ２
１１（図２）は、トランジスタＱ６（図１）を導通させ
て ZVS SMPS １００を不能にするレベルで制御信号１Ｈ
‐ＶＣＣを発生する。それにより、出力段１０１は、よ
り低い電源電圧Ｂ＋を発生する電源１０２から起動され
る。パワーアップ・シーケンスの第２のステップで、制
御信号SCSELがアサート（assert）され、Ｓ字整形（S-s
haping）コンデンサ１０６（図１）を選択する。また、
信号 PRESCALER、VCO-FREQ および WIDTH-ALIGN がア
サートされる。信号 PRESCALER および VCO-FREQ は、
制御信号１０７ａがイネーブルにされると、制御信号１
０７ａの周波数を調節する。続く第３のステップで、信
号２０８ａは偏向プロセッサ２０２の制御信号１０７ａ
をイネーブルにして、要求される周波数でトランジスタ
１０４（図１）に周期的なスイッチング動作を生じる。
もし、続く第４のステップで、より高い２ｎＨモードの
動作が選択されると、マイクロプロセッサ２０８（図
２）は、十分に長いスタートアップの遅延後に、トラン
ジスタＱ６（図１）をオフにさせるレベルで制御信号１
ＨＶＣＣをレジスタ２１１に発生させる。それによ
り、より高い電源電圧Ｂ＋が ZVS SMPS１００に発生さ
れる。この遅延の目的は、水平走査出力段１０１が十分
に長い期間の間動作して、より低い電源電圧Ｂ＋で安定
状態に達した後に初めて、ZVSSMPS をイネーブルにする
ことにある。

【００５２】ラン動作モードの間、走査周波数を１Ｈモ
ードから２ｎＨモードに変更する手順は、ユーザが開始
する場合、例えば、第１のステップでは、信号１０７ａ
はマイクロプロセッサ２０８の信号２０８ａの動作によ
り不能にされ、トランジスタ１０４（図１）は非導通状
態に保たれる。次に、第２のステップで、制御信号 SCS
EL、 PRESCALER、 VCO-FREQ および WIDTH-ALIGN がア
サートされる。信号PRESCALERの動作は、信号１０７ａ
がイネーブルにされたとき、信号１０７ａの周波数を２
ｎＨに増加させることである。次に、第３のステップ
で、信号２０８ａは制御信号１０７ａをイネーブルに
し、周波数２ｎＨでトランジスタ１０４（図１）に周期
的なスイッチング動作を生じる。次に、最後の第４のス
テップで、水平走査出力段１０１が十分に長い期間動作
し、より低い電源電圧Ｂ＋で安定状態に達した後にはじ
めて、ZVS SMPS １００は信号１Ｈ-ＶＣＣによりイネー
ブルにされる。

【００５３】走査周波数を２ｎＨから１Ｈへ変更する手
順は、走査周波数を１Ｈから２ｎＨへ変更する手順と同
様であるが、第２のステップで、制御信号は、周波数２
ｎＨの動作に対応せず、周波数１Ｈの動作に対応する。
また、第４のステップは行われない。電力の停止は、水
平走査周波数が減少するまえに、ZVS SMPS １００を不
能にすることにより行われる。

【００５４】有利なことに、これらのモード変更手順の
各々は、スイッチング動作の周波数が１Ｈのとき、水平
走査出力段１０１を、より高い電圧Ｂ＋で起動すること
を防止する。また、信号１０７ａがイネーブルにされる
各ステップで、数サイクルの間に漸進的に、信号１０７
ａのデューティ・サイクルの最終値に達することによ
り、ソフト・スタート（soft start）の特徴が実行され
る。それにより、有利なことに、水平出力段１０１のス
イッチング・トランジスタ１０４における過大なストレ
スが減少され、信頼性が改善される。

【図面の簡単な説明】

【図１】発明的な特徴による、同調ＳＭＰＳおよびシリ
ーズ・パス調整器で選択的に起動される水平偏向回路出
力段を示す。

【図２】図１の構成の制御回路を示す。

【図３】図１の同調ＳＭＰＳの動作を説明するのに役立
つ波形を示す。

【符号の説明】

２０ＤＣ入力電源電圧ＲＡＷＢの端子２１共振回路２２双方向スイッチ２３誤差増幅器３１再生スイッチ（ラッチ）４０負の部分１００ＺＶＳＳＭＰＳ（ゼロ電圧スイッチング型
スイッチング電源）１０１水平偏向回路出力段１０２シリーズ・パス調整電源１０２ａ結合端子１０３ドライブ段１０３ａドライブ制御信号１０４スイッチング・トランジスタ（水平出力トラ
ンジスタ）１０５リトレース・コンデンサ１０６Ｓ字整形コンデンサ１０７ａスイッチ制御信号１０８従来のダンパ・ダイオード２００図１の構成の制御回路２０１Ｄ／Ａ変換器２０２偏向プロセッサ２０３従来の位相ロックループ（ＰＬＬ）２０４位相検出器２０５低域フィルタ２０６周波数制御入力２０７電圧制御発信器（ＶＣＯ）２０８マイクロプロセッサ２０８ａ信号２０８ｂ制御ワード信号２０８ｃ制御ワード信号２０９周波数／データ変換器２０９ａワード信号２１１データ・レジスタＱ１、Ｑ２、Ｑ４、Ｑ５、Ｑ６、Ｑ８、Ｑ９、Ｑ１０、
Ｑ１１、Ｑ１２トランジスタＴ０フライバック・トランスＴ０Ｗ１フライバック・トランスの一次巻線Ｔ０Ｗ２フライバック・トランスの二次巻線Ｔ０ＣＴ０Ｗ１の終端子ＬＹ水平偏向コイルＴｒトランジスタＴ１トランスＣ６フライバック・コンデンサＣ１０フィルタ・コンデンサＣ３０フィルタ・コンデンサＣ３６フィルタ・コンデンサＣ４０フィルタ・コンデンサＣＧゲート・ソース容量ＬＬＣ信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロナルドユージーンフアーンスラーアメリカ合衆国インデイアナ州インデイアナポリスハーレスコット・ロード 6132

Claims

【特許請求の範囲】

【請求項１】一定の周波数範囲から選択される偏向周
波数で選択的に動作できるビデオ・ディスプレイ偏向装
置であって、前記選択された周波数を表示する周波数の同期信号源
と、前記同期信号に応答し、前記選択された偏向周波数で偏
向電流を発生する偏向回路出力段と、第１のパワートランジスタを含み、第１の偏向周波数が
選択されると、前記第１のパワートランジスタの動作に
より第１の電源電圧を発生する第１の電源と、第２のパワートランジスタを含み、第２の偏向周波数が
選択されると、前記第２のパワートランジスタの動作に
より第２の電源電圧を発生する第２の電源と、前記同期信号の前記周波数を表示する信号源とから成
り、前記第１と第２の電源の１つに結合される第１の制
御信号を発生し、前記第１の偏向周波数が選択されると
前記第１の電源電圧を選択して前記偏向回路の出力段を
起動し、前記第２の偏向周波数が選択されると前記第２
の電源を選択し、前記第１の電源電圧が前記出力段を起
動するとき、前記第２のパワートランジスタは前記出力
段の供給電流路の外部にあり、前記第２の電源電圧が前
記出力段を起動するとき、前記第１のパワートランジス
タは前記出力段の前記供給電流路の外部にある、前記ビ
デオ・ディスプレイ偏向装置。
【請求項２】一定の周波数範囲から選択される偏向周
波数で選択的に動作可能なビデオ・ディスプレイ偏向装
置であって、前記選択された周波数を表示する周波数の同期信号源
と、前記同期信号に応答し、前記選択された偏向周波数で偏
向電流を発生する偏向回路出力段と、第１の偏向周波数が選択されると、第１の電源電圧を発
生する第１の電源と、第２の偏向周波数が選択されると、第２の電源電圧を発
生する第２の電源と、前記同期信号の周波数を表示する信号源とから成り、前
記第１と第２の電源の１つに結合される第１の制御信号
を発生し、前記第１の偏向周波数が選択されると、前記
第１の電源電圧を選択して前記偏向回路出力段を起動
し、前記第２の偏向周波数が選択されると、前記第２の
電源電圧を選択して、スタート・アップ期間の間、前記
第１と第２の電源電圧のうち比較的低い電圧を有する方
が選択されて、選択された周波数に関係なく、前記偏向
回路出力段を起動する、前記ビデオ・ディスプレイ偏向
装置。