JPH10503639A - 電源同期 - Google Patents

Abstract

(57)【要約】 電源(1:2)をマルチレートラインアドレス回路(7)のラインアドレッシングの繰返し周波数に動悸させる。電源(1;2)は、規定の周波数範囲内でスイッチングされる場合に満足に動作する。電源(1;2)のスイッチング周波数はラインアドレス繰返し周波数を１以上の整数で分割した周波数に等しくする。この整数は、電源(1;2)のスイッチング周波数がすべてのラインアドレス繰返し周波数に対し前記規定の周波数範囲内に位置するように決定する。

Description

【発明の詳細な説明】 電源同期 本発明は、電源をラインアドレス回路のラインアドレス繰返し周波数に同期さ せるために、ラインアドレス繰返し周波数に等しいトリガ繰返し周波数を有する トリガ瞬時を発生するステップと、トリガ繰返し周波数に依存して零より大きい 整数を決定するステップと、トリガ瞬時に応答して、トリガ繰返し周波数を前記 整数で分割した返し周波数を有する、電源のスイッチング周波数を決定する制御 瞬時を発生するステップとを具える電源同期方法、装置及び制御回路に関するも のである。 このような電源同期方法及び電源同期用制御回路は、コンピュータモニタの場 合のように、画像表示装置及び画像を異なる走査速度で表示するのに好適なマル チレート走査回路を具える表示システムに使用することができる。この電源は安 定化電圧を表示システムの他の回路に供給することができ、また画像表示装置の 陽極電圧を発生させることができる。 マルチ走査周波数ビデオモニタ用のこのような同期電源回路はＵＳ−Ａ−４， ５１６，１６９から既知である。既知の表示システムは２つの選択可能な水平偏 向周波数で動作しうる水平偏向回路を具えている。スイッチング電源は、２つの 水平偏向周波数のどちらが発生するかとは無関係に、選択した水平偏向周波数に 同期した一つの最適スイッチング周波数でスイッチされる。スイッチング電源の 同期動作は、スイッチング電源内の構成素子のスイッチングが表示システムの受 像管に可視像として現れないようにするのが望ましい。既知の表示システムは、 その実施例として、２つの異なる水平偏向周波数に対処しうるものが示されてお り、３１．５ｋＨｚの第２水平周波数は１５．７５ｋＨｚの第１水平周波数の２ 倍である。スイッチング電源は両水平偏向周波数に対し１５．７５ｋＨｚの第１ 水平周波数で動作する。この既知の表示システムの欠点は、２つの水平偏向周波 数の各々が固定スイッチング周波数の整数倍である場合にのみ２つの水平偏向周 波数に同期したスイッチング電源の固定スイッチング周波数を使用することがで きるだけである点にある。既知の表示システムは、この表示システムを、スイッ チング電源をスイッチングするのに好適な一つの固定の周波数の整数倍でない水 平偏向周波数で表示しうるようにする必要がある場合には、実際上何の解決もも たらさない。これは、例えば水平偏向周波数をそれぞれ３５．２、３７．８、４ ８、５６、６４、７７．１又は８１．１ｋＨＺにすることができるコンピュータ モニタの場合である。 本発明の目的は、ラインアドレス周波数に何の条件も課すことなく、広いライ ンアドレス周波数範囲内の値を有するラインアドレス周波数に同期してスイッチ ングしうるスイッチング電源を提供することにある。 本発明の第１の特徴は、制御瞬時の繰返し周波数が規定の周波数範囲内のいく つかの値を取ることができ、且つ前記整数を決定するステップが、トリガ繰返し 周波数の前記整数による分割が規定の周波数範囲内に位置する繰返し周波数の制 御瞬時をもたらす整数を発生することにある。 本発明の第２の特徴は請求項５に記載された表示システムを提供することにあ る。 本発明の第３の特徴は、請求項７に記載された制御回路を提供することにある 。 本発明の第４の特徴は、請求項８に記載された、電源をラインアドレス回路の ラインアドレス繰返し周波数に同期させる装置を提供することにある。 本発明の有利な実施例は縦続請求項に記載されている。 表示システムは画像表示装置と、画像を種々の走査速度で表示させるマルチレ ートラインアドレス回路と、スイッチング電源とを具えている。このラインアド レス回路は、画像表示装置上の種々の位置のラインを走査する。ラインは種々の 走査速度に関連したラインアドレス繰返し周波数（以後ライン周波数という）を 有する。ラインアドレス回路は慣例の受像管の走査に使用されているライン偏向 回路、又はマトリクスディスプレイに使用されている行／ドット選択回路とする ことができる。ライン周波数に等しいトリガ繰返し周波数を有するトリガ瞬時を 発生させる。電源のスイッチング周波数は、トリガ瞬時の繰返し周波数を１以上 の整数で分割した繰返し周波数を有する制御瞬時により決定される。この整数は 、制御瞬時の繰返し周波数が規定の周波数範囲内に位置するように決定される。 このようにすると、電源はこの規定の周波数範囲内に位置する周波数でトリガ瞬 時に同期して動作する。電源は、規定のスイッチング周波数範囲内では何の問題 も生ずることなく動作するよう設計される。 ハードウエア回路を用いてトリガ瞬時及び制御瞬時を発生させる場合には、こ れらの瞬時は信号がレベル変化する瞬時に関連させることができる。マイクロコ ンピュータを用いてトリガ瞬時及び制御瞬時を発生させる場合には、レベル変化 する信号を使用するよりも所定の瞬時を表す値を使用するほうがよい。 請求項２に記載された本発明方法の実施例では、ライン周波数が電源のスイッ チング周波数の規定の周波数範囲内に位置する場合には前記整数として１を発生 する。本例の第１の利点は、電源のスイッチング周波数がライン周波数に等しい ため、電源の構成素子のスイッチングが各ライン周期中に１回起こるだけである 点にある。電源のスイッチング周波数がライン周波数の整数倍である場合には、 電源構成素子のスイッチングが表示装置に妨害をもっと頻繁に発生する。これは 、特に電源が受像管の陽極電圧の発生に使用される場合に顕著である。本例の第 ２の利点は、ライン周波数を２以上の整数で分割しても規定の周波数範囲内に位 置する電源のスイッチング周波数を発生するが、ライン周波数を２以上の整数で 分割しない点にある。例えば、規定の周波数範囲が１５ｋＨｚから６０ｋＨｚま での周波数を含み、ライン周波数が４５ｋＨｚである場合には、電源は４５ｋＨ ｚでスイッチングされ、３０ｋＨｚ又は１５ｋＨｚでスイッチングされない。こ のようにすると、電源ができるだけ効率よく動作し、できるだけ安定な出力電圧 を発生する。 請求項３に記載された本発明方法の実施例においては、ライン周波数が規定の 周波数範囲内の最高周波数より高い。この場合には、前記規定の周波数範囲内に 位置するできるだけ高い電源スイッチング周波数を得る整数が発生される。これ は、電源ができるだけ効率よく動作し、できるだけ安定な出力電圧を発生する利 点を有する。 本発明方法の好適実施例は請求項４に記載されている。トリガ瞬時が先行ディ セーブル期間中に発生しない場合には、このトリガ瞬時が所定の持続時間を有す るディセーブル期間を発生するとともに、このトリガ瞬時が電源スイッチング用 制御瞬時を発生する。所定の持続時間は規定の周波数範囲内の最高周波数に対応 するものとする。トリガ瞬時が規定の周波数範囲内に位置する繰返し周波数を有 する場合には、各トリガ瞬時がディセーブル期間をトリガし、このディセーブル 期間が次のトリガ瞬時の発生前に不活性になる。そして、各トリガ瞬時に制御瞬 時が発生してライン周波数に等しい電源スイッチング周波数が得られる。トリガ 瞬時が規定の周波数範囲内の最高周波数より高い繰返し周波数を有する場合には 、所定の持続時間のディセーブル期間後に発生する最初のトリガ瞬時のみが次の ディセーブル期間及び次の制御瞬時をトリガする。このようにすると、規定の周 波数範囲内に位置し、且つできるだけ高い周波数を有する電源スイッチング周波 数が得られる。 本発明の表示システムの好適実施例は請求項６に記載されている。再トリガ不 可マルチバイブレータをトリガ信号によりトリガして所定の持続時間を有するデ ィセーブル状態に変化させる。このマルチバイブレータがディセーブル状態にあ る場合には、トリガ瞬時（トリガ信号）は何の作用もなさない。このマルチバイ ブレータの出力端子はディセーブル状態を示す信号を発生する。制御瞬時（制御 信号）はこの出力信号である、又はこの出力信号に関連して発生される。ここで も、所定の持続時間は規定の周波数範囲内の最高周波数に対応する。トリガ信号 が規定の周波数範囲内の繰返し周波数を有する場合には、各トリガ信号がディセ ーブル期間をトリガし、このディセーブル期間が次のトリガ信号の発生前に不活 性になる。各トリガ信号ごとに制御信号が発生される。トリガ信号が規定の周波 数範囲内の最高周波数より高い繰返し周波数を有する場合には、所定の持続時間 のディセーブル期間後に発生する最初のトリガ瞬時のみが次のディセーブル期間 及び次の制御瞬時をトリガする。 本発明の上述した特徴及び他の特徴を図面を参照して実施例につき更に詳細に 説明する。図面において、 図１は本発明表示システムの一実施例を示し、 図２は図１に示す本発明による制御回路の動作説明用の幾つかの信号を示す。 図１は本発明表示信号の一実施例を示す。同期回路５は画像信号Ｐｉを受信し 、ライン及びフレーム同期信号Ｈs,Ｖsをアドレス回路７に供給する。アドレス 回路７は、ライン同期信号Ｈsに応答してライン偏向コイルＬhにライン偏向電流 を発生させるラインアドレス回路と、フレーム同期信号Ｖsに応答してフレーム 偏向コイルＬvにフレーム偏向電流を発生させるフレームアドレス回路とを具え ている。ラインアドレス回路はライン偏向電流の繰返し周波数に等しい又はライ ン同期信号Ｈsの繰返し周波数に等しい繰返し周波数を有するトリガ信号Ｓtを発 生する。第１電源１は非安定入力電圧Ｖac（例えば交流幹線電圧）を受信し、安 定化出力電圧Ｖbを、受像管４の陽極電圧Ｖaを供給するＥＨＴ電源である第２電 源２に供給する。第１電源１及びＥＨＴ電源２はそれぞれ制御信号Ｓc1及びＳc2 により制御される。制御信号Ｓc1，Ｓc2はそれぞれの電源１、２のスイッチング 周波数を決定する。制御回路６はトリガ信号Ｓtを受信し、制御信号Ｓc1，Ｓc2 を出力する。制御回路６は２つの再トリガ不可単安定マルチバイブレータ（例え ばナショナルセミコンダクタ社のＭＭ７４ＨＣ２２１Ａ）６０、６１を具える。 両マルチバイブレータ６０、６１は低レベルＬに接続された負エッジトリガ入力 端子Ａ、トリガ信号Ｓtを受信する正エッジトリガ入力端子Ｂ、及び高レベルＨ に接続されたクリア入力端子ＣＬＲを有する。第１マルチバイブレータ６０は第 １制御信号Ｓc1を出力する出力端子Ｑ１を有する。第２マルチバイブレータ６１ は第２制御信号Ｓc2を出力する出力端子Ｑ２を有する。トリガ信号Ｓtの正方向 エッジがマルチバイブレータ６０、６１をディセーブル期間に亘りディセーブル 状態にする。それぞれのディセーブル期間は対応する電源１、２が動作しうる最 高周波数に対応する持続時間を有する。両マルチバイブレータ６０、６１は同一 に動作するので、第１マルチバイブレータ６０の動作のみを説明する。ディセー ブル期間中に発生するトリガ信号Ｓtは、第１マルチバイブレータ６０が再トリ ガ不可であるため、ディセーブルされ、何の作用もなさない。出力信号Ｑ１はデ ィセーブル期間中高レベルでアクティブである。出力信号Ｑ１の立上り縁が第１ 電源１を制御する繰返し周波数情報を含んでいる。 マルチバイブレータ６０の動作を図２を参照して更に説明する。例えば、第１ 電源１の最高スイッチング周波数を６０ｋＨｚに選択する場合には、ディセーブ ル期間Ｔｄの持続時間は１６．７μｓにする必要がある。図２ａ、２ｂ、２ｃ及 び２ｄは，それぞれ１５ｋＨｚ，５０ｋＨｚ，７０ｋＨｚ，２００ｋＨｚの繰返 し周波数を有するトリガ信号Ｓtに対するマルチバイブレータ６０の動作を示す 。トリガ信号Ｓtの関連するアクティブ瞬時のみを示す。第１電源１のスイッチ ング周波数を決定する制御信号Ｓcは出力信号Ｑ１の立上り縁に関連する。 図２ａ及び２ｂにおいて、瞬時ｔ０のアクティブトリガ信号Ｓtはマルチバイ ブレータ６０をディセーブル状態にトリガし、出力信号Ｑ１がディセーブル期間 Ｔdに亘り瞬時ｔ1まで高レベルを有する。（トリガ信号Ｓtは規定の周波数範囲 内の繰返し周波数を有するため）次のトリガ信号Ｓtは瞬時ｔ1後の瞬時ｔ2，ｔ2 ’に発生するので、各トリガ信号Ｓtがディセーブル期間をトリガする。従って 、ディセーブル期間のトリガごとに制御信号Ｓcが発生してライン周波数、本例 では１５ｋＨｚ及び５０ｋＨｚに等しい第１電源１のスイッチング周波数が得ら れる。 図２ｃ及び２ｄにおいても、瞬時ｔ０のアクティブトリガ信号Ｓtがマルチバ イブレータ６０をディセーブル状態にトリガし、出力信号Ｑ１がディセーブル期 間Ｔdに亘って瞬時ｔ1まで高レベルを有する。瞬時ｔ1前に発生するトリガ信号 Ｓｔはすべて無視される。瞬時ｔ2"，ｔ2"'に発生する瞬時ｔ1後の最初のトリガ 信号Ｓtが次のディセーブル状態をトリガする。従って、トリガ信号Ｓtが規定の 周波数範囲内の最高周波数（６０ｋＨｚ）より高い繰返し周波数を有する場合に は、所定の持続時間のディセーブル期間後に発生する最初のトリガ信号Ｓtが次 のディセーブル期間及び次の制御信号Ｓｃをトリガする。従って、この場合には 第１電源１のスイッチング周波数は規定の周波数範囲内に位置し、トリガ信号の 繰返し周波数を２以上の整数で分割した周波数であって、規定の周波数範囲内の 最高周波数以下のできるだけ高い周波数になる。 請求の範囲に記載された本発明の範囲内において、上述した実施例の種々の変 更が可能であること明らかである。上述の実施例では２つの電源１、２をそれぞ れ各自の制御信号Ｓc1，Ｓc2により同期させているが、両電源１、２を両電源に 好適な範囲内の繰返し周波数を有する一つの制御信号により同期させることもで きる。また一つの電源のみを同期させることもできる。受像管４を偏向電流で駆 動する代わりに、マトリクスディスプレイを行及び列選択回路で駆動することも できる。制御回路６は適切にプログラムしたマイクロコンピュータとすることも できる。このマイクロコンピュータはトリガ信号Ｓtの発生瞬時を検出し、制御 信号Ｓcの発生瞬時を決定する。このマイクロコンピュータは同期回路の機能も 実行しうる。検出した水平同期瞬時は値で表すことができる。制御信号Ｓcの発 生瞬時はこれらの値に基づいて計算する。電源１；２の一方をトリガ信号Ｓtに 同期させる代わりに、制御信号Ｓc2;Ｓc1、即ち他方の電源２；１の制御信号に 同期させることもできる。特に、第１電源１（幹線電源）の制御信号Ｓc1を、第 ２電源（ＥＨＴ電源）により発生されたフライバックパルスをマルチバイブレー タ６０により分周して得ることもできる。マルチバイブレータ６０、６１は周波 数を適切に分周する他の回路と置き換えることができる。 請求の範囲内の括弧内の参照符号は本発明の範囲を限定するものではない。 本発明による整数の決定は次のようにするのが好ましい。 ラインアドレスの繰返し周波数が電源の規定の周波数範囲内に発生する場合に は前記整数は１にする。 ラインアドレスの繰返し周波数が規定の周波数範囲内の最高周波数より高い場 合には、前記整数を、電源（１；２）のスイッチング周波数が規定の周波数範囲 内の最高周波数にできるだけ近い周波数になるように決定する。

Claims (1)

1. 【特許請求の範囲】 １．電源(1;2)をラインアドレス回路(7)のラインアドレス周波数に同期させる方 法であって、 ラインアドレス繰返し周波数に等しいトリガ繰返し周波数を有するトリガ瞬 時(St)を発生するステップ(7)と、 トリガ繰返し周波数に依存して１以上の整数を決定するステップ(6)と、 トリガ瞬時(St)に応答して、トリガ繰返し周波数を前記整数で分割した返し 周波数を有する、電源(1;2)のスイッチング周波数を決定する制御瞬時(Sc1;Sc2) を発生するステップ(6)と、 を具える電源同期方法において、 前記制御瞬時(Sc1;Sc2)の繰返し周波数は規定の周波数範囲内のいくつかの 値を取ることができ、且つ前記整数を決定するステップ(6)が、トリガ繰返し周 波数の前記整数による分割が前記規定の周波数範囲内に位置する繰返し周波数の 制御瞬時(Sc1;Sc2)をもたらす整数を発生することを特徴とする電源同期方法。 ２．前記整数を決定するステップ(6)は、規定の周波数範囲内のすべてのトリガ 繰返し周波数に対し１に等しい整数を発生すること特徴とする請求項１記載の電 源同期方法。 ３．前記整数を決定するステップ(6)は、トリガ繰返し周波数が所定週数範囲内 の最高周波数より高い場合には、制御瞬時(Sc1;Sc2)の繰返し周波数をこの最高 周波数以下でこの最高周波数にできるだけ近い周波数にせしめる値を有する整数 を発生することを特徴とする請求項２記載の電源同期方法。 ４．前記整数を決定するステップ(6)は、トリガ信号に応答して前記最高周波数 に対応する所定の持続時間(Td)を有するディセーブル期間を発生し、トリガ信号 (St)に応答して、このトリガ信号(St)が先行ディセーブル期間中に発生しない場 合に、制御信号(Sc1;Sc2)を発生するステップ(60,61)とを具えることを特徴とす る請求項３記載の電源同期方法。 ５．画像情報を表示する画像表示装置(4)と、 画像表示装置(4)のラインアドレス繰返し周波数を有するラインアドレッシ ングを発生し、且つラインアドレス繰返し周波数に等しいトリガ繰返し周波数を 有するトリガ信号(St)を発生するマルチレートラインアドレス回路(7)と、 供給電圧を発生する同期電源(1;2)と、 トリガ繰返し周波数に依存して１以上の整数を決定する手段(6)と、 トリガ信号(St)に応答して、トリガ繰返し周波数を前記整数で分割した返し 周波数を有する、電源(1;2)のスイッチング周波数を決定する制御信号(Sc1;Sc2) を発生する手段(6)と、 を具えた表示システムにおいて、 前記制御信号(Sc1:Sc2)の繰返し周波数は規定の周波数範囲内のいくつかの 値を取ることができ、且つ 前記整数を決定する手段(6)は、トリガ繰返し周波数の前記整数による分割 が前記規定の周波数範囲内に位置する繰返し周波数の制御瞬時をもたらす整数を 発生するよう構成されていることを特徴とする表示システム。 ６．前記整数を決定する手段(6)は、トリガ信号(St)を受信するよう結合された 入力端子(B)及び制御信号(Sc1;Sc2)を出力するよう結合された出力端子(Q1;Q2) を有する再トリガ不能マルチバイブレータ(60;61)を具え、トリガ信号(St)が先 行ディセーブル状態中に発生しない場合にこのトリガ信号(St)がこのマルチバイ ブレータ(60;61)をトリガしてディセーブル状態に変化させ、トリガ信号(St)が このディセーブル期間中に発生する場合には出力(Q1;Q2)をディセーブル状態に 停めることを特徴とする請求項５記載の表示システム。 ７．電源(1:2)をラインアドレス回路(7)のラインアドレス周波数に等しいトリガ 周波数を有するトリガ信号(St)に同期させる制御回路であって、 トリガ繰返し周波数に依存して１以上の整数を決定する手段(6)と、 トリガ信号(St)に応答して、トリガ繰返し周波数を前記整数で分割した繰返 し周波数を有する、電源(1;2)のスイッチング周波数を決定する制御信号(Sc1;Sc 2)を発生する手段(6)と、 を具える制御回路(6)において、 前記制御信号(Sc1;Sc2)の繰返し周波数は規定の周波数範囲内のいくつかの 値を取ることができ、且つ 前記整数を決定する手段(6)は、トリガ繰返し周波数の前記整数による分割 が前記規定の周波数範囲内に位置する繰返し周波数の制御信号(Sc1;Sc2)をもた らす整数を発生するよう構成されていることを特徴とする制御回路。 ８．電源(1;2)をラインアドレス回路(7)のラインアドレス周波数に同期させる装 置であって、 ラインアドレス繰返し周波数に等しいトリガ繰返し周波数を有するトリガ瞬 時(St)を発生する手段(7)と、 トリガ繰返し周波数に依存して１以上の整数を決定する手段(6)と、 トリガ瞬時(St)に応答して、トリガ繰返し周波数を前記整数で分割した返し 周波数を有する、電源(1;2)のスイッチング周波数を決定する制御瞬時(Sc1;Sc2) を発生する手段(6)と、 を具える電源同期装置において、 前記制御瞬時(Sc1;Sc2)の繰返し周波数は規定の周波数範囲内のいくつかの 値を取ることができ、且つ前記整数を決定する手段(6)は、トリガ繰返し周波数 の前記整数による分割が前記規定の周波数範囲内に位置する繰返し周波数の制御 瞬時(Sc1;Sc2)をもたらす整数を発生するよう構成されていることを特徴とする 電源同期装置。 ９．前記整数を決定する手段(6)は、規定の周波数範囲内のすべてのトリガ繰返 し周波数に対し１に等しい整数を発生するよう構成されていること特徴とする請 求項８記載の電源同期装置。 10．前記整数を決定するステップ(6)は、トリガ繰返し周波数が所定の週数範囲 内の最高周波数より高い場合には、制御信号(Sc1;Sc2)の繰返し周波数を前記最 高周波数以下で前記最高周波数にできるだけ近い周波数にせしめる値を有する整 数を発生するよう構成されていることを特徴とする請求項９記載の電源同期装置 。 11．前記整数を決定するステップ(6)は、トリガ信号(St)に応答して前記最高周 波数に対応する所定の持続時間(Td)を有するディセーブル期間を発生し、且つト リガ信号(St)に応答して、このトリガ信号(St)が先行ディセーブル期間中に 発生しない場合に、制御信号(Sc1;Sc2)を発生する手段(60,61)を具えることを特 徴とする請求項１０記載の電源同期装置。