KR100587543B1 - 다중 주사 주파수에서 작동하는 편향 회로용 전원 공급 장치 - Google Patents

Abstract

본 발명은 방송 텔레비전 신호 및 디스플레이 모니터 데이터 신호에서 얻어진 화상 정보를 선택적으로 디스플레이할 수 있는 텔레비전 장치에 관한 것이다.

편향 회로 출력단이 대략 32㎑와 동일하거나 큰 레이트에서 작동할 때, 제로 전압 스위칭 타입의 스위치 모드 전원 공급 장치(100)는 수평 편향 회로 출력단(101)에 대해 높은 공급 전압(B+)을 생성한다. 상기 편향 회로 출력단이 대략 16㎑와 동일하거나 큰 레이트에서 작동할 때, 직렬 패스 레귤레이터 전원 공급장치(102)는 공통 공급 단자(B+)에서 낮은 공급 전압(B+)을 생성한다. 시동 간격 동안, 상기 수평 주사 출력단에는 신뢰성을 향상시키는 수평 출력단 스위칭 트랜지스터의 과도한 스트레스를 줄이는 주사 주파수와 상관없이, 낮은 B+ 공급 전압이 공급된다.

Description

다중 주사 주파수에서 작동하는 편향 회로용 전원 공급 장치{A POWER SUPPLY FOR A DEFLECTION CIRCUIT OPERATING AT MULTI-SCAN FREQUENCIES}

도 1a는 본 발명에 따라 동조된 SMPS에 의해 선택적으로 전압이 가해진 수평 편향 회로 출력단 및 직렬 패스 레귤레이터를 설명하기 위한 도면.

도 1b는 도 1a의 제어 회로 배치를 설명하기 위한 도면.

도 2a 내지 도 2c는 도 1a의 동조된 SMPS의 동작을 설명하기 위해 이용된 파형을 나타낸 도면.

본 발명은 편향 회로 출력단용의 전원 공급 장치에 관한 것이다.

텔레비전 수신기는 다른 수평 주사 주파수에서 편향 회로를 이용하는 동일한 색상의 음극선관(CRT) 상에 화상 정보를 선택적으로 디스플레이할 수 있다. 예를 들면, 방송 표준에 따라 텔레비전 신호의 화상 정보를 디스플레이할 때 1H 레이트로 지칭되는 대략 16㎑의 레이트를 갖는 수평 편향 전류를 이용하는 것이 보다 경제적일 수 있다. 반면, 고선명 텔레비전 신호의 화상 정보 또는 디스플레이 모니터 데이터 신호의 화상 정보를 디스플레이할 때, 수평 편향 전류의 레이트는 2nH로 지칭되는 32㎑와 동일하거나 클 수 있으며, 여기서 n은 1과 동일하거나 크다.

동일한 수평 편향 권선을 이용하여 유사한 화상 폭을 얻기 위해 선택된 수평 편향 전류의 레이트에 따라 수평 편향 회로 출력단의 공급 전압의 크기를 변화시키는 것은 널리 공지되어 있다.

제로 전압 스위칭(ZVS) 타입의 스위치 모드 전원 공급 장치(SMPS)에서, 파워 트랜지스터는 그 단자 양단의 전압이 거의 제로가 될 때 턴 온된다. ZVS SMPS 는 높은 효율성 및 저전력 소비를 갖는 조정된 전압을 공급하는 이점이 있다.

그러나, 상기한 텔레비전 수신기에서와 같이 넓은 범위의 공급 전압이 필요로 될 때, ZVS SMPS는 전체 출력 전압 범위에 걸쳐 제로 전압 스위칭 특징을 제공할 수 없는 문제점이 있다.

본 발명에 따르면, 제1 파워 트랜지스터를 포함하는 제1 전원 공급 장치는 편향 회로 출력단이 제1 편향 주파수에서 동작할 때, 편향 회로 출력단을 위한 공급 전압을 생성한다. 제2 파워 트랜지스터를 포함하는 제2 전원 공급 장치는 편향 회로 출력단이 제2 편향 주파수에서 동작할 때, 공급 전압을 생성한다. 상기 제1 및 제2 파워 트랜지스터 각각은 공통 단자에서 공급 전압을 선택적으로 생성한다.

본 발명의 추가 특징을 수행함에 있어서, 상기 제1 전원 공급 장치는 ZVS SMPS로서 동작한다. 상기 ZVS SMPS는 편향 주파수가 2nH와 같이 상대적으로 좁은 범위의 주파수일 때 전력을 공급한다. 반면, 상기 제2 전원 공급 장치, 예를 들면 직렬 패스 레귤레이터 전원 공급 장치는 편향 주파수가 1H인 경우 전력을 공급한다. 또, 상기 ZVS SMPS는 직렬 패스 레귤레이터 전원 공급 장치가 없는 것보다 더 좁은 범위의 출력 전압에서 동작한다.

또, 상기 제1 및 제2 전원 공급 장치 중 하나만이 임의의 지정된 시간에서 출력단에 선택적으로 전압을 가하기 때문에, 상기 제1 및 제2 파워 트랜지스터는 공통의 열 흡수 장치를 공유할 수 있다. 또, 상기 열 흡수 장치의 낭비된 전력 제거 능력은 더 큰 전력을 소비하는 단 하나의 파워 트랜지스터의 소비 전력을 초과할 필요가 없다.

본 발명을 실현하는 비디오 디스플레이 편향 장치는 주파수 범위에서 선택된 편향 주파수에서 동작할 수 있다. 상기 장치는 선택된 주파수를 나타내는 주파수에서의 동기화 신호를 포함한다. 편향 회로 출력단은 선택된 편향 주파수에서 편향 전류를 생성하기 위한 동기화 신호에 응답한다. 제1 파워 트랜지스터를 포함하는 제1 전원 공급 장치는 제1 편향 주파수가 선택될 때 상기 제1 파워 트랜지스터의 동작에 의해 제1 공급 전압을 생성하는 데 이용된다. 제2 파워 트랜지스터를 포함하는 제2 전원 공급 장치는 제2 편향 주파수가 선택될 때 상기 제2 파워 트랜지스터의 동작에 의해 제2 공급 전압을 생성하는 데 이용된다. 상기 동기화 신호의 주파수를 나타내는 신호원이 상기 제1 및 제2 전원 공급 장치의 하나에 접속된 제1 제어 신호를 생성하는 데 이용된다. 제1 편향 주파수가 선택될 때, 상기 제1 제어 신호에 따라 상기 제1 공급 전압이 선택되어 상기 편향 회로 출력단에 전압을 가하게 된다. 상기 제2 편향 주파수가 선택될 때 상기 제2 공급 전압이 선택된다. 상기 제1 공급 전압이 출력단에 가해질 때, 상기 제2 파워 트랜지스터는 출력단의 공급 전류 패스의 외부에 있게 된다. 상기 제2 공급 전압이 출력단에 가해질 때, 상기 제1 파워 트랜지스터는 출력단의 공급 전류 패스의 외부에 있게 된다.

도 1a는 다중 주사 주파수 능력을 갖는 텔레비전 수신기의 수평 편향 회로 출력단(101)을 나타낸 도면이다. 본 발명에 따르면, 출력단(101)에는 제로 전압 스위칭 타입(ZVS SMPS)의 동조된 스위치 모드 전원 공급 장치 및 직렬 패스 레귤레이터 전원 공급 장치(102)에 의해 선택적으로 여자된다. 구동단(103)은 선택된 수평 스캐닝 주파수에서 입력 신호(170a)에 응답하여 상기 출력단(101)의 스위칭 트랜지스터(104)의 스위칭 동작을 제어하는 구동 제어 신호(103a)를 생성한다. 상기 구동단(103)은 넓은 주파수 범위에 걸쳐 제어가능한 진폭의 수평 베이스 전류를 제공할 수 있다. 트랜지스터(104)의 컬렉터는 플라이 백 트랜스포머(T0)의 1차 권선(T0W1)의 단자(T0C)에 접속된다. 상기 권선(T0W1)의 끝 단자(T0C)는 비스위칭된 회귀(retrace) 커패시터(105)에 접속되어 있고, 통상적인 방법으로 수평 귀선 기간동안 회귀 공명 회로를 형성하는 고정값을 갖는 수평 편향 권선(LY)에 접속되어 있다. 또한, 상기 권선(T0W1)의 끝 단자(T0C)는 통상적인 댐퍼 다이오우드(108)에 접속되어 있다. 스위칭된 S-커패시터(106)의 통상적인 뱅크는 선택적인 제어 신호(SCSEL)에 따라 S-커패시터를 선택적으로 접속하기 위해 권선(LY)과 직렬로 접속되어 있다.

텔레비전 수신기의 기준 수신기 방송 동작 모드에서, 권선(LY)의 수평 편향 전류(iy) 주파수는 1H 레이트로 대략 16㎑이다. 상기 텔레비전 수신기의 고선명 텔 레비전 동작 모드에서, 수평 편향 전류(iy) 주파수는 2.14H로 2.14배 높다. 모니터 동작 모드에서, 수평 편향 전류(iy) 주파수는 2H와 2.4H와의 사이의 범위에서 선택된다.

상기 ZVS SMPS(100)는 트랜스포머(T0)의 단자(T0B)에 접속된 공급 전압(B+)을 생성하고, 트랜지스터 스위치로서 동작하는 N타입의 MOS 파워 트랜지스터(Tr)를 포함한다. 상기 트랜지스터(Tr)는 트랜스포머(T1)의 1차 권선(L1)을 통해 직류 입력 공급 전압(RAWB)의 단자(20)에 접속된 드레인 전극을 갖고 있다. 예를 들면, 전압(RAWB)은 도시되지 않은 전압 레귤레이터에 뒤따르고, 메인 공급 전압을 정류하는 브릿지 정류기에 접속된 필터 커패시터로부터 얻어진다.

상기 트랜지스터(Tr)의 소오스 전극은 전류 센서 또는 샘플링 저항(R12)을 통해 그라운드에 접지된다. 스위치로 동작하는 댐퍼 다이오우드(D6)는 트랜지스터(Tr)와 병렬로 접속되고, 상기 트랜지스터(Tr)와 동일한 패키지내에 포함되어 2방향 스위치(22)를 형성한다. 플라이 백 커패시터(C6)는 다이오우드(D6)와 병렬로 접속되고, 상기 트랜스포머(T1)의 권선(L1)과는 직렬로 접속되어 상기 스위치(22)가 비도전 상태일 때, 상기 권선(L1)의 유기에 의해 공명 회로(21)를 형성한다.

상기 트랜스포머(T1)의 2차 권선(L2)은 그라운드에 접지된 양극을 갖는 픽크 정류 다이오우드(D8)의 음극에 접속되며, 상기 권선(L2)의 단자(T1a)에 접속된 필터 커패시터(C10)에서 공급 전압(B+)를 생성한다. 상기 전압(B+)는 권선(T0W1)의 단자(T0B)에 접속되어 있다.

다이오우드(D20)는 상기 트랜스포머(T0)의 2차 권선(TOW2)에서 발생된 전압을 정류하여 상기 전압(B+)에 비례하는 전압(VFEDB)을 생성한다. 상기 전압(VFEDB)은 저항(R15, R17)에 의해 형성된 전압 분할기에 접속되어 있다. 전압(VSENSE)은 저항(R17)과 병렬로 접속된 필터 커패시터(C36) 양단에서 발생된다. 상기 전압(VSENSE)은 저항(R35), 저항(R34)과 다이오우드(D30, D31, D32)의 직렬 구조를 포함하는 제2 전압 분할기를 통해 트랜지스터(Q4)와 에러 증폭기(23)의 베이스에 접속되어 있다.

상기 트랜지스터(Q4)의 에미터 전극은 게인 판정 저항(R16)을 통해 상기 에러 증폭기(23)의 기준 전압(VREF)를 발생하는 제너 다이오우드(D9)에 접속된다. 상기 다이오우드(D9)에는 저항(R13)을 통해 15V의 공급 전압이 가해진다. 상기 트랜지스터(Q4)의 컬렉터 전극은 컬렉터 부하 저항(R30)과 저항(R21)을 통해 이미터 공통 증폭 트랜지스터(Q5)의 베이스에 접속되어 있다. 상기 게인 판정 저항(R32)은 트랜지스터(Q5)의 이미터에 접속되어 있다. 상기 트랜지스터(Q5)의 컬렉터는 필터 커패시터(C30) 및 저항(R33)을 통해 비교기 트랜지스터(Q2)의 베이스에 접속되어 있다. 상기 트랜지스터(Q5)의 에러 컬렉터 전류(Ie)는 전압(VSENSE) 부분과 기준 전압(VREF) 사이의 차이를 나타낸다.

전류 센싱 저항(R12)에서 발생된 전압(VR12)은 저항(R11)을 통해 비교기 트랜지스터(Q2)의 베이스 전극에 접속된다. 상기 트랜지스터(Q2)는 그 베이스 전압(VBQ2)이 베이스-이미터 접합의 순방향 전압과 동일해질 때 턴 온 된다. 상기 전압(VBQ2)은 트랜지스터(Tr)의 소오스-드레인 전류(ID)에 비례하는 제1 부분을 포 함한다. 상기 커패시터(C30)의 에러 피드백 전압(V2)은 저항(R33)을 통해 상기 트랜지스터(Q2)의 베이스에 접속되어 상기 전압(VBQ2)의 제2 부분을 발생한다.

상기 트랜지스터(Q2)의 컬렉터 전극은 트랜지스터(Q1)의 베이스 전극에 접속되고, 상기 트랜지스터(Q1)의 컬렉터 전극은 트랜지스터(Q2)의 베이스 전극에 접속되어 재생 스위치(31)를 형성한다. 상기 트랜지스터(Tr)의 제어 전압(VG)은 재생 스위치(31)의 출력 단자를 형성하는 상기 트랜지스터(Q1)의 이미터에서 발생되고, 상기 트랜지스터(Q1)은 저항(R10)을 통해 상기 트랜지스터(Tr)의 게이트 전극에 접속된다.

상기 트랜스포머(T1)의 제2 권선(L3)는 저항(R9)을 통해 접속되어 교류 전압(V1)을 생성한다. 상기 전압(V1)은 커패시터(C4)와 저항(R8)을 통해 상기 트랜지스터(Q1)의 이미터에 접속되어 상기 트랜지스터(Tr)의 구동 전압(VG)을 생성한다. AC 접속 전압(V1)은 컬렉터 저항(R7)을 통해 상기 트랜지스터(Q2)의 컬렉터 전극 및 트랜지스터(Q1)의 베이스 전극에 접속된다.

+15V의 공급 전압원과 권선(L3)로부터 이격된 커패시터(C4)의 단자(30) 사이에 접속된 저항(R3)은 파워 온 또는 시동시 커패시터(C4)를 충전한다. 상기 트랜지스터(Tr)의 게이트 전극 상의 전압(VG)은 MOS 트랜지스터(Tr)의 임계 전압을 초과할 때, 상기 트랜지스터(Tr)는 그 드레인 전압(VD)이 감소되도록 도전된다. 결과적으로, 상기 전압(V1)은 포지티브가 되고, 포지티브 피드백식으로 상기 트랜지스터(Tr)를 유지하기 위한 전압(VG)을 강화시키며, 상기 트랜지스터(Tr)는 턴 온된다.

도 2a-2c는 도 1a의 동조된 ZVS SMPS(100)의 동작을 설명하는 데 이용되는 파형을 설명하는 도면이다. 도 1a, 1b 및 도 2a-2cDML 유사한 심볼 및 숫자는 유사한 아이템 또는 기능을 나타낸다.

도 2c의 지정된 주기(T)의 간격(t0-t1) 동안, 도 1a의 도전성 트랜지스터(Tr)의 전류(ID)는 업 램핑(up-ramping)한다. 따라서, 권선(L1)에서 전류(IL1)의 대응하는 비공명 전류 펄스 부분은 업 램핑하고, 트랜스포머(T1)의 권선(L1)과 관계된 인덕턴스에 자기 에너지를 저장한다. 도 2c의 시간(t1)에서, 저항(R12) 양단의 전압에서 얻어진 업 랩핑 부분을 포함하는 도 1a의 전압(VBQ2)은 전압(V2)에 의해 결정되는 재생 스위치(31)의 트리거 레벨을 초과하여 트랜지스터(Q2)를 턴 온시킨다. 전류는 트랜지스터(Q1)의 베이스를 흐르고 상기 재생 스위치(31)는 트랜지스터(Tr)의 게이트 전극에 낮은 임피이던스를 인가한다. 따라서, 도 2a의 게이트 전극 전압(VG)이 감소되어 0V에 근접하게 됨으로써 도 1a의 트랜지스터(Tr)를 턴 오프시킨다. 상기 트랜지스터(Tr)가 턴 오프될 때, 도 2b의 드레인 전압(VD)은 증가되어 권선(L3)으로부터 접속된 도 1a의 전압(V1)을 감소시킨다. 게이트-소오스 커패시턴스(CG)에 저장된 전하는 도 2a의 시간(t2)까지 래치 모드 동작을 유지시킨다.

상기 전압(VG)이 도 1a의 트랜지스터(Q1)의 컬렉터 전류를 충분히 유지하기에 필요로 되는 전압보다 작게 될 때, 상기 트랜지스터(Q2)의 베이스 전극 상의 순방향 도전이 중지됨으로써, 상기 재생 스위치(31)의 래치 동작 모드가 불가능해진다. 이후, 계속 감소하는 전압(V1)은 도 2a의 전압(VG)의 네거티브 부분(40)이 도 1a의 트랜지스터(Tr)가 턴 오프 상태를 유지하도록 한다.

상기 트랜지스터(Tr)가 턴 오프인 경우, 드레인 전압(VD)은 도 2b에 도시된 바와 같이 증가한다. 도 1a의 커패시터(C6)는 전압(VD)의 증가 레이트을 제한하여 분명히 0V를 지나 증가되기 전에 상기 트랜지스터(Tr)가 완전히 비도전 상태가 되도록 한다. 이에 의해, 바람직하게 스위칭 손실 및 방사된 스위칭 노이즈가 감소된다.

도 1a의 트랜지스터(Tr)가 턴 오프인 때, 상기 커패시터(C6)와 권선(L1)을 포함하는 공명 회로(21)는 도 2b의 간격(t1-t3) 동안 발진한다. 상기 커패시터(C6)는 전압(VD)의 픽크 레벨을 제한한다. 따라서, 바람직하게 스너버(snubber) 다이오우드 및 저항이 불필요하게 되어 효율성이 향상되며 스위칭 노이즈가 감소된다.

도 2b의 시간(t3) 이전의 전압(VD)의 감소는 도 1a의 전압(V1)이 포지티브 전압이 되도록 한다. 도 2b의 시간(t3)에서, 전압(VD)은 0V에 근접하고 거의 네거티브가 되어 도 1a의 댐퍼 다이오우드(D6)를 턴 온시키고 도 2b의 전압(VD)을 거의 0V로 클램프시킨다. 따라서, 도 1a의 공명 회로(21)는 1/2 발진 사이클을 보이게 된다. 도 2b의 시간(t3) 이후, 도 1a의 전압(V1)의 극성 변화로 인해 도 2a의 전압(VG)은 더 증가하여 포지티브가 된다.

바람직하게, 상기 트랜지스터(Tr)의 뒤이은 턴 온은 도 2b의 시간(t3) 이후 전압(VD)가 거의 0V가 될 때까지 저항(R8)과 게이트 커패시턴스(CG)의 시상수에 의해 결정되는 지연 시간만큼 지연된다. 따라서, 최소의 턴 온 손실만을 입게 되고 스위칭 노이즈가 감소된다.

전압(B+)의 네거티브 피드백 조정은 필터 커패시터(C30)의 전압(V2)을 가변함으로서 이루어진다. 상기 전압(B+)에 비례하는 트랜지스터(Q4)의 베이스 전압이 그 베이스-이미터 접속 순방향 전압과 전압(VREF)의 합보다 작은 경우, 전류(Ie)가 상기 커패시터(C30)를 충전하여 트랜지스터(Q2)의 베이스 전압(VBQ2)을 증가시킨다. 따라서, 비교기 트랜지스터(Q2)의 스레시홀드 레벨이 감소되어 상기 트랜지스터(Tr)의 전류(ID)의 픽크치 및 부하 회로로 전달되는 전력이 감소된다. 한편, 트랜지스터(Q4)의 베이스 전압이 그 베이스-이미터 접속 순방향 전압과 전압(VREF)의 합보다 작은 경우, 전류(Ie)가 0V가 되고 전압(VBQ2)이 감소된다. 따라서, 상기 트랜지스터(Tr)의 전류(ID)의 픽크치 및 부하 회로로 전달되는 전력이 증가된다.

전류 제어 펄스 기초에 의한 전류 펄스에 동조된 ZVS SMPS(100)가 전류 제어 모드에서 동작한다. 도 2c의 간격(t0-t1) 동안 도 1a의 트랜지스터(Tr)에 흐르는 전류(ID)의 전류 펄스는 에러 신호를 형성하는 에러 전류(Ie)에 의해 확립되는 도 1a의 트랜지스터(Q2)의 스레시홀드 레벨에 도달할 때, 도 2c의 시간(t1)에서 끝난다. 상기 에러 신호는 권선(L1)의 인덕턴스에 흐르는 전류(ID)의 전류 펄스의 픽크 전류를 실질적으로 제어한다.

상기 전압(B+)은 저항(R36, R37)을 포함하는 전압 분할기에 접속된다. 저항(R37)에서 발생된 상기 전압(B+) 부분이 제너 다이오우드(D34)의 브레이크다운 전압을 초과하는 것은 과도 전압(B+)을 나타내고, 저항(R38) 양단에서 발생된 전압(B+) 부분은 저항(R39)을 통해 트랜지스터(Q7)의 베이스에 접속되어 상기 트랜 지스터(Q7)를 턴 온시킨다. 이와 유사하게, 전압(VFEDB)가 과도한 경우, 상기 전압(VFEDB)은 저항(R40) 및 제너 다이오우드(D35)를 통해 상기 트랜지스터(Q7)의 베이스에 접속되어 트랜지스터(Q7)를 턴 온시킨다. 상기 트랜지스터(Q7)가 도전 상태인 때, 전압(B+)은 생성되지 않는다. 상기 트랜지스터(Q7)가 도전 상태가 되어 고장 방지 제공을 위한 ZVS SMPS(100)의 기능을 억제하는 경우, 상기 트랜지스터(Q7)의 컬렉터는 트랜지스터(Q1)의 베이스에 접속되어 래치(31)를 턴 온시킨다.

트랜지스터(Q6)의 베이스에 접속된 제어 신호(1H-VCC)가 상기 트랜지스터(Q6)가 도전 상태가 되도록 하는 경우, 상기 전압(B+)은 생성되지 않는다. 상기 트랜지스터(Q6)가 도전 상태가 될 때, 상기 트랜지스터(Q6)의 컬렉터는 트랜지스터(Q1)의 베이스에 접속되어 래치(31)를 턴 온시킨다.

상기 출력단(101)의 수평 주사 주파수가 2H, -4V 및 2.4H일 때, 상기 전압(B+)의 크기는 제어 신호(WIDTH-REF)에 의해 제어되며, -0.29V의 범위에서 변화된다. 상기 제어 신호(WIDTH-REF)는 동-서 왜곡 정정을 행하기 위해 수직 레이트 파라볼릭 방법으로 전압(B+)을 변화시키는 수직 레이트 성분을 갖고 있다.

직렬 패스 레귤레이터 전원 공급 장치(102)는 다이오우드(D33)를 통해 트랜스포머(T1)의 권선(L2)의 단자(T1a)에 접속된 컬렉터를 갖는 직렬 패스 파워 트랜지스터(Q8)을 포함한다. 전류 제한 저항(R42)은 입력 공급 전압(RAWB)을 파워 트랜지스터(Q8)의 이미터에 접속시킨다. 상기 트랜지스터(Q8)의 컬렉터는 필터 커패시터(C40) 및 다이오우드(D33)의 양극에 접속된다. 상기 트랜지스터(Q8)의 컬렉터 에서 발생된 전압은 컬렉터 저항(R43)을 통해 트랜지스터(Q10)의 컬렉터에 접속된다. 상기 트랜지스터(Q8)의 컬렉터는 저항(R44, R45)을 포함하는 전압 분할기 피드백 네트워크를 통해 트랜지스터(Q10)의 베이스에 접속된다.

트랜지스터(Q11)는 트랜지스터(Q10)에 접속되어 차동 및 에러 증폭기를 형성한다. 상기 트랜지스터(Q11)의 베이스 전극은 기준 전압(VREF2)을 제공하기 위해 저항(R46)을 통해 제너 다이오우드(D36)에 접속된다. 상기 트랜지스터(Q11)의 컬렉터 전극은 저항(R47)을 통해 달링턴 구성의 트랜지스터(Q8)에 접속된 트랜지스터(Q12)의 베이스에 접속된다. 상기 트랜지스터(Q10, Q11)의 이미터는 공통 이미터 저항(R48)에 접속된다.

상기 직렬 패스 레귤레이터 전원 공급 장치(102)는 통상적인 방법으로 상기 기준 전압(VREF2)에 따라 전압(B+)을 조정한다. 예를 들면, 상기 트랜지스터(Q8)의 컬렉터 전압의 증가는 네거티브 피드백식의 전압 증가를 감소시키는 방법으로 상기 트랜지스터(Q11)가 덜 도전 상태가 되도록 한다. 상기 제어 신호(WIDTH-REF)는 전원 공급 장치(102)에 의해 발생된 전압(B+)을 변화시키기 위해 상기 출력단(101)의 동-서 왜곡 정정을 행하는 수직 레이트 파라볼릭 방법으로 후술하는 바와 같이, 저항(R41)을 통해 상기 트랜지스터(Q10)의 베이스에 접속된다.

저항 "R49, R50"은 저항(R42)에 접속되어 입력 공급 전압(RAWB)이 발생되는 단자와 트랜지스터(Q8)의 컬렉터 사이에 전류 패스를 형성한다. 상기 저항 "R49, R50" 사이의 접합 단자(102a)는 보호 트랜지스터(Q9)의 베이스에 접속되어 본 발명의 특징을 실현한다. 상기 트랜지스터(Q9)의 이미터는 전압(RAWB)에 접속되고, 그 컬렉터는 트랜지스터(Q12)의 베이스에 접속된다. 정상적인 동작 동안, 상기 트랜지스터(Q9)는 턴 오프된다.

예를 들면, 출력단(101)의 고장의 결과로서, 상기 저항(R42) 양단에 충분히 큰 전압 강하를 야기하여 상기 트랜지스터(Q9)를 턴 온시키는 트랜지스터(Q8)에서 과전류 상태가 발생한다고 가정한다. 따라서, 상기 도전 상태의 트랜지스터(Q9)의 컬렉터 전류는 트랜지스터(Q8)의 베이스 전압을 증가시키고, 상기 트랜지스터(Q8)의 컬렉터 전압을 감소시킨다.

상기 트랜지스터(Q8)의 컬렉터 전압의 감소는 포지티브 피드백식으로 저항(R50)을 통해 상기 트랜지스터(Q9)의 베이스에 적용되어 그 컬렉터 전류를 증가시킨다. 재생 동작에 의해 상기 트랜지스터(Q8)의 컬렉터 전압은 더 감소된다. 그 결과, 상기 트랜지스터(Q8)는 턴 오프되고 래칭 동작에 의해 턴 오프 상태를 유지한다. 따라서, 과전류 보호가 달성된다.

상기 ZVS SMPS(100)는 제어 신호(1H-VCC)에 의해 인에이블된다. 상기 ZVS SMPS(100)가 인에이블될 때, 다이오우드(D33)의 음극에서 발생되는 전압(B+)의 크기는 상기 다이오우드(D33)의 양극 전압 또는 상기 트랜지스터(Q8)의 컬렉터 전압을 초과하게 된다. 따라서, 상기 다이오우드(D33)는 전원 공급 장치(102)를 권선(L2)의 단자(T1a)로부터 단락시켜 상기 전원 공급 장치(102)로부터 전력의 출력단(101)에 공급되지 않도록 한다.

본 발명의 특징을 실행하는 데 있어서, 상기 출력단(101)의 전류(iy)의 수평 주사 주파수가 1H인 때, 상기 ZVS SMPS(100)는 제어 신호(1H-VCC)에 의해 인에이블 된다. 따라서, 상기 다이오우드(D33)의 음극에서 발생되는 전압(B+)의 크기는 상기 다이오우드(D33)의 양극 전압보다 작게 된다. 이에 의해, 상기 전원 공급 장치(102)는 권선(L2)의 단자(T1a)에 접속되어 파워 트랜지스터(Q8)를 통해 출력단(101)에 전압을 인가하게 된다. 상기 출력단(101)의 수평 주사 주파수가 2H와 2.4H 사이에 있을 때, 상기 ZVS SMPS(100)가 인에이블되고 파워 트랜지스터(Tr)가 출력단(101)에 전력을 인가하게 된다.

상기 ZVS SMPS(100)는 편향 주파수가 상대적으로 좁은 범위의 주파수인 2nH인 때 전력을 공급한다. 반면, 직렬 패스 레귤레이터 전원 공급 장치(102)는 편향 주파수가 1H인 때 전력을 공급한다. 제로 전압 스위칭 및 이에 따르는 이점은 조정이 요구되는 ZVS SMPS(100)의 전압 범위가 넓었다면 손상되었을 것이다. 따라서, 바람직하게 주사 주파수가 1H인 때, 상기 출력단(101)을 여자시키는 전원 공급 장치(102)를 이용함으로써, 상기 ZVS SMPS(100)은 직렬 패스 레귤레이터 전원 공급 장치(102) 없이 요구되는 주파수의 범위보다 실질적으로 좁은 범위에서 동작한다. 이에 의해, 제로 전압 스위칭 특징이 손상되지 않는다.

바람직하게, 동작 동안 파워 트랜지스터(Tr, Q8) 중의 단지 하나만이 선택적으로 출력단(101)에 전력을 공급하고, 양쪽 모두 공통 열 흡수 장치(HS)를 공유할 수 있다. 바람직하게, 상기 열 흡수 장치(HS)의 소비 전력 제거 능력은 더 큰 전력을 소비하는 파워 트랜지스터만의 요구를 초과할 필요가 없다.

도 1b는 도 1a의 장치의 제어 회로(200)를 설명하기 위한 도면이다. 도 1a, 1b 및 도 2a~2c의 유사한 심볼 및 숫자는 동일한 아이템 또는 기능을 나타낸다. 도 1b에서, 제어 회로(200)는 로우 패스 필터(205)에 접속된 위상 검출기를 갖는 통상적인 PLL(203 : phase-lock-loop)을 포함한다. 상기 로우 패스 필터(205)는 VCO(207 : voltage-controlled-oscillator)의 주파수 제어 입력(206)에 접속된다. 상기 VCO(207)는 높은 다중 수평 동기화 신호(HORZ-SYNC)에서 신호(LLC)를 생성한다. 상기 신호(LLC)는 집적 회로(TDA 9151)로 형성된 편향 프로세서(202)에 포함되어 있는 도시되지 않은 주파수 분할기에 접속되어 있다.

상기 프로세서(202)는 신호(PRESCALER)에 의해 제어되는 선택적인 주파수 분할 요소를 갖는 도시되지 않은 주파수 분할기를 포함한다. 1H 레이트의 동작이 요구될 때, 상기 신호(PRESCALER)는 제1 상태이다. 한편, 2H-2.4H 레이트의 동작이 요구될 때, 상기 신호(PRESCALER)는 제2 상태이고, 상기 주파수 분할 요소는 1H 레이트의 동작이 요구될 때의 1/2이다.

수평 레이트에서 주파수 분할된 신호(OFCS)는 위상 검출기(204)의 제1 입력에 접속된다. 상기 수평 레이트 동기화 신호(HORZ-SYNC)는 위상 검출기(204)의 제2 입력에 접속된다. 상기 위상 검출기(204)는 신호(OFCS)의 위상과 주파수를 제어하여 상기 신호(HORZ-SYNC)의 위상 및 주파수와 각각 동일하도록 한다.

상기 편향 프로세서(202)는 신호(107a)를 포함하는 도시되지 않은 위상 제어 루프를 포함한다. 상기 신호(107a)의 위상은 도 1a의 권선(TOW2)에서 발생된 플라이 백 펄스 신호(FLY)에 따라 프로세서(202)에서 자동적으로 수정되어 도 1b의 신호(HORZ-SYNC)의 위상에 동기된다.

마이크로프로세서(208)는 편향 프로세서(202)에 접속된 제어 신호(208a)를 버스(I2C) 상에 발생시켜 상기 신호(107a)를 선택적으로 인에이블 및 디스에이블시킨다. 상기 신호(107a)가 인에이블될 때. 상기 신호(107a)는 도 1a의 출력단(101)에서 주기적인 스위칭 동작을 하게 된다. 상기 신호(107a)가 디스에이블될 때. 상기 신호(107a)는 출력단(101)에서 주기적인 스위칭 동작을 방지하게 된다.

또한, 상기 마이크로프로세서(208)는 주파수/데이터 신호 변환기(209)에서 발생된 워드 신호(209a)에 응답한다. 상기 신호(209a)는 주파수의 동기화 신호(HORZ-SYNC)를 나타내는 수치를 갖고 있다. 예를 들면, 상기 변환기(209)는 신호(HORZ-SYNC)의 주어진 주기동안 클럭 펄스의 수를 카운트하는 카운트를 포함하고, 상기 지정된 주기에서 발생하는 클럭 펄스의 수에 따라 워드 신호(209a)를 생성한다.

상기 마이크로프로세서(208)는 D/A변환기(201)에 접속된 제어 워드 신호(208b)와 데이터 레지스터(211)에 접속된 제어 워드 신호(208c)를 버스(I2C) 상에 생성한다. 상기 신호(208b, 208c)는 신호(209a)에 따라서 결정된다. 선택적으로, 상기 신호(208b, 208c)의 값은 도시되지 않은 키보드에 의해 제공되는 신호(109b)에 의해 결정될 수도 있다.

상기 D/A변환기(201)는 신호(208b)에 의해, 다른 주사 주파수에서 VCO(207)의 프리 러닝 주파수를 제어하는 상기 VCO(207)에 접속된 아날로그 제어 신호(VCO-FREQ)를 생성한다. 상기 D/A변환기(201)는 신호(208b)에 의해 폭 정렬(alignment) 신호(WIDTH-ALIGN)를 생성한다. 상기 신호(WIDTH-ALIGN)는 수직 동기화 신호(VERT-SYNC)에 의해 편향 프로세서(202)에서 발생된 수직 레이트 파라볼라 신 호(EW-GEOMETRY-WIDTH)를 갖는 합산기(210)에서 합산된다. 상기 합산기(210)는 전원 공급 장치(102, 100) 각각에 접속된 파라볼라 신호(WIDTH-REF)를 생성한다. 상기 신호(WIDTH-REF)는 그 폭을 제어하기 위해 공급 전압(B+)의 직류 성분을 제어하는 제어가능한 직류 성분 및 동-서 왜곡 정정을 행하기 위한 수직 레이트 파라볼라 성분을 갖고 있다.

레지스터(211)는 워드 신호(208c)에 의해 도 1a의 스위치 S-커패시터(106)의 선택을 제어하는 제어 신호(SCSEL)를 생성한다. 상기 레지스터(211)는 신호(208c)에 의해 요구되는 주사 주파수가 1H인 때는 ZVS SMPS(100)를 디스에이블시키고, 상기 요구되는 주사 주파수가 2H인 때는 ZVS SMPS(100)를 인에이블시키는 제어 신호(1H-VCC)를 생성한다. 또, 상기 레지스터(211)는 요구되는 주사 주파수가 1H인 제1 상태 및 상기 요구되는 주사 주파수가 2H-2.4H인 제2 상태에서 신호(PRESCALER)를 생성한다. 따라서, 상기 편향 프로세서(202)는 선택된 수평 주사 주파수에서 스위치 제어 신호(107a)를 생성하여 도 1a의 수평 구동기(103)를 제어한다.

파워 업 또는 시동 시퀀스의 제1 단계동안, 스위치 제어 신호(107a)는 마이크로프로세서(208)의 신호(208a)에 의해 디스에이블되어 도 1a의 수평 출력 트랜지스터(104)가 비도전 상태를 계속 유지하도록 한다. 또한, 도 1b의 데이터 레지스터(211)는 도 1a의 트랜지스터(Q6)를 턴 온시켜 ZVS SMPS(100)를 디스에이블시키는 레벨에서 신호(1H-VCC)를 생성한다. 따라서, 상기 출력단(101)은 낮은 공급 전압(B+)을 생성하는 전원 공급 장치(100)로부터 여자된다. 상기 파워 업 시퀀스 의 제2 단계에서, 상기 제어 신호(SCSEL)는 도 1a의 S형 커패시터(106)를 선택하기 위해 나타난다. 또한, 신호(PRESCALER, VCO-FREQ, WIDTH-ALIGN)도 나타난다. 상기 신호(107a)가 인에이블될 때, 상기 신호(PRESCALER, VCO-FREQ)는 제어 신호(107a)의 주파수를 조정한다. 이후의 제3 단계에서, 상기 신호(208a)는 프로세서(202)의 제어 신호(107a)를 인에이블시켜 요구되는 주파수에서 도 1a의 트랜지스터(104)의 주기적인 스위칭 동작을 제공한다. 이후의 제4 단계에서 더 높은 2nH 동작 모드가 선택되면, 도 1b의 마이크로프로세서(208)는 충분히 긴 시동 지연 후에 레지스터(211)로 하여금 도 1a의 트랜지스터(Q6)가 턴 오프되는 레벨에서 제어 신호(1H-VCC)를 생성하도록 한다. 따라서, 상기 높은 공급 전압(B+)이 ZVS SMPS(100)에서 생성된다. 상기 지연은 단지 수평 주사 출력단(101)이 충분히 긴 간격동안 실행하여 낮은 공급 전압(B+)을 갖는 대기 상태 동작에 도달한 후, 상기 ZVS SMPS(100)를 인에이블시킨다.

상기 실행 동작 모드 동안, 사용자에 의해 초기화된 때 상기 주사 레이트를 1H에서 2nH 모드로 변화시키는 프로시저는 예를 들면, 신호(107a)가 마이크로프로세서(208)의 신호(208a)의 동작에 의해 디스에이블되고, 도 1a의 트랜지스터(104)가 비도전 상태를 유지하는 제1 단계를 포함한다. 다음, 제2 단계에서, 상기 제어 신호(SCSEL, PRESCALER, VCO-FREQ, WIDTH-ALIGN)가 나타난다. 상기 신호(107a)가 인에이블될 때, 상기 신호(PRESCALER) 동작이 신호(107a)의 주파수를 2nH 레이트로 증가시킨다. 다음, 제3 단계에서, 상기 신호(208a)는 제어 신호(107a)를 인에이블시켜 2nH 레이트에서 도 1a의 트랜지스터(104)의 주기적인 스위칭 동작을 제공한 다. 이후, 제4 단계에서, 상기 ZVS SMPS(100)는 단지 수평 주사 출력단(101)이 충분히 긴 간격동안 실행하여 낮은 공급 전압(B+)을 갖는 대기 상태 동작에 도달한 후, 상기 신호(1H-VCC)를 통해 인에이블된다. 상기 주사 레이트를 2nH에서 1H 모드로 변화시키는 프로시저는 상기 제2 단계에서 제어 신호가 2nH의 레이트 동작대신 1H 레이트 동작에 대응하는 것을 제외하면 상기 주사 레이트를 1H에서 2nH로 변화시키는 것과 유사하다. 또한, 상기 제4 단계는 실행되지 않는다. 전원 중단은 수평 주사 주파수가 증가될 수 있기 전에 상기 ZVS SMPS(100)를 디스에이블시킴으로써 이행된다.

상기 각 모드 변화 프로시저는 상기 스위칭 동작이 1H 레이트인 경우, 높은 전압(B+)으로 상기 수평 주사 출력단(101)을 여자시키는 것을 방지하는 이점이 있다. 또한, 상기 신호(107a)가 인에이블되는 각 단계에서, 부드러운 개시 특징이 여러 사이클동안 단계적인 방법으로 상기 신호(107a)의 듀티 사이클이 최종치에 도달함으로써 이행된다. 따라서, 상기 수평 출력단(101)의 스위칭 트랜지스터(104)의 과도한 스트레스는 향상된 신뢰성을 위해 감소된다.

본 발명의 제1 전원 공급 장치는 ZVS SMPS로서 동작하고, 상기 ZVS SMPS는 편향 주파수가 2nH와 같이 상대적으로 좁은 범위의 주파수일 때 전력을 공급한다. 반면, 제2 전원 공급 장치, 예를 들면 직렬 패스 레귤레이터 전원 공급 장치는 편향 주파수가 1H인 경우 전력을 공급한다. 또, 상기 ZVS SMPS는 직렬 패스 레귤레이터 전원 공급 장치가 없는 것보다 더 좁은 범위의 출력 전압에서 동작한다.

Claims (13)

1. 주파수 범위에서 선택된 편향 주파수에서 선택적으로 작동할 수 있는 비디오 디스플레이 편향 장치에 있어서,

   상기 선택된 주파수를 나타내는 주파수의 동기화 신호원과;

   상기 동기화 신호에 응답하여 상기 선택된 편향 주파수에서 편향 전류(iy)를 생성하는 편향 회로 출력단(101)과;

   제1 파워 트랜지스터(Tr)를 포함하는 제1 전원 공급 장치(100)로서, 제1 편향 주파수가 선택될 때, 상기 제1 파워 트랜지스터(Tr)의 동작에 의해 제1 공급 전압을 생성하는 것인 제1 전원 공급 장치(100)와;

   제2 파워 트랜지스터(Q8, Q12)를 포함하는 제2 전원 공급 장치(102)로서, 제2 편향 주파수가 선택될 때, 상기 제2 파워 트랜지스터(Q8, Q12)의 동작에 의해 제2 공급 전압을 생성하는 것인 제2 전원 공급 장치(102)와;

   상기 동기화 신호의 주파수를 나타내고 제1 제어 신호(1H-VCC)를 발생하는 신호원(HORZ-SYNC)으로서, 이 신호원(HORZ-SYNC)은 상기 제1 전원 공급 장치와 상기 제2 전원 공급 장치 중 하나에 결합되어, 상기 제1 제어 신호(1H-VCC)에 따라서, 상기 제1 편향 주파수가 선택되는 경우에는 상기 편향 회로 출력단을 여자시키는 상기 제1 공급 전압을 선택하고, 상기 제2 편향 주파수가 선택되는 경우에는 상기 제2 공급 전압을 선택하여, 상기 제1 공급 전압이 상기 출력단을 여자시키는 경우에 상기 제2 파워 트랜지스터는 상기 출력단의 공급 전류 패스의 외부에 존재하고, 상기 제2 공급 전압이 상기 출력단을 여자시키는 경우에 상기 제1 파워 트랜지스터는 상기 출력단(101)의 상기 공급 전류 패스의 외부에 존재하는 것인 신호원(HORZ-SYNC)을 구비하는 비디오 디스플레이 편향 장치.
2. 제1항에 있어서, 상기 제1 및 제2 공급 전압의 각각은 상기 편향 회로 출력단(101)의 공통 공급 단자(B+)에 선택적으로 결합되는 것인 비디오 디스플레이 편향 장치.
3. 제2항에 있어서, 상기 제2 공급 전압은, 상기 제2 공급 전압이 선택되는 경우에는 상기 제2 파워 트랜지스터(Q8, Q12)를 상기 출력단(101)에 접속시키도록 순방향 바이어스되고, 상기 제1 공급 전압이 선택되는 경우에는 상기 제2 파워 트랜지스터를 출력단으로부터 접속 해제하도록 역방향 바이어스되는 다이오우드(D33)를 통해 상기 공통 공급 단자에 접속되는 것인 비디오 디스플레이 편향 장치.
4. 제1항에 있어서, 상기 전원 공급 장치에 접속되어 상기 편향 전류(iy)의 주파수에 따라 상기 제1 공급 전압의 크기를 변화시키는 제2 제어 신호(WIDTH-REF)원을 더 포함하는 것인 비디오 디스플레이 편향 장치.
5. 제1항에 있어서, 상기 제1 전원 공급 장치는 제로 전압 스위칭 스위치 모드 전원 공급 장치(100)를 포함하는 것인 비디오 디스플레이 편향 장치.
6. 제5항에 있어서, 상기 제2 전원 공급 장치는 직렬 패스 레귤레이터 전원 공급 장치(102)를 포함하는 것인 비디오 디스플레이 편향 장치.
7. 제1항에 있어서, 시동 기간 중에는, 상기 제1 및 제2 공급 전압 중에서 낮은 전압을 갖는 공급 전압이, 상기 선택된 주파수와 상관없이 상기 편향 회로 출력단을 여자시키도록 선택되는 것인 비디오 디스플레이 편향 장치.
8. 제1항에 있어서, 상기 비디오 디스플레이 편향 장치는 상기 선택된 주파수로 스위칭 동작을 제어하기 위해 상기 편향 회로 출력단(101)의 스위칭 트랜지스터(104)에 접속되는 제2 제어 신호(LLC)를 생성하는 오실레이터(207)를 더 포함하고, 파워 다운 기간 중에, 상기 제1 제어 신호는 상기 편향 회로 출력단을 여자시키는 낮은 전압을 생성하는 전원 공급 장치(102)를 선택하고, 상기 파워 다운 기간 중에는 상기 선택된 주파수에서의 감소가 방지되는 것인 비디오 디스플레이 편향 장치.
9. 제1항에 있어서, 상기 비디오 디스플레이 편향 장치는 상기 선택된 주파수로 스위칭 동작을 제어하기 위해 상기 편향 회로 출력단(101)의 스위칭 트랜지스터(104)에 접속되는 제2 제어 신호(LLC)를 생성하는 오실레이터(207)를 더 포함하고, 상기 제1 편향 주파수는 제2 편향 주파수보다 높고, 상기 제1 편향 주파수에서 제2 편향 주파수로의 주파수 감소가 요구될 때, 상기 제1 제어 신호는 전이 기간 중에 상기 오실레이터의 주파수 감소 이전에 상기 출력단을 여자시키도록 제2 공급 전압을 선택하는 것인 비디오 디스플레이 편향 장치.
10. 제1항에 있어서, 상기 선택된 주파수로 스위칭 동작을 제어하기 위해 상기 편향 회로 출력단(101)의 스위칭 트랜지스터(104)에 접속되는 제2 제어 신호(LLC)를 생성하는 오실레이터(207)를 더 포함하고, 상기 제1 편향 주파수는 제2 편향 주파수보다 높고, 상기 제2 편향 주파수에서 제1 편향 주파수로의 주파수 증가가 요구될 때, 상기 편향 주파수에서의 증가는 전이 기간 중에 그리고 상기 출력단을 여자시키기 위한 제1 공급 전압의 선택 이전에 발생하는 것인 비디오 디스플레이 편향 장치.
11. 제1항에 있어서, 상기 제1 파워 트랜지스터(Tr) 및 제2 파워 트랜지스터(Q8, Q12)는 임의의 지정된 시간에 둘 중 하나의 파워 트랜지스터에서만 발생된 열을 제거하는 공통 열 흡수 장치를 공유하는 것인 비디오 디스플레이 편향 장치.
12. 제1항에 있어서, 상기 제1 제어 신호원은 상기 동기화 신호에 응답하는 주파수 검출기(209)를 포함하는 것인 비디오 디스플레이 편향 장치.
13. 주파수 범위에서 선택된 편향 주파수에서 선택적으로 동작할 수 있는 비디오 디스플레이 편향 장치에 있어서,

    상기 선택된 주파수를 나타내는 주파수의 동기화 신호원(HORZ-SYNC)과;

    상기 동기화 신호에 응답하여 상기 선택된 편향 주파수에서 편향 전류(iy)를 생성하는 편향 회로 출력단(101)과;

    제1 편향 주파수가 선택될 때 제1 공급 전압을 발생하는 제1 전원 공급 장치(100)와;

    제2 편향 주파수가 선택될 때 제2 공급 전압을 발생하는 제2 전원 공급 장치(100)와;

    상기 동기화 신호의 주파수를 나타내고 제1 제어 신호(1H-VCC)를 발생하는 신호원(209)으로서, 이 신호원(209)은 상기 제1 전원 공급 장치와 상기 제2 전원 공급 장치 중 하나에 결합되어, 상기 제1 제어 신호(1H-VCC)에 따라서, 상기 제1 편향 주파수가 선택되는 경우에는 상기 편향 회로 출력단을 여자시키는 상기 제1 공급 전압을 선택하고, 상기 제2 편향 주파수가 선택되는 경우에는 상기 제2 공급 전압을 선택하여, 시동 기간 중에, 상기 제1 공급 전압과 상기 제2 공급 전압 중에서 낮은 전압을 가지는 공급 전압이 상기 선택된 주파수와 무관하게 상기 편향 회로 출력단을 여자시키도록 선택되는 것인 신호원(209)을 구비하는 비디오 디스플레이 편향 장치.

Images