JP2000100658A - 金属端子付き積層セラミックコンデンサ - Google Patents
金属端子付き積層セラミックコンデンサInfo
- Publication number
- JP2000100658A JP2000100658A JP10288941A JP28894198A JP2000100658A JP 2000100658 A JP2000100658 A JP 2000100658A JP 10288941 A JP10288941 A JP 10288941A JP 28894198 A JP28894198 A JP 28894198A JP 2000100658 A JP2000100658 A JP 2000100658A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- capacitor
- stacked ceramic
- air gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高周波特性が良く、実装時のコンデンサ部品
の点数を少なくして、実装面積を低減することができる
金属端子付き積層セラミックコンデンサの提供。 【解決手段】 静電容量の異なる積層セラミックコンデ
ンサ１および２の間に、０.３ｍｍ以上のエアギャップ
５を設けて、金属端子３に接合したことを特徴とする金
属端子付き積層セラミックコンデンサ。
の点数を少なくして、実装面積を低減することができる
金属端子付き積層セラミックコンデンサの提供。 【解決手段】 静電容量の異なる積層セラミックコンデ
ンサ１および２の間に、０.３ｍｍ以上のエアギャップ
５を設けて、金属端子３に接合したことを特徴とする金
属端子付き積層セラミックコンデンサ。
Description
【０００１】
【発明の属する技術分野】本発明は、金属端子付き積層
セラミックコンデンサの構造に関する。
セラミックコンデンサの構造に関する。
【０００２】
【従来の技術】携帯電話機やノートパソコン等の電子機
器から発生する放射雑音を低減する方法として、電流供
給ライン経路の増加に伴うカップリングで発生する雑音
を抑制するため、回路基板上のＬＳＩの動作に必要な信
号電流を供給するコンデンサに、カップリングを緩衝す
るデカップリング・コンデンサが用いられている。
器から発生する放射雑音を低減する方法として、電流供
給ライン経路の増加に伴うカップリングで発生する雑音
を抑制するため、回路基板上のＬＳＩの動作に必要な信
号電流を供給するコンデンサに、カップリングを緩衝す
るデカップリング・コンデンサが用いられている。
【０００３】このデカップリング・コンデンサの入れ方
として、消費電流や駆動電流が、ほとんど変化しないＴ
ＴＬＩＣの場合、ＴＴＬＩＣ１個あたり２.２μＦを２
〜３個入れていた。
として、消費電流や駆動電流が、ほとんど変化しないＴ
ＴＬＩＣの場合、ＴＴＬＩＣ１個あたり２.２μＦを２
〜３個入れていた。
【０００４】また、回路構成としては、電荷供給のコン
デンサに、大容量で、かつ、高周波帯域で周波数特性が
悪いタンタルコンデンサ、および低容量で、かつ、高周
波特性の良い積層セラミックコンデンサを組み合わせて
使用することが一般的である。
デンサに、大容量で、かつ、高周波帯域で周波数特性が
悪いタンタルコンデンサ、および低容量で、かつ、高周
波特性の良い積層セラミックコンデンサを組み合わせて
使用することが一般的である。
【０００５】
【発明が解決しようとする課題】しかしながら、動作周
波数が高いＬＳＩの場合において、デカップリング・コ
ンデンサが、ＬＳＩから離れた位置に実装されたり、あ
るいは、静電容量が小さい場合において、遠くのデカッ
プリング・コンデンサからＬＳＩに電荷供給され、電流
ラインが長くなり、デカップリング効果が得られなくな
る。
波数が高いＬＳＩの場合において、デカップリング・コ
ンデンサが、ＬＳＩから離れた位置に実装されたり、あ
るいは、静電容量が小さい場合において、遠くのデカッ
プリング・コンデンサからＬＳＩに電荷供給され、電流
ラインが長くなり、デカップリング効果が得られなくな
る。
【０００６】また、隣接したコンデンサの距離と、その
ラインを流れる高周波電流の波長が一致し、共振現象を
引き起こし、放射雑音が大きくなるという問題点があっ
た。
ラインを流れる高周波電流の波長が一致し、共振現象を
引き起こし、放射雑音が大きくなるという問題点があっ
た。
【０００７】上述した課題を解決するために、回路基板
上に最低２個のコンデンサを実装する必要があり、か
つ、このコンデンサの実装も共振現象を引き起こさない
距離だけ離す必要がある。このため、実装時の部品点数
が多く、かつ、実装面積も大きくなるという問題点があ
った。
上に最低２個のコンデンサを実装する必要があり、か
つ、このコンデンサの実装も共振現象を引き起こさない
距離だけ離す必要がある。このため、実装時の部品点数
が多く、かつ、実装面積も大きくなるという問題点があ
った。
【０００８】従って、本発明の目的は、高周波特性が良
く、しかも、実装時のコンデンサ部品点数を少なくで
き、実装面積を低減することのできる金属端子付き積層
セラミックコンデンサを提供することにある。
く、しかも、実装時のコンデンサ部品点数を少なくで
き、実装面積を低減することのできる金属端子付き積層
セラミックコンデンサを提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、大容量
と小容量の積層セラミックコンデンサ素子を金属端子に
結合することにより、高周波特性が良く、基板への実装
部品点数を低減できる金属端子付き積層セラミックコン
デンサが得られる。
と小容量の積層セラミックコンデンサ素子を金属端子に
結合することにより、高周波特性が良く、基板への実装
部品点数を低減できる金属端子付き積層セラミックコン
デンサが得られる。
【００１０】即ち、本発明は、２個以上の静電容量の異
なる積層セラミックコンデンサ素子が金属端子によって
接合されて得られる金属端子付き積層セラミックコンデ
ンサにおいて、前記２個以上の静電容量の異なる積層セ
ラミックコンデンサ素子間にエアギャップを設けること
を特徴とする金属端子付き積層セラミックコンデンサで
ある。
なる積層セラミックコンデンサ素子が金属端子によって
接合されて得られる金属端子付き積層セラミックコンデ
ンサにおいて、前記２個以上の静電容量の異なる積層セ
ラミックコンデンサ素子間にエアギャップを設けること
を特徴とする金属端子付き積層セラミックコンデンサで
ある。
【００１１】また、本発明は、前記２個以上の静電容量
の異なる積層セラミックコンデンサ素子間のエアギャッ
プを、０.３ｍｍ以上としたことを特徴とする前記金属
端子付き積層セラミックコンデンサである。
の異なる積層セラミックコンデンサ素子間のエアギャッ
プを、０.３ｍｍ以上としたことを特徴とする前記金属
端子付き積層セラミックコンデンサである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら説明する。
面を参照しながら説明する。
【００１３】まず、本発明の第１の実施の形態について
説明する。
説明する。
【００１４】図１は、本発明の第１の実施の形態の縦型
の金属端子付き積層セラミックコンデンサの側面図を示
す。図１において、大容量の積層セラミックコンデンサ
１および小容量の積層セラミックコンデンサ２の、容量
の異なる２個の積層セラミックコンデンサが、上下に
０.３ｍｍ以上離された状態で、エアギャップ５を設け
た状態で、金属端子３に半田で接合されている。なお、
金属端子３には、積層セラミックコンデンサ１，２間の
距離を一定にするために、コンデンサの位置決めガイド
４が設けられている。
の金属端子付き積層セラミックコンデンサの側面図を示
す。図１において、大容量の積層セラミックコンデンサ
１および小容量の積層セラミックコンデンサ２の、容量
の異なる２個の積層セラミックコンデンサが、上下に
０.３ｍｍ以上離された状態で、エアギャップ５を設け
た状態で、金属端子３に半田で接合されている。なお、
金属端子３には、積層セラミックコンデンサ１，２間の
距離を一定にするために、コンデンサの位置決めガイド
４が設けられている。
【００１５】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００１６】図２は、本発明の第２の実施の形態の面実
装型とした横型の金属端子付き積層セラミックコンデン
サの説明図である。図２（ａ）は平面図、図２（ｂ）は
下面図を示す。
装型とした横型の金属端子付き積層セラミックコンデン
サの説明図である。図２（ａ）は平面図、図２（ｂ）は
下面図を示す。
【００１７】図２において、凹部８，１８を有する一対
の金属端子１３の、凹部８に大容量の積層セラミックコ
ンデンサ１が、凹部１８に小容量の積層セラミックコン
デンサ２が、一定のエアギャップ５を設けた状態で位置
決めするための位置決めガイド４間に半田で接合され、
一体化された金属端子付き積層セラミックコンデンサと
なっている。
の金属端子１３の、凹部８に大容量の積層セラミックコ
ンデンサ１が、凹部１８に小容量の積層セラミックコン
デンサ２が、一定のエアギャップ５を設けた状態で位置
決めするための位置決めガイド４間に半田で接合され、
一体化された金属端子付き積層セラミックコンデンサと
なっている。
【００１８】次に、積層セラミックコンデンサ素子単体
の周波数−インピーダンス特性について説明する。
の周波数−インピーダンス特性について説明する。
【００１９】図３に、積層セラミックコンデンサ素子の
形状が、長さ３.２ｍｍ、幅１.６ｍｍの周波数−インピ
ーダンス特性を示す。図３（ａ）は、静電容量が１０
μ、図３（ｂ）は、０.１μＦの周波数−インピーダン
ス特性を示す。なお、積層セラミックコンデンサの共振
周波数およびインピーダンス値は、使用する材料の誘電
率によって変化する。
形状が、長さ３.２ｍｍ、幅１.６ｍｍの周波数−インピ
ーダンス特性を示す。図３（ａ）は、静電容量が１０
μ、図３（ｂ）は、０.１μＦの周波数−インピーダン
ス特性を示す。なお、積層セラミックコンデンサの共振
周波数およびインピーダンス値は、使用する材料の誘電
率によって変化する。
【００２０】図３において、図３（ａ）に示す１０μＦ
の積層セラミックコンデンサ素子は、１０ＭＨｚ近辺で
一つの共振点を示す。また、図３（ｂ）に示す０.１μ
Ｆの積層セラミックコンデンサ素子は、３０ＭＨｚ近辺
で一つの共振点を示している。なお、小容量の積層セラ
ミックコンデンサのインピーダンス値を下げる方法とし
ては、誘電率の低い材料系で積層数を多くすることで、
容易にインピーダンスを制御することが可能である。
の積層セラミックコンデンサ素子は、１０ＭＨｚ近辺で
一つの共振点を示す。また、図３（ｂ）に示す０.１μ
Ｆの積層セラミックコンデンサ素子は、３０ＭＨｚ近辺
で一つの共振点を示している。なお、小容量の積層セラ
ミックコンデンサのインピーダンス値を下げる方法とし
ては、誘電率の低い材料系で積層数を多くすることで、
容易にインピーダンスを制御することが可能である。
【００２１】次に、上記、大容量の積層セラミックコン
デンサ素子および小容量の積層セラミックコンデンサ素
子を金属端子で結合した、本発明による金属端子付き積
層セラミックコンデンサの周波数−インピーダンス特性
について説明する。
デンサ素子および小容量の積層セラミックコンデンサ素
子を金属端子で結合した、本発明による金属端子付き積
層セラミックコンデンサの周波数−インピーダンス特性
について説明する。
【００２２】図４は、容量の異なる積層セラミックコン
デンサ素子を、その積層セラミックコンデンサ素子間の
距離を変化させて金属端子で結合した時の周波数−イン
ピーダンス特性を示す。図４において、図４（ａ）は、
積層セラミックコンデンサ素子間の距離が、０.３ｍｍ
未満の場合の周波数−インピーダンス特性で、図４
（ｂ）は、積層セラミックコンデンサ素子間の距離が、
０.３ｍｍ以上の場合の周波数−インピーダンス特性を
示す。
デンサ素子を、その積層セラミックコンデンサ素子間の
距離を変化させて金属端子で結合した時の周波数−イン
ピーダンス特性を示す。図４において、図４（ａ）は、
積層セラミックコンデンサ素子間の距離が、０.３ｍｍ
未満の場合の周波数−インピーダンス特性で、図４
（ｂ）は、積層セラミックコンデンサ素子間の距離が、
０.３ｍｍ以上の場合の周波数−インピーダンス特性を
示す。
【００２３】図４（ａ）からわかるように、積層セラミ
ックコンデンサ素子間の距離が狭いと、大容量側の積層
セラミックコンデンサ素子の影響を受け、１０ＭＨｚ近
辺で共振点が一つしか現れない。
ックコンデンサ素子間の距離が狭いと、大容量側の積層
セラミックコンデンサ素子の影響を受け、１０ＭＨｚ近
辺で共振点が一つしか現れない。
【００２４】また、これに対し、図４（ｂ）に示すよう
に、積層セラミックコンデンサ素子間の距離が、０.３
ｍｍ以上の場合の周波数−インピーダンス特性は、大容
量セラミックコンデンサ素子および小容量セラミックコ
ンデンサ素子、それぞれの容量の１０ＭＨｚおよび３０
ＭＨｚ近辺での共振点が現れる形となる。
に、積層セラミックコンデンサ素子間の距離が、０.３
ｍｍ以上の場合の周波数−インピーダンス特性は、大容
量セラミックコンデンサ素子および小容量セラミックコ
ンデンサ素子、それぞれの容量の１０ＭＨｚおよび３０
ＭＨｚ近辺での共振点が現れる形となる。
【００２５】従って、本発明の積層セラミックコンデン
サによれば、広帯域で低いインピーダンス領域を確保で
きることがわかる。
サによれば、広帯域で低いインピーダンス領域を確保で
きることがわかる。
【００２６】
【発明の効果】以上、説明したように、本発明によれ
ば、高周波特性が良く、実装時のコンデンサ部品点数を
少なくできるため、実装面積を低減することができる金
属端子付き積層セラミックコンデンサを提供することが
可能となった。
ば、高周波特性が良く、実装時のコンデンサ部品点数を
少なくできるため、実装面積を低減することができる金
属端子付き積層セラミックコンデンサを提供することが
可能となった。
【図１】本発明の第１の実施の形態の縦型の金属端子付
き積層セラミックコンデンサの側面図。
き積層セラミックコンデンサの側面図。
【図２】本発明の第２の実施の形態の面実装とした横型
の金属端子付き積層セラミックコンデンサの説明図。図
２（ａ）は平面図、図２（ｂ）は下面図。
の金属端子付き積層セラミックコンデンサの説明図。図
２（ａ）は平面図、図２（ｂ）は下面図。
【図３】積層セラミックコンデンサ素子の形状が、長さ
３.２ｍｍ、幅１.６ｍｍの周波数−インピーダンス特性
を示す図。図３（ａ）は、静電容量が１０μＦの積層セ
ラミックコンデンサ素子の周波数−インピーダンス特性
図。図３（ｂ）は、静電容量が０.１μＦの積層セラミ
ックコンデンサ素子の周波数−インピーダンス特性図。
３.２ｍｍ、幅１.６ｍｍの周波数−インピーダンス特性
を示す図。図３（ａ）は、静電容量が１０μＦの積層セ
ラミックコンデンサ素子の周波数−インピーダンス特性
図。図３（ｂ）は、静電容量が０.１μＦの積層セラミ
ックコンデンサ素子の周波数−インピーダンス特性図。
【図４】容量の異なる積層セラミックコンデンサ素子を
金属端子で結合した金属端子付き積層セラミックコンデ
ンサの周波数−インピーダンス特性を示す図。図４
（ａ）は、積層セラミックコンデンサ素子間の距離が、
０.３ｍｍ未満の場合の周波数−インピーダンス特性を
示す図。図４（ｂ）は、積層セラミックコンデンサ素子
間の距離が、０.３ｍｍ以上の場合の周波数−インピー
ダンス特性を示す図。
金属端子で結合した金属端子付き積層セラミックコンデ
ンサの周波数−インピーダンス特性を示す図。図４
（ａ）は、積層セラミックコンデンサ素子間の距離が、
０.３ｍｍ未満の場合の周波数−インピーダンス特性を
示す図。図４（ｂ）は、積層セラミックコンデンサ素子
間の距離が、０.３ｍｍ以上の場合の周波数−インピー
ダンス特性を示す図。
１ 大容量の積層セラミックコンデンサ ２ 小容量の積層セラミックコンデンサ ３，１３ 金属端子 ４ 位置決めガイド ５ エアギャップ ６ 外部電極 ７ 半田 ８，１８ 凹部
Claims (2)
- 【請求項１】 ２個以上の静電容量の異なる積層セラミ
ックコンデンサ素子が金属端子によって接合されて得ら
れる金属端子付き積層セラミックコンデンサにおいて、
前記２個以上の静電容量の異なる積層セラミックコンデ
ンサ素子間にエアギャップを設けることを特徴とする金
属端子付き積層セラミックコンデンサ。 - 【請求項２】 前記２個以上の静電容量の異なる積層セ
ラミックコンデンサ素子間のエアギャップは、０.３ｍ
ｍ以上であることを特徴とする請求項１記載の金属端子
付き積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10288941A JP2000100658A (ja) | 1998-09-25 | 1998-09-25 | 金属端子付き積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10288941A JP2000100658A (ja) | 1998-09-25 | 1998-09-25 | 金属端子付き積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000100658A true JP2000100658A (ja) | 2000-04-07 |
Family
ID=17736800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10288941A Pending JP2000100658A (ja) | 1998-09-25 | 1998-09-25 | 金属端子付き積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000100658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101792280B1 (ko) * | 2012-12-10 | 2017-11-01 | 삼성전기주식회사 | 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법 |
| JP2018158518A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 印刷装置および印刷装置用電源ユニット |
-
1998
- 1998-09-25 JP JP10288941A patent/JP2000100658A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101792280B1 (ko) * | 2012-12-10 | 2017-11-01 | 삼성전기주식회사 | 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법 |
| JP2018158518A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 印刷装置および印刷装置用電源ユニット |
| JP7009758B2 (ja) | 2017-03-23 | 2022-01-26 | セイコーエプソン株式会社 | 印刷装置および印刷装置用回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364009B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| US6721153B2 (en) | Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board | |
| JP3471679B2 (ja) | プリント基板 | |
| JP2001185446A (ja) | 積層セラミックコンデンサ | |
| JP2000223348A (ja) | 積層セラミックコンデンサ | |
| JP2008198761A (ja) | 半導体装置 | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JP2000100658A (ja) | 金属端子付き積層セラミックコンデンサ | |
| JP2001044074A (ja) | 積層セラミックコンデンサ | |
| JP4338545B2 (ja) | コンデンサシート | |
| JP3781922B2 (ja) | 多層プリント回路基板 | |
| JP3111672U (ja) | 高周波電子部品 | |
| JP2001326444A (ja) | チップ部品の実装基板 | |
| JPH05167310A (ja) | 誘電体フィルタおよび共振器 | |
| JP2007227942A (ja) | 高周波モジュール | |
| JP2005191411A (ja) | 高周波集積回路装置 | |
| JP2001203434A (ja) | プリント配線板及び電気機器 | |
| JP2853480B2 (ja) | バラクタ装荷共振器 | |
| JP2917629B2 (ja) | バイパス回路 | |
| JP2005150764A (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
| JP3141626B2 (ja) | バラクタ装荷共振器 | |
| JP6136061B2 (ja) | 半導体装置 | |
| JP2003142786A (ja) | フレキシブルプリント配線基板 | |
| JP3651097B2 (ja) | 誘電体フィルタ |