JP2000092823A - カレントリミッタ回路 - Google Patents

Abstract

(57)【要約】 【課題】 適用条件が入力電圧と出力電圧の差の大きさ
に制限されず、安全性の高いカレントリミッタ回路を提
供することを目的とする。 【解決手段】 制御回路３からの信号に応じてスイッチ
ングトランジスタＱ１を駆動する第２の駆動用トランジ
スタＱ４を設け、駆動用トランジスタＱ４のコレクタに
第１の抵抗Ｒ５を接続する。抵抗Ｒ５に制御トランジス
タＱ２のコレクタ、エミッタ間を並列に接続し、制御ト
ランジスタＱ２のベースとスイッチングトランジスタＱ
１のコレクタその間に第２の抵抗Ｒ６を接続する。そし
て制御トランジスタＱ２のベース、エミッタ間にコンデ
ンサＣ４を接続し、この駆動用トランジスタＱ４、抵抗
Ｒ５、制御トランジスタＱ２、抵抗Ｒ６およびコンデン
サＣ４でカレントリミッタ回路４ａを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源回路の起動時
に発生する突入電流を抑制するための技術に関する。

【０００２】

【従来の技術】電源回路の出力側には通常、電力の貯蔵
あるいは電圧変動の抑制などのためにコンデンサ（出力
コンデンサ）が並列に接続されるが、しばしばこの出力
コンデンサの存在は、回路の起動時において過渡的な大
電流、すなわち突入電流を発生させる原因となる。突入
電流はノイズを誘発したり、その系統に連なる回路ある
いは装置にストレスを与えるなど有害性が高く、できる
だけ小さくすることが望ましい。電源回路の突入電流を
抑制するための手段としては、定常運転時には短絡され
るインピーダンス回路を電源回路の入力側に接続すると
いう手段と、起動時においてスイッチング素子のオンデ
ューティを短くするという手段の２つが良く知られてい
る。この他にも様々な突入電流抑制の手段が存在し、例
えば、図４に示すような構成として突入電流を抑制する
手段も存在した。

【０００３】図４は、カレントリミッタ回路を設けるこ
とで突入電流の抑制を可能とした従来のスイッチング方
式の電源回路を示しており、以下のような回路構成とし
ている。なお図４において、１と２は高電位側の入力端
子と出力端子を示し、低電位側の入力端子と出力端子に
ついてはアースに接続されているものとし、図示は省略
してある。入力端子１と出力端子２の間にスイッチング
トランジスタＱ１とチョークコイルＬ１が直列に接続さ
れ、チョークコイルＬ１の出力端子側２の一端とアース
との間に出力コンデンサＣ２が接続され、チョークコイ
ルＬ１の他端とアースとの間にダイオードＤ１が接続さ
れる。このスイッチングトランジスタＱ１、チョークコ
イルＬ１、出力コンデンサＣ２およびダイオードＤ１に
よって降圧チョッパ型のコンバータ回路が形成されてい
る。

【０００４】制御回路３を設け、制御回路３のパルス出
力端子ＰＯを抵抗Ｒ８を介してスイッチングトランジス
タＱ１のベースに接続し、電圧検出端子ＦＢを出力端子
２とアースとの間に直列接続された抵抗Ｒ１と抵抗Ｒ２
の接続点に接続する。抵抗Ｒ８に対して並列に抵抗Ｒ９
と制御トランジスタＱ２の直列回路を接続し、制御トラ
ンジスタＱ２のベースを抵抗Ｒ６を介して出力端子２に
接続している。ここで、抵抗Ｒ８、抵抗Ｒ９、制御トラ
ンジスタＱ２および抵抗Ｒ６はカレントリミッタ回路５
を形成している。なお、入力端子１とアース間に接続さ
れたＣ１はフィルタ用のコンデンサである。以上のよう
な構成とした図４の回路では、その起動時における概略
の動作は以下のようであった。

【０００５】入力端子１に外部より電圧が供給される
と、先ず制御回路３が動作を開始し、そのパルス出力端
子ＰＯに所定のオンディーティを有する駆動信号を出現
させる。するとスイッチングトランジスタＱ１は、その
駆動信号に従って導通状態あるいは遮断状態となり、導
通状態の時においてエミッタ、コレクタ端子間に電流を
通過させる。この電流はチョークコイルＬ１を介して出
力コンデンサＣ２に流入し、その端子間電圧を上昇させ
ていく。起動直後で出力コンデンサＣ２の端子間電圧が
ほぼ零である時、制御トランジスタＱ２はオフ状態であ
り、スイッチングトランジスタＱ１のベース電流はほぼ
抵抗Ｒ８によって決定される。ここで、抵抗Ｒ８には高
抵抗値の素子が使用されているため、スイッチングトラ
ンジスタＱ１のベース電流は小さな値となり、そのエミ
ッタ、コレクタ間を通過する電流のピーク値は小さな値
に制限される。その結果、入力端子１から回路に流入す
る突入電流は抑制されることになる。

【０００６】スイッチングトランジスタＱ１を通過した
電流によって出力コンデンサＣ２の充電が行われ、その
端子間電圧が上昇すると、やがて制御トランジスタＱ２
は導通し、抵抗Ｒ９と制御トランジスタＱ２の直列回路
にも電流が流れるようになる。この抵抗Ｒ９と制御トラ
ンジスタＱ２の直列回路に流れる電流は出力コンデンサ
Ｃ２の端子間電圧の上昇に伴って大きくなり、スイッチ
ングトランジスタＱ１のベース電流を次第に増加させ
る。すると、スイッチングトランジスタＱ１のエミッ
タ、コレクタ間を通過する電流のピーク値も次第に大き
くなり、出力コンデンサＣ２および出力端子２に連なる
外部の負荷に対してより多くの電流供給が行われるよう
になる。

【０００７】そして出力コンデンサＣ２の端子間電圧が
所定の値以上になると制御トランジスタＱ２はオン状態
となり、実質的にスイッチングトランジスタＱ１のベー
スとパルス出力端子ＰＯの間は抵抗Ｒ８と抵抗Ｒ９の並
列回路となる。これによりスイッチングトランジスタＱ
１のベース電流と、そのエミッタ、コレクタ間を通過す
る電流値が大きくなることから、出力コンデンサＣ２お
よび出力端子２に連なる外部負荷に充分な電流が供給さ
れるようになる。これ以後、スイッチングトランジスタ
Ｑ１は、制御回路３のパルス出力端子ＰＯに現れる信号
に従って通常のスイッチング動作を行い、図４に示す回
路は定常運転状態となる。

【０００８】つまり図４に示す回路は、抵抗Ｒ８、抵抗
Ｒ９、制御トランジスタＱ２および抵抗Ｒ６からなるカ
レントリミッタ回路５によって、起動時にスイッチング
トランジスタＱ１のベース電流を小さく絞り込み、トラ
ンジスタ素子のコレクタ飽和電流の定電流特性を利用し
てスイッチングトランジスタＱ１を通過する電流を小さ
く抑える。そして、出力コンデンサＣ２の端子間電圧、
すなわち電源の出力電圧に応じてスイッチングトランジ
スタＱ１の通過電流を次第に大きくし、大きな突入電流
が流れることを防止しながら回路を起動させるものとな
っている。

【０００９】

【発明が解決しようとする課題】図４に示す回路におい
て、その各部に現れる電圧を検証すると、スイッチング
トランジスタＱ１がオフ状態である時、制御回路３のパ
ルス出力端子ＰＯの位置における電圧は、ほぼ入力電圧
に等しい大きさとなる。一方、図４に示す回路は降圧チ
ョッパ型コンバータの構成となっていることから、入力
端子１に供給される入力電圧は出力端子２に現れる出力
電圧より高い値となる。すると、スイッチングトランジ
スタＱ１がオフ状態である時、カレントリミッタ回路５
を構成する制御トランジスタＱ２のベース、エミッタ間
には入力電圧と出力電圧の差に相当する大きさの逆バイ
アス電圧が印加されることになる。

【００１０】もし仮に、入力端子１に電圧値の高い入力
電圧が印加され、その入力電圧と出力電圧との差が制御
トランジスタＱ２のベース、エミッタ間の降伏電圧以上
となった場合、制御トランジスタＱ２が破損する恐れが
ある。そのため、図４に示す構成としたカレントリミッ
タ回路５は、入力電圧と出力電圧の差が常に制御トラン
ジスタＱ２のベース、エミッタ間の逆降伏電圧以下とな
る仕様にしか適用できず、入力電圧が大きく変動する可
能性がある場合には回路の安全性に問題があった。そこ
で本発明は、適用条件が入力電圧と出力電圧の差の大き
さに制限されず、安全性の高いカレントリミッタ回路を
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明のカレントリミッ
タ回路は、制御回路からの信号に応じて電流制御素子を
駆動する駆動用トランジスタと、駆動用トランジスタの
主電流路の他端に直列に接続された第１の抵抗と、主電
流路が第１の抵抗に並列に接続された制御トランジスタ
と、制御トランジスタの制御端子と電流制御素子の電流
出力側端子の間に接続された第２の抵抗と、制御トラン
ジスタの制御端子と主電流路の一端との間に接続された
容量素子とを具備することを特徴とする。

【００１２】あるいは、制御回路からの信号に応じて電
流制御素子を駆動する駆動用トランジスタと、駆動用ト
ランジスタの主電流路の他端に直列に接続された第１の
抵抗と、主電流路が第１の抵抗に並列に接続された制御
トランジスタと、制御トランジスタの制御端子と電源回
路を構成する出力コンデンサの一端との間に接続された
第２の抵抗とを具備することを特徴とし、あるいはさら
に制御トランジスタの制御端子と主電流路の一端との間
に容量素子を接続したことを特徴とするものである。

【００１３】

【発明の実施の形態】電流制御素子としてのスイッチン
グ素子と同じ接合型である駆動用トランジスタの電流入
力側端子を、電流制限用の抵抗素子を介してスイッチン
グ素子の制御端子に接続し、駆動用トランジスタの制御
端子を制御回路のパルス出力端子に接続する。駆動用ト
ランジスタの電流出力端子と基準電位点との間に第１の
抵抗を接続し、第１の抵抗に対して並列に制御トランジ
スタの主電流路を接続する。制御トランジスタの制御端
子は第２の抵抗を介してスイッチング素子の主電流路の
一端に接続し、制御トランジスタの制御端子と主電流路
の一端との間にコンデンサを接続する。この駆動用トラ
ンジスタ、制御トランジスタ、コンデンサ、第１および
第２の抵抗とによりカレントリミッタ回路を形成する。

【００１４】あるいは、駆動用トランジスタの電流入力
側端子を電流制限用の抵抗素子を介してスイッチング素
子の制御端子に接続し、駆動用トランジスタの制御端子
を制御回路のパルス出力端子に接続する。駆動用トラン
ジスタの電流出力端子と基準電位点との間に第１の抵抗
を接続し、第１の抵抗に対して並列に制御トランジスタ
の主電流路を接続する。制御トランジスタの制御端子は
第２の抵抗を介して電源回路を構成する出力コンデンサ
の高電位側となる端子に接続する。この駆動用トランジ
スタ、制御トランジスタ、第１および第２の抵抗とによ
りカレントリミッタ回路を形成する。

【００１５】

【実施例】適用条件が入力電圧と出力電圧の差の大きさ
に制限されない、本発明の第１の実施例に係るカレント
リミッタ回路と、それを備えた電源回路の回路図を図１
に示した。図１に示す回路は、前述した図４の回路に比
べ、制御回路３のパルス出力端子ＰＯとスイッチングト
ランジスタＱ１のベースとの間に設けられたカレントリ
ミッタ回路とその周辺回路部分を以下のような構成とし
た。すなわち、接合型の異なる第１と第２の駆動用トラ
ンジスタＱ３、Ｑ４を、互いのベース同士、エミッタ同
士を共通接続した相補動作回路の形で回路中に設ける。
駆動用トランジスタＱ３、Ｑ４の各エミッタの共通接続
点はベース電流制限用の抵抗Ｒ３とコンデンサＣ３の並
列回路を介してスイッチングトランジスタＱ１のベース
に接続する。ここで第２の駆動用トランジスタＱ４には
スイッチングトランジスタＱ１と同じ接合型の素子を使
用するものとする。

【００１６】駆動用トランジスタＱ３、Ｑ４の各ベース
の共通接続点は制御回路３のパルス出力端子ＰＯに接続
し、またその共通接続点はバイアス供給用の抵抗Ｒ４を
介して入力端子１に接続する。第１の駆動用トランジス
タＱ３のコレクタは入力端子１に接続し、第２の駆動用
トランジスタＱ４のコレクタは抵抗Ｒ５を介してアース
に接続する。抵抗Ｒ５に対してその主電流路が並列状態
となるように制御トランジスタＱ２を接続し、制御トラ
ンジスタＱ２のベースを抵抗Ｒ６を介してスイッチング
トランジスタＱ１の電流出力側端子、すなわちコレクタ
に接続する。そして制御トランジスタＱ２のベースとア
ースとの間にそれぞれ抵抗Ｒ７とコンデンサＣ４を接続
する。ここで、第２の駆動用トランジスタＱ４、制御ト
ランジスタＱ２、抵抗Ｒ５、Ｒ６、Ｒ７およびコンデン
サＣ４によりカレントリミッタ回路４ａが形成される。

【００１７】このような回路構成とした場合、入力端子
１に外部より電圧が供給されると、制御回路３が動作を
開始し、そのパルス出力端子ＰＯに所定のオンディーテ
ィの駆動信号を出現させる。すると第１と第２の駆動用
トランジスタＱ３、Ｑ４は、その駆動信号に従って相補
動作を行い、スイッチングトランジスタＱ１を導通状態
あるいは遮断状態とする。スイッチングトランジスタＱ
１が導通状態の時、そのエミッタ、コレクタ間を通過し
た電流の一部がカレントリミッタ回路４ａに流入し、抵
抗Ｒ６を介してコンデンサＣ４を充電する。

【００１８】起動直後でコンデンサＣ４の端子間電圧が
ほぼ零である時、制御トランジスタＱ２はオフ状態であ
り、スイッチングトランジスタＱ１のベース電流は、抵
抗Ｒ３とコンデンサＣ３の並列回路、第２の駆動用トラ
ンジスタＱ４、抵抗Ｒ５の経路で流れることになる。こ
の時、抵抗Ｒ５の高抵抗によりスイッチングトランジス
タＱ１のベース電流は小さな値となり、スイッチングト
ランジスタＱ１のエミッタ、コレクタ間を通過する電流
のピーク値は小さな値に制限される。その結果、入力端
子１から回路に流入する突入電流は抑制されることにな
る。

【００１９】スイッチングトランジスタＱ１を通過した
電流によって出力コンデンサＣ２およびコンデンサＣ４
の充電が行われる。この充電によりコンデンサＣ４の端
子間電圧が上昇すると、やがて制御トランジスタＱ２が
導通する。制御トランジスタＱ２を流れる電流はコンデ
ンサＣ４の端子間電圧の上昇に伴って大きくなり、スイ
ッチングトランジスタＱ１のベース電流を次第に増加さ
せる。すると、スイッチングトランジスタＱ１のエミッ
タ、コレクタ間を通過する電流のピーク値も次第に大き
くなり、出力コンデンサＣ２および出力端子２に連なる
外部の負荷に対してより多くの電流供給が行われるよう
になる。そしてコンデンサＣ４の端子間電圧が所定の値
以上になると制御トランジスタＱ２はオン状態となり、
高抵抗の抵抗Ｒ５は短絡される。この後、スイッチング
トランジスタＱ１のベース電流はほぼ抵抗Ｒ３に応じた
値となり、図１に示す電源回路は定常運転状態となる。

【００２０】このように図１に示すカレントリミッタ回
路４ａでは、第２の駆動用トランジスタＱ４を介した形
で抵抗Ｒ５と制御トランジスタＱ２の並列回路をスイッ
チングトランジスタＱ１のベースに接続している。この
ような接続構成とすると、制御トランジスタＱ２のエミ
ッタがアースに接続される構造となり、電圧値の高い入
力電圧が印加されても従来のように大きな逆バイアス電
圧が制御トランジスタＱ２に印加される事が無くなる。
その結果、制御トランジスタが破損する恐れが無くな
り、入力電圧と出力電圧の差によってカレントリミッタ
回路の適用条件が制限を受けることが無くなるといった
効果を得ることができる。

【００２１】また、図１のカレントリミッタ回路４ａ
は、制御トランジスタＱ２のベースとアースとの間にコ
ンデンサＣ４を接続し、制御トランジスタＱ２のベース
を抵抗Ｒ６を介してスイッチングトランジスタＱ１のコ
レクタに接続している。この構成により、起動時におけ
る制御トランジスタＱ２の導通量の経時変化量を抵抗Ｒ
６の抵抗値とコンデンサＣ４の容量値によって任意に設
定でき、起動条件を負荷仕様や入力仕様に応じたものに
設定することが容易になるといった付随的な効果を得る
ことができる。

【００２２】本発明の第２の実施例、第３の実施例に係
るカレントリミッタ回路と、それを備えた電源回路の回
路図を、それぞれ図２、図３に示した。図２に示す回路
は、図１の回路においてスイッチングトランジスタＱ１
のベースに接続していた抵抗Ｒ３とコンデンサＣ３の並
列回路をカレントリミッタ回路４ｂ内に移設し、制御ト
ランジスタＱ２のコレクタに接続するようにしたもので
ある。抵抗Ｒ３は、制御トランジスタＱ２がオン状態に
なった時、スイッチングトランジスタＱ１のベース電流
を制限するものであり、コンデンサＣ３はスピードアッ
プコンデンサである。そのため、この抵抗Ｒ３とコンデ
ンサＣ３の並列回路はスイッチングトランジスタＱ１の
ベースと制御トランジスタＱ２のエミッタを結ぶ電流路
上に設けられていれば良く、その設置位置によって回路
の動作が図１と図２で変わるものではない。

【００２３】また図３に示す回路は、図１の回路におい
てスイッチングトランジスタＱ１のコレクタに接続して
いた抵抗Ｒ６の一端を出力端子２に接続するようにし、
同時に、図１の回路におけるコンデンサＣ４を省略した
ものである。図４の従来の回路は、出力コンデンサＣ２
の端子間電圧に応じて制御トランジスタＱ２の導通状態
を変化させるものであった。一方、図１の回路は、コン
デンサＣ４の端子間電圧に応じて制御トランジスタＱ２
の導通状態を変化させるものである。図３に示す回路
は、図１の回路におけるコンデンサＣ４の端子間電圧に
代えて図４の回路のように出力コンデンサＣ２の端子間
電圧を利用し、出力コンデンサＣ２の端子間電圧に応じ
て制御トランジスタＱ２の導通状態を変化させるものと
なっている。

【００２４】このような構成とした図３の回路は、コン
デンサＣ４に係る構成部品数を削減できるという利点が
ある。ただし、図１の回路のように制御トランジスタＱ
２の導通状態の変化量を任意に設定できなくなるため、
制御トランジスタＱ２の導通状態の変化量を設定する必
要性がある場合には、図１の回路と同様に、制御トラン
ジスタＱ２のベース、エミッタ間にコンデンサを接続す
ることになる。なお、図３に示すカレントリミッタ回路
４ｃおよび回路全体の動作は、基本的にはコンデンサＣ
４の機能が出力コンデンサＣ２に取って代わられただけ
で、図１の回路とほぼ同じである。

【００２５】以上までに説明した図１から図３の回路で
は、スイッチングトランジスタＱ２のベースに、第１の
駆動用トランジスタＱ３と第２の駆動用トランジスタＱ
４を相補接続した回路を接続している。この回路は、カ
レントリミッタ回路を構成する駆動用トランジスタＱ４
をトーテムポール回路とも呼ばれるトランジスタの駆動
回路の一部として利用したものであり、本発明を実施す
るに当たっては必ずしもこの回路構成としなくても良
い。例えば、駆動用トランジスタとしてはカレントリミ
ッタ回路中の第２の駆動用トランジスタＱ４のみを使用
し、第１の駆動用トランジスタＱ３の接続位置に高抵抗
値の抵抗素子を接続する回路構成としても構わない。

【００２６】また、図１から図３に示す本発明によるカ
レントリミッタ回路において、制御トランジスタＱ２の
ベースとアースとの間に抵抗Ｒ７を接続しているが、例
えば抵抗素子の代わりに定電圧ダイオード素子を接続し
ても良く、また場合によっては省略することも可能であ
る。さらに、本発明のカレントリミッタ回路を適用する
電源回路として、図１から図３に示す回路では降圧チョ
ッパ型のコンバータ回路を例示している。しかし、本発
明を適用できる電源回路はこれに限られず、昇圧チョッ
パ型のコンバータ回路やトランスを使用した絶縁型のス
イッチング電源回路、あるいはまた非スイッチング方式
のリニアレギュレータにも適用可能である。

【００２７】

【発明の効果】以上に説明したように本発明によるカレ
ントリミッタ回路は、制御回路からの信号に応じて電流
制限素子、すなわちスイッチング素子を駆動する駆動用
トランジスタと、駆動用トランジスタの主電流路の他端
に接続された第１の抵抗と、第１の抵抗に並列接続され
た制御トランジスタと、制御トランジスタの制御端子と
スイッチング素子の電流出力端子あるいは電源回路の出
力端子との間に接続した第２の抵抗を具備し、あるいは
さらに制御トランジスタの制御端子と主電流路の一端と
の間にコンデンサを接続する構成を特徴としている。こ
のような構成とすると、制御トランジスタのエミッタが
アースに接続された構造となり、電圧値の高い入力電圧
が印加されても制御トランジスタが破損する恐れが無く
なる。その結果、入力電圧と出力電圧の差によってカレ
ントリミッタ回路の適用条件が制限を受けることが無く
なる。

【００２８】また、制御トランジスタの制御端子と主電
流路の一端との間に接続したコンデンサと第２の抵抗と
により、起動時における制御トランジスタの導通状態の
変化量を任意に設定できる。このため、容易に起動条件
を負荷仕様や入力仕様に応じたものに設定することがで
きるといった付随的な効果も得ることができる。従って
本発明によれば、入力電圧と出力電圧の差の大きさに制
限されず、安全性の高いカレントリミッタ回路を提供す
ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係るカレントリミッ
タ回路と、それを備えた電源回路の回路図。

【図２】 本発明の第２の実施例に係るカレントリミッ
タ回路と、それを備えた電源回路の回路図。

【図３】 本発明の第３の実施例に係るカレントリミッ
タ回路と、それを備えた電源回路の回路図。

【図４】 カレントリミッタ回路を設けることで突入電
流の抑制を可能とした従来の電源回路の回路図。

【符号の説明】

１：入力端子 ２：出力端子 ３：制御回路
４ａ〜４ｃ：カレントリミッタ回路 Ｃ２：出
力コンデンサ Ｃ４：コンデンサ（容量素子）
ＰＯ：パルス出力端子 Ｑ１：スイッチングトラ
ンジスタ（電流制御素子） Ｑ２：制御トランジス
タ Ｑ４：第２の駆動用トランジスタ（駆動用トラ
ンジスタ） Ｒ５：抵抗（第１の抵抗） Ｒ
６：抵抗（第２の抵抗）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G013 AA02 AA16 AA17 BA01 CA07 5H430 BB01 BB09 BB11 BB20 CC07 EE03 EE12 FF04 FF13 HH02 JJ04 JJ07 KK02 LA08 LB02 5H730 AA20 AS01 BB13 DD02 DD28 EE08 EE10 FD01 XC01 XC09 XC14 XX15

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御回路からの信号に応じて電源回路を
   構成する電流制御素子を駆動する駆動用トランジスタ
   と、該駆動用トランジスタの主電流路の他端に直列に接
   続された第１の抵抗と、主電流路が該第１の抵抗に並列
   に接続された制御トランジスタと、該制御トランジスタ
   の制御端子と該電流制御素子の電流出力側端子の間に接
   続された第２の抵抗と、該制御トランジスタの制御端子
   と主電流路の一端との間に接続された容量素子とを具備
   することを特徴とするカレントリミッタ回路。
2. 【請求項２】 制御回路からの信号に応じて電源回路を
   構成する電流制御素子を駆動する駆動用トランジスタ
   と、該駆動用トランジスタの主電流路の他端に直列に接
   続された第１の抵抗と、主電流路が該第１の抵抗に並列
   に接続された制御トランジスタと、該制御トランジスタ
   の制御端子と電源回路を構成する出力コンデンサの一端
   との間に接続された第２の抵抗とを具備することを特徴
   とするカレントリミッタ回路。
3. 【請求項３】 前記制御トランジスタの制御端子と主電
   流路の一端との間に容量素子を接続したことを特徴とす
   る、請求項２に記載したカレントリミッタ回路。