JP2000079741A - データ転送制御回路 - Google Patents

Abstract

(57)【要約】 【解決手段】 ＤＭＡ転送シーケンス回路２は、転送要
求に従ってデータ転送を制御する。転送待ちカウンタ５
は、最初に転送要求をしてから実際にバス権が獲得され
るまでの待ち時間を計測する。切替値検出回路６は、バ
ス権を要求してからバス権を獲得するまでの待ち時間に
対応するデータ量を決定し、その量のデータを一括して
自動転送するようにＤＭＡ転送シーケンス回路２を制御
する。 【効果】 ＤＭＡコントローラがバス権の獲得に手間取
った場合、アンダーラン等を発生させないよう、待ち時
間に応じて大量のデータを一括転送できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイレクトメモリ
アクセス（ＤＭＡ）コントローラによるデータ転送制御
回路に関する。

【０００２】

【従来の技術】ＣＰＵ（中央処理装置）とバスを共有
し、ＣＰＵに代わってメモリやデバイス間のデータ転送
を行うためにダイレクトメモリアクセスコントローラが
広く利用されている。このダイレクトメモリアクセスコ
ントローラは、一般にデータ転送要求を受け付けると、
バス調停回路に対しバスの使用権を要求する。バスの使
用権を獲得すると、予め設定された単位量のデータを自
動転送した後、バス権を開放する。ダイレクトメモリア
クセスコントローラは、この動作を適当な周期で繰り返
す。このようにデータを単位量ずつ繰り返し転送し、要
求された全てのデータの転送を終えると処理を終了す
る。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には、次のような解決すべき課題があっ
た。バス権の要求が競合すると、バス調停回路は、バス
権の優先順位に基づいて優先順位の高いデバイスに対し
バス権を与える。ＣＰＵによるバス権要求は、通常、最
も優先度が高い。例えば、ＣＰＵの内部キャッシュがミ
スヒットしたような場合、ＣＰＵは、プログラムメモリ
を連続アクセスして必要なプログラムやデータを内部キ
ャッシュに読み込む。市販されているＣＰＵには、この
ような動作時、ＣＰＵによるバス占有時間がかなり長い
ものがある。

【０００４】ここで、例えばＤＭＡコントローラがプリ
ントエンジンに対して印刷用データを転送しているとき
を考える。プリントエンジンは、バッファメモリから順
番に印刷用データを読み出して印刷を実行する。ＤＭＡ
コントローラは、このバッファメモリに対し印刷用デー
タを転送する。ところが、ＣＰＵがバスを長時間占有
し、ＤＭＡ転送が待たされると、バッファメモリ中に読
み出すべきデータが不足することがある。

【０００５】このような場合、プリントエンジンは印刷
出力を途中で中断し、いわゆる白紙の印刷を行ってしま
う。こうした現象をアンダーランと呼んでいるが、ＤＭ
Ａコントローラは、このアンダーランが発生しない範囲
でデータ転送を行うことが要求される。即ち、ＤＭＡコ
ントローラは、要求されるデータ転送速度を確保し、効
率的に合理的にデータ転送を行う必要がある。

【０００６】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉共有するバスを介してデータを自動転送する
データ転送手段と、上記バスの使用権を要求してからそ
の使用権を獲得するまでの待ち時間を計測する待ち時間
計測手段と、この待ち時間計測手段の計測した待ち時間
に対応したデータ量であってデータ転送先の許容量を越
えないデータ転送量を決定して、上記データ転送手段が
該当する量のデータを一括して自動転送するように制御
するラッシュアクセスモード制御手段を備えたことを特
徴とするデータ転送制御回路。

【０００７】〈構成２〉共有するバスを介してデータを
自動転送するデータ転送手段と、上記バスの使用権を要
求してからその使用権を獲得するまでの待ち時間を計測
する待ち時間計測手段と、一定値以下の待ち時間で上記
バス権を取得して上記データの自動転送を開始したとき
は、予め設定された単位量のデータを自動転送した後バ
ス権を開放し、上記待ち時間が上記一定値を越えて上記
データの自動転送が開始されたとき、データ転送先のバ
ッファがフルになるまで、その自動転送を継続するよう
制御するラッシュアクセスモード制御手段を備えたこと
を特徴とするデータ転送制御回路。

【０００８】〈構成３〉共有するバスを介してデータを
自動転送するデータ転送手段と、上記バスの使用権を要
求してからその使用権を獲得するまでの要求回数を計測
する要求回数計測手段と、１回の要求で上記バス権を取
得して上記データの自動転送を開始したときは、予め設
定された単位量のデータを自動転送した後バス権を開放
し、２回以上の要求で上記バス権を取得したときは、上
記単位量の要求回数倍に相当するデータ転送量を決定し
て、上記データ転送手段が該当する量のデータを一括し
て自動転送してからバス権を開放するように制御するラ
ッシュアクセスモード制御手段を備えたことを特徴とす
るデータ転送制御回路。

【０００９】〈構成４〉共有するバスを介してデータを
自動転送するデータ転送手段と、上記バスの使用権を要
求してから一定の待ち時間を計測する待ち時間計測手段
と、この待ち時間計測手段の計測した待ち時間を経過し
たとき、データ転送先の許容量を越えない範囲で、上記
データ転送手段が該当する量のデータを一括して自動転
送するように制御するラッシュアクセスモード制御手段
を備えたことを特徴とするデータ転送制御回路。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１〉この具体例のデータ転送制御回路は、バス
の使用権を要求してからその使用権を獲得するまでの待
ち時間が長いときは、大量のデータを一括転送するよう
に制御する。このために、その待ち時間を計測する待ち
時間計測手段を設ける。また、大量のデータを一括転送
するために、ラッシュアクセスモードという動作状態を
設定する。これを制御するために、ラッシュアクセスモ
ード制御手段を設ける。

【００１１】図１に、具体例１のデータ転送制御回路ブ
ロック図を示す。この図には、転送要求生成回路１、Ｄ
ＭＡ転送シーケンス回路２、微分回路３、ゲート４、転
送待ちカウンタ５、切替値検出回路６、信号セレクタ７
及びバス調停回路８が設けられている。

【００１２】この回路は、図示しないＤＭＡコントロー
ラ本体部分を制御し、図示しないメモリからバスを介し
て他のメモリやデバイスにデータ転送を送る制御を行
う。ＤＭＡ転送動作のシーケンスは、ＤＭＡ転送シーケ
ンス回路２が制御する。このＤＭＡ転送シーケンス回路
２とこれに制御される回路を、この発明ではデータ転送
回路２１と呼んでいる。また、転送待ちカウンタ５とそ
の周辺回路のことを待ち時間計測手段２２と呼んでい
る。更に、切替値検出回路６のことをラッシュアクセス
モード制御手段２３と呼んでいる。

【００１３】次に、図１に示す各部分の構成を具体的に
説明する。転送要求生成回路１は、タイマや外部トリガ
転送回路等により構成されている。この回路によって、
転送要求信号Ｃ１がＤＭＡ転送シーケンス回路２と微分
回路３に入力される。微分回路３は、転送要求信号Ｃ１
を受け入れて、クロックＣ２の１サイクル分の転送要求
エッジ信号Ｃ３を生成し出力する回路である。ゲート４
は、この転送要求エッジ信号Ｃ３を受け入れて、ラッシ
ュアクセスモード信号Ｃ４がネゲートの状態で転送要求
エッジ信号Ｃ３をカウントイネーブル信号Ｃ５にして出
力する回路である。

【００１４】このカウントイネーブル信号Ｃ５は、信号
セレクタ７と転送待ちカウンタ５とに出力される。カウ
ントイネーブル信号Ｃ５の値は、転送要求エッジ信号Ｃ
３がアサートの場合はアサート、転送要求エッジ信号Ｃ
３がネゲートの場合にはネゲートになる。また、ラッシ
ュアクセスモード信号Ｃ４がアサートの場合には、ゲー
ト４は閉じられ、転送要求エッジ信号Ｃ３の内容に関わ
らず、カウントイネーブル信号Ｃ５は常にネゲートとな
る。

【００１５】転送待ちカウンタ５は、アクセス終了信号
Ｃ６を同期リセット信号とした同期カウンタである。こ
の転送待ちカウンタ５は、カウントイネーブル信号Ｃ５
がアサートされている状態で、クロックＣ２の立ち上が
りエッジをカウントし、カウントアップする。また、ア
クセス終了信号Ｃ６がアサートされている状態では、ク
ロックＣ２の立ち上がりエッジでカウンタ値が“０”に
リセットされる。転送待ちカウンタ５は、こうしてカウ
ンタ値Ｃ７を得て、切替値検出回路６に出力する。

【００１６】切替値検出回路６は、予め一定の閾値を保
持しており、転送待ちカウンタ５の出力するカウンタ値
Ｃ７と比較する。カウンタ値Ｃ７が閾値を越えた場合に
は、ラッシュアクセスモード信号Ｃ４をアサートし、そ
の他の場合にはラッシュアクセスモード信号Ｃ４をネゲ
ートするように動作する。この閾値はデータ転送遅延の
許容量から割り出した一定値である。

【００１７】信号セレクタ７は、カウントイネーブル信
号Ｃ５をゲート信号として受け入れるゲートから構成さ
れる。切替値検出回路６から入力するラッシュアクセス
モード信号Ｃ４は、図の左側から入力する転送先バッフ
ァフル信号Ｃ８とノーマルアクセス終了信号Ｃ９のいず
れかを選択するための制御信号である。即ち、信号セレ
クタ７は、カウントイネーブル信号Ｃ５がネゲートさ
れ、ラッシュアクセスモード信号Ｃ４がアサートされて
いる場合、転送先バッファフル信号Ｃ８を選択して出力
する。これがアクセス終了信号Ｃ６としてＤＭＡ転送シ
ーケンス回路２に向け出力される。

【００１８】一方、カウントイネーブル信号Ｃ５がネゲ
ートされ、ラッシュアクセスモード信号Ｃ４がネゲート
されている場合には、ノーマルアクセス終了信号Ｃ９が
選択されアクセス終了信号Ｃ６として、ＤＭＡ転送シー
ケンス回路２に出力される。なお、カウントイネーブル
信号Ｃ５がアサートされている場合には、アクセス終了
信号Ｃ６の値はネゲートされたまま一定に保持される。

【００１９】ＤＭＡ転送シーケンス回路２は、バス調停
回路８に対しバス権要求信号Ｃ１０を出力すると共に、
バス調停回路８からバス権許可信号Ｃ１１を受け付ける
よう構成されている。そして、転送要求信号Ｃ１がアサ
ートされると、バス権要求信号Ｃ１０をアサートし、ア
クセス終了信号Ｃ６がアサートされるとバス権要求信号
Ｃ１０をネゲートするよう構成されている。

【００２０】〈動作〉図２に、ノーマルアクセスモード
のタイムチャートを示す。まず、待機状態では、転送待
ちカウンタ５のカウンタ値Ｃ７は、初期値状態即ち
“０”になっている。また、ラッシュアクセスモード信
号Ｃ４はネゲートされている。図２の（ｂ）に示すよう
に、転送要求生成回路１から出力される転送要求信号Ｃ
１がアサートされる。一般に、ＤＭＡコントローラは、
例えば一定の時間おきに転送要求を発生させるため、タ
イマのカウントアップトリガ等がこの転送要求信号Ｃ１
をアサートさせるきっかけになる。

【００２１】ＤＭＡ転送シーケンス回路２は、図２の時
刻ｔ１において、転送要求信号Ｃ１のアサートを検出
し、バス権要求信号Ｃ１０をアサートする（図２
（ｃ））。こうして、バス調停回路８に対しバス権の要
求が行われる。同時に、微分回路３は、クロックＣ２の
立ち上がりで転送要求信号Ｃ１を検出し、転送要求エッ
ジ信号Ｃ３をアサートする。次の時刻ｔ２において、微
分回路３は、転送要求エッジ信号Ｃ３をネゲートする。
こうして、図２（ｅ）に示すように、クロックＣ２の１
サイクル分のアサート信号を生成する。

【００２２】ゲート４は、ラッシュアクセスモード信号
Ｃ４がネゲートされているため、時刻ｔ１から時刻ｔ２
に転送要求エッジ信号Ｃ３のアサートに従い、カウント
イネーブル信号Ｃ５をアサートする。また、時刻ｔ２に
おいて、転送要求エッジ信号Ｃ３のネゲートに従って、
カウントイネーブル信号Ｃ５をネゲートする。時刻ｔ２
において、転送待ちカウンタ５は、カウントイネーブル
信号Ｃ５のアサートを検出することによってカウントア
ップを行う。転送待ちカウンタ５のカウンタ値Ｃ７は、
これにより“０”から“１”に変化する。

【００２３】時刻ｔ２以降、転送待ちカウンタ５は、ク
ロックＣ２をカウントし、そのカウンタ値Ｃ７を順に
“１”ずつカウントアップしていく（図２（ｇ））。こ
の動作は、ラッシュアクセスモード信号Ｃ４がアサート
されるか、あるいはアクセス終了信号Ｃ６がアサートさ
れるまで継続する。

【００２４】バス調停回路８は、バス権の優先順位に基
づいて、より優先順位の高いデバイスがバス権を要求し
ていない限り、このデータ転送制御回路に対しバス権を
与える。このとき、バス調停回路８の出力するバス権許
可信号Ｃ１１がアサートされる（図２（ｄ））。時刻ｔ
５で、バス権許可信号Ｃ１１がアサートされると、時刻
ｔ６で、ＤＭＡ転送シーケンス回路２がバス権許可信号
Ｃ１１を検出し、ＤＭＡ転送処理を開始する。指定され
た転送シーケンスが完了すると、ノーマルアクセス終了
信号Ｃ９がアサートされる（図２（ｉ）、（ｊ））。

【００２５】なお、この時刻ｔ８の時点で、転送待ちカ
ウンタ５のカウンタ値は、閾値である一定値（ここでは
切替値と表現している）に満たない。従って、切替値検
出回路６は、ラッシュアクセスモード信号Ｃ４をネゲー
トしたまま維持する。信号セレクタ７は、ノーマルアク
セス終了信号Ｃ９を選択して受け入れ、アクセス終了信
号Ｃ６をアサートする。時刻ｔ９において、ＤＭＡ転送
シーケンス回路２は、バス権要求信号Ｃ１０をネゲート
する。バス調停回路８は、これを受けて、時刻ｔ９にバ
ス権許可信号Ｃ１１をネゲートする。こうして、ＤＭＡ
転送が完了し、バスが開放されて他のバスにバス権が与
えられる状態になる。

【００２６】図３には、ラッシュアクセスモードのタイ
ムチャートを示す。図３（ａ）に示す転送要求信号Ｃ
１、（ｅ）、（ｆ）に示す転送要求エッジ信号Ｃ３、カ
ウントイネーブル信号Ｃ５の出力までの動作は、図２に
示したノーマルアクセスモードと変わらない。ここで、
切替値検出回路６によるモード切り替えのための切替値
をｎとする。

【００２７】時刻ｔ２では、転送待ちカウンタ５のカウ
ント値が“１”だけアップし、ｎに変化したとする。こ
のとき、切替値検出回路６は、ラッシュアクセスモード
信号Ｃ４をアサートする。これによって、ゲート４のゲ
ート信号がネゲートされ、ゲート４の出力するカウント
イネーブル信号Ｃ５の値をネゲート固定とし、ラッシュ
アクセスモード信号アサート後のカウントアップを禁止
する。従って、転送待ちカウンタ５は、ｎのカウント値
Ｃ７を出力し続ける。

【００２８】ラッシュアクセスモード信号Ｃ４がアサー
トされると、信号セレクタ７は転送先バッファフル信号
Ｃ８を受け入れるように動作を切り替える。即ち、この
状態で、ＤＭＡ転送が続行され、時刻ｔ８において、図
の（ｋ）に示すように、転送先バッファフル信号Ｃ８が
アサートされると、信号セレクタ７はアクセス終了信号
Ｃ６をクロックＣ２の１周期分アサートする。ＤＭＡ転
送シーケンス回路２はこれを受けて、時刻ｔ９にバス権
要求信号Ｃ１０をネゲートする。

【００２９】転送待ちカウンタ５はアクセス終了信号Ｃ
６の入力により、カウンタ値Ｃ７が０へ戻り、ラッシュ
アクセスモード信号Ｃ４がネゲートされることを防止す
る。また、ラッシュアクセスモード信号Ｃ４は信号セレ
クタ７の選択信号を切り替える。カウントイネーブル信
号Ｃ５はネゲート固定となっているので、出力であるア
クセス終了信号Ｃ６の値は転送先バッファフル信号Ｃ８
の値と同一となる。バス調停回路８はバス権の優先順位
に基づいて、より優先順位の高いデバイスがバス権を要
求していない条件で、バスの開放を検出次第、時刻ｔ５
において、バス権許可信号Ｃ１１をアサートする。

【００３０】転送先バッファフル信号Ｃ８がアサートさ
れると、ラッシュアクセスモード信号Ｃ４はアサートを
維持しているので、信号セレクタ７の出力であるアクセ
ス終了信号Ｃ６の値は転送先バッファフル信号Ｃ８の値
と同一となる。転送先バッファフル信号Ｃ８がアサート
されることにより、信号セレクタ７の内部遅延分だけ遅
延して、アクセス終了信号Ｃ６がアサートされる。時刻
ｔ９において、ＤＭＡ転送シーケンス回路２により、ア
クセス終了信号Ｃ６のアサートが検出されるが、時刻ｔ
３から時刻ｔ９までにノーマルアクセス終了信号Ｃ９が
アサートされていてもＤＭＡ転送シーケンス回路２はラ
ッシュアクセスモード信号Ｃ４のアサートにより検出で
きない。

【００３１】時刻ｔ９におけるＤＭＡ転送シーケンス２
のアクセス終了信号Ｃ６のアサート検出により、ＤＭＡ
転送シーケンス回路２はバス権要求信号Ｃ１０をネゲー
トする。時刻ｔ１０において、バス調停回路８はバス権
要求信号Ｃ１０のネゲートを検出し、バス権が開放され
たと判断し、バス権許可信号Ｃ１１をネゲートし、バス
権を次のデバイスへ譲渡する。時刻ｔ９において、転送
待ちカウンタ５は、転送先バッファフル信号Ｃ８のアサ
ートを検出し、カウンタ値Ｃ７の値をリセットし、０と
する。これにより、切替値検出回路６はラッシュアクセ
スモード信号Ｃ４をネゲートし、待機状態に戻る。

【００３２】図４には、アクセスモード切り替え時のタ
イムチャートを示す。これは、アクセスの終了と同時に
ラッシュアクセスモードになる条件が成立した場合の動
作である。時刻ｔ１において、微分回路３は転送要求信
号Ｃ１を検出し、出力である転送要求エッジ信号Ｃ３を
アサートする。時刻ｔ２において、微分回路３は転送要
求エッジ信号Ｃ３をネゲートし、クロックＣ２の１サイ
クル分のアサート信号を生成する。ゲート４は、ゲート
信号であるラッシュアクセスモード信号Ｃ４が待機状態
のままでネゲートされているため、時刻ｔ１における転
送要求エッジ信号Ｃ３のアサートに従い、カウントイネ
ーブル信号Ｃ５をアサートする。また、時刻ｔ２におけ
る転送要求エッジ信号Ｃ３のネゲートに従い、カウント
イネーブル信号Ｃ５をネゲートする。

【００３３】時刻ｔ１において、ノーマルアクセス終了
信号Ｃ９がアサートされるが、信号セレクタ７にゲート
信号として入力されるカウントイネーブル信号Ｃ５も時
刻ｔ１にてアサートされるため、信号セレクタ７の出力
であるアクセス終了信号Ｃ６はネゲート固定となる。時
刻ｔ２において、転送待ちカウンタ５はカウントイネー
ブル信号Ｃ５を検出する。アクセス終了信号Ｃ６がネゲ
ートされているため、カウントアップを行い、カウンタ
値Ｃ７はｎ−１から切替値であるｎへ変化する。

【００３４】切替値検出回路６はカウンタ値Ｃ７が切替
値ｎとなったことを検出し、時刻ｔ２のカウンタ値変化
に対してラッシュアクセスモード信号Ｃ４をアサートす
る。ラッシュアクセスモード信号Ｃ４のアサートによ
り、ゲート４のゲート信号をネゲートとし、転送要求エ
ッジ信号Ｃ３の変化に関わらず、カウントイネーブル信
号Ｃ５の値をネゲート固定とし、ラッシュアクセスモー
ド信号アサート後のカウントアップを禁止する。

【００３５】ラッシュアクセスモード信号Ｃ４がアサー
トされることにより、信号セレクタ７は出力であるアク
セス終了信号Ｃ６の値をノーマルアクセス終了信号Ｃ９
から転送先バッファフル信号Ｃ８に切り替える。このた
め、ノーマルアクセス終了信号Ｃ６のアサートは無視さ
れ、以降はラッシュアクセスモードとして、転送先バッ
ファフル信号Ｃ８のアサートを待つ。

【００３６】図５に、転送終了と同時の転送要求タイム
チャートを示す。この図により、図４と同様の状況で、
カウンタ値Ｃ７が切替値ｎに満たない場合の動作を説明
する。時刻ｔ１において、微分回路３は転送要求信号Ｃ
１を検出し、出力である転送要求エッジ信号Ｃ３をアサ
ートする。時刻ｔ２において、微分回路３は転送要求エ
ッジ信号Ｃ３をネゲートし、クロックＣ２の１サイクル
分のアサート信号を生成する。ゲート４はゲート信号で
あるラッシュアクセスモード信号Ｃ４が待機状態のまま
でネゲートされているため、時刻ｔ１における転送要求
エッジ信号Ｃ３のアサートに従い、カウントイネーブル
信号Ｃ５をアサートする。また、時刻ｔ２における転送
要求エッジ信号Ｃ３のネゲートに従い、カウントイネー
ブル信号Ｃ５をネゲートする。

【００３７】時刻ｔ１において、ノーマルアクセス終了
信号Ｃ９がアサートされるが、信号セレクタ７にゲート
信号として入力されるカウントイネーブル信号Ｃ５も時
刻ｔ１にてアサートされる。このため、信号セレクタ７
の出力であるアクセス終了信号Ｃ６はネゲート固定とな
る。時刻ｔ２において、転送待ちカウンタ５はカウント
イネーブル信号Ｃ５を検出し、アクセス終了信号Ｃ６が
ネゲートされているため、カウントアップを行い、カウ
ンタ値Ｃ７はｍ−１からｍへ変化する。

【００３８】切替値検出回路６は、カウンタ値Ｃ７が切
替値ｎに満たないため、ラッシュアクセスモード信号Ｃ
４のネゲートを維持する。時刻ｔ２における、転送要求
エッジ信号Ｃ３のネゲートにより、カウントイネーブル
信号Ｃ５がネゲートされる。信号セレクタ７は、ノーマ
ルアクセス終了信号Ｃ９がアサートされているため、ア
クセス終了信号Ｃ６をアサートする。時刻ｔ３におい
て、ＤＭＡ転送シーケンス回路２は、アクセス終了信号
Ｃ６のアサートを検出し、バス権要求信号Ｃ１０をネゲ
ートする。同時に、転送待ちカウンタ５はアクセス終了
信号Ｃ６のネゲートを検出し、カウンタ値Ｃ７をリセッ
トし、待機時の値である０とする。

【００３９】上記のような方法によって、ほぼ一定の周
期でアサートされる転送要求の回数や、転送要求を出し
てから実際にバス権が与えられるまでの時間を、適当な
待ち時間計測手段により計測し、この時間が一定値を越
えた場合には、ラッシュアクセスモードとすればよい。
従って、この待ち時間の計測手段の構成は、ハードウェ
アあるいはソフトウェア等、様々な回路に変更すること
ができる。また、ラッシュアクセスモードの制御切り替
えのためのハードウェアやソフトウェアも同等の趣旨で
任意に変更して差し支えない。

【００４０】〈具体例１の効果〉以上のように、転送要
求から使用権を獲得するまでの待ち時間を計測し、その
待ち時間が一定値を越えた場合には、ラッシュアクセス
モードとし、転送先のバッファがフルになるまで自動転
送を行うので、バス権が長期間取得できなかったような
場合に生じる転送先でのアンダーランやデータ待ちによ
るシーケンスの停滞を防止できる。

【００４１】また、ラッシュアクセスモードが開始され
ると、転送先のバッファがフルになるまでバス権取得を
維持するため、同じデータ量を複数回に分けて転送する
場合に比べてバス権取得の手順が簡略化される。即ち、
単位量ずつデータ転送を行う場合には、その都度バス権
の取得開放、その他の手順が必要となるが、こうした処
理が短縮されることによって、実質的にバスの占有時間
が短くなる。従って、システム全体のスループットを向
上させることができる。

【００４２】なお、１回のラッシュアクセスにより省略
可能なサイクル数は、次の式によって求めることができ
る。 α＝（（β／γ）−１）×（δ＋ε＋ζ−η） ただし、各記号は以下の通りである。 α：短縮サイクル数 β：転送先バッファの空きデータ量 γ：通常１回のバス取得で転送されるデータ量 δ：バス権開放状態から転送開始までに必要なサイクル
数 ε：転送完了からバス開放までに必要なサイクル数 ζ：ファーストアクセスに必要なサイクル数 η：連続アクセスに必要なサイクル数具体的には、１回
に付き、この計算で得られるような手順を省略できる。

【００４３】〈具体例２〉上記の具体例１では、データ
転送先の許容量の限度であるバッファメモリがいっぱい
になるまでのデータ量を設定し、一定以上バス権要求が
待たされた場合、このバッファメモリがいっぱいになる
までデータを転送した。しかしながら、一般に、ＤＭＡ
コントローラは、バスの占有時間を十分に短くするため
に単位量ずつデータを転送する。そのために、タイマ等
を用いて一定時間おきにバス権を取得し、単位量のデー
タを転送する。従って、もしバス権要求が受け入れられ
ず、例えば３回分のデータ転送が待たされた場合には、
３回分のデータを一括転送すればリカバリーが可能であ
る。この具体例はこうした機能をデータ転送制御回路に
持たせる。

【００４４】図６には、具体例２のデータ転送制御回路
ブロック図を示す。この回路は、図１に示した回路のゲ
ート４の代わりにエクスクルーシブオア回路１１を設け
ている。また、信号セレクタ７の代わりにゲート１０を
設けている。転送要求生成回路１、ＤＭＡ転送シーケン
ス回路２、微分回路３等の動作は、具体例１と同様であ
る。微分回路３から出力される転送要求エッジ信号Ｃ３
は、転送待ちカウンタ５とエクスクルーシブオア回路１
１に入力する。転送待ちカウンタ５の動作も具体例１と
同様である。

【００４５】即ち、転送待ちカウンタ５は、カウントイ
ネーブル信号Ｃ１４がアサートされている状態でクロッ
クＣ２の立ち上がりエッジをカウントし、カウントアッ
プする。また、ノーマルアクセス終了信号Ｃ９がアサー
トされて、カウントイネーブル信号Ｃ１４がアサートさ
れている状態で、クロックＣ２の立ち上がりエッジによ
りカウントダウンされる。クロックＣ２の立ち上がりエ
ッジにおいて、転送要求エッジ信号Ｃ３とノーマルアク
セス終了信号Ｃ９が共にアサートされている場合には、
カウントイネーブル信号Ｃ１４がネゲートされて、転送
待ちカウンタ５は値を変更しない。

【００４６】エクスクルーシブオア回路１１は、転送要
求エッジ信号Ｃ３とノーマルアクセス終了信号Ｃ９とを
受け入れて、カウントイネーブル信号Ｃ１４を生成する
ように構成されている。終了検出回路９は、転送待ちカ
ウンタ５の出力するカウンタ値Ｃ７を受け入れて、その
最下位ビットを除いたビットのオア出力をラッシュアク
セスモード信号Ｃ１２として出力する回路である。カウ
ンタ値Ｃ７が“０”あるいは“１”以外の場合に、この
ラッシュアクセスモード信号Ｃ１２はアサートとなり、
カウント値Ｃ７が“０”または“１”の際、ネゲートと
なる。

【００４７】ラッシュアクセスモード信号Ｃ１２は、ゲ
ート１０を制御するように構成する。このゲート１０
は、ラッシュアクセスモード信号Ｃ１２がネゲートされ
ている場合、アクセス終了信号Ｃ１３の値をノーマルア
クセス終了信号Ｃ９と同一にする。また、ラッシュアク
セスモード信号Ｃ１２がアサートされている場合には、
アクセス終了信号Ｃ１３の値をネゲートし、固定する。
その他の部分は具体例１と同様の構成である。

【００４８】〈動作〉次に、具体例２の回路の動作を説
明する。図７は、ノーマルアクセスモードタイムチャー
トである。まず、待機状態には、転送待ちカウンタ５の
出力であるカウンタ値Ｃ７は初期状態であり、ラッシュ
アクセスモード信号はネゲートされている。通常では、
このタイムチャートのように、転送要求生成回路１にお
いて、ＤＭＡ転送の必要条件が発生すると転送要求信号
Ｃ１がアサートされる。ＤＭＡ転送シーケンス回路２
は、時刻ｔ１において、転送要求信号Ｃ１のアサートを
検出して、バス権要求信号Ｃ１０をアサートし、バス調
停回路８に対してバス権を要求する。

【００４９】時刻ｔ１において同時に、微分回路３は、
クロックＣ２の立ち上がりで転送要求信号Ｃ１を検出
し、転送要求エッジ信号Ｃ３をアサートする。時刻ｔ２
において、微分回路３は転送要求エッジ信号Ｃ３をネゲ
ートし、クロックＣ２の１サイクル分のアサート信号を
生成する。時刻ｔ２において、転送要求エッジ信号Ｃ３
がアサートされ、ノーマルアクセス終了信号Ｃ９がネゲ
ートされているため、２つの排他的論理和の出力である
カウントイネーブル信号Ｃ１４はアサートされている。
転送待ちカウンタ５は、カウントイネーブル信号Ｃ１４
のアサートを検出することにより、転送要求エッジ信号
Ｃ３のアサートに従い、カウントアップし、カウンタ値
Ｃ７の値は０から１へ変化する。

【００５０】バス調停回路８は、バス権の優先順位に基
づいて、より優先順位の高いデバイスがバス権を要求し
ていない条件で、バス権の開放を検出次第、時刻ｔ５に
おいて、バス権許可信号Ｋをアサートする。時刻ｔ６に
おいて、ＤＭＡ転送シーケンス回路２は、バス権許可信
号Ｋを検出し、時刻ｔ６からＤＭＡ転送を開始する。指
定された転送シーケンスを完了すると、ノーマルアクセ
ス終了信号Ｃ９がアサートされる。

【００５１】時刻ｔ９において、ノーマルアクセス終了
信号Ｃ９がアサートされ、転送要求エッジ信号Ｃ３がネ
ゲートされているため、２つの排他的論理和の出力であ
るカウントイネーブル信号Ｃ１４はアサートされる。転
送待ちカウンタ５はカウントイネーブル信号Ｃ１４のア
サートを検出することにより、ノーマルアクセス終了信
号Ｃ９のアサートに従い、カウントダウンし、カウンタ
値Ｃ７の値は１から０へ変化する。

【００５２】時刻ｔ９において、カウンタ値Ｃ７の値は
１となっているため、ラッシュアクセスモード信号Ｃ１
２はネゲートされている。そのため、ゲート１０は、ノ
ーマルアクセス終了信号Ｃ９のアサートをアクセス終了
信号Ｃ１３のアサートとして出力し、ＤＭＡ転送シーケ
ンス回路２へ入力する。ＤＭＡ転送シーケンス回路２
は、時刻ｔ９において、アクセス終了信号Ｃ１３のアサ
ートを検出するとＤＭＡ転送を終了して、バス権要求信
号Ｃ１０をネゲートする。

【００５３】バス調停回路８は、時刻ｔ１０において、
バス権要求信号Ｃ１０のネゲートを検出するとバス権が
開放されたと判断し、バス権許可信号Ｃ１１をネゲート
し、バス権を次のデバイスへ譲渡する。バス権許可信号
Ｃ１１がネゲートされた時点でＤＭＡ転送が完了し、Ｄ
ＭＡ転送シーケンス回路２は転送要求信号Ｃ１のアサー
トを待つ待機状態となる。

【００５４】図８は、ラッシュアクセスモードバス権待
ち状態のタイムチャートである。時刻ｔ１から時刻ｔ４
までは図７のタイムチャートの時刻ｔ１から時刻ｔ４ま
でと同じシーケンスとなる。バス権要求信号Ｃ１０をア
サートしても一向にバス権許可信号Ｃ１１がアサートさ
れない場合、バス権を取得する前に次のＤＭＡ転送の必
要条件が発生して、転送要求信号Ｃ１がアサートされ
る。ＤＭＡ転送シーケンス回路２は、バス権要求信号Ｃ
１０がアサートされている条件では、この転送要求信号
Ｃ１を無視する。

【００５５】時刻ｔ６において、微分回路３はクロック
Ｃ２の立ち上がりで転送要求信号Ｃ１を検出し、転送要
求エッジ信号Ｃ３をアサートする。時刻ｔ７において、
微分回路３は転送要求エッジ信号Ｃ３をネゲートし、ク
ロックＣ２の１サイクル分のアサート信号を生成する。
時刻ｔ７において、転送要求エッジ信号Ｃ３がアサート
され、ノーマルアクセス終了信号Ｃ９がネゲートされて
いるため、２つの排他的論理和の出力であるカウントイ
ネーブル信号Ｃ１４はアサートされている。

【００５６】転送待ちカウンタ５は、カウントイネーブ
ル信号Ｃ１４のアサートを検出することにより、転送要
求エッジ信号Ｃ３のアサートに従い、カウントアップ
し、カウンタ値Ｃ７の値は“１”から“２”へ変化す
る。終了検出回路９はカウンタ値Ｃ７の値が“０”また
は“１”以外になったことを検出し、ラッシュアクセス
モード信号Ｃ１２をアサートする。

【００５７】図９は、ラッシュアクセスモード転送状態
のタイムチャートである。バス調停回路８は、バス権の
優先順位に基づいて、より優先順位の高いデバイスがバ
ス権を要求していない条件で、バス権の開放を検出次
第、時刻ｔ１０において、バス権許可信号Ｃ１１をアサ
ートする。時刻ｔ１１において、ＤＭＡ転送シーケンス
回路２はバス権許可信号Ｃ１１を検出し、時刻ｔ１１か
らＤＭＡ転送を開始する。指定された転送シーケンスを
完了すると、ノーマルアクセス終了信号Ｃ９がアサート
される。時刻ｔ１３において、ノーマルアクセス終了信
号Ｃ９がアサートされ、転送要求エッジ信号Ｃ３がネゲ
ートされているため、２つの排他的論理和の出力である
カウントイネーブル信号Ｃ１４はアサートされる。

【００５８】転送待ちカウンタ５は、カウントイネーブ
ル信号Ｃ１４のアサートを検出することにより、ノーマ
ルアクセス終了信号Ｃ９のアサートに従い、カウントダ
ウンし、カウンタ値Ｃ７の値はｍからｍ−１へ変化す
る。時刻ｔ１３において、カウンタ値Ｃ７の値はｍとな
っているため、ラッシュアクセスモード信号Ｃ１２はア
サートを維持し、ゲート１０はノーマルアクセス終了信
号Ｃ９のアサートを無視してアクセス終了信号Ｃ１３の
値をネゲート固定で維持する。そのため、ＤＭＡ転送シ
ーケンス回路２へはアクセス終了の信号は入力されず、
ＤＭＡ転送シーケンス回路２はＤＭＡ転送を続ける。

【００５９】ノーマルアクセス終了信号Ｃ９のアサート
毎にカウンタ値はカウントダウンを行い、カウンタ値が
２となっている状態でノーマルアクセス終了信号Ｃ９が
アサートされると、時刻ｔ１６において、ノーマルアク
セス終了信号Ｃ９がアサートされる。転送要求エッジ信
号Ｃ３がネゲートされているため、２つの排他的論理和
の出力であるカウントイネーブル信号Ｃ１４はアサート
されている。

【００６０】転送待ちカウンタ５は、カウントイネーブ
ル信号Ｃ１４のアサートを検出することにより、ノーマ
ルアクセス終了信号Ｃ９のアサートに従い、カウントダ
ウンし、カウンタ値Ｃ７の値は“２”から“１”へ変化
する。終了検出回路９は、カウンタ値Ｃ７の値が“０”
または“１”となったことを検出し、ラッシュアクセス
モード信号Ｃ１２をネゲートする。これ以降は図７のタ
イムチャートにおける時刻ｔ８以降と同一となる。

【００６１】通常のシーケンスとして完了するには、転
送要求信号Ｃ１がアサートしてから次の転送要求信号Ｃ
１がアサートされる前にバス権許可信号Ｋがアサートさ
れ、ＤＭＡ転送を完了する必要がある。この際は転送要
求信号Ｃ１とバス権許可信号Ｋが交互にアサートされる
ことになる。

【００６２】図１０は、ラッシュアクセスモード同時ア
サート状態のタイムチャートである。時刻ｔ２におい
て、転送要求信号Ｃ１が微分回路３により検出され、転
送要求エッジ信号Ｃ３がアサートされる。よって、時刻
ｔ３において、転送要求エッジ信号Ｃ３がアサートされ
る。ノーマルアクセス終了信号Ｃ９がアサートされてい
るため、２つの排他的論理和の出力であるカウントイネ
ーブル信号Ｃ１４はネゲートされている。転送待ちカウ
ンタ５は、カウントイネーブル信号Ｃ１４のネゲートを
検出することにより、カウントを行わず、カウンタ値Ｃ
７の値はｍを維持する。これにより、転送要求エッジ信
号Ｃ３のカウントアップとノーマルアクセス終了信号Ｃ
９のカウントダウンによる相殺を実現する。

【００６３】〈具体例２の効果〉以上のように、２回以
上転送要求が待たされた場合に、待たされた回数分の要
求回数を転送待ちカウンタ５により計測し、単位量の要
求回数倍に相当するデータ転送量を決定して、このデー
タを一括転送するので、具体例１と同様にアンダーラン
やデータ待ちによるシーケンスの停滞を防止できる。し
かも、待たされた回数分だけＤＭＡ転送を行うため、短
期間待たされた状態では、ＤＭＡ転送時間は短くなる。
従って、バスの占有時間も短くなり、システムの負担が
軽減される。

【００６４】逆に長時間待たされた場合、転送されるデ
ータ量が多くなり、連続転送によって具体例１と同様、
バス権獲得のための処理等の時間が節約される。また、
ＤＭＡ転送中に、転送要求信号Ｃ１を受け付けることが
可能なため、対象デバイスとＤＭＡコントローラとの並
列処理が可能になる。

【００６５】更に、具体例１と比べるとバッファフル信
号を受け入れる必要がなくなり、ハードウェアが簡単に
なる他、外部デバイスの種別を問わずに実現することが
可能な特徴を持つ。なお、この具体例の場合にも、要求
回数を計測する手段の構成や方法は任意に変更が可能で
ある。

【００６６】〈具体例３〉これまでの具体例は、原則と
して従来のＤＭＡコントローラと同様に、単位量のデー
タを転送する動作を繰り返し、待ち時間が著しく長くな
った場合にデータの一括転送を行うようにした。この具
体例では、予め待ち転送要求回数を決めておき、それま
では単位量のデータ転送等も行わず、一定の条件が満た
されると、一括してデータ転送を実行する。なお、この
場合にも、データ転送先の許容量を越えないデータ転送
量を設定することは言うまでもない。

【００６７】図１１には、具体例３のデータ転送制御回
路ブロック図を示す。この図の転送要求生成回路１、微
分回路３、ゲート４、転送待ちカウンタ５等は、具体例
１のものと同様である。ここで、この具体例では、転送
待ちカウンタ５の出力するカウンタ値Ｃ７を受け入れる
切替値検出回路６がラッシュアクセスモード信号Ｃ１５
を生成する。また、この出力を受け入れる微分回路１２
を新たに設けている。さらに、具体例１において、転送
先バッファフル信号Ｃ８を受け入れた信号セレクタ７が
省略されている。即ち、転送先バッファフル信号Ｃ８を
ＤＭＡ転送シーケンス回路２に受け入れる構成となって
いる。

【００６８】ゲート４の動作は具体例１と同様である。
転送待ちカウンタ５は、クロックＣ２を同期クロックと
し、転送要求エッジ信号Ｃ３がアサートされている状態
で、そのクロックＣ２の立ち上がりエッジを検出し、カ
ウントアップする。また、転送先バッファフル信号Ｃ８
の入力によってリセットされる。

【００６９】切替値検出回路６は、予め設定した閾値を
備えており、カウンタ値Ｃ７がその閾値を超えた場合
に、ラッシュアクセスモード信号Ｃ１５をアサートする
ように構成されている。この切替値検出回路６で設定す
る閾値は、ＤＭＡ転送対象のバッファのサイズから求め
られるバッファの空き空間を転送データが満たすだけの
時間に対応させておく。

【００７０】ラッシュアクセスモード信号Ｃ１５は、微
分回路１２に入力するように構成されている。微分回路
１２は、このラッシュアクセスモード信号Ｃ１５がアサ
ートされると、最初の１クロック分でアサートするシー
ケンス開始信号Ｃ１６を出力する。このシーケンス開始
信号Ｃ１６はＤＭＡ転送シーケンス回路２に入力する。
ＤＭＡ転送シーケンス回路２は、このシーケンス開始信
号Ｃ１６が入力すると、シーケンスを開始し、ＤＭＡの
転送要求とＤＭＡ転送が開始される。

【００７１】即ち、この回路は、転送要求生成回路１か
ら転送要求があっても、転送待ちカウンタ５で一定の転
送要求回数を計測し、その時間を経過したとき、ＤＭＡ
転送シーケンス回路２を起動する。その後は、一挙にデ
ータ転送を行い、相手先のバッファがフルになった場合
に転送が終了する。

【００７２】〈動作〉図１２には、ラッシュアクセスモ
ード切替待ち時間のタイミングチャートを示す。また、
図１３には、ラッシュアクセスモードの転送時間のタイ
ムチャートを示す。これらの図を用いて、上記の回路の
動作を説明する。タイマまたは外部トリガ等で構成され
る転送要求生成回路１の出力である転送要求信号Ｃ１は
微分回路３に接続される。転送要求信号Ｃ１は微分回路
３によりクロックＣ２の１サイクル分の転送要求エッジ
信号Ｃ３に加工され、ゲート４に接続される。ゲート４
は、ラッシュアクセスモード信号Ｃ１５により制御さ
れ、ラッシュアクセスモード信号Ｃ１５がネゲートの状
態でカウントイネーブル信号Ｃ５の値は転送要求エッジ
信号Ｃ３がアサートの場合はアサート、転送要求エッジ
信号Ｃ３がネゲートの場合はネゲートとなる。ラッシュ
アクセスモード信号Ｃ１５がアサートの場合、転送要求
エッジ信号Ｃ３の値に関係なくカウントイネーブル信号
Ｃ５の値は常にネゲートとなる。

【００７３】転送待ちカウンタ５は、クロックＣ２を同
期クロックとして、転送要求エッジ信号Ｃ３がアサート
されている状態のクロックＣ２の立ち上がりエッジでカ
ウントアップされ、転送先バッファフル信号Ｃ８を同期
リセットとする同期カウンタである。切替値検出回路６
はカウンタ値Ｃ７を監視し、規定の値となった時点でラ
ッシュアクセスモード信号Ｃ１５をアサートする。切替
値検出回路６における規定値は、ＤＭＡ転送対象バッフ
ァのサイズから求められるバッファの空き空間に対応す
る。ラッシュアクセスモード信号Ｃ１５は微分回路１２
に接続される。微分回路１２は、ラッシュアクセスモー
ド信号Ｃ１５がアサートされた最初の１クロック分でア
サートするシーケンス開始信号Ｃ１６を出力する。

【００７４】ＤＭＡ転送シーケンス回路２は、出力であ
るバス権要求信号Ｃ１０がバス調停回路８と接続され、
バス調停回路８は出力であるバス権許可信号ＫがＤＭＡ
転送シーケンス回路２と接続される。シーケンス開始信
号Ｃ１６のアサートによりシーケンスを開始し、転送先
バッファフル信号Ｃ８のアサートによりシーケンスが停
止する。

【００７５】まず、待機状態として、転送待ちカウンタ
５の出力であるカウンタ値Ｃ７は初期状態であり、ラッ
シュアクセスモード信号Ｃ１５はネゲートされている。
転送要求生成回路１において、ＤＭＡ転送の必要条件が
発生すると、転送要求信号Ｃ１がアサートされる。時刻
ｔ１において、微分回路３は、クロックＣ２の立ち上が
りで転送要求信号Ｃ１を検出し、転送要求エッジ信号Ｃ
３をアサートする。時刻ｔ２において、微分回路３は転
送要求エッジ信号Ｃ３をネゲートし、クロックＣ２の１
サイクル分のアサート信号を生成する。

【００７６】ゲート４はゲート信号であるラッシュアク
セスモード信号Ｃ１５が待機状態のままネゲートされて
いるため、時刻ｔ１における転送要求エッジ信号Ｃ３の
アサートに従い、カウントイネーブル信号Ｃ５をアサー
トする。また、時刻ｔ２における転送要求エッジ信号Ｃ
３のアサートに従い、カウントイネーブル信号Ｃ５をネ
ゲートする。時刻ｔ２において、転送待ちカウンタ５は
カウントイネーブル信号Ｃ５のアサートを検出すること
により、カウントアップを行う。カウンタ値Ｃ７は待機
状態の値である“０”から“１”へ変化する。

【００７７】時刻ｔ３から時刻ｔ６までに、時刻ｔ２と
同様にカウントイネーブル信号がアサートされており、
カウンタ値Ｃ７は“１”ずつカウントアップされる。時
刻ｔ６において、転送待ちカウンタ５がカウントイネー
ブル信号Ｃ５のアサートを検出すると、カウンタ値Ｃ７
はｎ−１から切替値であるｎに変化する。切替値検出回
路６は、カウンタ値Ｃ７が切替値ｎとなったことを検出
し、時刻ｔ６のカウンタ値Ｃ７変化に対してラッシュア
クセスモード信号Ｃ１５をアサートする。

【００７８】ラッシュアクセスモード信号Ｃ１５のアサ
ートにより、ゲート４のゲート信号をネゲートとし、転
送要求エッジ信号Ｃ３の変化に関わらず、カウントイネ
ーブル信号Ｃ５の値をネゲート固定とし、ラッシュアク
セスモード信号アサート後のカウントアップを禁止す
る。

【００７９】また、ラッシュアクセスモード信号Ｃ１５
のアサートは微分回路１２へ入力される。時刻ｔ７にお
いて、微分回路１２は、ラッシュアクセスモード信号Ｃ
１５を検出し、シーケンス開始信号Ｃ１６をアサートす
る。時刻ｔ８において、微分回路１２はシーケンス開始
信号Ｃ１６をネゲートし、クロックＣ２の１サイクル分
のアサート信号を生成する。ＤＭＡ転送シーケンス回路
２は時刻ｔ８において、シーケンス開始信号Ｃ１６のア
サートを検出して、バス権要求信号Ｃ１０をアサート
し、バス調停回路８に対してバス権を要求する。バス調
停回路８はバス権の優先順位に基づいて、より優先順位
の高いデバイスがバス権を要求していない条件で、バス
の開放を検出次第、時刻ｔ１０において、バス権許可信
号Ｃ１１をアサートする。

【００８０】時刻ｔ１において、ＤＭＡ転送シーケンス
回路２はバス権許可信号Ｃ１１のアサートを検出し、時
刻ｔ１からＤＭＡ転送処理を開始する。時刻ｔ４におい
て、転送要求信号Ｃ１がアサートされた場合、微分回路
３はクロックＣ２の立ち上がりで転送要求信号Ｃ１のア
サートを検出し、転送要求エッジ信号Ｃ３をアサート
し、時刻ｔ５において、転送要求エッジ信号Ｃ３をネゲ
ートする。このクロックＣ２の１サイクル分のアサート
信号はゲート４へ入力されるが、ゲート信号であるラッ
シュアクセスモード信号Ｃ１５がアサートされているた
め、ゲート４の出力であるカウントイネーブル信号は変
化せず、ネゲートを維持する。

【００８１】時刻ｔ８において、転送待ちカウンタ５
は、転送先バッファフル信号Ｃ８のアサートを検出す
る。転送待ちカウンタ５は、カウンタ値Ｃ７の値をリセ
ットし、待機状態の０にする。カウンタ値Ｃ７がリセッ
トされることにより、切替値検出回路６はラッシュアク
セスモード信号Ｃ１５をネゲートし、ゲート４のゲート
信号をネゲートとする。これにより、ゲート４は、入力
である転送要求エッジ信号Ｃ３に対応してカウントイネ
ーブル信号Ｃ５が変化する待機状態となる。

【００８２】時刻ｔ８において、ＤＭＡ転送シーケンス
回路２は、転送先バッファフル信号Ｃ８を検出し、バス
権要求信号Ｃ１０をネゲートする。時刻ｔ９において、
バス調停回路８は、バス権要求信号Ｃ１０のネゲートを
検出し、バス権が開放されたと判断し、バス権許可信号
Ｃ１１をネゲートし、バス権を次のデバイスへ譲渡す
る。

【００８３】〈具体例３の効果〉以上のように、この回
路は、ＤＭＡ転送要求があった場合にも、直ちにバス権
要求をせず、一定転送要求回数を計測して、その後、バ
ス権要求をし、一挙に転送先のバッファがフルになるま
で転送を実行する。従って、転送先でのアンダーラン等
が発生しない範囲で十分に動作開始を遅らせ、一括転送
によりバス権取得処理等のためのバス占有時間を節約す
る。これにより、従来のＤＭＡコントローラとは異な
り、バス権要求のための処理回数を最小限にすることが
できる。

【００８４】なお、上記の例では、バスを介してデータ
転送制御をするＤＭＡコントローラを中心に説明した
が、いずれの具体例も、バスを共有する複数のＣＰＵに
対して実行することができる。例えば、ＤＭＡ転送シー
ケンス回路を他のＣＰＵへの割り込み出力回路とし、他
のＣＰＵへの割り込みに対する応答が遅い場合に、数回
分の割り込み処理を一気に行うようにする。こうして、
複数のＣＰＵ間でのデータ転送シーケンスを調整し最適
化することができる。

【００８５】更に、上記微分回路は、１サイクル分のク
ロックイネーブル信号を生成するために設けたが、転送
要求生成回路の出力が１サイクル分のアサートを保証す
るような場合、これらの微分回路は省略が可能である。
また、ラッシュアクセスモード終了のための信号とし
て、転送先バッファフル信号を利用する例を説明した
が、転送元バッファエンプティ信号によって転送処理を
終了させるようにしても差し支えない。

【図面の簡単な説明】

【図１】具体例１のデータ転送制御回路ブロック図であ
る。

【図２】ノーマルアクセスモードのタイムチャートであ
る。

【図３】ラッシュアクセスモードのタイムチャートであ
る。

【図４】アクセスモード切り替え時のタイムチャートで
ある。

【図５】転送終了と同時の転送要求タイムチャートであ
る。

【図６】具体例２のデータ転送制御回路ブロック図であ
る。

【図７】ノーマルアクセスモードのタイムチャートであ
る。

【図８】ラッシュアクセスモードバス権待ち状態のタイ
ムチャートである。

【図９】ラッシュアクセスモード転送状態のタイムチャ
ートである。

【図１０】ラッシュアクセスモード同時アサート状態の
タイムチャートである。

【図１１】具体例３のデータ転送制御回路ブロック図で
ある。

【図１２】ラッシュアクセスモード切替待ち時間のタイ
ムチャートである。

【図１３】ラッシュアクセスモード転送期間のタイムチ
ャートである。

【符号の説明】

１ 転送要求生成回路 ２ ＤＭＡ転送シーケンス回路 ３ 微分回路 ４ ゲート ５ 転送待ちカウンタ ６ 切替値検出回路 ７ 信号セレクタ ８ バス調停回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 共有するバスを介してデータを自動転送
   するデータ転送手段と、 前記バスの使用権を要求してからその使用権を獲得する
   までの待ち時間を計測する待ち時間計測手段と、 この待ち時間計測手段の計測した待ち時間に対応したデ
   ータ量であってデータ転送先の許容量を越えないデータ
   転送量を決定して、前記データ転送手段が該当する量の
   データを一括して自動転送するように制御するラッシュ
   アクセスモード制御手段を備えたことを特徴とするデー
   タ転送制御回路。
2. 【請求項２】 共有するバスを介してデータを自動転送
   するデータ転送手段と、 前記バスの使用権を要求してからその使用権を獲得する
   までの待ち時間を計測する待ち時間計測手段と、 一定値以下の待ち時間で前記バス権を取得して前記デー
   タの自動転送を開始したときは、予め設定された単位量
   のデータを自動転送した後バス権を開放し、前記待ち時
   間が前記一定値を越えて前記データの自動転送が開始さ
   れたとき、データ転送先のバッファがフルになるまで、
   その自動転送を継続するよう制御するラッシュアクセス
   モード制御手段を備えたことを特徴とするデータ転送制
   御回路。
3. 【請求項３】 共有するバスを介してデータを自動転送
   するデータ転送手段と、 前記バスの使用権を要求してからその使用権を獲得する
   までの要求回数を計測する要求回数計測手段と、 １回の要求で前記バス権を取得して前記データの自動転
   送を開始したときは、予め設定された単位量のデータを
   自動転送した後バス権を開放し、２回以上の要求で前記
   バス権を取得したときは、前記単位量の要求回数倍に相
   当するデータ転送量を決定して、前記データ転送手段が
   該当する量のデータを一括して自動転送してからバス権
   を開放するように制御するラッシュアクセスモード制御
   手段を備えたことを特徴とするデータ転送制御回路。
4. 【請求項４】 共有するバスを介してデータを自動転送
   するデータ転送手段と、 前記バスの使用権を要求してから一定の待ち時間を計測
   する待ち時間計測手段と、 この待ち時間計測手段の計測した待ち時間を経過したと
   き、データ転送先の許容量を越えない範囲で、前記デー
   タ転送手段が該当する量のデータを一括して自動転送す
   るように制御するラッシュアクセスモード制御手段を備
   えたことを特徴とするデータ転送制御回路。