JP2000078212A - Fsk変調装置 - Google Patents

Fsk変調装置

Info

Publication number
JP2000078212A
JP2000078212A JP10243305A JP24330598A JP2000078212A JP 2000078212 A JP2000078212 A JP 2000078212A JP 10243305 A JP10243305 A JP 10243305A JP 24330598 A JP24330598 A JP 24330598A JP 2000078212 A JP2000078212 A JP 2000078212A
Authority
JP
Japan
Prior art keywords
frequency
digital data
fsk
frequency divider
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10243305A
Other languages
English (en)
Inventor
Shigeki Sakaguchi
茂樹 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Original Assignee
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiphone Co Ltd filed Critical Aiphone Co Ltd
Priority to JP10243305A priority Critical patent/JP2000078212A/ja
Publication of JP2000078212A publication Critical patent/JP2000078212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】デジタルデータの切替時にFSK変調された信
号の位相を連続的に変化させることにより、デジタルデ
ータ伝送の信頼性を向上させる。 【解決手段】基準発振回路1から出力される1つの基準
周波数f1を、分周器2を介してデジタルデータf10の
「1」または「0」により分周比が切り替えられ2つの
周波数に分周されたFSK変調出力信号f40として生成
送出し、フリップフロップを用いた1/2分周回路3、
ローパスフィルタ4を介して信号処理されたFSK変調
出力信号f51の2つの周波数(の搬送波)f41、f42の
位相を連続的に変化させ高周波、低周波成分を生じずに
伝送させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はFSK変調装置に係
わり、特にデータ通信機器の変調回路に用いられるFS
K変調装置に関する。
【0002】
【従来の技術】従来のデジタルデータ通信では「1」お
よび「0」の2値符号が使用され、このデジタルデータ
を変調する方式の1つとしてFSK(Frequency Shift
Keying)変調方式が提案されている。以下、前述のFS
K変調方式が用いられたFSK変調装置について、図4
のブロック図および図5のタイミングチャートをそれぞ
れ参照して説明する。
【0003】図4のブロック図に示すFSK変調装置
は、異なる周波数の基準周波数f101、f102をそれぞれ
出力する基準発振回路101、102と、図示しないデ
ータ発振回路から出力される図5のタイミングチャート
に示すデジタルデータf110の「1」または「0」に対
応して、入力される基準周波数f101、f102を切り替え
て出力する切替スイッチ103aが備えられた選択回路
103とで構成されている。
【0004】このようなFSK変調装置において、図4
のブロック図に示す基準発振回路101、102から出
力される基準周波数f101、f102はそれぞれ選択回路1
03に入力される。選択回路103は図示しないデータ
発振回路から出力される図5のタイミングチャートに示
すデジタルデータf110が「1」の場合には切替スイッ
チ103aを切り替えて基準発振回路101への接続と
して基準周波数f101を選択して出力する。一方、選択
回路103に入力される図5のタイミングチャートに示
すデジタルデータf110が「0」の場合には切替スイッ
チ103aを上述の基準発振回路101への接続から基
準発振回路102への接続に切り替えて基準周波数f10
2を選択して出力する。よって、選択回路103から出
力されるFSK変調出力された信号(以下、FSK変調
出力信号と称す)f103は図5のタイミングチャートに
示す信号波形となり伝送される。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
FSK変調方式が用いられたFSK変調装置は以上のよ
うに構成されているので、選択回路103は入力される
デジタルデータf110に対応して出力するFSK変調出
力信号f103(f101、f102)の周波数を直接選択して
いるため、図5のタイミングチャートに示すようにデジ
タルデータf110が「1」から「0」に変化する立ち下
がり部P101、「0」から「1」に変化する立ち上がり
部P102では、それぞれ基準周波数f101、f102の位相
が連続的には変化せずにFSK変調出力信号f103には
基準周波数f101、f102とは無関係の多くの高周波、低
周波成分が含まれるといった難点があった。また、この
FSK変調出力信号f103を復調した場合には、上述の
高周波、低周波成分が影響しジッターなどが生じて復調
データが不安定となるといった難点があった。尚、これ
はデータの伝送レートが高く、またFSK変調出力信号
f103の搬送波である基準周波数f101、f102の周波数
が低い場合に顕著に現れるものである。更に、FSKの
復調方式には様々なものが考えられているが、如何なる
復調方式を用いて復調させても、この高周波、低周波成
分は悪影響を及ぼすことから、データ伝送の信頼性が低
下するといった多くの難点があった。
【0006】本発明は上述の難点を解消するためになさ
れたもので、デジタルデータの変化(「1」から「0」
に変化する立ち下がり、「0」から「1」に変化する立
ち上がり)時にFSK変調出力される信号(FSK変調
出力信号)の高周波、低周波成分の発生をなくすことに
より、復調後のデジタルデータ出力を安定させデータ伝
送の信頼性を向上させることが可能なFSK変調装置を
提供することを目的とする。
【0007】
【課題を解決するための手段】このような目的を達成す
るため、本発明によるFSK変調装置は、基準周波数を
出力する基準発振回路と、基準周波数を分周する分周比
を可変設定可能な分周器と、デジタルデータに対応して
分周器の分周比を設定することにより異なる周波数の信
号を出力する分周比切替手段とを備えたものである。
【0008】また、本発明によるFSK変調装置は、基
準周波数を出力する基準発振回路と、同期式バイナリカ
ウンタおよびデコーダにより構成され基準周波数を分周
する分周比の設定可能な分周器と、分周器からの分周さ
れた信号が入力されるフリップフロップを用いた1/2
分周回路と、1/2分周回路からの信号が入力されるロ
ーパスフィルタと、デジタルデータに対応して分周器の
分周比を切り替えることにより異なる2周波を出力する
分周比切替手段とを備えたものである。
【0009】このようなFSK変調装置によれば、基準
発振回路から出力される1つの基準周波数を、分周器を
介してデジタルデータにより分周比が切り替えられ2つ
の周波数に分周されたFSK変調出力信号として生成送
出することにより、FSK変調出力信号の(搬送波の)
位相は連続的に変化して高周波、低周波成分を生じずに
伝送されることから、復調後のデジタルデータ出力が安
定されデータ伝送の信頼性が向上される。
【0010】
【発明の実施の形態】以下、本発明によるFSK変調装
置を適用した好ましい形態の一実施例について、図面を
参照して説明する。図1は本発明によるFSK変調装置
の一実施例の構成を示すブロック図であり1つの基準周
波数f1を出力する基準発振回路1と、同期式バイナリ
カウンタ2aおよびデコーダ2bにより構成され基準周
波数f1を分周する分周比Nを適宜に設定可能な分周比
切替手段を備えた分周器2と、フリップフロップが用い
られた1/2分周回路3と、入力される信号の高周波成
分を減衰(除去)し波形整形して出力するローパスフィ
ルタ(以下、LPFと称す)4とで構成されている。
【0011】基準発振回路1の出力部には、基準周波数
f1が入力される分周器2の同期式バイナリカウンタ2
aのクロック端子CKが接続されている。同期式バイナ
リカウンタ2aのカウントアップ出力端子T1、・・・Tn
(nは正の整数)にはデコーダ2bのカウントアップ入
力部が接続されている。また、デコーダ2bのフィード
バック出力部には同期式バイナリカウンタ2bのクリア
端子CLRと1/2分周回路3の入力部との接続点が、
デコーダ2bのデジタルデータ入力部には図示しないデ
ータ発振回路がそれぞれ接続されている。更に、1/2
分周回路3の出力部にはLPF4の入力部が接続されて
いる。尚、デコーダ2bのフィードバック出力部から同
期式バイナリカウンタ2aのクリア端子CLRへのフィ
ードバックは、図示しないデータ発振回路から出力され
るデジタルデータf10の「1」または「0」に対応して
変化するものであり、この変化により後述する基準周波
数f1の分周比Nが適宜に設定される。
【0012】このように構成された本発明によるFSK
変調装置において、以下、その動作について、図1のブ
ロック図、および図2、図3のタイミングチャートをそ
れぞれ参照して説明する。尚、図2のタイミングチャー
トは図1のブロック図に示すデジタルデータf10の変化
(「1」から「0」に変化する立ち下がり、「0」から
「1」に変化する立ち上がり)時における各信号の信号
波形を示すタイミングチャートであり、図3のタイミン
グチャートは図1のブロック図に示す各信号の信号波形
を示すタイミングチャートである。
【0013】図1のブロック図に示す基準発振回路1か
ら出力される図2のタイミングチャートに示す1つの基
準周波数f1が分周器2の同期式バイナリカウンタ2a
のクロック端子CLKに入力されると、基準周波数f1
に同期して同期式バイナリカウンタ2aのカウントアッ
プ出力端子T1、・・・Tn(nは正の整数)からカウントア
ップ出力信号f21、・・・f2n(nは正の整数)がデコーダ
2bに出力され、デコーダ変換されたデコーダ出力信号
f30として同期式バイナリカウンタ2aのクリア端子C
LRにフィードバックされることにより、基準周波数f
1の分周比Nが設定される。尚、上述のデコーダ出力信
号f30は図示しないデータ発振回路から出力される図
2、図3のタイミングチャートに示すデジタルデータf
10の「1」または「0」に対応してそれぞれ変化するこ
とから、分周器2の分周比切替手段としてデジタルデー
タf10が「1」の場合には基準周波数f1の分周比Nを
N1に、一方、デジタルデータf10が「0」の場合には
分周比Nを前述のN1とは異なるN0にそれぞれ切り替え
て設定することができる。
【0014】よって、分周器2の同期式バイナリカウン
タ2aのクロック端子CLKに入力された基準周波数f
1は、分周器2内でデジタルデータf10が「1」の場合
には1/N1に分周された分周周波数信号f41、「0」
の場合には1/N0に分周された分周周波数信号f42の
異なる2分周からなる図2のタイミングチャートに示す
FSK変調出力信号f40として1/2分周回路3に出力
される。また、上述の各分周周波数信号f41、f42の関
係を下記(1)、(2)式に示す。
【0015】f41=f1/(2・N1)・・・・・(1)式 f42=f1/(2・N0)・・・・・(2)式 尚、f41≠f42、N1≠N0である。しかしながら、分周
器2から出力されるFSK変調出力信号f40はデューテ
ィ比(波形1周期に対するデジタルデータが「1」の期
間のパルス幅比)が所望の50%(のクロック)ではな
いことから、フリップフロップが用いられた1/2分周
回路3を通過させることにより図2、図3のタイミング
チャートに示すデューティ比が50%のFSK変調出力
信号f50に信号処理されて出力される。また、このFS
K変調出力信号f50はデジタル信号であるため、正弦波
信号が必要な場合にはLPF4を介して波形成形するこ
とにより、図3のタイミングチャートに示す所望のFS
K変調出力信号f51として出力することができる。
【0016】よって、図3のタイミングチャートから明
らかなように、デジタルデータf10が「1」から「0」
に変化する立ち下がり部P1、「0」から「1」に変化
する立ち上がり部P2において、LPF4を介したFS
K変調出力信号f51をなす分周周波数信号f41、f42は
位相のずれを生じないことから、各分周周波数信号f4
1、f42の位相が連続的に変化され不要な高周波、低周
波成分が減衰(除去)されたFSK変調出力信号f51と
して伝送することが可能となる。また、このFSK変調
出力信号f51の詳述しない復調後におけるデジタルデー
タ出力は、雑音などの妨害を受けずに安定されて伝送さ
れる。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
のFSK変調装置によれば、基準発振回路から出力され
る1つの基準周波数を、分周器を介してデジタルデータ
の「1」または「0」に対応して分周比が切り替えられ
た2つの周波数からなるFSK変調出力信号として生成
送出することにより、FSK変調出力信号の(搬送波
の)位相は連続的に変化して高周波、低周波成分を生じ
ずに伝送されることから、復調後のデジタルデータ出力
が安定されデータ伝送の信頼性が向上される。また、1
つの基準発振器から分周器を介して2つの周波数を発生
させることから、該装置の製造コストを低減させること
も可能である。
【図面の簡単な説明】
【図1】本発明によるFSK変調装置の一実施例の構成
を示すブロック図。
【図2】図1のブロックに示すデジタルデータの変化時
における各信号の信号波形を示すタイミングチャート。
【図3】図1のブロック図に示す各信号の信号波形を示
すタイミングチャート。
【図4】従来のFSK変調回路方式が用いられたFSK
変調装置の構成を示すブロック図。
【図5】図4のブロック図に示す各信号の信号波形を示
すタイミングチャート。
【符号の説明】
1・・・・・基準発振回路 2・・・・・分周器 2a・・・・・同期式バイナリカウンタ 2b・・・・・デコーダ 3・・・・・1/2分周回路 4・・・・・ローパスフィルタ(LPF) N・・・・・分周比 f1・・・・・基準周波数 f10・・・・・デジタルデータ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基準周波数(f1)を出力する基準発振回
    路(1)と、前記基準周波数を分周する分周比(N)を
    可変設定可能な分周器(2)と、デジタルデータ(f1
    0)に対応して前記分周器の分周比を設定することによ
    り異なる周波数の信号を出力する分周比切替手段とを備
    えたことを特徴とするFSK変調装置。
  2. 【請求項2】基準周波数(f1)を出力する基準発振回
    路(1)と、同期式バイナリカウンタ(2a)およびデ
    コーダ(2b)により構成され前記基準周波数を分周す
    る分周比(N)の設定可能な分周器(2)と、前記分周
    器からの分周された信号が入力されるフリップフロップ
    を用いた1/2分周回路(3)と、前記1/2分周回路
    からの信号が入力されるローパスフィルタ(4)と、デ
    ジタルデータ(f10)に対応して前記分周器の分周比を
    切り替えることにより異なる2周波を出力する分周比切
    替手段とを備えたことを特徴とするFSK変調装置。
JP10243305A 1998-08-28 1998-08-28 Fsk変調装置 Pending JP2000078212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10243305A JP2000078212A (ja) 1998-08-28 1998-08-28 Fsk変調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10243305A JP2000078212A (ja) 1998-08-28 1998-08-28 Fsk変調装置

Publications (1)

Publication Number Publication Date
JP2000078212A true JP2000078212A (ja) 2000-03-14

Family

ID=17101867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243305A Pending JP2000078212A (ja) 1998-08-28 1998-08-28 Fsk変調装置

Country Status (1)

Country Link
JP (1) JP2000078212A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168966A (zh) * 2019-03-29 2019-08-23 京东方科技集团股份有限公司 光通信驱动电路及方法、光通信发送端、系统、交通工具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168966A (zh) * 2019-03-29 2019-08-23 京东方科技集团股份有限公司 光通信驱动电路及方法、光通信发送端、系统、交通工具

Similar Documents

Publication Publication Date Title
JP3319931B2 (ja) Fsk変調回路
US4831338A (en) Synchronizing clock signal generator
JPH08317001A (ja) ディジタル変復調回路
JP2000078212A (ja) Fsk変調装置
JPH04260239A (ja) タイミング抽出回路
JPS5928101B2 (ja) 位相同期回路
US5850161A (en) Digital FM demodulator using pulse generators
US4547751A (en) System for frequency modulation
US20020196865A1 (en) Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution
JP3008659B2 (ja) Cmi符号信号のクロック抽出回路
JPS5840387B2 (ja) デイジタル形fm変調器
JPH0846651A (ja) Fsk変調方式
RU2141170C1 (ru) Формирователь радиосигналов с минимальной частотной манипуляцией
RU1815803C (ru) Цифровой формирователь сигналов с манипул цией минимальным сдвигом
SU1261136A1 (ru) Демодул тор сигналов с минимальной частотной манипул цией
JP3518582B2 (ja) Pll回路及び同回路を利用したfsk復調装置
SU1732483A2 (ru) Устройство тактовой синхронизации приемника сигналов NPZ-L
JPS63107242A (ja) 周波数ホツピング(fh)変調器回路
RU43704U1 (ru) Модулятор сигнала
RU2223610C1 (ru) Устройство для формирования частотно-манипулированных сигналов
JP3313403B2 (ja) Qpsk変調器
JPH08139767A (ja) Fsk変調方式
JPH0969861A (ja) 検波回路
JPS6365262B2 (ja)
JPS5937756A (ja) サブキヤリアmsk変調器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005