JPS63107242A - 周波数ホツピング（ｆｈ）変調器回路 - Google Patents
周波数ホツピング（ｆｈ）変調器回路Info
- Publication number
- JPS63107242A JPS63107242A JP61251792A JP25179286A JPS63107242A JP S63107242 A JPS63107242 A JP S63107242A JP 61251792 A JP61251792 A JP 61251792A JP 25179286 A JP25179286 A JP 25179286A JP S63107242 A JPS63107242 A JP S63107242A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- synthesizer
- fsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 3
- 238000001615 p wave Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はスペクトラム拡散方式の一種である周波数ホッ
ピング方式（以下Ｆｉｌ方式と略す）の回路構成の改良
、特に１つのデータによりＦＳＫ変調された搬送波を周
波数ホッピング用の周波数シンセサイザ（ＰＨシンセサ
イザと略す）からの局発信号と混合して希望の周波数帯
のＦｌ＋変調周波を得る回路の改良に関するものである
。
ピング方式（以下Ｆｉｌ方式と略す）の回路構成の改良
、特に１つのデータによりＦＳＫ変調された搬送波を周
波数ホッピング用の周波数シンセサイザ（ＰＨシンセサ
イザと略す）からの局発信号と混合して希望の周波数帯
のＦｌ＋変調周波を得る回路の改良に関するものである
。
（従来の技術）
図２（ａ）はＦＳＫ変調器とＦ）Ｉシンセサイザを用い
た従来のＦｌｌ変調器の回路構成例の系統図、同（ｂ）
は波形側図であるが、図はデータの周期とホッピングの
周期が等しい場合である。ＦＳＫ変調器１はデータ人力
Ａに従ってＦＳＫ変調されたＦＳＫ変調波Ｂを発生する
。２は周波数パターン発生器で、クロック人力Ｃの１周
期毎に変化する周波数切替信号りを発生し、これに従っ
てＦ）！シンセサイザ３は周波数が例えば図１に示すよ
うに変化するＦｌ１局発信号Ｅを出力する。なお周波数
パターン発生器２は線形フィードバックシフトレジスタ
を使ったＰＮ符号発生器を使う方法や、カウンタとその
カウンタ出力をアドレスとしてＲＯＭをテーブルとして
出力符号を得る方法等で実現できる。そしてＦｌ１局発
信号ＥとＦＳＫ変調波Ｂは混合器４で混合され、その出
力ＦからＢＰＦ５で希望の周波数成分のみを抽出し、Ｆ
Ｈ変調器出力Ｇとする。
た従来のＦｌｌ変調器の回路構成例の系統図、同（ｂ）
は波形側図であるが、図はデータの周期とホッピングの
周期が等しい場合である。ＦＳＫ変調器１はデータ人力
Ａに従ってＦＳＫ変調されたＦＳＫ変調波Ｂを発生する
。２は周波数パターン発生器で、クロック人力Ｃの１周
期毎に変化する周波数切替信号りを発生し、これに従っ
てＦ）！シンセサイザ３は周波数が例えば図１に示すよ
うに変化するＦｌ１局発信号Ｅを出力する。なお周波数
パターン発生器２は線形フィードバックシフトレジスタ
を使ったＰＮ符号発生器を使う方法や、カウンタとその
カウンタ出力をアドレスとしてＲＯＭをテーブルとして
出力符号を得る方法等で実現できる。そしてＦｌ１局発
信号ＥとＦＳＫ変調波Ｂは混合器４で混合され、その出
力ＦからＢＰＦ５で希望の周波数成分のみを抽出し、Ｆ
Ｈ変調器出力Ｇとする。
図２（ｂ）は図２（ａ）の各部の入出力周波の時間関係
を示すタイムチャートを示すが、これを用いて図２（ａ
）に示す変調回路の動作を説明する。すなわちいま図２
（ｂ）のデータ人力ＡがＦＳＫ変調器１に加えられると
、図２（ｂ）のＦＳＫ変調器出力信号信号前られる。こ
の信号はＦＳＫ変調であるから、図２（ｂ）のデータ人
力Ａの信号に対応して、データが“１′のときは周波数
がｆＭ、“０”のときは周波数ｆ、がそれぞれのデータ
に対応して出力される。ＦＳＫ変調器は入力データに対
応した２つの周波数を出ツノするものであり、電圧制御
発振器（ＶＣＯ）の制御電圧を入力データによって変化
させることによって出力を得る方法が一般に用いられる
。
を示すタイムチャートを示すが、これを用いて図２（ａ
）に示す変調回路の動作を説明する。すなわちいま図２
（ｂ）のデータ人力ＡがＦＳＫ変調器１に加えられると
、図２（ｂ）のＦＳＫ変調器出力信号信号前られる。こ
の信号はＦＳＫ変調であるから、図２（ｂ）のデータ人
力Ａの信号に対応して、データが“１′のときは周波数
がｆＭ、“０”のときは周波数ｆ、がそれぞれのデータ
に対応して出力される。ＦＳＫ変調器は入力データに対
応した２つの周波数を出ツノするものであり、電圧制御
発振器（ＶＣＯ）の制御電圧を入力データによって変化
させることによって出力を得る方法が一般に用いられる
。
しかしてこのようなＦＳＫ変調器ではデータ入力に低ｎ
Ｆ波器を挿入してスペクトラムの拡大を抑えることが多
い。このためＦＳＫ変調器へのデータ入力と、その出力
信号との間にはｐ波器が持つ群遅延時間のために、時間
遅れｔｄが存在する。一方クロック入力に従って図２（
ｂ）の周波数切替信号りが作られこれがＦｉ１シンセサ
イザに印加され、図２（ｂ）のシンセサイザ出力Ｅが得
られるが、この回路では一般にＦＳＫ変調器の低域ｐ波
器のような遅延の大きい回路がないので、その時間遅れ
は小さい。
Ｆ波器を挿入してスペクトラムの拡大を抑えることが多
い。このためＦＳＫ変調器へのデータ入力と、その出力
信号との間にはｐ波器が持つ群遅延時間のために、時間
遅れｔｄが存在する。一方クロック入力に従って図２（
ｂ）の周波数切替信号りが作られこれがＦｉ１シンセサ
イザに印加され、図２（ｂ）のシンセサイザ出力Ｅが得
られるが、この回路では一般にＦＳＫ変調器の低域ｐ波
器のような遅延の大きい回路がないので、その時間遅れ
は小さい。
従って図２（ｂ）に示すようにＦＳＫＳＸ変調器出力用
波数変換点と、ＰＨＨシンセサイザ力りの周波数変換点
には時間差が生ずる。従ってこのＦＳＫ変調器出力Ｂと
ＦＨシンセサイザ出出力色を混合し、所望帯域の信号を
ＢＰＩ’５で抽出されるＦ１１変調器出力には、図２（
ｂ）のＧに示すようにデータの変化による周波数変換点
の他に周波数ホッピングによる周波数変換点がデータ周
期の中間位置に現れる。従ってこのような信号をＦＳＫ
復調器で一般に使用される周波数弁別器で検波すると、
その周波数変換点でスパイク電圧が発生するが、これは
Ｆ？Ｉ通信でよく知られているクリック雑音と同じ現象
で、データ判定に誤りを起こすおそれがある。
波数変換点と、ＰＨＨシンセサイザ力りの周波数変換点
には時間差が生ずる。従ってこのＦＳＫ変調器出力Ｂと
ＦＨシンセサイザ出出力色を混合し、所望帯域の信号を
ＢＰＩ’５で抽出されるＦ１１変調器出力には、図２（
ｂ）のＧに示すようにデータの変化による周波数変換点
の他に周波数ホッピングによる周波数変換点がデータ周
期の中間位置に現れる。従ってこのような信号をＦＳＫ
復調器で一般に使用される周波数弁別器で検波すると、
その周波数変換点でスパイク電圧が発生するが、これは
Ｆ？Ｉ通信でよく知られているクリック雑音と同じ現象
で、データ判定に誤りを起こすおそれがある。
（発明の具体的な目的）
゛本発明はこのような従来回路の欠点を除き、ＦＳＫ変
調器出力の周波数変換時点と、Ｆｉ＋シンセサイザ出力
の周波数変換時点との一致を図ることにより信号の誤判
定のおそれのないＦｌ＋変調回路の提供を目的とするも
のである。
調器出力の周波数変換時点と、Ｆｉ＋シンセサイザ出力
の周波数変換時点との一致を図ることにより信号の誤判
定のおそれのないＦｌ＋変調回路の提供を目的とするも
のである。
（発明の構成と動作）
図３（ａ）は本発明の一実施例の回路構成例の系統図、
同図（ｂｌは同（Ｃ）の各部の信号状態を示すタイムチ
ャートで、図２の従来回路例との対比から明らかなよう
に、（両図において同一符号は同一部を示す）回路６す
なわち遅延回路の有無である。この遅延回路６を周波数
パターン発生器２とＦｉ＋シンセサイザ３との間に挿入
し、その遅延時間をＦＳＫ変調器出力の遅延時間ｔｄと
同じに選定することによって、図３（ｂ）に示すＦＳＫ
変調器出力ＢとＦ１１シンセサイザ出力Ｅの周波数変換
時点とを一敗させることが出来る。このため図３（ａ）
のＦＨシンセザイザ出出力色、ＦＳＫ変調出力Ｂとの対
比から明らかなように、Ｅの１デ一タ周期内にＦＳＫ出
力Ｂの変換点が現れな（なる。従って上述のようなスパ
イク電圧の発生のおそれなく、データ判定に誤りを起こ
すおそれなく、正常な判定を行うことが出来る。
同図（ｂｌは同（Ｃ）の各部の信号状態を示すタイムチ
ャートで、図２の従来回路例との対比から明らかなよう
に、（両図において同一符号は同一部を示す）回路６す
なわち遅延回路の有無である。この遅延回路６を周波数
パターン発生器２とＦｉ＋シンセサイザ３との間に挿入
し、その遅延時間をＦＳＫ変調器出力の遅延時間ｔｄと
同じに選定することによって、図３（ｂ）に示すＦＳＫ
変調器出力ＢとＦ１１シンセサイザ出力Ｅの周波数変換
時点とを一敗させることが出来る。このため図３（ａ）
のＦＨシンセザイザ出出力色、ＦＳＫ変調出力Ｂとの対
比から明らかなように、Ｅの１デ一タ周期内にＦＳＫ出
力Ｂの変換点が現れな（なる。従って上述のようなスパ
イク電圧の発生のおそれなく、データ判定に誤りを起こ
すおそれなく、正常な判定を行うことが出来る。
なお遅延回路６としては周波数情報信号が２値信号であ
るからよく知られているシフトレジスタを用いることに
よって容易に実現できる。またこの遅延回路は周波数パ
ターン発生器２の入力側に挿入してクロックを遅延させ
てもよく、或いは遅延回路を入力側に挿入し、この遅延
回路とＦＳＫ変澗回路の遅延時間の和がデータ１周期に
等しくなるようにしても同様の効果を得ることができる
。
るからよく知られているシフトレジスタを用いることに
よって容易に実現できる。またこの遅延回路は周波数パ
ターン発生器２の入力側に挿入してクロックを遅延させ
てもよく、或いは遅延回路を入力側に挿入し、この遅延
回路とＦＳＫ変澗回路の遅延時間の和がデータ１周期に
等しくなるようにしても同様の効果を得ることができる
。
（本発明の効果）
以上の説明から明らかなように、本発明によるときは遅
延回路を挿入すると云う簡単な手段によって、データ判
定の誤りを有効に防止しうるちので、工業的効果大であ
る。
延回路を挿入すると云う簡単な手段によって、データ判
定の誤りを有効に防止しうるちので、工業的効果大であ
る。
図１はＦ１１１００搬送波周波数を示す図、図２（ａ）
（ｂｌは従来のＦＨ変調器の回路構成例の系統図及びそ
のタイムチャート、図３ （ａ） （ｂｌは本発明回路
の一実施例の構成を示す系統図及びそのタイムチャート
である。 １・・・ＦＳＫ変調器、２・・・周波数パターン発生器
、３・・・Ｆｌ＋シンセサイザ、４・・・混合器、５・
・・ＢＰＦ 。 Ａ・・・データ入力、Ｂ・・・ＦＳＫ変調器出力、Ｃ・
・・クロック入力、Ｄ・・・周波数切替信号、Ｅ・・・
シンセサイザ出力、Ｆ・・・混合器出力、Ｇ・・・Ｉ’
ｌ＋変調器出力。
（ｂｌは従来のＦＨ変調器の回路構成例の系統図及びそ
のタイムチャート、図３ （ａ） （ｂｌは本発明回路
の一実施例の構成を示す系統図及びそのタイムチャート
である。 １・・・ＦＳＫ変調器、２・・・周波数パターン発生器
、３・・・Ｆｌ＋シンセサイザ、４・・・混合器、５・
・・ＢＰＦ 。 Ａ・・・データ入力、Ｂ・・・ＦＳＫ変調器出力、Ｃ・
・・クロック入力、Ｄ・・・周波数切替信号、Ｅ・・・
シンセサイザ出力、Ｆ・・・混合器出力、Ｇ・・・Ｉ’
ｌ＋変調器出力。
Claims (1)
- （１）ＦＳＫ変調回路と周波数シンセサイザ回路と両者
出力の混合器回路とよりなる周波数ホッピング（ＦＨ）
変調回路において、ＦＳＫ変調器回路とシンセサイザ回
路のいづれか一方に遅延回路を設け、その遅延時間の選
定により両回路それぞれの周波数変換時点が一致するよ
うにしたことを特徴とする周波数ホッピング（ＦＨ）変
調器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251792A JPS63107242A (ja) | 1986-10-24 | 1986-10-24 | 周波数ホツピング（ｆｈ）変調器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251792A JPS63107242A (ja) | 1986-10-24 | 1986-10-24 | 周波数ホツピング（ｆｈ）変調器回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107242A true JPS63107242A (ja) | 1988-05-12 |
Family
ID=17227999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251792A Pending JPS63107242A (ja) | 1986-10-24 | 1986-10-24 | 周波数ホツピング（ｆｈ）変調器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079690A (ja) * | 1995-12-12 | 1998-03-24 | Matsushita Electric Ind Co Ltd | ディジタル通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857838A (ja) * | 1981-09-30 | 1983-04-06 | Nec Corp | 受信装置 |
-
1986
- 1986-10-24 JP JP61251792A patent/JPS63107242A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857838A (ja) * | 1981-09-30 | 1983-04-06 | Nec Corp | 受信装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079690A (ja) * | 1995-12-12 | 1998-03-24 | Matsushita Electric Ind Co Ltd | ディジタル通信装置 |
| US6028886A (en) * | 1995-12-12 | 2000-02-22 | Matsushita Electric Industrial Co., Ltd. | Digital communication apparatus |
| US6415005B2 (en) | 1995-12-12 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Digital communication apparatus |
| US6414983B1 (en) | 1995-12-12 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Digital communication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916411A (en) | Variable frequency jitter generator | |
| KR900008412B1 (ko) | 주파수 검파기 | |
| JPS63107242A (ja) | 周波数ホツピング（ｆｈ）変調器回路 | |
| US4973923A (en) | Circuit arrangement for the generation of I,Q waveforms | |
| US4654608A (en) | Double sideband generation with serrodyne modulators | |
| US4839606A (en) | Digital FM demodulator signal-to-noise improvement | |
| US5020079A (en) | Apparatus for generating a minimum-shift-keying signal | |
| US6100771A (en) | Multi-signal generator | |
| US4547751A (en) | System for frequency modulation | |
| US4468788A (en) | Digital frequency translator for offset frequency generation of unmodulated signals | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| US3943454A (en) | Digital logic circuits for producing digital sum and difference frequencies | |
| KR0150143B1 (ko) | 무선 통신시스템의 중간주파수 발생회로 | |
| JP3105381B2 (ja) | Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置 | |
| DE69609396D1 (de) | Demodulatorschaltung für frequenzmoduliertes Signal in der Nähe einer Zwischenfrequenz | |
| JPH0129341B2 (ja) | ||
| KR930002994B1 (ko) | 등가 포락선을 가진 대역제한 이중위상 평형 변조회로 | |
| SU1185564A1 (ru) | Формирователь амплитудно-модулированных сигналов | |
| KR960012922B1 (ko) | 주파수 편이 키잉 변조기 | |
| JPH0927828A (ja) | 変調装置 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| SU1506550A2 (ru) | Цифровой синтезатор частот | |
| JPH04265030A (ja) | スペクトル拡散変調装置 | |
| JPH06338771A (ja) | 周波数逓倍回路 | |
| JP2000078212A (ja) | Ｆｓｋ変調装置 |