JP2000057183A - 半導体集積回路の設計方法 - Google Patents
半導体集積回路の設計方法Info
- Publication number
- JP2000057183A JP2000057183A JP10221942A JP22194298A JP2000057183A JP 2000057183 A JP2000057183 A JP 2000057183A JP 10221942 A JP10221942 A JP 10221942A JP 22194298 A JP22194298 A JP 22194298A JP 2000057183 A JP2000057183 A JP 2000057183A
- Authority
- JP
- Japan
- Prior art keywords
- name
- displayed
- cell
- instance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 この発明は、階層構造の設計データの画面表
示を改善することにより設計の作業性を向上させ、設計
の容易化、効率化ならびに設計時間の短縮化を達成し得
ることを課題とする。 【解決手段】 この発明は、表示されて選択されたセル
名及び／又はインスタンス名の次下層をセル名及び／又
はインスタンス名で展開して画面表示する操作を繰り返
すことにより回路の階層構造をツリー状に展開表示し、
指定されたセル名又はインスタンス名の回路図データを
画面表示して回路設計を行う。
示を改善することにより設計の作業性を向上させ、設計
の容易化、効率化ならびに設計時間の短縮化を達成し得
ることを課題とする。 【解決手段】 この発明は、表示されて選択されたセル
名及び／又はインスタンス名の次下層をセル名及び／又
はインスタンス名で展開して画面表示する操作を繰り返
すことにより回路の階層構造をツリー状に展開表示し、
指定されたセル名又はインスタンス名の回路図データを
画面表示して回路設計を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、回路の設計データ
を階層的に表示して設計を進める半導体集積回路の設計
方法に関する。
を階層的に表示して設計を進める半導体集積回路の設計
方法に関する。
【０００２】
【従来の技術】大規模なＬＳＩ設計に用いられる従来の
階層的な設計手法では、各階層データをセルとして作成
し、作成されたセルを上位の階層でインスタンスとして
配置し、配置されたインスタンスを接続して所望の回路
を構築していた。このような階層的な設計手法を用いて
ＣＡＤにより回路を設計する場合に、ワークステーショ
ン等のハードウェアの画面上では、回路の階層構造を表
示する部分と、回路の具体的なデータを開く部分とがそ
れぞれ別々になっており、これら２つの部分を使い分け
ながら設計を進めていた。しかしながら、このような表
示方法では、回路の階層構造を画面表示で確認し、確認
したウィンドウとは別のウィンドウから確認した階層構
造の回路データを開くという操作を行わなければならな
かったので、操作性ならびに階層構造と回路データとの
整合性が悪かった。
階層的な設計手法では、各階層データをセルとして作成
し、作成されたセルを上位の階層でインスタンスとして
配置し、配置されたインスタンスを接続して所望の回路
を構築していた。このような階層的な設計手法を用いて
ＣＡＤにより回路を設計する場合に、ワークステーショ
ン等のハードウェアの画面上では、回路の階層構造を表
示する部分と、回路の具体的なデータを開く部分とがそ
れぞれ別々になっており、これら２つの部分を使い分け
ながら設計を進めていた。しかしながら、このような表
示方法では、回路の階層構造を画面表示で確認し、確認
したウィンドウとは別のウィンドウから確認した階層構
造の回路データを開くという操作を行わなければならな
かったので、操作性ならびに階層構造と回路データとの
整合性が悪かった。
【０００３】一方、設計がある程度進んだ段階では、シ
ミュレーションの結果から特定の信号を探すことが行わ
れるが、このような操作において、信号を探索しようと
するセル内で外部に出力されない信号は、“インスタン
ス名．インスタンス名．……．信号名”のように記述さ
れて探索しようとする信号に到達していた。このため、
探索しようとする信号にたどりつくためには、上位の階
層データを開き、インスタンスを特定し、そのインスタ
ンスのセルを開くという作業を繰り返し行わなければな
らなかった。このような作業は、階層構造が深くなるに
つれ、多くの時間と手間を要していた。
ミュレーションの結果から特定の信号を探すことが行わ
れるが、このような操作において、信号を探索しようと
するセル内で外部に出力されない信号は、“インスタン
ス名．インスタンス名．……．信号名”のように記述さ
れて探索しようとする信号に到達していた。このため、
探索しようとする信号にたどりつくためには、上位の階
層データを開き、インスタンスを特定し、そのインスタ
ンスのセルを開くという作業を繰り返し行わなければな
らなかった。このような作業は、階層構造が深くなるに
つれ、多くの時間と手間を要していた。
【０００４】また、設計中に着目した信号がどのセルで
作成され、どこで使用されているかといったことを調べ
る場合には、上記した信号探索と同様な作業を繰り返
し、信号が出力されている端子を確認後上位階層データ
を開き信号の行き先を探していた。このため、上記と同
様な問題が生じていた。
作成され、どこで使用されているかといったことを調べ
る場合には、上記した信号探索と同様な作業を繰り返
し、信号が出力されている端子を確認後上位階層データ
を開き信号の行き先を探していた。このため、上記と同
様な問題が生じていた。
【０００５】
【発明が解決しようとする課題】以上説明したように、
階層的な設計手法を用いてＣＡＤにより半導体集積回路
を設計する従来の手法にあっては、階層構造のデータと
回路のデータとの画面上での関連性がなかったために、
両者の間の整合性ならびに両者間を結びつける操作性が
悪かった。また、回路で使用されている信号の探索に多
くの手間と時間がかかり、各階層間での信号の流れを容
易に把握することが困難であった。
階層的な設計手法を用いてＣＡＤにより半導体集積回路
を設計する従来の手法にあっては、階層構造のデータと
回路のデータとの画面上での関連性がなかったために、
両者の間の整合性ならびに両者間を結びつける操作性が
悪かった。また、回路で使用されている信号の探索に多
くの手間と時間がかかり、各階層間での信号の流れを容
易に把握することが困難であった。
【０００６】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、階層構造の設
計データの画面表示を改善することにより作業性を向上
させ、設計の容易化、効率化ならびに設計時間の短縮化
を達成し得る半導体集積回路の設計方法を提供すること
にある。
たものであり、その目的とするところは、階層構造の設
計データの画面表示を改善することにより作業性を向上
させ、設計の容易化、効率化ならびに設計時間の短縮化
を達成し得る半導体集積回路の設計方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、所定の機能を有する複数の
セルを組み合わせて所望の半導体集積回路を構築し、構
築される半導体集積回路の構成は階層的に記述される半
導体集積回路の設計方法において、前記半導体集積回路
の最上位又は中間階層のセル名を画面表示し、表示され
たセル名の次下層をセル名及び／又はインスタンス名で
展開して画面表示し、さらに表示されて選択されたセル
名及び／又はインスタンス名の次下層をセル名及び／又
はインスタンス名で展開して画面表示する操作を繰り返
すことにより前記半導体集積回路の階層構造をセル名及
び／又はインスタンス名でツリー状に展開表示し、表示
されたセル名又はインスタンス名を指定することにより
指定されたセル名又はインスタンス名の回路図データを
画面表示して回路設計を行うことを特徴とする。
に、請求項１記載の発明は、所定の機能を有する複数の
セルを組み合わせて所望の半導体集積回路を構築し、構
築される半導体集積回路の構成は階層的に記述される半
導体集積回路の設計方法において、前記半導体集積回路
の最上位又は中間階層のセル名を画面表示し、表示され
たセル名の次下層をセル名及び／又はインスタンス名で
展開して画面表示し、さらに表示されて選択されたセル
名及び／又はインスタンス名の次下層をセル名及び／又
はインスタンス名で展開して画面表示する操作を繰り返
すことにより前記半導体集積回路の階層構造をセル名及
び／又はインスタンス名でツリー状に展開表示し、表示
されたセル名又はインスタンス名を指定することにより
指定されたセル名又はインスタンス名の回路図データを
画面表示して回路設計を行うことを特徴とする。
【０００８】請求項２記載の発明は、請求項１記載の半
導体集積回路の設計方法において、次下層のセル名及び
／又はインスタンス名、又はこのインスタンス名に関す
るプロパティ情報を展開して画面表示する際に、選択的
にセル名及び／又はインスタンス名、又はこのインスタ
ンス名に関するプロパティ情報を画面表示することを特
徴とする。
導体集積回路の設計方法において、次下層のセル名及び
／又はインスタンス名、又はこのインスタンス名に関す
るプロパティ情報を展開して画面表示する際に、選択的
にセル名及び／又はインスタンス名、又はこのインスタ
ンス名に関するプロパティ情報を画面表示することを特
徴とする。
【０００９】
【発明の実施の形態】以下、図面を用いてこの発明の一
実施形態を説明する。
実施形態を説明する。
【００１０】図１はこの発明の一実施形態に係る半導体
集積回路の設計方法における表示画面の様子を示す図で
ある。
集積回路の設計方法における表示画面の様子を示す図で
ある。
【００１１】この実施形態は、階層的な設計手法を用い
てＣＡＤにより半導体集積回路を設計する際に、階層構
造のデータならびに回路データをディスプレイの画面上
に表示する表示形態を、ＣＡＤ設計装置のソフトウェア
により改善したことを特徴とし、以下、図２に示す階層
的に記述された回路を一例とし、この回路に関する設計
データの画面上での表示の一実施形態を説明する。図２
に示す回路は、Ａ＿ＣＥＬＬ、Ｂ＿ＣＥＬＬ、ならびに
ＩＮＶのセルを使用しており、Ａ＿ＣＥＬＬを用いたイ
ンスタンスのインスタンス名をＩ１、Ｉ２とし、Ｂ＿Ｃ
ＥＬＬを用いたインスタンスのインスタンス名をＩ３〜
Ｉ６とし、ＩＮＶのセルを用いたインスタンスのインス
タンス名をｉｎｖ１、ｉｎｖ２とし、Ａ＿ＣＥＬＬは図
１に示すようにＮＡＮＤゲート（ｎａ１，ｎａ２，ｎａ
３）の組み合わせにより構成され、Ｂ＿ＣＥＬＬは図１
に示すようにＮＡＮＤゲート（ｎａ１）とインバータゲ
ート（ｉｎｖ１，ｉｎｖ２）の組み合わせにより構成さ
れている。
てＣＡＤにより半導体集積回路を設計する際に、階層構
造のデータならびに回路データをディスプレイの画面上
に表示する表示形態を、ＣＡＤ設計装置のソフトウェア
により改善したことを特徴とし、以下、図２に示す階層
的に記述された回路を一例とし、この回路に関する設計
データの画面上での表示の一実施形態を説明する。図２
に示す回路は、Ａ＿ＣＥＬＬ、Ｂ＿ＣＥＬＬ、ならびに
ＩＮＶのセルを使用しており、Ａ＿ＣＥＬＬを用いたイ
ンスタンスのインスタンス名をＩ１、Ｉ２とし、Ｂ＿Ｃ
ＥＬＬを用いたインスタンスのインスタンス名をＩ３〜
Ｉ６とし、ＩＮＶのセルを用いたインスタンスのインス
タンス名をｉｎｖ１、ｉｎｖ２とし、Ａ＿ＣＥＬＬは図
１に示すようにＮＡＮＤゲート（ｎａ１，ｎａ２，ｎａ
３）の組み合わせにより構成され、Ｂ＿ＣＥＬＬは図１
に示すようにＮＡＮＤゲート（ｎａ１）とインバータゲ
ート（ｉｎｖ１，ｉｎｖ２）の組み合わせにより構成さ
れている。
【００１２】まず、ＣＡＤによるワークステーション等
の設計装置が起動されると、画面上には、図１に示すよ
うに図２に示す回路の階層構造における最上位のセル名
「ＴＯＰＳＣＨ」が表示される。このような表示状態に
おいて、画面のセル名上にカーソルを合わせて入力装置
の例えばマウスのボタンをクリックすると、セル名の下
に（１）〜（９）で示すコマンドからなるメニューが表
示される。メニュー上のコマンドを選択することにより
一階層ごとに下層の構造を表示していく。
の設計装置が起動されると、画面上には、図１に示すよ
うに図２に示す回路の階層構造における最上位のセル名
「ＴＯＰＳＣＨ」が表示される。このような表示状態に
おいて、画面のセル名上にカーソルを合わせて入力装置
の例えばマウスのボタンをクリックすると、セル名の下
に（１）〜（９）で示すコマンドからなるメニューが表
示される。メニュー上のコマンドを選択することにより
一階層ごとに下層の構造を表示していく。
【００１３】メニューの（１）〜（６）で示すコマンド
を選択すると、装置内部でメモリ上に階層データを開
き、コマンドで指定されたモードに必要な情報を取り出
して画面に表示する。（１）のコマンド（Ｅｘｐａｎｄ
Ｃｅｌｌ）を選択した場合は、メニューを起動したセ
ル内部で使用している子セルの種類を表示する。（２）
のコマンド（Ｅｘｐａｎｄ Ｃｅｌｌ Ｗｉｔｈ Ｆｉ
ｌｔｅｒ）を選択した場合は、メニューを起動したセル
内部で使用しているセル名で、指定した条件と一致する
セルのみを表示する。（３）のコマンド（Ｅｘｐａｎｄ
Ｉｎｓｔ）を選択した場合には、メニューを起動した
セル内部で配置されているインスタンス名を表示する。
（４）のコマンド（Ｅｘｐａｎｄ Ｉｎｓｔ Ｗｉｔｈ
Ｆｉｌｔｅｒ）を選択した場合には、メニューを起動
したセル内部で配置されているインスタンス名で、指定
した条件と一致するセルのみを表示する。（５）のコマ
ンド（Ｅｘｐａｎｄ Ｎｅｔ）を選択した場合には、メ
ニューを起動したセル内部で使用されている信号を表示
する。（６）のコマンド（Ｅｘｐａｎｄ Ｎｅｔ Ｗｉ
ｔｈ Ｆｉｌｔｅｒ）を選択した場合には、メニューを
起動したセル内部で使用されている信号で、指定した条
件に一致した信号を表示する。（７）のコマンド（Ｒｅ
ａｄ）ならびに（８）のコマンド（Ｅｄｉｔ）を選択し
た場合には、図２に示すような回路データを表示する。
（７）のコマンドは、回路データを単に読み出して表示
するものであり変更等の編集はできない。一方、（８）
のコマンドは、編集できる状態で回路データを読み出し
て表示する。
を選択すると、装置内部でメモリ上に階層データを開
き、コマンドで指定されたモードに必要な情報を取り出
して画面に表示する。（１）のコマンド（Ｅｘｐａｎｄ
Ｃｅｌｌ）を選択した場合は、メニューを起動したセ
ル内部で使用している子セルの種類を表示する。（２）
のコマンド（Ｅｘｐａｎｄ Ｃｅｌｌ Ｗｉｔｈ Ｆｉ
ｌｔｅｒ）を選択した場合は、メニューを起動したセル
内部で使用しているセル名で、指定した条件と一致する
セルのみを表示する。（３）のコマンド（Ｅｘｐａｎｄ
Ｉｎｓｔ）を選択した場合には、メニューを起動した
セル内部で配置されているインスタンス名を表示する。
（４）のコマンド（Ｅｘｐａｎｄ Ｉｎｓｔ Ｗｉｔｈ
Ｆｉｌｔｅｒ）を選択した場合には、メニューを起動
したセル内部で配置されているインスタンス名で、指定
した条件と一致するセルのみを表示する。（５）のコマ
ンド（Ｅｘｐａｎｄ Ｎｅｔ）を選択した場合には、メ
ニューを起動したセル内部で使用されている信号を表示
する。（６）のコマンド（Ｅｘｐａｎｄ Ｎｅｔ Ｗｉ
ｔｈ Ｆｉｌｔｅｒ）を選択した場合には、メニューを
起動したセル内部で使用されている信号で、指定した条
件に一致した信号を表示する。（７）のコマンド（Ｒｅ
ａｄ）ならびに（８）のコマンド（Ｅｄｉｔ）を選択し
た場合には、図２に示すような回路データを表示する。
（７）のコマンドは、回路データを単に読み出して表示
するものであり変更等の編集はできない。一方、（８）
のコマンドは、編集できる状態で回路データを読み出し
て表示する。
【００１４】図３はコマンド（１）のＥｘｐａｎｄ Ｃ
ｅｌｌを選択した場合に、「ＴＯＰＳＣＨ」のセルで配
置されているセルを画面に表示した表示例である。この
ような状態で、子セル名（Ａ＿ＣＥＬＬ、Ｂ＿ＣＥＬ
Ｌ、ＩＮＶ）上にカーソルを合わせてマウスをクリック
することで所望の子セルを選択すると、図１に示すメニ
ューが再び表示され、所望のコマンドを選択すると、選
択したコマンドにしたがって選択された子セルの階層下
を表示し、これらを繰り返すことにより回路の階層構造
が把握される。
ｅｌｌを選択した場合に、「ＴＯＰＳＣＨ」のセルで配
置されているセルを画面に表示した表示例である。この
ような状態で、子セル名（Ａ＿ＣＥＬＬ、Ｂ＿ＣＥＬ
Ｌ、ＩＮＶ）上にカーソルを合わせてマウスをクリック
することで所望の子セルを選択すると、図１に示すメニ
ューが再び表示され、所望のコマンドを選択すると、選
択したコマンドにしたがって選択された子セルの階層下
を表示し、これらを繰り返すことにより回路の階層構造
が把握される。
【００１５】一方、図３に示すように表示された状態
で、上記とは異なる別な選択方法により所望の子セルを
選択すると、図１に示すメニューを表示することなく選
択された子セルの１つ下の階層の子セルを表示し、これ
らを繰り返すことによりセルによる階層構造が把握され
る。
で、上記とは異なる別な選択方法により所望の子セルを
選択すると、図１に示すメニューを表示することなく選
択された子セルの１つ下の階層の子セルを表示し、これ
らを繰り返すことによりセルによる階層構造が把握され
る。
【００１６】図４はコマンド（３）のＥｘｐａｎｄ Ｉ
ｎｓｔを選択した場合に、「ＴＯＰＳＣＨ」のセルで配
置されているインスタンスを表示した表示例である。各
インスタンスの下層の展開は、図３に示す実施形態と同
様な操作により表示され、図５はインスタンスＩ４の下
層のインスタンスを表示した表示例である。また、図４
に示すようにインスタンス名で展開する際に、画面上部
に表示される「ｃｏｍｍａｎｄ ｓｅｔ Ｏｐｔｉｏｎ
ｓ」のオプション設定メニューを選択し、このオプショ
ン設定メニューによりインスタンス名の表示時にセル名
も同時に表示するというオプションを選択することによ
り、図６に示すようにセル名とインスタンス名を同時に
表示させて展開することもできる。
ｎｓｔを選択した場合に、「ＴＯＰＳＣＨ」のセルで配
置されているインスタンスを表示した表示例である。各
インスタンスの下層の展開は、図３に示す実施形態と同
様な操作により表示され、図５はインスタンスＩ４の下
層のインスタンスを表示した表示例である。また、図４
に示すようにインスタンス名で展開する際に、画面上部
に表示される「ｃｏｍｍａｎｄ ｓｅｔ Ｏｐｔｉｏｎ
ｓ」のオプション設定メニューを選択し、このオプショ
ン設定メニューによりインスタンス名の表示時にセル名
も同時に表示するというオプションを選択することによ
り、図６に示すようにセル名とインスタンス名を同時に
表示させて展開することもできる。
【００１７】上記のように表示された状態で、コマンド
（７）あるいは（８）を選択することにより表示された
セル又はインスタンスの回路データが容易かつ迅速に表
示展開される。
（７）あるいは（８）を選択することにより表示された
セル又はインスタンスの回路データが容易かつ迅速に表
示展開される。
【００１８】このような実施形態によれば、回路の設計
データの階層構造をｔｒｅｅ（ツリー）状に表示し、か
つそこから直接回路データを開くことが可能となり、必
要な回路データを容易かつ迅速に見つけることができ
る。また、上記階層構造の探索時にセル名、インスタン
ス名を切り替えることにより、目的に応じた階層構造の
把握ができる。
データの階層構造をｔｒｅｅ（ツリー）状に表示し、か
つそこから直接回路データを開くことが可能となり、必
要な回路データを容易かつ迅速に見つけることができ
る。また、上記階層構造の探索時にセル名、インスタン
ス名を切り替えることにより、目的に応じた階層構造の
把握ができる。
【００１９】図７はコマンド（２）のＥｘｐａｎｄ Ｃ
ｅｌｌ Ｗｉｔｈ Ｆｉｌｔｅｒを選択した場合に表示
されるフォームでセル名にフィルタをかけて表示する。
フィルタは入力されたセル名と一致するもの、又は一致
しないものを選択する。図８は、“＊＿ＣＥＬＬ”に一
致するセルのみ表示させた表示例であり、ＩＮＶのセル
は表示されていない。
ｅｌｌ Ｗｉｔｈ Ｆｉｌｔｅｒを選択した場合に表示
されるフォームでセル名にフィルタをかけて表示する。
フィルタは入力されたセル名と一致するもの、又は一致
しないものを選択する。図８は、“＊＿ＣＥＬＬ”に一
致するセルのみ表示させた表示例であり、ＩＮＶのセル
は表示されていない。
【００２０】図９はコマンド（４）のＥｘｐａｎｄ Ｉ
ｎｓｔ Ｗｉｔｈ Ｆｉｌｔｅｒを選択した場合に表示
されるフォームでインスタンス名にフィルタをかけて表
示する。フィルタは入力されたインスタンス名と一致す
るもの、又は一致しないものを選択する。図１０は“ｉ
ｎｖ”以外から始まるインスタンスのみ表示させた表示
例であり、インスタンスＩ１〜Ｉ６のみ表示される。
ｎｓｔ Ｗｉｔｈ Ｆｉｌｔｅｒを選択した場合に表示
されるフォームでインスタンス名にフィルタをかけて表
示する。フィルタは入力されたインスタンス名と一致す
るもの、又は一致しないものを選択する。図１０は“ｉ
ｎｖ”以外から始まるインスタンスのみ表示させた表示
例であり、インスタンスＩ１〜Ｉ６のみ表示される。
【００２１】上記操作において、セル名、インスタンス
名にフィルタをかけて表示することで、不必要な表示を
削除することができ、階層構造の把握が容易になる。
名にフィルタをかけて表示することで、不必要な表示を
削除することができ、階層構造の把握が容易になる。
【００２２】図１１はコマンド（５）のＥｘｐａｎｄ
Ｎｅｔを選択した場合に、「ＴＯＰＳＣＨ」のセルで使
用している信号を表示している。信号名の後に表示され
ている＜、＞、＜＞は、その信号が外部と接続する端子
を持っていることを示しており、＞は入力端子を、＜は
出力端子を、＜＞は入出力端子を示し、何も表示されて
いない信号名は内部信号を示している。図１２は図１１
に示す状態において、信号名の上にカーソルを合わせて
マウスをクリックした時に表示されるメニューである。
図１３は図１２に示すメニューにおいて、コマンド（１
１）のＥｘｐａｎｄ Ｃｅｌｌを選択した場合に、内部
信号のｎｅｔ２を入力又は出力するインスタンスをセル
名で表示した表示例である。図１４はコマンド（１３）
のＥｘｐａｎｄ Ｉｎｓｔを選択した場合に、内部信号
のｎｅｔ２を入力又は出力するインスタンスをインスタ
ンス名で表示した表示例である。
Ｎｅｔを選択した場合に、「ＴＯＰＳＣＨ」のセルで使
用している信号を表示している。信号名の後に表示され
ている＜、＞、＜＞は、その信号が外部と接続する端子
を持っていることを示しており、＞は入力端子を、＜は
出力端子を、＜＞は入出力端子を示し、何も表示されて
いない信号名は内部信号を示している。図１２は図１１
に示す状態において、信号名の上にカーソルを合わせて
マウスをクリックした時に表示されるメニューである。
図１３は図１２に示すメニューにおいて、コマンド（１
１）のＥｘｐａｎｄ Ｃｅｌｌを選択した場合に、内部
信号のｎｅｔ２を入力又は出力するインスタンスをセル
名で表示した表示例である。図１４はコマンド（１３）
のＥｘｐａｎｄ Ｉｎｓｔを選択した場合に、内部信号
のｎｅｔ２を入力又は出力するインスタンスをインスタ
ンス名で表示した表示例である。
【００２３】このような実施形態においては、信号名の
後に信号の入出力端子の情報、あるいは入出力するセル
もしくはインスタンスを表示するため、信号の作成個所
や使用先の特定が迅速にできセル間での信号の流れを容
易に把握できる。また、下階層の表示を行う前に、そこ
で使用されている信号を一覧表示し選択された信号が入
出力するもののみを表示することで、信号の流れを容易
に把握できる。
後に信号の入出力端子の情報、あるいは入出力するセル
もしくはインスタンスを表示するため、信号の作成個所
や使用先の特定が迅速にできセル間での信号の流れを容
易に把握できる。また、下階層の表示を行う前に、そこ
で使用されている信号を一覧表示し選択された信号が入
出力するもののみを表示することで、信号の流れを容易
に把握できる。
【００２４】図１５は図１に示すメニューにおいて、コ
マンド（６）のＥｘｐａｎｄ Ｎｅｔ Ｗｉｔｈ Ｆｉ
ｌｔｅｒを選択した場合に表示されるフォームで、信号
名、および信号の入出力でフィルタをかけて表示する。
図１６は「ＴＯＰＳＣＨ」のセルの内部信号のみを表示
した例である。このような実施形態では、必要な信号名
を絞り込むことが簡単にできるため、所望の信号の発見
が容易にできる。
マンド（６）のＥｘｐａｎｄ Ｎｅｔ Ｗｉｔｈ Ｆｉ
ｌｔｅｒを選択した場合に表示されるフォームで、信号
名、および信号の入出力でフィルタをかけて表示する。
図１６は「ＴＯＰＳＣＨ」のセルの内部信号のみを表示
した例である。このような実施形態では、必要な信号名
を絞り込むことが簡単にできるため、所望の信号の発見
が容易にできる。
【００２５】図１７は図１２に示すメニューにおいて、
図１１に示す表示において内部信号ｎｅｔ２を選択した
状態でコマンド（１５）のＲｅｍｏｖｅ Ｏｔｈｅｒｓ
を選択した場合の表示例であり、内部信号のｎｅｔ２以
外は表示されない。このような実施形態では、信号が多
数存在する階層の下部で上記作業を行う場合に、不必要
な信号を削除して表示を見易くするため、全体回路と信
号の関わりが容易に把握することができる。
図１１に示す表示において内部信号ｎｅｔ２を選択した
状態でコマンド（１５）のＲｅｍｏｖｅ Ｏｔｈｅｒｓ
を選択した場合の表示例であり、内部信号のｎｅｔ２以
外は表示されない。このような実施形態では、信号が多
数存在する階層の下部で上記作業を行う場合に、不必要
な信号を削除して表示を見易くするため、全体回路と信
号の関わりが容易に把握することができる。
【００２６】図１８は図１に示すメニューにおいて、コ
マンド（９）のＩｎｆｏｒｍａｔｉｏｎを選択した場合
に表示されるウィンドウで、この例では、「ＴＯＰＳＣ
Ｈ」のセルの入出力端子、信号、インスタンスの情報を
表示している。このような実施形態にあっては、回路図
を開くことなく選択したセルで使用している信号、入出
力端子、子セルの種類と数を表示することで、必要な情
報を迅速に得ることが可能である。
マンド（９）のＩｎｆｏｒｍａｔｉｏｎを選択した場合
に表示されるウィンドウで、この例では、「ＴＯＰＳＣ
Ｈ」のセルの入出力端子、信号、インスタンスの情報を
表示している。このような実施形態にあっては、回路図
を開くことなく選択したセルで使用している信号、入出
力端子、子セルの種類と数を表示することで、必要な情
報を迅速に得ることが可能である。
【００２７】また、他の実施形態として、図１に示すメ
ニューにおいて、コマンド（７）のＥｄｉｔ、コマンド
（８）のＲｅａｄを選択すると回路データがウィンドウ
上に開くが、ツリー状に表示されるセル名、インスタン
ス名は、Ｅｄｉｔ可能な場合とＲｅａｄのみ可能の場合
とで表示色を変える。このような実施形態では、ツリー
表示でセルの書き込み権が一目でわかるため、設計の完
了したセルから書き込み権を削除しておくことで設計の
進行状況を把握できる。
ニューにおいて、コマンド（７）のＥｄｉｔ、コマンド
（８）のＲｅａｄを選択すると回路データがウィンドウ
上に開くが、ツリー状に表示されるセル名、インスタン
ス名は、Ｅｄｉｔ可能な場合とＲｅａｄのみ可能の場合
とで表示色を変える。このような実施形態では、ツリー
表示でセルの書き込み権が一目でわかるため、設計の完
了したセルから書き込み権を削除しておくことで設計の
進行状況を把握できる。
【００２８】他の実施形態として、図１に示すメニュー
において、コマンド（５）のＥｘｐａｎｄ Ｎｅｔで信
号名を表示し、表示された信号を選択し図１２に示すメ
ニューにおいてコマンド（１３）のＥｘｐａｎｄ Ｉｎ
ｓｔを選択し、表示されたインスタンス上から回路デー
タをＥｄｉｔまたはＲｅａｄすると、最初に選択した信
号に色を付けてプローブした状態でウィンドウが開く。
このような実施形態では、信号名から展開表示したセル
を開くとき、その信号がすでにプローブされた状態でウ
ィンドウが開くため、回路図中で信号を探す作業をしな
くてすむ。
において、コマンド（５）のＥｘｐａｎｄ Ｎｅｔで信
号名を表示し、表示された信号を選択し図１２に示すメ
ニューにおいてコマンド（１３）のＥｘｐａｎｄ Ｉｎ
ｓｔを選択し、表示されたインスタンス上から回路デー
タをＥｄｉｔまたはＲｅａｄすると、最初に選択した信
号に色を付けてプローブした状態でウィンドウが開く。
このような実施形態では、信号名から展開表示したセル
を開くとき、その信号がすでにプローブされた状態でウ
ィンドウが開くため、回路図中で信号を探す作業をしな
くてすむ。
【００２９】他の実施形態として、図１２に示すメニュ
ーにおいてコマンド（１３）のＥｘｐａｎｄ Ｉｎｓｔ
を選択したとき、図１９に示すようにインスタンス名の
代わりにそのインスタンスに付いているプロパティを表
示する。このような実施形態では、インスタンス名の表
示時、インスタンスに回路上での機能を付随した情報と
して付けておくことで、シミュレーションの文字数制限
内にインスタンス名を短くしても、インスタンス名の代
わりにその情報を表示するため回路の把握が容易にな
る。
ーにおいてコマンド（１３）のＥｘｐａｎｄ Ｉｎｓｔ
を選択したとき、図１９に示すようにインスタンス名の
代わりにそのインスタンスに付いているプロパティを表
示する。このような実施形態では、インスタンス名の表
示時、インスタンスに回路上での機能を付随した情報と
して付けておくことで、シミュレーションの文字数制限
内にインスタンス名を短くしても、インスタンス名の代
わりにその情報を表示するため回路の把握が容易にな
る。
【００３０】他の実施形態として、本装置を終了する
と、本装置から開いたウィンドウをすべて閉じるように
し、また、本装置のみ終了しウィンドウを残すようにす
る。このような実施形態では、本装置の終了と同時に、
本装置から開かれたウィンドウはすべて閉じられるた
め、他の作業中に本装置を起動しても他の作業に影響を
与えない。
と、本装置から開いたウィンドウをすべて閉じるように
し、また、本装置のみ終了しウィンドウを残すようにす
る。このような実施形態では、本装置の終了と同時に、
本装置から開かれたウィンドウはすべて閉じられるた
め、他の作業中に本装置を起動しても他の作業に影響を
与えない。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、回路の設計データの階層構造をツリー状に表示し、
かつそこから直接回路図データを開くようにしたので、
階層構造の設計データの画面表示が改善され、設計の作
業性が向上し、設計の容易化、効率化ならびに設計時間
の短縮化を達成することができる。
ば、回路の設計データの階層構造をツリー状に表示し、
かつそこから直接回路図データを開くようにしたので、
階層構造の設計データの画面表示が改善され、設計の作
業性が向上し、設計の容易化、効率化ならびに設計時間
の短縮化を達成することができる。
【図１】この発明の一実施形態に係る半導体集積回路の
設計方法における画面表示の様子を示す図である。
設計方法における画面表示の様子を示す図である。
【図２】図１に示す実施形態の設計方法により設計され
る回路の構成を示す図である。
る回路の構成を示す図である。
【図３】セル展開の画面表示例を示す図である。
【図４】インスタンス展開の画面表示例を示す図であ
る。
る。
【図５】インスタンス展開の他の画面表示例を示す図で
ある。
ある。
【図６】セル名を含むインスタンス展開の画面表示例を
示す図である。
示す図である。
【図７】セル展開時のフィルタのフォームを示す図であ
る。
る。
【図８】フィルタをかけたセル展開の画面表示例を示す
図である。
図である。
【図９】インスタンス展開時のフィルタのフォームを示
す図である。
す図である。
【図１０】フィルタをかけたインスタンス展開の画面表
示例を示す図である。
示例を示す図である。
【図１１】信号展開の画面表示例を示す図である。
【図１２】信号展開時のメニューの画面表示例を示す図
である。
である。
【図１３】信号セル展開の画面表示例を示す図である。
【図１４】信号インスタンス展開の画面表示例を示す図
である。
である。
【図１５】信号展開時のフィルタのフォームを示す図で
ある。
ある。
【図１６】フィルタをかけた信号展開の画面表示例を示
す図である。
す図である。
【図１７】信号選択展開の画面表示例を示す図である。
【図１８】情報展開の画面表示例を示す図である。
【図１９】プロパティ展開の画面表示例を示す図であ
る。
る。
（１）〜（９）、（１１）〜（１５） コマンド
Claims (2)
- 【請求項１】 所定の機能を有する複数のセルを組み合
わせて所望の半導体集積回路を構築し、構築される半導
体集積回路の構成は階層的に記述される半導体集積回路
の設計方法において、 前記半導体集積回路の最上位又は中間階層のセル名を画
面表示し、表示されたセル名の次下層をセル名及び／又
はインスタンス名で展開して画面表示し、さらに表示さ
れて選択されたセル名及び／又はインスタンス名の次下
層をセル名及び／又はインスタンス名で展開して画面表
示する操作を繰り返すことにより前記半導体集積回路の
階層構造をセル名及び／又はインスタンス名でツリー状
に展開表示し、表示されたセル名又はインスタンス名を
指定することにより指定されたセル名又はインスタンス
名の回路図データを画面表示して回路設計を行うことを
特徴とする半導体集積回路の設計方法。 - 【請求項２】 次下層のセル名及び／又はインスタンス
名、又はこのインスタンス名に関するプロパティ情報を
展開して画面表示する際に、選択的にセル名及び／又は
インスタンス名、又はこのインスタンス名に関するプロ
パティ情報を画面表示することを特徴とする請求項１記
載の半導体集積回路の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221942A JP2000057183A (ja) | 1998-08-05 | 1998-08-05 | 半導体集積回路の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10221942A JP2000057183A (ja) | 1998-08-05 | 1998-08-05 | 半導体集積回路の設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000057183A true JP2000057183A (ja) | 2000-02-25 |
Family
ID=16774580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10221942A Withdrawn JP2000057183A (ja) | 1998-08-05 | 1998-08-05 | 半導体集積回路の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000057183A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6588000B2 (en) | 2001-08-09 | 2003-07-01 | International Business Machines Corporation | Method of partitioning large transistor design to facilitate transistor level timing |
| JP2007517336A (ja) * | 2003-12-29 | 2007-06-28 | ザ マスワークス， インク | モデリング環境における階層参照又はリンク |
| US7676770B2 (en) | 2004-03-26 | 2010-03-09 | Elpida Memory, Inc. | Apparatus and method for creating circuit diagram, program therefor and recording medium storing the program |
-
1998
- 1998-08-05 JP JP10221942A patent/JP2000057183A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6588000B2 (en) | 2001-08-09 | 2003-07-01 | International Business Machines Corporation | Method of partitioning large transistor design to facilitate transistor level timing |
| JP2007517336A (ja) * | 2003-12-29 | 2007-06-28 | ザ マスワークス， インク | モデリング環境における階層参照又はリンク |
| US7676770B2 (en) | 2004-03-26 | 2010-03-09 | Elpida Memory, Inc. | Apparatus and method for creating circuit diagram, program therefor and recording medium storing the program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002149727A (ja) | テーブル形式パラダイムを使用するインターフェース・ベースの設計 | |
| JP2006318448A (ja) | インタフェース画面設計中心のソフトウェア生産工程の自動化方法及び、この方法をプログラム化して収録したコンピュータで読出し可能な記録媒体｛Ｍｅｔｈｏｄｆｏｒａｕｔｏｍａｔｉｏｎｏｆｓｏｆｔｗａｒｅｍａｎｕｆａｃｔｕｒｉｎｇｐｒｏｃｅｓｓｂａｓｅｄｏｎｇｒａｐｈｉｃｕｓｅｒｉｎｔｅｒｆａｃｅｄｅｓｉｇｎ，ａｎｄＣｏｍｐｕｔｅｒｒｅａｄａｂｌｅｍｅｄｉｕｍｈａｖｉｎｇｔｈｅｒｅｏｎｃｏｍｐｕｔｅｒｅｘｅｃｕｔａｂｌｅｉｎｓｔｒｕｃｔｉｏｎｆｏｒｐｅｒｆｏｒｍｉｎｇｔｈｅｓａｍｅ｝ | |
| JP3192906B2 (ja) | 論理シミュレーションシステム及び論理変更方法 | |
| CN106648608A (zh) | 一种灵活方便的流程图构建方法 | |
| JP3885274B2 (ja) | シミュレーション用回路変換装置 | |
| JP3459481B2 (ja) | 論理回路設計用パス解析表示装置 | |
| JP2000057183A (ja) | 半導体集積回路の設計方法 | |
| JPH09251305A (ja) | プログラム作成装置 | |
| CN115545401A (zh) | 基于可视化指标模型配置的城市体检评估方法、系统及计算机设备 | |
| JP2848284B2 (ja) | 回路設計支援方法およびその装置 | |
| JPH01199756A (ja) | 生産計画シミュレーション装置 | |
| JPH0520046A (ja) | プログラム開発支援方法及び装置 | |
| JPH04140885A (ja) | 回路図エディタ | |
| JP3145780B2 (ja) | Ｌｓｉ設計装置 | |
| JP3102222B2 (ja) | 知識獲得方法及びその実施装置 | |
| JPH0424733A (ja) | プログラムの構造図編集処理方式 | |
| JP2929542B2 (ja) | データベース操作方法 | |
| JPH05204626A (ja) | ソフトウェア開発支援システムの開発支援ツール起動方法 | |
| JPH10162036A (ja) | ネットリスト解析方法 | |
| JP3614539B2 (ja) | 論理設計支援装置 | |
| JP2937381B2 (ja) | 集積回路の設計方法及び設計装置 | |
| JP2900504B2 (ja) | 情報処理装置 | |
| JPH03119465A (ja) | 文書編集装置 | |
| JPH10222550A (ja) | 論理合成方法及び装置並びに論理合成プログラムを記録した記録媒体 | |
| JPH07302275A (ja) | 回路シミュレーションシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |