JP2000035875A - レジスタのダイナミックレンジを拡大する方法と装置 - Google Patents
レジスタのダイナミックレンジを拡大する方法と装置Info
- Publication number
- JP2000035875A JP2000035875A JP11078351A JP7835199A JP2000035875A JP 2000035875 A JP2000035875 A JP 2000035875A JP 11078351 A JP11078351 A JP 11078351A JP 7835199 A JP7835199 A JP 7835199A JP 2000035875 A JP2000035875 A JP 2000035875A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- processor
- counter
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
- G06F7/5095—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators word-serial, i.e. with an accumulator-register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Abstract
(57)【要約】
【課題】 プロセッサ上で大量のシリコンを必要とせず
又はコストを増大せずにレジスタのダイナミックレンジ
を拡大する方法と装置を提供する。 【解決手段】 本装置は、プロセッサ演算組を実行する
レジスタと所定値を有するカウンタとを有する。演算組
時に、正のオーバーフローがレジスタに発生した時にカ
ウンタは増加され、レジスタに負のオーバーフローが発
生した時に減少される。演算組の完了時に、値がゼロよ
り大きい時論理装置がレジスタを正の値で飽和させ、値
がゼロより小さい時負の値で飽和させる。値がゼロの場
合、レジスタは飽和されない。
又はコストを増大せずにレジスタのダイナミックレンジ
を拡大する方法と装置を提供する。 【解決手段】 本装置は、プロセッサ演算組を実行する
レジスタと所定値を有するカウンタとを有する。演算組
時に、正のオーバーフローがレジスタに発生した時にカ
ウンタは増加され、レジスタに負のオーバーフローが発
生した時に減少される。演算組の完了時に、値がゼロよ
り大きい時論理装置がレジスタを正の値で飽和させ、値
がゼロより小さい時負の値で飽和させる。値がゼロの場
合、レジスタは飽和されない。
Description
【０００１】
【発明の属する技術分野】本発明は一般にプロセッサに
関係し、特にプロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置に関係する。
関係し、特にプロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置に関係する。
【０００２】
【従来の技術】プロセッサ上のデータ演算は、レジス
タ、データバス及びメモリアレイを使用して実行され
る。大部分のプロセッサはアキュムレータと呼ばれる1
個以上のレジスタを有する。アキュムレータ・レジスタ
は、プロセッサの算術及び論理演算が実行される場所で
ある。プロセッサのメモリからデータが引き出され、ア
キュムレータ・レジスタに記憶される。加算（ADD）や
減算（SUBTRACT）指令のようの演算がアキュムレータの
内容に実行される。これらの演算後に、結果がアキュム
レータに記憶される。メモリ・レジスタの内容は変化し
ないままである。
タ、データバス及びメモリアレイを使用して実行され
る。大部分のプロセッサはアキュムレータと呼ばれる1
個以上のレジスタを有する。アキュムレータ・レジスタ
は、プロセッサの算術及び論理演算が実行される場所で
ある。プロセッサのメモリからデータが引き出され、ア
キュムレータ・レジスタに記憶される。加算（ADD）や
減算（SUBTRACT）指令のようの演算がアキュムレータの
内容に実行される。これらの演算後に、結果がアキュム
レータに記憶される。メモリ・レジスタの内容は変化し
ないままである。
【０００３】
【発明が解決しようとする課題】状態評価器やカルマン
・フィルタのような多くの被制御アルゴリズムで、アキ
ュムレータ・レジスタの累計された結果がレジスタの範
囲を超えて、レジスタ・オーバーフローを発生する場合
がある。例えば、３２ビット・アキュムレータ・レジス
タは３２ビット・レジスタの最大正値又は最大負値を超
える結果を有する場合がある。このオーバーフローを収
容するため、現在のビット・サイズを越えてレジスタを
拡張し、そのダイナミックレンジを拡大してもよい。し
かしながら、アキュムレータ・レジスタの元のビット・
サイズに対して書かれた命令とコードは、この新たなダ
イナミックレンジとは適合しない。同じ数値演算は保持
されず、レジスタのキャリとオーバーフロー・フラッグ
に対する効果は拡張した場合で異なる。レジスタの範囲
を物理的に拡張する代わりに浮動小数点演算を実装して
もよいが、これらの演算は更なる命令とソフトウェア・
コードを必要とする。さらに、以上の解決方法は全てよ
り多くのシリコンを必要とし、プロセッサ上に実装する
のにより高いコストを必要とする。
・フィルタのような多くの被制御アルゴリズムで、アキ
ュムレータ・レジスタの累計された結果がレジスタの範
囲を超えて、レジスタ・オーバーフローを発生する場合
がある。例えば、３２ビット・アキュムレータ・レジス
タは３２ビット・レジスタの最大正値又は最大負値を超
える結果を有する場合がある。このオーバーフローを収
容するため、現在のビット・サイズを越えてレジスタを
拡張し、そのダイナミックレンジを拡大してもよい。し
かしながら、アキュムレータ・レジスタの元のビット・
サイズに対して書かれた命令とコードは、この新たなダ
イナミックレンジとは適合しない。同じ数値演算は保持
されず、レジスタのキャリとオーバーフロー・フラッグ
に対する効果は拡張した場合で異なる。レジスタの範囲
を物理的に拡張する代わりに浮動小数点演算を実装して
もよいが、これらの演算は更なる命令とソフトウェア・
コードを必要とする。さらに、以上の解決方法は全てよ
り多くのシリコンを必要とし、プロセッサ上に実装する
のにより高いコストを必要とする。
【０００４】以上から、より多くのシリコンを必要とせ
ず、又はコストを増大せずに、プロセッサ上のレジスタ
のダイナミックレンジを拡大する方法の必要性が生じて
きていることが認められる。本発明によると、従来のレ
ジスタ演算に付随する欠点と問題を実質的に除去し又は
減少させる、プロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置が提供される。
ず、又はコストを増大せずに、プロセッサ上のレジスタ
のダイナミックレンジを拡大する方法の必要性が生じて
きていることが認められる。本発明によると、従来のレ
ジスタ演算に付随する欠点と問題を実質的に除去し又は
減少させる、プロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置が提供される。
【０００５】
【課題を解決するための手段】プロセッサ上のレジスタ
のダイナミックレンジを拡大する装置が開示される。本
装置は、プロセッサ演算組を実行するレジスタと所定値
を有するカウンタとを有する。演算組時に、正のオーバ
ーフローがレジスタに発生した時にカウンタは増加さ
れ、レジスタに負のオーバーフローが発生した時に減少
される。演算組の完了時に、その値がゼロより大きい時
論理装置がレジスタを正値で飽和させ、その値がゼロよ
り小さい時負値で飽和させる。その値がゼロの場合、レ
ジスタは飽和されない。
のダイナミックレンジを拡大する装置が開示される。本
装置は、プロセッサ演算組を実行するレジスタと所定値
を有するカウンタとを有する。演算組時に、正のオーバ
ーフローがレジスタに発生した時にカウンタは増加さ
れ、レジスタに負のオーバーフローが発生した時に減少
される。演算組の完了時に、その値がゼロより大きい時
論理装置がレジスタを正値で飽和させ、その値がゼロよ
り小さい時負値で飽和させる。その値がゼロの場合、レ
ジスタは飽和されない。
【０００６】他の実施例では、本発明によるレジスタの
ダイナミックレンジを拡大する方法は５段階を含む。第
１段階は、プロセッサのカウンタに所定値を初期化する
段階を含む。第２段階は、レジスタにプロセッサ演算組
を実行する段階を含む。第３段階は、演算組時にレジス
タに正のオーバーフローが発生した時カウンタを増加す
る段階を含む。第４段階は、演算組時にレジスタに負の
オーバーフローが発生した時カウンタを減少する段階を
含む。第５段階は、演算組が完了した時に、その値がゼ
ロより大きい場合にレジスタに正値を飽和させ、その値
がゼロより小さい時にレジスタを負値で飽和させ、カウ
ンタの値をゼロに設定する段階を含む。
ダイナミックレンジを拡大する方法は５段階を含む。第
１段階は、プロセッサのカウンタに所定値を初期化する
段階を含む。第２段階は、レジスタにプロセッサ演算組
を実行する段階を含む。第３段階は、演算組時にレジス
タに正のオーバーフローが発生した時カウンタを増加す
る段階を含む。第４段階は、演算組時にレジスタに負の
オーバーフローが発生した時カウンタを減少する段階を
含む。第５段階は、演算組が完了した時に、その値がゼ
ロより大きい場合にレジスタに正値を飽和させ、その値
がゼロより小さい時にレジスタを負値で飽和させ、カウ
ンタの値をゼロに設定する段階を含む。
【０００７】本発明の技術的利点は、プロセッサ上のレ
ジスタのダイナミックレンジを拡大する方法が提供でき
る点である。他の技術的利点は、既存の装置との適合性
を保持しつつ、レジスタの検出可能な範囲を拡大した点
である。その他の技術的利点は、最小のシリコン使用と
減少したソフトウェア・コードでレジスタの検出可能な
範囲を拡大した点である。
ジスタのダイナミックレンジを拡大する方法が提供でき
る点である。他の技術的利点は、既存の装置との適合性
を保持しつつ、レジスタの検出可能な範囲を拡大した点
である。その他の技術的利点は、最小のシリコン使用と
減少したソフトウェア・コードでレジスタの検出可能な
範囲を拡大した点である。
【０００８】
【発明の実施の形態】本発明の実施例とその利点は、同
じ番号が同じ部品を参照している、図面の図１と図２を
より詳細に参照する事により最も良く理解できる。図１
と図２は本発明の１実施例に従ってプロセッサ上のレジ
スタのダイナミックレンジを拡大する装置と方法を図示
する。
じ番号が同じ部品を参照している、図面の図１と図２を
より詳細に参照する事により最も良く理解できる。図１
と図２は本発明の１実施例に従ってプロセッサ上のレジ
スタのダイナミックレンジを拡大する装置と方法を図示
する。
【０００９】図１はプロセッサ１００を図示する。プロ
セッサ１００はメモリに対して３２ビットの読取り書込
み演算を実行可能な１６ビットアドレス可能なマシンで
ある。プロセッサ１００はまた、算術及び論理演算を実
行するためのレジスタ１０２のような複数個のレジスタ
を有する。実施例では、レジスタ１０２はアキュムレー
タ・レジスタであり、これは、必ずしも以下に限定され
ないが、加算、減算、又は補数のような命令又は演算を
実行可能である。プロセッサ１００は又オーバーフロー
・カウンタ１０４を有する。アキュムレータ・レジスタ
１０２で正又は負のオーバーフローを検出すると、プロ
セッサ１００によりオーバーフロー・カウンタ１０４が
増減される。状態レジスタ１１０はオーバーフロー・カ
ウンタ１０４の値を保存する。従って、割込み事象の間
も、オーバーフロー・カウンタ１０４の値は保持され、
復元される。プロセッサ１００は又データバス１０６と
メモリ１０８を有する。データバス１０６はデータをメ
モリ１０８からロードし記憶することを可能とする。
セッサ１００はメモリに対して３２ビットの読取り書込
み演算を実行可能な１６ビットアドレス可能なマシンで
ある。プロセッサ１００はまた、算術及び論理演算を実
行するためのレジスタ１０２のような複数個のレジスタ
を有する。実施例では、レジスタ１０２はアキュムレー
タ・レジスタであり、これは、必ずしも以下に限定され
ないが、加算、減算、又は補数のような命令又は演算を
実行可能である。プロセッサ１００は又オーバーフロー
・カウンタ１０４を有する。アキュムレータ・レジスタ
１０２で正又は負のオーバーフローを検出すると、プロ
セッサ１００によりオーバーフロー・カウンタ１０４が
増減される。状態レジスタ１１０はオーバーフロー・カ
ウンタ１０４の値を保存する。従って、割込み事象の間
も、オーバーフロー・カウンタ１０４の値は保持され、
復元される。プロセッサ１００は又データバス１０６と
メモリ１０８を有する。データバス１０６はデータをメ
モリ１０８からロードし記憶することを可能とする。
【００１０】データバス１０６は又アキュムレータ・レ
ジスタ１０２の内容をメモリ１０８に記憶させる事を可
能とする。データバス１０６は又アキュムレータ・レジ
スタ１０２とプロセッサ１００の入出力ポート１１４と
の間でデータを移動可能とする。実施例では、これらの
内容は、制御関数のようなアルゴリズムの最終結果や、
プロセッサ１００からの読取り、及び当業者には公知の
他のプロセスである。
ジスタ１０２の内容をメモリ１０８に記憶させる事を可
能とする。データバス１０６は又アキュムレータ・レジ
スタ１０２とプロセッサ１００の入出力ポート１１４と
の間でデータを移動可能とする。実施例では、これらの
内容は、制御関数のようなアルゴリズムの最終結果や、
プロセッサ１００からの読取り、及び当業者には公知の
他のプロセスである。
【００１１】論理装置１１２はプロセッサ１００の命令
を実行し、アキュムレータ・レジスタ１０２、オーバー
フロー・カウンタ１０４、入出力ポート１１４および状
態レジスタ１１０のようなプロセッサ１００上の他の部
品へ指令を与える。例えば、これらの命令はアキュムレ
ータ・レジスタ１０２の内容や当業者には公知の他の指
令を変更する。論理装置１１２はプロセッサ１００上に
配線接続された命令を有する。実施例では、論理装置１
１２は、プロセッサ１００により実行された命令に応答
してアキュムレータ・レジスタ１０２の内容を変更す
る。
を実行し、アキュムレータ・レジスタ１０２、オーバー
フロー・カウンタ１０４、入出力ポート１１４および状
態レジスタ１１０のようなプロセッサ１００上の他の部
品へ指令を与える。例えば、これらの命令はアキュムレ
ータ・レジスタ１０２の内容や当業者には公知の他の指
令を変更する。論理装置１１２はプロセッサ１００上に
配線接続された命令を有する。実施例では、論理装置１
１２は、プロセッサ１００により実行された命令に応答
してアキュムレータ・レジスタ１０２の内容を変更す
る。
【００１２】プロセッサ１００により演算が実行される
と、アキュムレータ・レジスタ１０２はオーバーフロー
する結果を有する場合がある。アキュムレータ・レジス
タ１０２中のデータがレジスタ・サイズを越えた時オー
バフローが発生する。このオーバーフローは正又は負で
ある。アキュムレータ・レジスタ１０２中の値がレジス
タのビット寸法が許容する最大正値を越えた時、正のオ
ーバーフローが発生する。アキュムレータ・レジスタ１
０２中の値がレジスタのビット寸法が許容する最大負値
を越えた時、負のオーバーフローが発生する。実施例で
は、アキュムレータ・レジスタ１０２は３２ビット・レ
ジスタで、可能な最大正値は7FFF FFFFで、可能な最大
負値は8000 0000である。この両方の値は16進形式で示
してある。この範囲内にない値はアキュムレータ・レジ
スタ１０２には記憶されない。
と、アキュムレータ・レジスタ１０２はオーバーフロー
する結果を有する場合がある。アキュムレータ・レジス
タ１０２中のデータがレジスタ・サイズを越えた時オー
バフローが発生する。このオーバーフローは正又は負で
ある。アキュムレータ・レジスタ１０２中の値がレジス
タのビット寸法が許容する最大正値を越えた時、正のオ
ーバーフローが発生する。アキュムレータ・レジスタ１
０２中の値がレジスタのビット寸法が許容する最大負値
を越えた時、負のオーバーフローが発生する。実施例で
は、アキュムレータ・レジスタ１０２は３２ビット・レ
ジスタで、可能な最大正値は7FFF FFFFで、可能な最大
負値は8000 0000である。この両方の値は16進形式で示
してある。この範囲内にない値はアキュムレータ・レジ
スタ１０２には記憶されない。
【００１３】オーバーフロー・カウンタ１０４はアキュ
ムレータ・レジスタ１０２に応答し、正又は負のオーバ
ーフローが発生した時にプロセッサ１００により増減さ
れる。オーバーフロー・カウンタ１０４の値は、演算の
最後の結果がアキュムレータ・レジスタ１０２の範囲内
であるかどうかを指示する。ゼロ以上の値は、最後の結
果がアキュムレータ・レジスタ１０２の正の限界を越え
たことを指示する。実施例では、この値は7FFF FFFFで
ある。ゼロ以下の値は、最後の結果がアキュムレータ・
レジスタ１０２の負の限界を越えたことを指示する。実
施例では、この値は8000 0000である。
ムレータ・レジスタ１０２に応答し、正又は負のオーバ
ーフローが発生した時にプロセッサ１００により増減さ
れる。オーバーフロー・カウンタ１０４の値は、演算の
最後の結果がアキュムレータ・レジスタ１０２の範囲内
であるかどうかを指示する。ゼロ以上の値は、最後の結
果がアキュムレータ・レジスタ１０２の正の限界を越え
たことを指示する。実施例では、この値は7FFF FFFFで
ある。ゼロ以下の値は、最後の結果がアキュムレータ・
レジスタ１０２の負の限界を越えたことを指示する。実
施例では、この値は8000 0000である。
【００１４】図2を参照すると、本発明によるプロセッ
サ１００上のレジスタのダイナミックレンジを拡大する
方法が開示される。実施例では、オーバーフロー・カウ
ンタ１０４の値が、アキュムレータ・レジスタ１０２は
正値、負値、又はどれでもない値により飽和しているか
どうかを決定する。段階２００で、プロセッサ１００は
初期化されて演算組を実行する。演算は、必ずしもこれ
に限定されないが、制御関数のようなアルゴリズムでよ
い。さらに、演算組は加算及び減算指令、さらに当業者
には公知の演算である。さらに、演算を実行する前又は
命令を実行する前に、プロセッサ１００によりオーバー
フロー・カウンタ１０４は所定値に設定される。実施例
では、この所定値はゼロである。ゼロの所定値は、アキ
ュムレータ・レジスタ１０２にオーバーフロー条件が存
在しない事を指示している。
サ１００上のレジスタのダイナミックレンジを拡大する
方法が開示される。実施例では、オーバーフロー・カウ
ンタ１０４の値が、アキュムレータ・レジスタ１０２は
正値、負値、又はどれでもない値により飽和しているか
どうかを決定する。段階２００で、プロセッサ１００は
初期化されて演算組を実行する。演算は、必ずしもこれ
に限定されないが、制御関数のようなアルゴリズムでよ
い。さらに、演算組は加算及び減算指令、さらに当業者
には公知の演算である。さらに、演算を実行する前又は
命令を実行する前に、プロセッサ１００によりオーバー
フロー・カウンタ１０４は所定値に設定される。実施例
では、この所定値はゼロである。ゼロの所定値は、アキ
ュムレータ・レジスタ１０２にオーバーフロー条件が存
在しない事を指示している。
【００１５】段階２０２で、プロセッサ１００により実
行されている演算の一部として命令が実行される。段階
２０２の命令はアキュムレータ・レジスタ１０２への加
算又は減算指令、又は当業者に公知の他の演算である。
命令を完了した後、アキュムレータ・レジスタ１０２で
オーバーフローが発生したかどうか決定する事により段
階２０４が実行される。上述したように、アキュムレー
タ・レジスタ１０２の内容がレジスタの正の最大又は負
の最大値を越えた時にアキュムレータはオーバーフロー
する。段階２０４でオーバーフローが発生した場合、段
階２０６が実行される。段階２０６はオーバーフロー・
カウンタ１０４を調節する。正のオーバーフローが発生
した場合、オーバーフロー・カウンタが増加される。実
施例では、オーバーフロー・カウンタ１０４の値が１だ
け増加される。または、オーバーフロー・カウンタ１０
４の値が、アキュムレータ・レジスタ１０２からのオー
バーフローの実際の値に調節されてもよい。負のオーバ
ーフローが発生した場合、オーバーフロー・カウンタ１
０４は減少される。オーバーフロー・カウンタ１０４の
値が１だけ、または、アキュムレータ・レジスタ１０２
のオーバーフロー量だけ減少される。実施例では、正の
結果がアキュムレータ・レジスタ１０２の最大正値を越
えた時に正のオーバーフローが発生する。さらに、負の
結果がアキュムレータ・レジスタ１０２の最大負値を越
えた時に負のオーバーフローが発生する。
行されている演算の一部として命令が実行される。段階
２０２の命令はアキュムレータ・レジスタ１０２への加
算又は減算指令、又は当業者に公知の他の演算である。
命令を完了した後、アキュムレータ・レジスタ１０２で
オーバーフローが発生したかどうか決定する事により段
階２０４が実行される。上述したように、アキュムレー
タ・レジスタ１０２の内容がレジスタの正の最大又は負
の最大値を越えた時にアキュムレータはオーバーフロー
する。段階２０４でオーバーフローが発生した場合、段
階２０６が実行される。段階２０６はオーバーフロー・
カウンタ１０４を調節する。正のオーバーフローが発生
した場合、オーバーフロー・カウンタが増加される。実
施例では、オーバーフロー・カウンタ１０４の値が１だ
け増加される。または、オーバーフロー・カウンタ１０
４の値が、アキュムレータ・レジスタ１０２からのオー
バーフローの実際の値に調節されてもよい。負のオーバ
ーフローが発生した場合、オーバーフロー・カウンタ１
０４は減少される。オーバーフロー・カウンタ１０４の
値が１だけ、または、アキュムレータ・レジスタ１０２
のオーバーフロー量だけ減少される。実施例では、正の
結果がアキュムレータ・レジスタ１０２の最大正値を越
えた時に正のオーバーフローが発生する。さらに、負の
結果がアキュムレータ・レジスタ１０２の最大負値を越
えた時に負のオーバーフローが発生する。
【００１６】再び段階２０４を参照すると、段階２０２
でアキュムレータ・レジスタ１０２にオーバーフローが
発生しない場合、オーバーフロー・カウンタ１０４は調
節されず、プロセッサ１００上の演算組でさらに命令を
実行すべきかどうかを決定することにより段階２０８が
実行される。さらに命令を実行すべき場合、段階２０８
は段階２０２に戻って、アキュムレータ・レジスタ１０
２のオーバーフローを更に決定する。これ以上命令を実
行すべきでない場合、段階２１０が実行される。段階２
１０は、関数、又は演算組が完了し、オーバーフロー・
カウンタ１０４に対しこれ以上の調節が行なわれないこ
とを指示する。
でアキュムレータ・レジスタ１０２にオーバーフローが
発生しない場合、オーバーフロー・カウンタ１０４は調
節されず、プロセッサ１００上の演算組でさらに命令を
実行すべきかどうかを決定することにより段階２０８が
実行される。さらに命令を実行すべき場合、段階２０８
は段階２０２に戻って、アキュムレータ・レジスタ１０
２のオーバーフローを更に決定する。これ以上命令を実
行すべきでない場合、段階２１０が実行される。段階２
１０は、関数、又は演算組が完了し、オーバーフロー・
カウンタ１０４に対しこれ以上の調節が行なわれないこ
とを指示する。
【００１７】演算が完了した後、段階２１２が実行され
て、オーバーフロー・カウンタ１０４の値が検査され
る。段階２１４では、値がゼロに等しいかどうかの決定
が行なわれる。値がゼロの場合、アキュムレータ・レジ
スタ１０２上の演算の完了時にオーバーフローは発生し
ていない。従って、段階２１６に開示するように、アキ
ュムレータ・レジスタ１０２は飽和しておらず、その内
容は変更されない。
て、オーバーフロー・カウンタ１０４の値が検査され
る。段階２１４では、値がゼロに等しいかどうかの決定
が行なわれる。値がゼロの場合、アキュムレータ・レジ
スタ１０２上の演算の完了時にオーバーフローは発生し
ていない。従って、段階２１６に開示するように、アキ
ュムレータ・レジスタ１０２は飽和しておらず、その内
容は変更されない。
【００１８】段階２１４で、値がゼロに等しくない場
合、段階２１８が実行される。段階２１８は、オーバー
フロー・カウンタ１０４の値がゼロより大きいかどうか
を決定する。値がゼロより大きい場合、段階２１０の演
算の終了時に正のオーバーフローが発生し、段階２２０
が実行される。段階２２０で、アキュムレータ・レジス
タ１０２が正値により飽和される。この正値はアキュム
レータ・レジスタ１０２で許容される最大正数で、その
ビット寸法に依存する。論理装置１１２は、アキュムレ
ータ・レジスタ１０２の内容を正値に変更する事により
アキュムレータ・レジスタ１０２を飽和させる。実施例
では、アキュムレータ・レジスタ１０２はその内容を7F
FF FFFFに等しい正値により重ね書きされる。従って、
この正値はアキュムレータ・レジスタ１０２の内容を１
６進値7FFF FFFFに飽和させる。
合、段階２１８が実行される。段階２１８は、オーバー
フロー・カウンタ１０４の値がゼロより大きいかどうか
を決定する。値がゼロより大きい場合、段階２１０の演
算の終了時に正のオーバーフローが発生し、段階２２０
が実行される。段階２２０で、アキュムレータ・レジス
タ１０２が正値により飽和される。この正値はアキュム
レータ・レジスタ１０２で許容される最大正数で、その
ビット寸法に依存する。論理装置１１２は、アキュムレ
ータ・レジスタ１０２の内容を正値に変更する事により
アキュムレータ・レジスタ１０２を飽和させる。実施例
では、アキュムレータ・レジスタ１０２はその内容を7F
FF FFFFに等しい正値により重ね書きされる。従って、
この正値はアキュムレータ・レジスタ１０２の内容を１
６進値7FFF FFFFに飽和させる。
【００１９】段階２１８で値がゼロより小さいの時段階
２２２が実行される。段階２１８で値がゼロより小さい
場合、段階２１０のプロセッサ演算終了時に負のオーバ
ーフローが発生している。段階２２２で、論理装置１１
２は、アキュムレータ・レジスタ１０２を負値で飽和さ
せる。この負値は、アキュムレータ・レジスタ１０２で
許容される最大負数で、そのビット寸法に依存する。実
施例では、アキュムレータ・レジスタ１０２は8000 000
0の負値を有し、これがアキュムレータ・レジスタ１０
２の内容を重ね書きする。従って、論理装置１１２はア
キュムレータ・レジスタ１０２の内容を8000 0000の16
進値に飽和させる。段階２２４はオーバーフロー・カウ
ンタ１０４をゼロに等しく設定し、これはオーバーフロ
ー問題が解決した事を指示する。段階２２６はこの方法
の出口である。
２２２が実行される。段階２１８で値がゼロより小さい
場合、段階２１０のプロセッサ演算終了時に負のオーバ
ーフローが発生している。段階２２２で、論理装置１１
２は、アキュムレータ・レジスタ１０２を負値で飽和さ
せる。この負値は、アキュムレータ・レジスタ１０２で
許容される最大負数で、そのビット寸法に依存する。実
施例では、アキュムレータ・レジスタ１０２は8000 000
0の負値を有し、これがアキュムレータ・レジスタ１０
２の内容を重ね書きする。従って、論理装置１１２はア
キュムレータ・レジスタ１０２の内容を8000 0000の16
進値に飽和させる。段階２２４はオーバーフロー・カウ
ンタ１０４をゼロに等しく設定し、これはオーバーフロ
ー問題が解決した事を指示する。段階２２６はこの方法
の出口である。
【００２０】オーバーフロー・カウンタ１０４の寸法は
プロセッサ１００で実行される演算のダイナミックレン
ジに依存する。実施例では、６ビットのオーバーフロー
・カウンタ１０４が３２ビット・アキュムレータ・レジ
スタ１０２に対して３８ビット・レジスタと等価なダイ
ナミックレンジを提供する。さらに、３２ビット・アキ
ュムレータ・レジスタ１０２はその他の３２ビット装置
と適合し、３２ビット・レジスタの範囲を必要とする演
算を実行可能である。さらに、アキュムレータ・レジス
タ１０２のキャリ及びオーバーフロー・フラッグには悪
影響はない。
プロセッサ１００で実行される演算のダイナミックレン
ジに依存する。実施例では、６ビットのオーバーフロー
・カウンタ１０４が３２ビット・アキュムレータ・レジ
スタ１０２に対して３８ビット・レジスタと等価なダイ
ナミックレンジを提供する。さらに、３２ビット・アキ
ュムレータ・レジスタ１０２はその他の３２ビット装置
と適合し、３２ビット・レジスタの範囲を必要とする演
算を実行可能である。さらに、アキュムレータ・レジス
タ１０２のキャリ及びオーバーフロー・フラッグには悪
影響はない。
【００２１】飽和を実行することにより、プロセッサ１
００は、アキュムレータ・レジスタ１０２中の値がプロ
セッサ１００の必要条件と適合している事を保証する。
キャリのような、オーバーフロー時に発生するレジスタ
演算は最終結果を破壊しない。
００は、アキュムレータ・レジスタ１０２中の値がプロ
セッサ１００の必要条件と適合している事を保証する。
キャリのような、オーバーフロー時に発生するレジスタ
演算は最終結果を破壊しない。
【００２２】プロセッサ１００上の状態レジスタ１１０
は、段階２００−２１０で演算を実行している間に発生
するであろう割込み時にオーバーフロー・カウンタ１０
４の値を保持するために利用される。状態レジスタ１１
０により、割込み時にオーバーフロー・カウンタ１０４
の値は状態レジスタ１１０に保存され、割込みが完了し
た後復元される。
は、段階２００−２１０で演算を実行している間に発生
するであろう割込み時にオーバーフロー・カウンタ１０
４の値を保持するために利用される。状態レジスタ１１
０により、割込み時にオーバーフロー・カウンタ１０４
の値は状態レジスタ１１０に保存され、割込みが完了し
た後復元される。
【００２３】このように、本発明により、上述した利点
を満足する、プロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置が提供されることは明らかで
ある。本発明を詳細に記述してきたが、各種の変更、置
換え、及び修正を本明細書に出来ることを理解すべきで
ある。例えば、レジスタは３２ビット・レジスタである
ものとして記述してきたが、レジスタのビット寸法は開
示したものと異なってもよく、かつレジスタを飽和させ
るために使用した値も開示したものと異なってもよい。
その他の例は、当業者には容易に確認可能で、添付の特
許請求の範囲に定める本発明の要旨と範囲から逸脱する
ことなく実行可能である。
を満足する、プロセッサ上のレジスタのダイナミックレ
ンジを拡大する方法と装置が提供されることは明らかで
ある。本発明を詳細に記述してきたが、各種の変更、置
換え、及び修正を本明細書に出来ることを理解すべきで
ある。例えば、レジスタは３２ビット・レジスタである
ものとして記述してきたが、レジスタのビット寸法は開
示したものと異なってもよく、かつレジスタを飽和させ
るために使用した値も開示したものと異なってもよい。
その他の例は、当業者には容易に確認可能で、添付の特
許請求の範囲に定める本発明の要旨と範囲から逸脱する
ことなく実行可能である。
【００２４】以上の説明に関して更に以下の項を開示す
る。 （１）プロセッサ上のレジスタのダイナミックレンジを
拡大する方法において、カウンタに所定値を初期化する
段階と、レジスタでプロセッサ演算組を実行する段階
と、演算組時にレジスタで正のオーバーフローが発生し
た時カウンタを増加する段階と、演算組時にレジスタで
負のオーバーフローが発生した時カウンタを減少する段
階と、演算組が完了した時、値がゼロより大きい時にレ
ジスタを正値で飽和させ、値がゼロより小さい時にレジ
スタを負値で飽和させ、カウンタの値をゼロに設定する
段階と、を含むプロセッサ上のレジスタのダイナミック
レンジを拡大する方法。 （２）第１項記載の方法において、カウンタからメモリ
へ値を記憶し、メモリからカウンタへ値をロードする段
階を更に含む方法。 （３）第１項記載の方法において、レジスタが３２ビッ
ト・レジスタである方法。 （４）第１項記載の方法において、プロセッサに割込み
が発生した時、値が状態レジスタに記憶される方法。 （５）第１項記載の方法において、プロセッサ演算組は
加算及び減算演算を含む方法。
る。 （１）プロセッサ上のレジスタのダイナミックレンジを
拡大する方法において、カウンタに所定値を初期化する
段階と、レジスタでプロセッサ演算組を実行する段階
と、演算組時にレジスタで正のオーバーフローが発生し
た時カウンタを増加する段階と、演算組時にレジスタで
負のオーバーフローが発生した時カウンタを減少する段
階と、演算組が完了した時、値がゼロより大きい時にレ
ジスタを正値で飽和させ、値がゼロより小さい時にレジ
スタを負値で飽和させ、カウンタの値をゼロに設定する
段階と、を含むプロセッサ上のレジスタのダイナミック
レンジを拡大する方法。 （２）第１項記載の方法において、カウンタからメモリ
へ値を記憶し、メモリからカウンタへ値をロードする段
階を更に含む方法。 （３）第１項記載の方法において、レジスタが３２ビッ
ト・レジスタである方法。 （４）第１項記載の方法において、プロセッサに割込み
が発生した時、値が状態レジスタに記憶される方法。 （５）第１項記載の方法において、プロセッサ演算組は
加算及び減算演算を含む方法。
【００２５】（６）プロセッサ上のレジスタのダイナミ
ックレンジを拡大する装置において、プロセッサ演算組
を実行するレジスタと、所定値を有し、レジスタに応答
するカウンタであって、レジスタに正のオーバーフロー
が発生した時にカウンタを増加し、演算時にレジスタに
負のオーバーフローが発生した時にカウンタを減算す
る、前記カウンタと、値がゼロより大きい時にレジスタ
を正値で飽和させ、演算組の完了時に値がゼロより小さ
い時に負値でレジスタを飽和させる論理装置と、を含
む、プロセッサ上のレジスタのダイナミックレンジを拡
大する装置。 （７）第６項記載の装置において、値をメモリに記憶
し、値をメモリからカウンタへロードするプロセッサ
と、をさらに含む装置。 （８）第６項記載の装置においてプロセッサの割込み時
に値を状態レジスタに保存する、状態レジスタと、をさ
らに含む装置。 （９）第６項記載の装置において、レジスタが３２ビッ
ト・レジスタである装置。 （１０）第６項記載の装置において、カウンタが６ビッ
ト・カウンタである装置。 （１１）第６項記載の装置において、レジスタを飽和さ
せた後プロセッサが値をゼロに設定する装置。 （１２）第６項記載の装置において、プロセッサ演算が
レジスタ上の加算及び減算である装置。 （１３）第６項記載の装置において、演算組の完了時に
値がゼロである時、プロセッサがレジスタを飽和させな
い装置。 （１４）プロセッサ上のレジスタのダイナミックレンジ
を拡大する方法において、レジスタで加算及び減算演算
の組を実行する段階と、演算組の間に正のオーバーフロ
ーがレジスタで発生した時カウンタの値を増加する段階
と、演算組の間に負のオーバーフローがレジスタで発生
した時カウンタの値を減少する段階と、演算組の完了後
に値を決定する段階と、値がゼロより大きい時に正値で
レジスタを飽和させ、値がゼロより小さい時に負値で飽
和させ、値がゼロに等しい時にレジスタを飽和させない
段階と、を含む、プロセッサ上のレジスタのダイナミッ
クレンジを拡大する方法。 （１５）第１４項記載の方法において、飽和段階は、レ
ジスタを飽和させた後ゼロに等しい値に設定する段階を
含む方法。 （１６）第１４項記載の方法において、プロセッサの割
込み時に値を状態レジスタに記憶する段階と、をさらに
含む方法。
ックレンジを拡大する装置において、プロセッサ演算組
を実行するレジスタと、所定値を有し、レジスタに応答
するカウンタであって、レジスタに正のオーバーフロー
が発生した時にカウンタを増加し、演算時にレジスタに
負のオーバーフローが発生した時にカウンタを減算す
る、前記カウンタと、値がゼロより大きい時にレジスタ
を正値で飽和させ、演算組の完了時に値がゼロより小さ
い時に負値でレジスタを飽和させる論理装置と、を含
む、プロセッサ上のレジスタのダイナミックレンジを拡
大する装置。 （７）第６項記載の装置において、値をメモリに記憶
し、値をメモリからカウンタへロードするプロセッサ
と、をさらに含む装置。 （８）第６項記載の装置においてプロセッサの割込み時
に値を状態レジスタに保存する、状態レジスタと、をさ
らに含む装置。 （９）第６項記載の装置において、レジスタが３２ビッ
ト・レジスタである装置。 （１０）第６項記載の装置において、カウンタが６ビッ
ト・カウンタである装置。 （１１）第６項記載の装置において、レジスタを飽和さ
せた後プロセッサが値をゼロに設定する装置。 （１２）第６項記載の装置において、プロセッサ演算が
レジスタ上の加算及び減算である装置。 （１３）第６項記載の装置において、演算組の完了時に
値がゼロである時、プロセッサがレジスタを飽和させな
い装置。 （１４）プロセッサ上のレジスタのダイナミックレンジ
を拡大する方法において、レジスタで加算及び減算演算
の組を実行する段階と、演算組の間に正のオーバーフロ
ーがレジスタで発生した時カウンタの値を増加する段階
と、演算組の間に負のオーバーフローがレジスタで発生
した時カウンタの値を減少する段階と、演算組の完了後
に値を決定する段階と、値がゼロより大きい時に正値で
レジスタを飽和させ、値がゼロより小さい時に負値で飽
和させ、値がゼロに等しい時にレジスタを飽和させない
段階と、を含む、プロセッサ上のレジスタのダイナミッ
クレンジを拡大する方法。 （１５）第１４項記載の方法において、飽和段階は、レ
ジスタを飽和させた後ゼロに等しい値に設定する段階を
含む方法。 （１６）第１４項記載の方法において、プロセッサの割
込み時に値を状態レジスタに記憶する段階と、をさらに
含む方法。
【００２６】（１７）プロセッサ上のレジスタのダイナ
ミックレンジを拡大する装置が開示される。本装置はプ
ロセッサ（１００）の演算組を実行するレジスタ（１０
２）を含む。本装置はさらに、値を有するプロセッサ
（１００）上のカウンタ（１０４）を含む。演算組時
に、レジスタ（１０２）に正のオーバーフローが発生し
た時プロセッサ（１００）は値を増加し、レジスタ（１
０２）に負のオーバーフローが発生した時値を減少す
る。演算組の完了時に、値がゼロより大きい時プロセッ
サ（１００）はレジスタ（１０２）を正値で飽和させ、
値がゼロより小さい時負値で飽和させる。さらに、プロ
セッサ上のレジスタのダイナミックレンジを拡大する方
法が開示される。本方法は、レジスタ（１０２）でプロ
セッサ（１００）の演算組を実行する段階を含む。本方
法は、演算組時にレジスタ（１０２）で正のオーバーフ
ローが発生した時カウンタ（１０４）の値を増加する段
階をさらに含む。本方法は、演算組時にレジスタ（１０
２）で負のオーバーフローが発生した時カウンタ（１０
４）の値を減少する段階をさらに含む。演算組が完了し
た時、本方法は、値がゼロより大きい場合にレジスタ
（１０２）を正値で飽和し、値がゼロより小さい時にレ
ジスタ（１０２）を負値で飽和する段階をさらに含む。
値がゼロに等しい場合、レジスタ（１０２）は飽和され
ない。本方法は、カウンタ（１０４）の値をゼロに設定
する段階をさらに含む。
ミックレンジを拡大する装置が開示される。本装置はプ
ロセッサ（１００）の演算組を実行するレジスタ（１０
２）を含む。本装置はさらに、値を有するプロセッサ
（１００）上のカウンタ（１０４）を含む。演算組時
に、レジスタ（１０２）に正のオーバーフローが発生し
た時プロセッサ（１００）は値を増加し、レジスタ（１
０２）に負のオーバーフローが発生した時値を減少す
る。演算組の完了時に、値がゼロより大きい時プロセッ
サ（１００）はレジスタ（１０２）を正値で飽和させ、
値がゼロより小さい時負値で飽和させる。さらに、プロ
セッサ上のレジスタのダイナミックレンジを拡大する方
法が開示される。本方法は、レジスタ（１０２）でプロ
セッサ（１００）の演算組を実行する段階を含む。本方
法は、演算組時にレジスタ（１０２）で正のオーバーフ
ローが発生した時カウンタ（１０４）の値を増加する段
階をさらに含む。本方法は、演算組時にレジスタ（１０
２）で負のオーバーフローが発生した時カウンタ（１０
４）の値を減少する段階をさらに含む。演算組が完了し
た時、本方法は、値がゼロより大きい場合にレジスタ
（１０２）を正値で飽和し、値がゼロより小さい時にレ
ジスタ（１０２）を負値で飽和する段階をさらに含む。
値がゼロに等しい場合、レジスタ（１０２）は飽和され
ない。本方法は、カウンタ（１０４）の値をゼロに設定
する段階をさらに含む。
【図面の簡単な説明】 本発明とその利点のより完全な理解のため、添付の図面
と関連して行なう以下の説明を参照されたい、ここで同
じ番号は同様の部品を表す。
と関連して行なう以下の説明を参照されたい、ここで同
じ番号は同様の部品を表す。
【図１】図１は、本発明の１実施例に従って使用される
プロセッサのブロック線図。
プロセッサのブロック線図。
【図２】図２は、本発明の１実施例に従うレジスタのダ
イナミックレンジを拡大する方法の流れ図。
イナミックレンジを拡大する方法の流れ図。
１００ プロセッサ １０２ レジスタ １０４ カウンタ １１０ 状態レジスタ １１２ 論理装置
Claims (3)
- 【請求項１】 プロセッサ上のレジスタのダイナミック
レンジを拡大する方法において、 カウンタに所定値を初期化する段階と、 レジスタでプロセッサ演算組を実行する段階と、 演算組時にレジスタで正のオーバーフローが発生した時
カウンタを増加する段階と、 演算組時にレジスタで負のオーバーフローが発生した時
カウンタを減少する段階と、 演算組が完了した時、値がゼロより大きい時にレジスタ
を正値で飽和させ、値がゼロより小さい時にレジスタを
負値で飽和させ、カウンタの値をゼロに設定する段階
と、を含むプロセッサ上のレジスタのダイナミックレン
ジを拡大する方法。 - 【請求項２】 プロセッサ上のレジスタのダイナミック
レンジを拡大する装置において、 プロセッサ演算組を実行するレジスタと、 所定値を有し、レジスタに応答するカウンタであって、
レジスタに正のオーバーフローが発生した時にカウンタ
を増加し、演算時にレジスタに負のオーバーフローが発
生した時にカウンタを減算する、前記カウンタと、 値がゼロより大きい時にレジスタを正値で飽和させ、演
算組の完了時に値がゼロより小さい時に負値でレジスタ
を飽和させる論理装置と、を含む、プロセッサ上のレジ
スタのダイナミックレンジを拡大する装置。 - 【請求項３】 プロセッサ上のレジスタのダイナミック
レンジを拡大する方法において、 レジスタで加算及び減算演算の組を実行する段階と、 演算組の間に正のオーバーフローがレジスタで発生した
時カウンタの値を増加する段階と、 演算組の間に負のオーバーフローがレジスタで発生した
時カウンタの値を減少する段階と、 演算組の完了後に値を決定する段階と、 値がゼロより大きい時に正値でレジスタを飽和させ、値
がゼロより小さい時に負値で飽和させ、値がゼロに等し
い時にレジスタを飽和させない段階と、を含む、プロセ
ッサ上のレジスタのダイナミックレンジを拡大する方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7873798P | 1998-03-20 | 1998-03-20 | |
| US078737 | 1998-03-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000035875A true JP2000035875A (ja) | 2000-02-02 |
Family
ID=22145923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11078351A Pending JP2000035875A (ja) | 1998-03-20 | 1999-03-23 | レジスタのダイナミックレンジを拡大する方法と装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6243731B1 (ja) |
| JP (1) | JP2000035875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7089277B2 (en) | 2002-06-06 | 2006-08-08 | Oki Electric Industry Co., Ltd. | Computation circuit having dynamic range extension function |
| CN101216774B (zh) * | 2008-01-03 | 2012-09-05 | 中国科学院计算技术研究所 | 一种使用空闲寄存器类作为快速溢出空间的优化方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825400A (en) * | 1986-01-13 | 1989-04-25 | General Electric Company | Floating point accumulator circuit |
| US5450553A (en) * | 1990-06-15 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital signal processor including address generation by execute/stop instruction designated |
| GB2275355B (en) * | 1993-02-19 | 1997-06-18 | Motorola Inc | Detection of exponent underflow and overflow in a floating point adder |
| US5553015A (en) * | 1994-04-15 | 1996-09-03 | International Business Machines Corporation | Efficient floating point overflow and underflow detection system |
| JP3105738B2 (ja) * | 1994-06-10 | 2000-11-06 | 日本電気株式会社 | 情報処理装置 |
| US5710549A (en) * | 1994-09-30 | 1998-01-20 | Tandem Computers Incorporated | Routing arbitration for shared resources |
| US5550767A (en) * | 1994-10-14 | 1996-08-27 | Ibm Corporation | Method and apparatus for detecting underflow and overflow |
| US5675339A (en) * | 1995-07-31 | 1997-10-07 | Harris Corporation | A/D reference level adjustment circuit to maintain optimum dynamic range at the A/D |
| US6037947A (en) * | 1997-10-16 | 2000-03-14 | Sun Microsystems, Inc. | Graphics accelerator with shift count generation for handling potential fixed-point numeric overflows |
| US6148309A (en) * | 1998-08-25 | 2000-11-14 | International Business Machines Corporation | Method for handling overflow of counters in comparison based actions |
-
1998
- 1998-12-30 US US09/223,390 patent/US6243731B1/en not_active Expired - Lifetime
-
1999
- 1999-03-23 JP JP11078351A patent/JP2000035875A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7089277B2 (en) | 2002-06-06 | 2006-08-08 | Oki Electric Industry Co., Ltd. | Computation circuit having dynamic range extension function |
| CN101216774B (zh) * | 2008-01-03 | 2012-09-05 | 中国科学院计算技术研究所 | 一种使用空闲寄存器类作为快速溢出空间的优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6243731B1 (en) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883784B2 (ja) | マイクロコンピュータ | |
| JPH09330236A (ja) | マイクロプロセッサ及びその周辺装置 | |
| US5757685A (en) | Data processing system capable of processing long word data | |
| US20070294599A1 (en) | Method for patching a read-only memory and a data processing system comprising a means of patching the read-only memory based on patch contexts | |
| US5018064A (en) | Virtual computer system | |
| JP2000035875A (ja) | レジスタのダイナミックレンジを拡大する方法と装置 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP3219082B2 (ja) | データ格納方法 | |
| KR20080069453A (ko) | 실시간 운영 체제 시스템의 외부 입력 처리 방법 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS63308641A (ja) | パイプライン処理機構を持つデータ処理装置および処理方法 | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JP3013725B2 (ja) | 割込み処理からの復帰方法 | |
| EP0401745A2 (en) | Data processor for high-speed access to stack area data | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPS623345A (ja) | 割込方式 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JP3305841B2 (ja) | プログラム制御装置 | |
| JP2584528Y2 (ja) | 情報処理装置 | |
| JPH07146789A (ja) | タイマー更新アシスト方法およびタイマー装置 | |
| EP0369407A2 (en) | Central processing unit for data processor having emulation function | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPS5913060B2 (ja) | 主記憶装置の記憶容量検出方式 | |
| JP2000029508A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |