JPH07146789A - タイマー更新アシスト方法およびタイマー装置 - Google Patents
タイマー更新アシスト方法およびタイマー装置Info
- Publication number
- JPH07146789A JPH07146789A JP29160093A JP29160093A JPH07146789A JP H07146789 A JPH07146789 A JP H07146789A JP 29160093 A JP29160093 A JP 29160093A JP 29160093 A JP29160093 A JP 29160093A JP H07146789 A JPH07146789 A JP H07146789A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- microprogram
- bit
- update request
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】タイマー機構の上位ビットをマイクロプログラ
ム作業領域に持ち，マイクロプログラムが制御するタイ
マー更新アシスト方法およびタイマー装置に関し，マイ
クロプログラムのダイナミックステップ数を削減するこ
とを目的する。 【構成】タイマーの更新要求フラグ13の値を拡張するデ
ータ拡張回路14を設け，タイマー読み出し命令に対し
て，ハードウェアが持つＣＰＵタイマー（下位ビット）
10を読み出すときに，マイクロプログラム作業レジスタ
（Ａ）15の上位に，更新要求フラグ13の値を上位ビット
数分展開したデータを付加する。これを用いて，マイク
ロプログラム作業領域11のＣＰＵタイマー（上位ビッ
ト）12の値との加算を一律に行い，結果を現在のタイマ
ー値とする。
ム作業領域に持ち，マイクロプログラムが制御するタイ
マー更新アシスト方法およびタイマー装置に関し，マイ
クロプログラムのダイナミックステップ数を削減するこ
とを目的する。 【構成】タイマーの更新要求フラグ13の値を拡張するデ
ータ拡張回路14を設け，タイマー読み出し命令に対し
て，ハードウェアが持つＣＰＵタイマー（下位ビット）
10を読み出すときに，マイクロプログラム作業レジスタ
（Ａ）15の上位に，更新要求フラグ13の値を上位ビット
数分展開したデータを付加する。これを用いて，マイク
ロプログラム作業領域11のＣＰＵタイマー（上位ビッ
ト）12の値との加算を一律に行い，結果を現在のタイマ
ー値とする。
Description
【０００１】
【産業上の利用分野】本発明は，ＣＰＵの実行時間や待
ち時間を制御する各種タイマー機構を装備し，かつ各種
タイマー機構の任意のビットより上位に位置するビット
をハードウェアで持たずに，マイクロプログラム等のフ
ァームウェアの作業領域を利用してマイクロプログラム
等のファームウェアが制御を行う計算機におけるタイマ
ー更新アシスト方法およびタイマー装置に関するもので
ある。
ち時間を制御する各種タイマー機構を装備し，かつ各種
タイマー機構の任意のビットより上位に位置するビット
をハードウェアで持たずに，マイクロプログラム等のフ
ァームウェアの作業領域を利用してマイクロプログラム
等のファームウェアが制御を行う計算機におけるタイマ
ー更新アシスト方法およびタイマー装置に関するもので
ある。
【０００２】一般に計算機システムでは，処理の高速化
および装置の小型化が望まれており，タイマー機構につ
いても同様に高速化，小型化が望まれている。
および装置の小型化が望まれており，タイマー機構につ
いても同様に高速化，小型化が望まれている。
【０００３】
【従来の技術】図５は従来のタイマーの例を示す。従来
の計算機システムでは，図５（イ）に示すように，ＣＰ
Ｕの実行時間や待ち時間を制御するタイマー機構のすべ
てのビットを，すべてハードウェア・ロジック５０とし
て持つ方式と，図５（ロ）に示すように，すべてのビッ
トをハードウェアで持つのではなく，あるビットより上
位のビットをマイクロプログラムの作業領域５１に置
き，下位ビットだけをハードウェア・ロジック５３とし
て持ち，マイクロプログラムがハードウェアの状態を監
視して，ハードウェア・ロジック５３の桁溢れによる更
新要求フラグ５２が“１”（ＯＮ）になったときに，上
位のビットを制御する方式がある。
の計算機システムでは，図５（イ）に示すように，ＣＰ
Ｕの実行時間や待ち時間を制御するタイマー機構のすべ
てのビットを，すべてハードウェア・ロジック５０とし
て持つ方式と，図５（ロ）に示すように，すべてのビッ
トをハードウェアで持つのではなく，あるビットより上
位のビットをマイクロプログラムの作業領域５１に置
き，下位ビットだけをハードウェア・ロジック５３とし
て持ち，マイクロプログラムがハードウェアの状態を監
視して，ハードウェア・ロジック５３の桁溢れによる更
新要求フラグ５２が“１”（ＯＮ）になったときに，上
位のビットを制御する方式がある。
【０００４】大型の計算機では前者の方法が用いられる
が，一般に中小型の計算機では，ハードウェア量がかな
り制限されるため，すべてのビットをハードウェアで持
つ方式は，あまり用いられていない。図５（ロ）に示す
例では，０から５５までの５６ビットのうち，上位の３
２ビットをマイクロプログラムの作業領域５１に置き，
下位の２４ビットをハードウェア・ロジック５３として
持っている。以下の例では，減算方式のタイマーの例に
ついて説明する。
が，一般に中小型の計算機では，ハードウェア量がかな
り制限されるため，すべてのビットをハードウェアで持
つ方式は，あまり用いられていない。図５（ロ）に示す
例では，０から５５までの５６ビットのうち，上位の３
２ビットをマイクロプログラムの作業領域５１に置き，
下位の２４ビットをハードウェア・ロジック５３として
持っている。以下の例では，減算方式のタイマーの例に
ついて説明する。
【０００５】図６は，タイマー機構の上位ビットをマイ
クロプログラムの作業領域に持つ場合のマイクロプログ
ラムの処理フローチャートであって，（イ）はタイマー
更新要求の処理，（ロ）はタイマー読み出し命令の処理
を示す。
クロプログラムの作業領域に持つ場合のマイクロプログ
ラムの処理フローチャートであって，（イ）はタイマー
更新要求の処理，（ロ）はタイマー読み出し命令の処理
を示す。
【０００６】図５（ロ）に示すハードウェア・ロジック
５３のカウント値が（００００００）16から（ＦＦＦＦ
ＦＦ）16に変化すると，更新要求フラグ５２が“１”に
なり，マイクロプログラムに対してタイマー更新要求が
出される。なお，（ＸＸ…） 16は１６進数を表す。以下
の説明における(a) 〜(c) は，図６（イ）に示す(a)〜
(c) に対応する。
５３のカウント値が（００００００）16から（ＦＦＦＦ
ＦＦ）16に変化すると，更新要求フラグ５２が“１”に
なり，マイクロプログラムに対してタイマー更新要求が
出される。なお，（ＸＸ…） 16は１６進数を表す。以下
の説明における(a) 〜(c) は，図６（イ）に示す(a)〜
(c) に対応する。
【０００７】(a) 更新要求フラグ５２が“１”になる
と，マイクロプログラムは，マイクロプログラムの作業
領域５１にあるタイマー上位ビットを読み出す。 (b) 読み出した上位ビットのデータから１を減算する。
と，マイクロプログラムは，マイクロプログラムの作業
領域５１にあるタイマー上位ビットを読み出す。 (b) 読み出した上位ビットのデータから１を減算する。
【０００８】(c) 減算した結果をマイクロプログラムの
作業領域５１に書き込む。オペレーティング・システム
等によりタイマー読み出し命令が発行されると，マイク
ロプログラムは，図６（ロ）に示す処理(d) 〜(k) を実
行する。
作業領域５１に書き込む。オペレーティング・システム
等によりタイマー読み出し命令が発行されると，マイク
ロプログラムは，図６（ロ）に示す処理(d) 〜(k) を実
行する。
【０００９】(d) マイクロプログラムの作業領域５１の
上位ビットを読み出す。 (e) 次に，ハードウェア・ロジック５３の下位ビットを
読み出す。 (f) また，ハードウェア・ロジックの更新要求フラグ５
２を読み出す。
上位ビットを読み出す。 (e) 次に，ハードウェア・ロジック５３の下位ビットを
読み出す。 (f) また，ハードウェア・ロジックの更新要求フラグ５
２を読み出す。
【００１０】(g) 更新要求フラグ５２が“１”であるか
否かを判定し，“１”でなければ処理(i) へ進む。 (h) 更新要求フラグ５２が“１”であれば，作業領域５
１から読み出した上位ビットから１を引く。
否かを判定し，“１”でなければ処理(i) へ進む。 (h) 更新要求フラグ５２が“１”であれば，作業領域５
１から読み出した上位ビットから１を引く。
【００１１】(i) 次に，上位ビットと下位ビットの加算
処理を行う。 (j) マイクロプログラムの作業領域５１に上位ビットを
書き込む。 (k) タイマー読み出し命令で指定されたオペランド領域
に，(i) の処理結果を書き込む。
処理を行う。 (j) マイクロプログラムの作業領域５１に上位ビットを
書き込む。 (k) タイマー読み出し命令で指定されたオペランド領域
に，(i) の処理結果を書き込む。
【００１２】
【発明が解決しようとする課題】従来の計算機では，図
６に示すように，マイクロプログラムがタイマー読み出
し命令を実行する場合に，ハードウェア・ロジック５３
が持っている最上位のビットからのタイマー更新要求信
号である更新要求フラグ５２を読み出し，それを判定し
てマイクロプログラムの作業領域５１に保持する上位ビ
ットの減算処理を行う必要があった。これは，タイマー
読み出し命令の実行中に，タイミングによっては更新要
求フラグ５２が“１”になることがあり，下位ビットか
らの桁溢れが上位ビットに反映されないことがあるため
である。そのため，マイクロプログラムのスタティック
な命令ステップ数およびダイナミックステップ数を増加
させることになった。
６に示すように，マイクロプログラムがタイマー読み出
し命令を実行する場合に，ハードウェア・ロジック５３
が持っている最上位のビットからのタイマー更新要求信
号である更新要求フラグ５２を読み出し，それを判定し
てマイクロプログラムの作業領域５１に保持する上位ビ
ットの減算処理を行う必要があった。これは，タイマー
読み出し命令の実行中に，タイミングによっては更新要
求フラグ５２が“１”になることがあり，下位ビットか
らの桁溢れが上位ビットに反映されないことがあるため
である。そのため，マイクロプログラムのスタティック
な命令ステップ数およびダイナミックステップ数を増加
させることになった。
【００１３】本発明は上記問題点の解決を図り，マイク
ロプログラムの命令格納領域を小さくするとともに，マ
イクロプログラムのダイナミックステップ数を削減する
ことを目的する。
ロプログラムの命令格納領域を小さくするとともに，マ
イクロプログラムのダイナミックステップ数を削減する
ことを目的する。
【００１４】
【課題を解決するための手段】本発明では，例えば図１
に示すように，タイマーの更新要求フラグ１３の値を拡
張するデータ拡張回路１４を設け，ハードウェアが持つ
ＣＰＵタイマー（下位ビット）１０を読み出すときに，
マイクロプログラム作業レジスタ（Ａ）１５の上位に，
更新要求フラグ１３の値を上位ビット数分展開したデー
タを付加する。また，マイクロプログラム作業レジスタ
（Ｂ）１６にマイクロプログラム作業領域１１のＣＰＵ
タイマー（上位ビット）１２の値を読み出し，この値
と，先のマイクロプログラム作業レジスタ（Ａ）１５の
値とを，加算演算器（ＡＤＤＥＲ）１７により加算す
る。加算結果をマイクロプログラム作業レジスタ（Ｃ）
１８に格納し，この値をタイマー読み出し命令の発行元
へ通知する。
に示すように，タイマーの更新要求フラグ１３の値を拡
張するデータ拡張回路１４を設け，ハードウェアが持つ
ＣＰＵタイマー（下位ビット）１０を読み出すときに，
マイクロプログラム作業レジスタ（Ａ）１５の上位に，
更新要求フラグ１３の値を上位ビット数分展開したデー
タを付加する。また，マイクロプログラム作業レジスタ
（Ｂ）１６にマイクロプログラム作業領域１１のＣＰＵ
タイマー（上位ビット）１２の値を読み出し，この値
と，先のマイクロプログラム作業レジスタ（Ａ）１５の
値とを，加算演算器（ＡＤＤＥＲ）１７により加算す
る。加算結果をマイクロプログラム作業レジスタ（Ｃ）
１８に格納し，この値をタイマー読み出し命令の発行元
へ通知する。
【００１５】
【作用】データ拡張回路１４により，更新要求フラグ１
３が“０”のときには，上位ビットに（０００００００
０）16を載せ，更新要求フラグ１３が“１”のときに
は，上位ビットに（ＦＦＦＦＦＦＦＦ）16を載せるの
で，更新要求フラグ１３の値によらずに，一律に処理す
ることができる。
３が“０”のときには，上位ビットに（０００００００
０）16を載せ，更新要求フラグ１３が“１”のときに
は，上位ビットに（ＦＦＦＦＦＦＦＦ）16を載せるの
で，更新要求フラグ１３の値によらずに，一律に処理す
ることができる。
【００１６】
【実施例】図１は本発明の構成例を示す。本実施例のタ
イマーは減算方式のＣＰＵタイマーであり，５６ビット
で構成され，そのうちの上位３２ビットがマイクロプロ
グラム作業領域１１にＣＰＵタイマー（上位ビット）１
２として設けられ，下位の２４ビットがハードウェア・
ロジックによるＣＰＵタイマー（下位ビット）１０とし
て設けられている。更新要求フラグ１３は，ＣＰＵタイ
マー（下位ビット）１０の最上位のビットからの更新要
求信号を保持する回路である。ＣＰＵタイマー（下位ビ
ット）１０の値が（００００００）16から（ＦＦＦＦＦ
Ｆ）16の値に変化するときに“１”にセットされる。
イマーは減算方式のＣＰＵタイマーであり，５６ビット
で構成され，そのうちの上位３２ビットがマイクロプロ
グラム作業領域１１にＣＰＵタイマー（上位ビット）１
２として設けられ，下位の２４ビットがハードウェア・
ロジックによるＣＰＵタイマー（下位ビット）１０とし
て設けられている。更新要求フラグ１３は，ＣＰＵタイ
マー（下位ビット）１０の最上位のビットからの更新要
求信号を保持する回路である。ＣＰＵタイマー（下位ビ
ット）１０の値が（００００００）16から（ＦＦＦＦＦ
Ｆ）16の値に変化するときに“１”にセットされる。
【００１７】データ拡張回路１４は，更新要求フラグ１
３の値を３２ビットに拡張する回路である。ＣＰＵタイ
マー（下位ビット）１０をマイクロプログラム作業レジ
スタ（Ａ）１５に読み出すとき，ＣＰＵタイマー（下位
ビット）１０の値を，マイクロプログラム作業レジスタ
（Ａ）１５の第３２ビットから第５５ビットにロードす
るとともに，更新要求フラグ１３をデータ拡張回路１４
に拡張して，マイクロプログラム作業レジスタ（Ａ）１
５の第０ビットから第３１ビットにロードする。このデ
ータの拡張は，更新要求フラグ１３が“０”のときに
は，（００００００００）16とし，更新要求フラグ１３
が“１”のときには，（ＦＦＦＦＦＦＦＦ）16とする。
３の値を３２ビットに拡張する回路である。ＣＰＵタイ
マー（下位ビット）１０をマイクロプログラム作業レジ
スタ（Ａ）１５に読み出すとき，ＣＰＵタイマー（下位
ビット）１０の値を，マイクロプログラム作業レジスタ
（Ａ）１５の第３２ビットから第５５ビットにロードす
るとともに，更新要求フラグ１３をデータ拡張回路１４
に拡張して，マイクロプログラム作業レジスタ（Ａ）１
５の第０ビットから第３１ビットにロードする。このデ
ータの拡張は，更新要求フラグ１３が“０”のときに
は，（００００００００）16とし，更新要求フラグ１３
が“１”のときには，（ＦＦＦＦＦＦＦＦ）16とする。
【００１８】マイクロプログラム作業領域１１に設けら
れたＣＰＵタイマー（上位ビット）１２は，マイクロプ
ログラム作業レジスタ（Ｂ）１６の第０ビットから第３
１ビットにロードされる。
れたＣＰＵタイマー（上位ビット）１２は，マイクロプ
ログラム作業レジスタ（Ｂ）１６の第０ビットから第３
１ビットにロードされる。
【００１９】加算演算器１７は，マイクロプログラム作
業レジスタ（Ａ）１５とマイクロプログラム作業レジス
タ（Ｂ）１６の値を加算し，結果をマイクロプログラム
作業レジスタ（Ｃ）１８に出力する。
業レジスタ（Ａ）１５とマイクロプログラム作業レジス
タ（Ｂ）１６の値を加算し，結果をマイクロプログラム
作業レジスタ（Ｃ）１８に出力する。
【００２０】図２は，本発明の実施例によるマイクロプ
ログラムの処理フローチャートである。タイマー更新要
求時，すなわち更新要求フラグ１３が“１”になると，
割込み等によりマイクロプログラムのタイマー更新処理
が起動される。ここでは，図２（イ）に示す処理(a) 〜
(d) を実行する。
ログラムの処理フローチャートである。タイマー更新要
求時，すなわち更新要求フラグ１３が“１”になると，
割込み等によりマイクロプログラムのタイマー更新処理
が起動される。ここでは，図２（イ）に示す処理(a) 〜
(d) を実行する。
【００２１】(a) マイクロプログラム作業領域１１に設
けたＣＰＵタイマー（上位ビット）１２をマイクロプロ
グラム作業レジスタ（Ｂ）１６に読み出す。 (b) また，ハードウェア・ロジックのＣＰＵタイマー
（下位ビット）１０を，拡張した更新要求フラグ１３の
データとともにマイクロプログラム作業レジスタ（Ａ）
１５に読み出す。
けたＣＰＵタイマー（上位ビット）１２をマイクロプロ
グラム作業レジスタ（Ｂ）１６に読み出す。 (b) また，ハードウェア・ロジックのＣＰＵタイマー
（下位ビット）１０を，拡張した更新要求フラグ１３の
データとともにマイクロプログラム作業レジスタ（Ａ）
１５に読み出す。
【００２２】(c) マイクロプログラム作業レジスタ
（Ａ）１５の値と，マイクロプログラム作業レジスタ
（Ｂ）１６の値とを加算し，マイクロプログラム作業レ
ジスタ（Ｃ）１８に結果を格納する。
（Ａ）１５の値と，マイクロプログラム作業レジスタ
（Ｂ）１６の値とを加算し，マイクロプログラム作業レ
ジスタ（Ｃ）１８に結果を格納する。
【００２３】(d) マイクロプログラム作業レジスタ
（Ｃ）１８の上位３２ビットを，ＣＰＵタイマー（上位
ビット）１２の領域に書き込む。タイマー読み出し命令
に対しては，マイクロプログラムは図２（ロ）に示す処
理(e) 〜(i) を実行する。
（Ｃ）１８の上位３２ビットを，ＣＰＵタイマー（上位
ビット）１２の領域に書き込む。タイマー読み出し命令
に対しては，マイクロプログラムは図２（ロ）に示す処
理(e) 〜(i) を実行する。
【００２４】(e) マイクロプログラム作業領域１１に設
けたＣＰＵタイマー（上位ビット）１２をマイクロプロ
グラム作業レジスタ（Ｂ）１６に読み出す。 (f) また，ハードウェア・ロジックのＣＰＵタイマー
（下位ビット）１０を，拡張した更新要求フラグ１３の
データとともにマイクロプログラム作業レジスタ（Ａ）
１５に読み出す。
けたＣＰＵタイマー（上位ビット）１２をマイクロプロ
グラム作業レジスタ（Ｂ）１６に読み出す。 (f) また，ハードウェア・ロジックのＣＰＵタイマー
（下位ビット）１０を，拡張した更新要求フラグ１３の
データとともにマイクロプログラム作業レジスタ（Ａ）
１５に読み出す。
【００２５】(g) マイクロプログラム作業レジスタ
（Ａ）１５の値と，マイクロプログラム作業レジスタ
（Ｂ）１６の値とを加算し，マイクロプログラム作業レ
ジスタ（Ｃ）１８に結果を格納する。
（Ａ）１５の値と，マイクロプログラム作業レジスタ
（Ｂ）１６の値とを加算し，マイクロプログラム作業レ
ジスタ（Ｃ）１８に結果を格納する。
【００２６】(h) マイクロプログラム作業レジスタ
（Ｃ）１８の上位３２ビットを，ＣＰＵタイマー（上位
ビット）１２の領域に書き込む。 (i) マイクロプログラム作業レジスタ（Ｃ）１８の上位
３２ビットを，タイマー読み出し命令で指定されたオペ
ランド領域に書き込む。
（Ｃ）１８の上位３２ビットを，ＣＰＵタイマー（上位
ビット）１２の領域に書き込む。 (i) マイクロプログラム作業レジスタ（Ｃ）１８の上位
３２ビットを，タイマー読み出し命令で指定されたオペ
ランド領域に書き込む。
【００２７】上記処理から明らかなように，(a) 〜(d)
の処理と(e) 〜(h) の処理とは共通化可能である。図３
は，本発明の実施例におけるタイマー更新要求なしのと
きの実行例を示す。
の処理と(e) 〜(h) の処理とは共通化可能である。図３
は，本発明の実施例におけるタイマー更新要求なしのと
きの実行例を示す。
【００２８】今，ＣＰＵタイマー（上位ビット）１２の
カウント値が（ＡＡＡＡＡＡＡＡ） 16であり，ＣＰＵタ
イマー（下位ビット）１０のカウント値が（０１２３４
５） 16であったとする。タイマー読み出し命令に対し
て，更新要求フラグ１３が“０”のときには，マイクロ
プログラム作業レジスタ（Ａ）１５には，（０００００
００００１２３４５００）16のデータが載る。この値
と，上位ビットのデータ（ＡＡＡＡＡＡＡＡ０００００
０００）16が載っているマイクロプログラム作業レジス
タ（Ｂ）１６の値とを，加算演算器１７により加算する
と，マイクロプログラム作業レジスタ（Ｃ）１８に求め
るタイマー値（ＡＡＡＡＡＡＡＡ０１２３４５００）16
が得られる。
カウント値が（ＡＡＡＡＡＡＡＡ） 16であり，ＣＰＵタ
イマー（下位ビット）１０のカウント値が（０１２３４
５） 16であったとする。タイマー読み出し命令に対し
て，更新要求フラグ１３が“０”のときには，マイクロ
プログラム作業レジスタ（Ａ）１５には，（０００００
００００１２３４５００）16のデータが載る。この値
と，上位ビットのデータ（ＡＡＡＡＡＡＡＡ０００００
０００）16が載っているマイクロプログラム作業レジス
タ（Ｂ）１６の値とを，加算演算器１７により加算する
と，マイクロプログラム作業レジスタ（Ｃ）１８に求め
るタイマー値（ＡＡＡＡＡＡＡＡ０１２３４５００）16
が得られる。
【００２９】図４は，本発明の実施例におけるタイマー
更新要求ありのときの実行例を示す。ＣＰＵタイマー
（上位ビット）１２およびＣＰＵタイマー（下位ビッ
ト）１０の値は，図３の例と同じである。
更新要求ありのときの実行例を示す。ＣＰＵタイマー
（上位ビット）１２およびＣＰＵタイマー（下位ビッ
ト）１０の値は，図３の例と同じである。
【００３０】更新要求フラグ１３が“１”の場合，タイ
マー読み出し命令に対して，マイクロプログラム作業レ
ジスタ（Ａ）１５には，（ＦＦＦＦＦＦＦＦ０１２３４
５００）16のデータが載る。この値と，上位ビットのデ
ータ（ＡＡＡＡＡＡＡＡ００００００００）16が載って
いるマイクロプログラム作業レジスタ（Ｂ）１６の値と
を，加算演算器１７により加算する。マイクロプログラ
ム作業レジスタ（Ｃ）１８に出力される結果は，（ＡＡ
ＡＡＡＡＡ９０１２３４５００）16となる。この結果の
上位３２ビットは，（ＡＡＡＡＡＡＡＡ）16から１を引
いた結果と同じであり，更新要求フラグ１３が“１”の
とき，自動的に上位ビットの減算が行われることにな
る。
マー読み出し命令に対して，マイクロプログラム作業レ
ジスタ（Ａ）１５には，（ＦＦＦＦＦＦＦＦ０１２３４
５００）16のデータが載る。この値と，上位ビットのデ
ータ（ＡＡＡＡＡＡＡＡ００００００００）16が載って
いるマイクロプログラム作業レジスタ（Ｂ）１６の値と
を，加算演算器１７により加算する。マイクロプログラ
ム作業レジスタ（Ｃ）１８に出力される結果は，（ＡＡ
ＡＡＡＡＡ９０１２３４５００）16となる。この結果の
上位３２ビットは，（ＡＡＡＡＡＡＡＡ）16から１を引
いた結果と同じであり，更新要求フラグ１３が“１”の
とき，自動的に上位ビットの減算が行われることにな
る。
【００３１】
【発明の効果】以上説明したように，本発明によれば，
わずかなハードウェアの追加により，マイクロプログラ
ムのダイナミックステップ数（実行ステップ数）を削減
することが可能になる。また，タイマー更新要求時の実
行ステップとタイマー読み出し命令の実行ステップの共
通化が可能になる。
わずかなハードウェアの追加により，マイクロプログラ
ムのダイナミックステップ数（実行ステップ数）を削減
することが可能になる。また，タイマー更新要求時の実
行ステップとタイマー読み出し命令の実行ステップの共
通化が可能になる。
【図１】本発明の構成例を示す図である。
【図２】本発明の実施例によるマイクロプログラムの処
理フローチャートである。
理フローチャートである。
【図３】本発明の実施例におけるタイマー更新要求なし
のときの実行例を示す図である。
のときの実行例を示す図である。
【図４】本発明の実施例におけるタイマー更新要求あり
のときの実行例を示す図である。
のときの実行例を示す図である。
【図５】従来のタイマーの例を示す図である。
【図６】従来技術の処理フローチャートである。
１０ ＣＰＵタイマー（下位ビット） １１ マイクロプログラム作業領域 １２ ＣＰＵタイマー（上位ビット） １３ 更新要求フラグ １４ データ拡張回路 １５ マイクロプログラム作業レジスタ（Ａ） １６ マイクロプログラム作業レジスタ（Ｂ） １７ 加算演算器 １８ マイクロプログラム作業レジスタ（Ｃ）
Claims (2)
- 【請求項１】 計算機で用いられるｎビットのカウンタ
からなるタイマーであって，ｎビットのうちの下位ｍ
（ｍ＜ｎ）ビットがハードウェアカウンタで構成され，
上位（ｎ−ｍ）ビットがファームウェアの作業領域を利
用して構成されるタイマーを持ち，前記下位ｍビットの
ハードウェアカウンタが所定の値になったときに更新要
求信号を発生させ，ファームウェアによって前記上位
（ｎ−ｍ）ビットを更新するタイマー更新アシスト方法
において，前記更新要求信号を上位（ｎ−ｍ）ビット分
拡張した信号を用いて，前記ファームウェアの作業領域
に保持するタイマー値との演算を行い，ファームウェア
の作業領域を更新することを特徴とするタイマー更新ア
シスト方法。 - 【請求項２】 ｍビットのハードウェアカウンタ(10)
と，（ｎ−ｍ）ビットのファームウェアの作業領域(11)
とにより，ｎビットのタイマーを構成するタイマー装置
において，前記ハードウェアカウンタが所定の値に変化
したときに発生する更新要求信号を保持する回路(13)
と，前記更新要求信号を（ｎ−ｍ）ビットに拡張するデ
ータ拡張回路(14)と，前記データ拡張回路により拡張し
たデータを付加したタイマー値と，前記ファームウェア
の作業領域のデータを含むタイマー値とを加算する回路
(17)とを備えたことを特徴とするタイマー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29160093A JP3588368B2 (ja) | 1993-11-22 | 1993-11-22 | タイマー更新アシスト方法およびタイマー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29160093A JP3588368B2 (ja) | 1993-11-22 | 1993-11-22 | タイマー更新アシスト方法およびタイマー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07146789A true JPH07146789A (ja) | 1995-06-06 |
| JP3588368B2 JP3588368B2 (ja) | 2004-11-10 |
Family
ID=17771048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29160093A Expired - Fee Related JP3588368B2 (ja) | 1993-11-22 | 1993-11-22 | タイマー更新アシスト方法およびタイマー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588368B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007130980A1 (en) * | 2006-05-02 | 2007-11-15 | Intel Corporation | Technique to modify a timer |
-
1993
- 1993-11-22 JP JP29160093A patent/JP3588368B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007130980A1 (en) * | 2006-05-02 | 2007-11-15 | Intel Corporation | Technique to modify a timer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588368B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883784B2 (ja) | マイクロコンピュータ | |
| US4961161A (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JPH0895804A (ja) | 中央処理装置 | |
| US5757685A (en) | Data processing system capable of processing long word data | |
| JPH10207717A (ja) | マイクロコンピュータ | |
| JPH07146789A (ja) | タイマー更新アシスト方法およびタイマー装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JP6332091B2 (ja) | 電子制御装置 | |
| JPH06162067A (ja) | ベクトル命令制御装置および制御方法 | |
| JP2000035875A (ja) | レジスタのダイナミックレンジを拡大する方法と装置 | |
| JPH0619700B2 (ja) | 演算装置 | |
| JP2001075778A (ja) | 演算装置および方法 | |
| JP2639988B2 (ja) | データ駆動型データ処理装置 | |
| JPS62221736A (ja) | 仮想計算機システムの制御方法 | |
| JPS623345A (ja) | 割込方式 | |
| JPH05165876A (ja) | 演算処理システム | |
| JPH01236327A (ja) | 割込みマスク制御方法 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH01269130A (ja) | アドレス計算制御方式 | |
| JPH05165874A (ja) | ベクトル演算処理装置 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH0498319A (ja) | ディジタル回路 | |
| JPH0250734A (ja) | システム復元処理方式 | |
| JPH01223565A (ja) | 情報処理装置 | |
| JPH08179954A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040813 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |