JPS63308641A - パイプライン処理機構を持つデータ処理装置および処理方法 - Google Patents
パイプライン処理機構を持つデータ処理装置および処理方法Info
- Publication number
- JPS63308641A JPS63308641A JP14585287A JP14585287A JPS63308641A JP S63308641 A JPS63308641 A JP S63308641A JP 14585287 A JP14585287 A JP 14585287A JP 14585287 A JP14585287 A JP 14585287A JP S63308641 A JPS63308641 A JP S63308641A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- stack
- pointer
- instruction
- stack pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、命令のパイプライン処理機能を備工、スタ
ックブツシュ・アドレッシングモード。
ックブツシュ・アドレッシングモード。
スタックボッグ昏アドレッシングモードで命令のオペラ
ンドをアクセスすることが可能なマイクロガロセッサ等
の、パイプライン処理４！ｌ構を持りデータ処理装置に
関するものである。
ンドをアクセスすることが可能なマイクロガロセッサ等
の、パイプライン処理４！ｌ構を持りデータ処理装置に
関するものである。
＠６図は従来のパイプライン処理を示す構成図であり、
（ｉ）Ｖｉアドレス演算ステージ、（２）は実行ステー
ジ、（３）はスタックポインタである。Ｉ！７図は従来
のバイブラインの動作を説明するための図であり、（ａ
）は命令、（ｂ）はその命令実行時のパイプライン処理
を示している〇 次に動作について説明する。スタックブツシュ。
（ｉ）Ｖｉアドレス演算ステージ、（２）は実行ステー
ジ、（３）はスタックポインタである。Ｉ！７図は従来
のバイブラインの動作を説明するための図であり、（ａ
）は命令、（ｂ）はその命令実行時のパイプライン処理
を示している〇 次に動作について説明する。スタックブツシュ。
スタックポツプ拳アドレッンングモードによるオベラン
ド指定を含む命令を実行する場合、オペランドのアドレ
ス演算と同時にスタックポインタの更新が行われると仮
定されてｈる。しかしながらパイプライン処理でこのよ
うな命令を処理する場合、アドレス演算ステージで新し
一スタックポインタ値を計算しても、実行ステージで処
理中の先行命令で元のスタックポインタ値を参照する可
能性がある。従ってスタックポインタ値を参照する先行
命令がすべて実行ステージを通過するまで。
ド指定を含む命令を実行する場合、オペランドのアドレ
ス演算と同時にスタックポインタの更新が行われると仮
定されてｈる。しかしながらパイプライン処理でこのよ
うな命令を処理する場合、アドレス演算ステージで新し
一スタックポインタ値を計算しても、実行ステージで処
理中の先行命令で元のスタックポインタ値を参照する可
能性がある。従ってスタックポインタ値を参照する先行
命令がすべて実行ステージを通過するまで。
当該命令はアドレス演算ステージで待たなければならな
い。
い。
例えば第７図に示すように、スタックブツシュ・アドレ
ッシングモード（図中、 ＰＵＳＨと表示）によるオペ
ランド指定を含む命令を２つ続けて処理する場合のパイ
プライン処理の動きについて説明する。命令■実行前の
スタックポインタの値をｓＰとすると、アドレス演算ス
テージでまず命令■のオペランドのアドレスが計算され
、（８Ｐ−４）をアドレスとして出力される。しかしこ
の時点ではまだ命令■に先行する他の命令がスタックポ
インタをアクセスする可能性があるため、スタックポイ
ンタの値を実際に更新することはできなめ。スタックポ
インタの値を実際に更新するのは実行ステージで命令■
が処理される段階である。また命令■のアドレス演Ｘは
、命令ので得られた新たなスタックポインタ値（ｓ：ｐ
−４）が実際にスタックポインタに書き込まれないうち
は行えないので、スタックポインタが更新されるのを待
って演算を行う〇〔発明が解決しようとする問題点〕 以上のように従来のパイプライン処理では、スタックデ
ツＶユ、スタックボッグ・アドレッシングモードによる
オペランド指定を含む命令列を実行する場合、命令が実
質的に１つづつしか実行でキス、各ステージによる並列
処理を主眼としたパイプライン処理の効率が低下すると
いう問題点があった。
ッシングモード（図中、 ＰＵＳＨと表示）によるオペ
ランド指定を含む命令を２つ続けて処理する場合のパイ
プライン処理の動きについて説明する。命令■実行前の
スタックポインタの値をｓＰとすると、アドレス演算ス
テージでまず命令■のオペランドのアドレスが計算され
、（８Ｐ−４）をアドレスとして出力される。しかしこ
の時点ではまだ命令■に先行する他の命令がスタックポ
インタをアクセスする可能性があるため、スタックポイ
ンタの値を実際に更新することはできなめ。スタックポ
インタの値を実際に更新するのは実行ステージで命令■
が処理される段階である。また命令■のアドレス演Ｘは
、命令ので得られた新たなスタックポインタ値（ｓ：ｐ
−４）が実際にスタックポインタに書き込まれないうち
は行えないので、スタックポインタが更新されるのを待
って演算を行う〇〔発明が解決しようとする問題点〕 以上のように従来のパイプライン処理では、スタックデ
ツＶユ、スタックボッグ・アドレッシングモードによる
オペランド指定を含む命令列を実行する場合、命令が実
質的に１つづつしか実行でキス、各ステージによる並列
処理を主眼としたパイプライン処理の効率が低下すると
いう問題点があった。
との発明は上記の問題点を解決するためになされたもの
で、スタックブツシュ、スタックポツプ・アドレッシン
グモードによるオペランド指定を含む命令列を実行する
場合にもパイプライン処理を止めずに命令処理を行える
データ処理装置を得ることを目的とする。
で、スタックブツシュ、スタックポツプ・アドレッシン
グモードによるオペランド指定を含む命令列を実行する
場合にもパイプライン処理を止めずに命令処理を行える
データ処理装置を得ることを目的とする。
この発明にかかるデータ処理装置は、パイプライン中の
必要なステージ各々に作業用のステージスタックポイン
タを備え、各ステージはそのステージスタックポインタ
を独立く参照できるようにすると共に、各ステージスタ
ックポインタの値がパイプライン処理と同期して更新さ
れるようにしたものである。
必要なステージ各々に作業用のステージスタックポイン
タを備え、各ステージはそのステージスタックポインタ
を独立く参照できるようにすると共に、各ステージスタ
ックポインタの値がパイプライン処理と同期して更新さ
れるようにしたものである。
この発明におけるデータ処理装置は、スタックブツシュ
、スタックポツプ・アドレッシングモードによるオペラ
ンド指定を含む命令を実行する場合、まずアドレス演算
ステージでのアドレス演算により、このステージのステ
ージスタックポインタ（ＡＳＦ ）を書き換える０さら
にその命令のバイプライン処理の流れと同期して実行ス
テージを含む各ステージのステージスタックポインタが
書き変わる。また特で実行ステージでスタックポインタ
の値を書き換える場合には、それと同時に各ステージス
タックポインタの値も書き換えられる。
、スタックポツプ・アドレッシングモードによるオペラ
ンド指定を含む命令を実行する場合、まずアドレス演算
ステージでのアドレス演算により、このステージのステ
ージスタックポインタ（ＡＳＦ ）を書き換える０さら
にその命令のバイプライン処理の流れと同期して実行ス
テージを含む各ステージのステージスタックポインタが
書き変わる。また特で実行ステージでスタックポインタ
の値を書き換える場合には、それと同時に各ステージス
タックポインタの値も書き換えられる。
以下この発明の一実施例を示すパイプライン処理Ｉａ溝
を持つデータ処理装置について説明する。
を持つデータ処理装置について説明する。
第１図に於て、ｊｌＰは、アドレス演算ステージでの作
業用のステージスタックポインタ５ＴＳＰＵ実行ステー
ジでの作業用のステージスタックポインタ、ＦＳＰはオ
ペランドフェッチステージでの作業用のステージスタッ
クポインタであり五ＳＰ 、 ＴＳＦはインクリメント
、デクリメント機能を持つ。
業用のステージスタックポインタ５ＴＳＰＵ実行ステー
ジでの作業用のステージスタックポインタ、ＦＳＰはオ
ペランドフェッチステージでの作業用のステージスタッ
クポインタであり五ＳＰ 、 ＴＳＦはインクリメント
、デクリメント機能を持つ。
ＡＳＦ出力ラッチ、 ？’８Ｐ出力ラッチはそれぞれＡ
ＳＰ 。
ＳＰ 。
ＦＢＰの出力データを保持するラッチである。Ｄｏババ
スＳエバス、 ８２バス、Ａバスは本データ処理装置の
内部データバスである。ＳＰＩ 、 ８ＰＯ、ＳＰＩは
外部割り込みとメモリ保護のための各リングに対応した
ソフトウェアからみたレベルのスタックポインタである
。
スＳエバス、 ８２バス、Ａバスは本データ処理装置の
内部データバスである。ＳＰＩ 、 ８ＰＯ、ＳＰＩは
外部割り込みとメモリ保護のための各リングに対応した
ソフトウェアからみたレベルのスタックポインタである
。
第２図から第５図はこの発明によろめくつかの命令実行
時のパイプラインの動作の一例を示し。
時のパイプラインの動作の一例を示し。
（ａ）は命令、（ｂ）はその命令を実行するときのパイ
プラインの動きをアドレス演算ステージ、オペランドフ
ェッチステージ、実行ステージについて示したものであ
る。
プラインの動きをアドレス演算ステージ、オペランドフ
ェッチステージ、実行ステージについて示したものであ
る。
次に上記実施例につｈて説明する。
スタックブツシュ、スタックポツプ・アドレッシングモ
ードのオペランド指定を含む命令を実行する際、アドレ
ス演算ステージで演算した新しいスタックポインタの値
ｉ ＡＳＰに誉き込まれ、その命令がオペランドフェッ
チステージに移ったときにＡＬＦの値は次のステージス
タックポインタ１１’８Ｐに転送される。次にその命令
が実行ステージに移った時ＦＯＰの値がＴＳＦに転送さ
れる。
ードのオペランド指定を含む命令を実行する際、アドレ
ス演算ステージで演算した新しいスタックポインタの値
ｉ ＡＳＰに誉き込まれ、その命令がオペランドフェッ
チステージに移ったときにＡＬＦの値は次のステージス
タックポインタ１１’８Ｐに転送される。次にその命令
が実行ステージに移った時ＦＯＰの値がＴＳＦに転送さ
れる。
？１Ｊ 、ｔ ハ第２図はスタックブツシュを含む命令
を２回繰り返した場合であり、命令■実行前のＡＳＦの
値をＢＰとする。まず命令のをアドレス演算ステージで
実行するとムＳＦの値は（ＢＰ−４）となる。このデー
タをＦＳＰ ＶＣ送ってからアドレス演算ステージでは
命令■によりアドレス演算をし、 ＡＢＰの値は（ｓｐ
−ｓ）となる。
を２回繰り返した場合であり、命令■実行前のＡＳＦの
値をＢＰとする。まず命令のをアドレス演算ステージで
実行するとムＳＦの値は（ＢＰ−４）となる。このデー
タをＦＳＰ ＶＣ送ってからアドレス演算ステージでは
命令■によりアドレス演算をし、 ＡＢＰの値は（ｓｐ
−ｓ）となる。
命令のが実行ステージに達したとき、同時にスタックポ
インタの値（ＳＦ−４）も実行ステージのＴＳＦに送ら
れ、実行ステージでは’ｒｓＦの値（８Ｐ−４）をスタ
ックポインタとしてレジスタＯ（ＲｇＯ）のデータをス
タックに格納する０次に命令■が実行ステージで実行さ
れるときには、 ＴＢＰの値は次の筐（ＳＰ−８）に書
き変わっているので、この時のＴａ２Ｏ値（ｓｐ−ｓ）
をスタックポインタとしてレジスタ１ （Ｒｇｌ）のデ
ータをスタックに格納すればよいＯ第３図はスタックポ
ツプを含む命令の場合である。この命令では、ｔずＡ１
３Ｆの値をアドレスとして出力し次のステージへ送った
後ＡＳＦをインクリメントする０この時ＡＳＰはインク
リメント機能を備えており実行ステージのＴＢＰとは独
立にインクリメントすることができる。
インタの値（ＳＦ−４）も実行ステージのＴＳＦに送ら
れ、実行ステージでは’ｒｓＦの値（８Ｐ−４）をスタ
ックポインタとしてレジスタＯ（ＲｇＯ）のデータをス
タックに格納する０次に命令■が実行ステージで実行さ
れるときには、 ＴＢＰの値は次の筐（ＳＰ−８）に書
き変わっているので、この時のＴａ２Ｏ値（ｓｐ−ｓ）
をスタックポインタとしてレジスタ１ （Ｒｇｌ）のデ
ータをスタックに格納すればよいＯ第３図はスタックポ
ツプを含む命令の場合である。この命令では、ｔずＡ１
３Ｆの値をアドレスとして出力し次のステージへ送った
後ＡＳＦをインクリメントする０この時ＡＳＰはインク
リメント機能を備えており実行ステージのＴＢＰとは独
立にインクリメントすることができる。
第４図はリターンサブル−チン命令の場合である。この
時スタックされていたレジスタ値などのデータを取り出
すのは実行ステージでＴＳＦを参照してスタックポツプ
を繰り返す。この場合はアドレッシングモードにかかワ
ラスリターンｆ ７’ ＃ −千ン命令自体で陽にスタ
ックポインタの値をインクリメントすｂため、この命令
の実行処理が終了するまで後続の命令はスタックポイン
タにアクセスすることができずにアドレス演算ステージ
の前で待たされる。従ってＡＬＰは７８Ｆと同じ値にな
っており、実行ステージでリターンサブルーチンを実行
する時、 ＡＥｉＰ 、 ＴＢＰを同時にインクリメン
トする。また実行ステージで７８Ｆに新たな値をロード
する場合には、同時に同じ値をＴＢＰとＡＢＰにロード
する。このように実行ステージでＴＡＦの更新が生じた
ときは、 ＴＳＰとＡ８Ｆ８Ｆを同時に更新するＯ 第５図はスタックポインタを汎用レジスタと見てデータ
をロードする命令の場合である。この例でロードされる
データ（１００）はＤｏパスを通してＡｌ３Ｐ 、 Ｔ
ＳＦに同時に曹き込まれる。
時スタックされていたレジスタ値などのデータを取り出
すのは実行ステージでＴＳＦを参照してスタックポツプ
を繰り返す。この場合はアドレッシングモードにかかワ
ラスリターンｆ ７’ ＃ −千ン命令自体で陽にスタ
ックポインタの値をインクリメントすｂため、この命令
の実行処理が終了するまで後続の命令はスタックポイン
タにアクセスすることができずにアドレス演算ステージ
の前で待たされる。従ってＡＬＰは７８Ｆと同じ値にな
っており、実行ステージでリターンサブルーチンを実行
する時、 ＡＥｉＰ 、 ＴＢＰを同時にインクリメン
トする。また実行ステージで７８Ｆに新たな値をロード
する場合には、同時に同じ値をＴＢＰとＡＢＰにロード
する。このように実行ステージでＴＡＦの更新が生じた
ときは、 ＴＳＰとＡ８Ｆ８Ｆを同時に更新するＯ 第５図はスタックポインタを汎用レジスタと見てデータ
をロードする命令の場合である。この例でロードされる
データ（１００）はＤｏパスを通してＡｌ３Ｐ 、 Ｔ
ＳＦに同時に曹き込まれる。
また、 ＢＰ工、 ＳＰＯ、ｌｊＰ工に関して、命令実
行中はこれらのスタックポインタには前の値を保ってお
き、各命令の処理の最後に７８Ｆの値をソフトウェアか
らみたレベルのスタックポインタ（８ＰＩ、１３ＰＯ。
行中はこれらのスタックポインタには前の値を保ってお
き、各命令の処理の最後に７８Ｆの値をソフトウェアか
らみたレベルのスタックポインタ（８ＰＩ、１３ＰＯ。
ｓｐ工）ＶＣ設定する。これは１割り込みや各リングか
ら他の状態への遷移が起こったときに、その状態に対応
するスタックポインタ（８Ｐ工、 ＳＰｏ 、 ８Ｐ工
）の値を各ステージの作業用のステージスタックポイン
タに転送することにより、再実行を可能にするためであ
る。
ら他の状態への遷移が起こったときに、その状態に対応
するスタックポインタ（８Ｐ工、 ＳＰｏ 、 ８Ｐ工
）の値を各ステージの作業用のステージスタックポイン
タに転送することにより、再実行を可能にするためであ
る。
以上のようにこの発明によれば、パイプライン中必要な
ステージ各々にステージスタックポインタを設けること
により、スタックブツシュ、スタックポツプ・アドレッ
シングモード処理の際のパイプラインの効率低下を防ぎ
、効率のよいパイプライン処理を行える効果がある。
ステージ各々にステージスタックポインタを設けること
により、スタックブツシュ、スタックポツプ・アドレッ
シングモード処理の際のパイプラインの効率低下を防ぎ
、効率のよいパイプライン処理を行える効果がある。
第１図はこの発明の一実施例によるデータ処理装置を示
す構成図、第２図（ａ） 、 （ｂ） 、第３図（ａ）
、 （１：＋）。 第４図（ａ） 、 （ｂ）、第５図（ａ） 、 （ｂ）
は上記実施例におけるいくつかの命令実行時のパイプラ
イン動作を説明するための図、第６図は従来のパイプラ
インの構成図、第７図は従来のパイプラインによる命令
実行の動作を説明するための図である。ムＳＦはアドレ
ス演算ステージでの作業用のステージスタックポインタ
、ＴＳＰｔ：を実行ステージでの作業用のステージスタ
ックポインタ、 ＦＳＰはオペランドフェッチステージ
での作業用のステージスタックポインタ、 ＳＰ工、
８ＰＯ、ＢＰ工は割り込みとメモリ保護のための各リン
グに対応したソフトウェアからみたレベｌしのスタック
ポインタ、ＣはＡ８Ｆ 、 ’ｒｓｐｌ同時に更新する
ための制御信号線、ＯＡはＡＩＩＩＩＰを更新するため
の制御信号線、 ＯＴはＴＡＦを更新するための制御信
号線である。 尚、各図中、同一符号は同一または相当部分を示す。
す構成図、第２図（ａ） 、 （ｂ） 、第３図（ａ）
、 （１：＋）。 第４図（ａ） 、 （ｂ）、第５図（ａ） 、 （ｂ）
は上記実施例におけるいくつかの命令実行時のパイプラ
イン動作を説明するための図、第６図は従来のパイプラ
インの構成図、第７図は従来のパイプラインによる命令
実行の動作を説明するための図である。ムＳＦはアドレ
ス演算ステージでの作業用のステージスタックポインタ
、ＴＳＰｔ：を実行ステージでの作業用のステージスタ
ックポインタ、 ＦＳＰはオペランドフェッチステージ
での作業用のステージスタックポインタ、 ＳＰ工、
８ＰＯ、ＢＰ工は割り込みとメモリ保護のための各リン
グに対応したソフトウェアからみたレベｌしのスタック
ポインタ、ＣはＡ８Ｆ 、 ’ｒｓｐｌ同時に更新する
ための制御信号線、ＯＡはＡＩＩＩＩＰを更新するため
の制御信号線、 ＯＴはＴＡＦを更新するための制御信
号線である。 尚、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 複数のステージによるパイプライン処理によつて命令を
処理し、かつスタックポインタによつて命令のオペラン
ドを指定すると同時にスタックポインタの更新方法を指
定するアドレッシングモードを備えたデータ処理装置に
於て、 前記パイプライン処理を行うステージのうち、少なくと
も２つのステージである第１のステージと第２のステー
ジが各々独立に参照可能な第１のスタックポインタと第
２のスタックポインタを備え、 かつパイプライン処理による命令の処理と同期して第１
のスタックポインタの値を第２のスタックポインタに転
送する手段を備え、 かつ第１のスタックポインタと第２のスタックポインタ
各々を別々に更新する制御手段と、第１のスタックポイ
ンタと第２のスタックポインタを同時に更新することが
可能な制御手段とを備えたことを特徴とするパイプライ
ン処理機構を持つデータ処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14585287A JPH06100967B2 (ja) | 1987-06-10 | 1987-06-10 | パイプライン処理機構を持つデータ処理装置および処理方法 |
| US07/506,498 US4974158A (en) | 1987-06-10 | 1990-04-09 | Multiple sequentially transferrable stackpointers in a data processor in a pipelining system |
| US08/408,198 US5566307A (en) | 1987-06-10 | 1995-03-22 | Multiple sequentially transferrable stackpointers in a data processor in a pipelining system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14585287A JPH06100967B2 (ja) | 1987-06-10 | 1987-06-10 | パイプライン処理機構を持つデータ処理装置および処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63308641A true JPS63308641A (ja) | 1988-12-16 |
| JPH06100967B2 JPH06100967B2 (ja) | 1994-12-12 |
Family
ID=15394580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14585287A Expired - Fee Related JPH06100967B2 (ja) | 1987-06-10 | 1987-06-10 | パイプライン処理機構を持つデータ処理装置および処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100967B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225934A (ja) * | 1988-07-14 | 1990-01-29 | Mitsubishi Electric Corp | データ処理装置 |
| JPH0225932A (ja) * | 1988-07-14 | 1990-01-29 | Mitsubishi Electric Corp | データ処理装置 |
| EP0401745A2 (en) * | 1989-06-05 | 1990-12-12 | Matsushita Electric Industrial Co., Ltd. | Data processor for high-speed access to stack area data |
| JPH031235A (ja) * | 1989-02-03 | 1991-01-07 | Digital Equip Corp <Dec> | パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置 |
| EP0433709A2 (en) * | 1989-12-18 | 1991-06-26 | Digital Equipment Corporation | Subroutine return prediction mechanism |
-
1987
- 1987-06-10 JP JP14585287A patent/JPH06100967B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225934A (ja) * | 1988-07-14 | 1990-01-29 | Mitsubishi Electric Corp | データ処理装置 |
| JPH0225932A (ja) * | 1988-07-14 | 1990-01-29 | Mitsubishi Electric Corp | データ処理装置 |
| JPH031235A (ja) * | 1989-02-03 | 1991-01-07 | Digital Equip Corp <Dec> | パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置 |
| EP0401745A2 (en) * | 1989-06-05 | 1990-12-12 | Matsushita Electric Industrial Co., Ltd. | Data processor for high-speed access to stack area data |
| EP0433709A2 (en) * | 1989-12-18 | 1991-06-26 | Digital Equipment Corporation | Subroutine return prediction mechanism |
| EP0433709A3 (en) * | 1989-12-18 | 1993-05-12 | Digital Equipment Corporation | Subroutine return prediction mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06100967B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5706483A (en) | Run-time code compiler for data block transfer | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| JP2001516916A (ja) | デジタル信号処理能力を有するデータ処理装置 | |
| US5757685A (en) | Data processing system capable of processing long word data | |
| JPS63308641A (ja) | パイプライン処理機構を持つデータ処理装置および処理方法 | |
| JPS62140137A (ja) | Ａｌｕを用いたデータ保持方法 | |
| US4974158A (en) | Multiple sequentially transferrable stackpointers in a data processor in a pipelining system | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JPH0719204B2 (ja) | 浮動小数点演算方式 | |
| JP2581481B2 (ja) | 制御装置 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPS63317866A (ja) | デ−タ出力処理方法 | |
| JPS6398704A (ja) | プログラマブルコントロ−ラ | |
| JP2520485B2 (ja) | ドラッギング・ラバ―バンド独立表示方式 | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPS5995646A (ja) | 演算制御装置 | |
| JP2000035875A (ja) | レジスタのダイナミックレンジを拡大する方法と装置 | |
| JPH02214938A (ja) | データ処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| KR20010011683A (ko) | 중앙연산처리장치 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPH03105527A (ja) | パイプライン計算機におけるプログラムカウンタの構成方式 | |
| JPH0343831A (ja) | 制御プログラム実行制御回路 | |
| JPS61151776A (ja) | マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |