JPH031235A - パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置 - Google Patents
パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置Info
- Publication number
- JPH031235A JPH031235A JP2024311A JP2431190A JPH031235A JP H031235 A JPH031235 A JP H031235A JP 2024311 A JP2024311 A JP 2024311A JP 2431190 A JP2431190 A JP 2431190A JP H031235 A JPH031235 A JP H031235A
- Authority
- JP
- Japan
- Prior art keywords
- specifier
- instruction
- register
- specifiers
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000007781 pre-processing Methods 0.000 title claims description 7
- 230000001105 regulatory effect Effects 0.000 title abstract description 16
- 239000000872 buffer Substances 0.000 claims description 131
- 238000012545 processing Methods 0.000 claims description 45
- 230000004044 response Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract 10
- 238000007689 inspection Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 75
- 238000006073 displacement reaction Methods 0.000 description 62
- 230000008859 change Effects 0.000 description 19
- 238000012546 transfer Methods 0.000 description 19
- 239000013256 coordination polymer Substances 0.000 description 16
- 238000013519 translation Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000004904 shortening Methods 0.000 description 11
- 238000010200 validation analysis Methods 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 238000011010 flushing procedure Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 102100025477 GTP-binding protein Rit1 Human genes 0.000 description 3
- 101000574654 Homo sapiens GTP-binding protein Rit1 Proteins 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 101000859935 Homo sapiens Protein CREG1 Proteins 0.000 description 1
- 102100027796 Protein CREG1 Human genes 0.000 description 1
- WQAQPCDUOCURKW-UHFFFAOYSA-N butanethiol Chemical compound CCCCS WQAQPCDUOCURKW-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30163—Decoding the operand specifier, e.g. specifier format with implied specifier, e.g. top of stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3816—Instruction alignment, e.g. cache line crossing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔関連出願〕
本発明が係る計算システムに関しては、本発明と同時に
出願された以下の合衆国特許出願にも記述されている。
出願された以下の合衆国特許出願にも記述されている。
エバンスら：ディジタルコンピュータのシステム制御装
置とサービス処理装置との間のインタフェース； アーノルドら：中央処理装置を有するマルチプロセッサ
システムのためにシステム制御装置をインタフェースす
る方法及び装置； ガブリアルドらニジステム主メモリを有するマルチプロ
セッサシステムのためにシステム制御装置をインタフェ
ースする方法及び装置：Ｄ、ファイトら：パイプライン
化されたコンピュータシステムにおける可変数の潜在的
なメモリアクセス競合を解決する方法及び装置；Ｄ、フ
ァイトら：可変長命令アーキテクチャにおける複数の規
制詞の復号方法及び装置：Ｄ、ファイトら；仮想命令キ
ャッシュ再充填アルゴリズム； マーレイら一同一命令内のレジスタ規制詞及びレジスタ
変更規制詞のバイブライン処理よマーレイら：ディジタ
ルコンピュータのデータ依存性を解消する複数命令処理
システム；Ｄ、ファイトら：分岐予測； フォソサムら：ディジタルコンピュータのためのパイプ
ライン化された浮動小数点加算器；グルンドマンら：自
己刻時式レジスタファイル：ビーヴエンら：パイプライ
ン化されたコンピュータシステムにおいてエラーを検出
し訂正する方法及び装置； フリンら：マルチプロセッサシステムにおいてシステム
制御装置を使用して通信要求を調停する方法及び装置； Ｅ、ファイトら：マイクロコード化された実行ユニ７）
における並列動作を有する複数機能ユニットの制御法； ウヱップ・ジュニアら：仮想メモリシステムに基いて動
作するディジタルコンピュータの命令バイプライン内に
先取り命令を有するメモリアクセス例外の処理法： ヘザーリントンら：ディジタルコンピュータにおいて仮
想メモリアドレスから物理メモリアドレスへの変換を制
御する方法及び装置； ヘザーリントンら：エラー訂正能力を有するライトパン
クバッファ； フリンら：マルチプロセッサにおいてシステム制御装置
を使用して通信要求を調停する方法及び装置； チナスワミら：マルチプロセッサシステム内のシステム
装置間のデータトランザクション用モジュラクロスバ相
互接続回路網； ポルツインら：入力／出力装置を有するマルチプロセッ
サシステムのシステム制御装置をインタフェースする方
法及び装置； ガブリアルドらニジステム主メモリを有するマルチプロ
セッサのシステム制御装置をインタフェースする手段と
共に使用するメモリ形態；及びガブリアルドらニジステ
ムモジュール間のドラム制御信号のエラーを検査する方
法及び装置。
置とサービス処理装置との間のインタフェース； アーノルドら：中央処理装置を有するマルチプロセッサ
システムのためにシステム制御装置をインタフェースす
る方法及び装置； ガブリアルドらニジステム主メモリを有するマルチプロ
セッサシステムのためにシステム制御装置をインタフェ
ースする方法及び装置：Ｄ、ファイトら：パイプライン
化されたコンピュータシステムにおける可変数の潜在的
なメモリアクセス競合を解決する方法及び装置；Ｄ、フ
ァイトら：可変長命令アーキテクチャにおける複数の規
制詞の復号方法及び装置：Ｄ、ファイトら；仮想命令キ
ャッシュ再充填アルゴリズム； マーレイら一同一命令内のレジスタ規制詞及びレジスタ
変更規制詞のバイブライン処理よマーレイら：ディジタ
ルコンピュータのデータ依存性を解消する複数命令処理
システム；Ｄ、ファイトら：分岐予測； フォソサムら：ディジタルコンピュータのためのパイプ
ライン化された浮動小数点加算器；グルンドマンら：自
己刻時式レジスタファイル：ビーヴエンら：パイプライ
ン化されたコンピュータシステムにおいてエラーを検出
し訂正する方法及び装置； フリンら：マルチプロセッサシステムにおいてシステム
制御装置を使用して通信要求を調停する方法及び装置； Ｅ、ファイトら：マイクロコード化された実行ユニ７）
における並列動作を有する複数機能ユニットの制御法； ウヱップ・ジュニアら：仮想メモリシステムに基いて動
作するディジタルコンピュータの命令バイプライン内に
先取り命令を有するメモリアクセス例外の処理法： ヘザーリントンら：ディジタルコンピュータにおいて仮
想メモリアドレスから物理メモリアドレスへの変換を制
御する方法及び装置； ヘザーリントンら：エラー訂正能力を有するライトパン
クバッファ； フリンら：マルチプロセッサにおいてシステム制御装置
を使用して通信要求を調停する方法及び装置； チナスワミら：マルチプロセッサシステム内のシステム
装置間のデータトランザクション用モジュラクロスバ相
互接続回路網； ポルツインら：入力／出力装置を有するマルチプロセッ
サシステムのシステム制御装置をインタフェースする方
法及び装置； ガブリアルドらニジステム主メモリを有するマルチプロ
セッサのシステム制御装置をインタフェースする手段と
共に使用するメモリ形態；及びガブリアルドらニジステ
ムモジュール間のドラム制御信号のエラーを検査する方
法及び装置。
本発明は、−船釣にはディジタルコンピュータに関し、
特定的にはパイプライン化された中央処理装置に関する
。特に、本発明はオペランドに対する演算を規定する演
算コード及びオペランドを位置付ける情報を提供するオ
ペランド規制詞を有する可変長命令を復号する命令デコ
ーダに関する。
特定的にはパイプライン化された中央処理装置に関する
。特に、本発明はオペランドに対する演算を規定する演
算コード及びオペランドを位置付ける情報を提供するオ
ペランド規制詞を有する可変長命令を復号する命令デコ
ーダに関する。
パイプライン化は、ディジタルコンピュータ内の中央処
理装置（ｃＰ Ｕ）の性能を高めることが立証された方
法である。パイプライン化されたＣＰＵにおいては、複
数の機能ユニ・７トが複数の命令に対する基本動作を同
時に実行する。パイプラインにおいては、データは全て
の段において同時に各段から次の段ヘシフトされる。シ
フトの時点には、各段がその基本動作を完了しているこ
とが望ましい。もしシフトの時点にある中間の段がその
割当てられたタスクを完了できなければ、少なくともそ
れに先行する段の機能を停止させるか、或はこの中間段
がデータを受入れるＹ＄備が整うまでそれらの結果を一
時的に記憶させなければならない。その結果、全体のタ
スクは同一の最小処理時間に係るものと、機能停止の因
をなしているものと同一の周波数に係るものとを有する
基本動作に分断されて効率的なパイプライン設計が平衡
する。換言すれば、他の動作が比較的ささいである場合
、１つの動作が処理時間を支配すべきではない。
理装置（ｃＰ Ｕ）の性能を高めることが立証された方
法である。パイプライン化されたＣＰＵにおいては、複
数の機能ユニ・７トが複数の命令に対する基本動作を同
時に実行する。パイプラインにおいては、データは全て
の段において同時に各段から次の段ヘシフトされる。シ
フトの時点には、各段がその基本動作を完了しているこ
とが望ましい。もしシフトの時点にある中間の段がその
割当てられたタスクを完了できなければ、少なくともそ
れに先行する段の機能を停止させるか、或はこの中間段
がデータを受入れるＹ＄備が整うまでそれらの結果を一
時的に記憶させなければならない。その結果、全体のタ
スクは同一の最小処理時間に係るものと、機能停止の因
をなしているものと同一の周波数に係るものとを有する
基本動作に分断されて効率的なパイプライン設計が平衡
する。換言すれば、他の動作が比較的ささいである場合
、１つの動作が処理時間を支配すべきではない。
しかしながら、従来のディジタルコンピュータにおいて
は、基本動作は“取り込み・実行”サイクル、及びその
命令取り込み、命令デコード、オペランド取り込み、実
行、及び結果記憶の分離した段によっである程度支配さ
れている。取り込み・実行サイクルの結果、各段はそれ
ぞれの命令に関するデータに関係づけられる。各段は典
型的な場合にはメモリアクセス動作に使用される単一の
クロックサイクル内に完了していることが望ましい。
は、基本動作は“取り込み・実行”サイクル、及びその
命令取り込み、命令デコード、オペランド取り込み、実
行、及び結果記憶の分離した段によっである程度支配さ
れている。取り込み・実行サイクルの結果、各段はそれ
ぞれの命令に関するデータに関係づけられる。各段は典
型的な場合にはメモリアクセス動作に使用される単一の
クロックサイクル内に完了していることが望ましい。
即ちパイプライン化された中央処理装置においては、■
クロックサイクル１命令の速度で命令を処理することが
望ましい。
クロックサイクル１命令の速度で命令を処理することが
望ましい。
種々の“可変長”命令を許容するコンピュータアーキテ
クチャでは、パイプライン化された中央処理装置の命令
復号段は典型的な命令を復号するために１クロックサイ
クル以上を必要としている。
クチャでは、パイプライン化された中央処理装置の命令
復号段は典型的な命令を復号するために１クロックサイ
クル以上を必要としている。
このような“可変長”命令は、オペランドに対して遂行
すべき動作を規定する演算コードとは無関係のアドレス
モードを指定するオペランド規制詞を有することが好ま
しい。
すべき動作を規定する演算コードとは無関係のアドレス
モードを指定するオペランド規制詞を有することが好ま
しい。
１クロツクサイクル１命令の速度で命令を処理する目的
は、命令フォーマット及びオペランド選択を規定してい
る“縮小命令セント”を有する最近のコンピュータアー
キテクチャを明確にするための主要因であった。新規シ
ステム及び応用に対してはコンピュータアーキテクチャ
を自由に選択したり或は変更することが可能であるが、
現存システム及び応用に対しては現存アーキテクチャを
用いて１クロツクサイクル１命令の速度で可変長命令を
処理できるようにプロセッサを改善することが望ましい
。
は、命令フォーマット及びオペランド選択を規定してい
る“縮小命令セント”を有する最近のコンピュータアー
キテクチャを明確にするための主要因であった。新規シ
ステム及び応用に対してはコンピュータアーキテクチャ
を自由に選択したり或は変更することが可能であるが、
現存システム及び応用に対しては現存アーキテクチャを
用いて１クロツクサイクル１命令の速度で可変長命令を
処理できるようにプロセッサを改善することが望ましい
。
最も複雑な命令セントアーキテクチャは、暗示規制詞を
有する命令を含む。暗示オペランドは、命令の流れの中
に明白には現われていないが、その代りに命令の機能或
は演算コード内に符号化されているか或はそれから暗示
されるオペランドである。規制詞は、例えば、メモリ内
の連続記憶位置のスタックをアクセスするスタック操作
の場合に暗示される。スタック頂部のメモリアドレス（
即ちスタックの最終エントリ）は、中央処理ユニット内
の１汎用レジスタ”の予め割当てられているレジスタの
ようなレジスタの内容であるスタックポインタ（Ｓ Ｐ
）によって指し示される。
有する命令を含む。暗示オペランドは、命令の流れの中
に明白には現われていないが、その代りに命令の機能或
は演算コード内に符号化されているか或はそれから暗示
されるオペランドである。規制詞は、例えば、メモリ内
の連続記憶位置のスタックをアクセスするスタック操作
の場合に暗示される。スタック頂部のメモリアドレス（
即ちスタックの最終エントリ）は、中央処理ユニット内
の１汎用レジスタ”の予め割当てられているレジスタの
ようなレジスタの内容であるスタックポインタ（Ｓ Ｐ
）によって指し示される。
暗示規制詞を使用するスタック操作の特定例は、スタッ
クの頂部へ汎用レジスタをブツシュする命令“ブツシュ
Ｒ３”によって示される。換言すれば、レジスタＲ３の
内容はメモリのアドレス５Ｐ−１に書き込まれ、スタッ
クポインタはデクレメントされる（ここではスタックが
負方向にメモリ位置０に向って成長するものとする）。
クの頂部へ汎用レジスタをブツシュする命令“ブツシュ
Ｒ３”によって示される。換言すれば、レジスタＲ３の
内容はメモリのアドレス５Ｐ−１に書き込まれ、スタッ
クポインタはデクレメントされる（ここではスタックが
負方向にメモリ位置０に向って成長するものとする）。
従って“ブツシュＲ３”命令は、明示源オペランドＲ３
及び暗示宛先オペランド５Ｐ−１を含む２つの規制詞を
有するものと考えることができる。自動デクレメント規
制詞を有する命令アーキテクチャにおいては、この暗示
オペランドはデクレメント操作を含むものと考えること
ができ、また暗示自動デクレメント宛先オペランド−（
ＳＰ）と呼ばれる。
及び暗示宛先オペランド５Ｐ−１を含む２つの規制詞を
有するものと考えることができる。自動デクレメント規
制詞を有する命令アーキテクチャにおいては、この暗示
オペランドはデクレメント操作を含むものと考えること
ができ、また暗示自動デクレメント宛先オペランド−（
ＳＰ）と呼ばれる。
普通の中央処理ユニットにおいては、暗示オペランドは
実行ユニット内のマイクロコードによって指定される。
実行ユニット内のマイクロコードによって指定される。
ブツシュ命令のための実行マイクロコードは、例えば宛
先オペランド５Ｐ−１に指定でき、またブツシュ命令が
実行される時スタックポインタＳＰをデクレメントでき
る。現命令が実行されつつある時に次の命令のオペラン
ドが取り込まれるパイプライン化された装置においては
、現命令内の暗示規制詞が次の命令のオペランドの取り
込みと競合するかも知れない。例えば、アドレス５Ｐ−
１におけるメモリ源オペランドの取り込みがブツシュ命
令の実行と競合する恐れがある。
先オペランド５Ｐ−１に指定でき、またブツシュ命令が
実行される時スタックポインタＳＰをデクレメントでき
る。現命令が実行されつつある時に次の命令のオペラン
ドが取り込まれるパイプライン化された装置においては
、現命令内の暗示規制詞が次の命令のオペランドの取り
込みと競合するかも知れない。例えば、アドレス５Ｐ−
１におけるメモリ源オペランドの取り込みがブツシュ命
令の実行と競合する恐れがある。
従って、オペランド取り込みに関して、或は処理ユニッ
ト（ＯＰＵ）は潜在的な競合を回避するために現命令が
暗示規制詞を有するか否かを考慮する必要がある。
ト（ＯＰＵ）は潜在的な競合を回避するために現命令が
暗示規制詞を有するか否かを考慮する必要がある。
命令アーキテクチャ内に暗示規制詞を使用すると、命令
に必要なバイトの数が減少し、また命令の流れに対する
取り込みが少ないために遂次プロセッサの性能を改善す
ることができる。しかし、複数の命令演算を並列に遂行
する高速パイプラインプロセッサの場合には、暗示規制
詞を普通に処理すると、暗示規制詞によってもたらされ
る全ての競合を考慮するための専用ハードウェアを設け
ない限り、命令処理の直列化及び性能損失を生ずること
になる。
に必要なバイトの数が減少し、また命令の流れに対する
取り込みが少ないために遂次プロセッサの性能を改善す
ることができる。しかし、複数の命令演算を並列に遂行
する高速パイプラインプロセッサの場合には、暗示規制
詞を普通に処理すると、暗示規制詞によってもたらされ
る全ての競合を考慮するための専用ハードウェアを設け
ない限り、命令処理の直列化及び性能損失を生ずること
になる。
実質的な直列化、性能損失をもたらさず、或は暗示規制
詞の競合検査専用のハードウェアを設けないパイプライ
ン化された装置において複数のオペランド規制詞を前処
理するために、暗示規制詞は、命令ユニットによって予
め取り込まれるか或はそれ以外の前処理されて実行ユニ
ットへ送られる。従って、競合検査に関しては暗示規制
詞は明示規制詞と同様に取扱うことができる、更に、暗
示規制詞及び明示規制詞の両者に対して同一のデータ経
路を使用することによって、及び命令ユニットと実行ユ
ニットとの間に待ち行列を挿入することによって、暗示
オペランドを有する命令並びに明示規制詞のみを有する
命令に対する性能利得が実現される。
詞の競合検査専用のハードウェアを設けないパイプライ
ン化された装置において複数のオペランド規制詞を前処
理するために、暗示規制詞は、命令ユニットによって予
め取り込まれるか或はそれ以外の前処理されて実行ユニ
ットへ送られる。従って、競合検査に関しては暗示規制
詞は明示規制詞と同様に取扱うことができる、更に、暗
示規制詞及び明示規制詞の両者に対して同一のデータ経
路を使用することによって、及び命令ユニットと実行ユ
ニットとの間に待ち行列を挿入することによって、暗示
オペランドを有する命令並びに明示規制詞のみを有する
命令に対する性能利得が実現される。
本発明による暗示規制詞の処理によって、それらを指定
する多くの共通命令を単一サイクル内に実行できるよう
になる。この例は“サブルーチンへのジャンプ”命令Ｊ
ＭＰ ＤＥＳＴである。この命令が実行されると、ア
ドレスＤＥＳＴから開始されるサブルーチンへ分岐が行
われ、戻りアドレスＰＣ＋ １がスタックに記憶される
。但しＰＣはプログラムカウンタの現在の値である。（
サブルーチンからの戻り（ＲＢＳ）はサブルーチンの終
りに期待され、スタックの頂部であるアドレスへの分岐
がもたらされる。）ＪＳＢは、ＭＯＶＡＬ ＬＡＢＥ
Ｌ、 −（Ｒ１４）ＪＭＰ ＤＥＳＴ ＬＡＢＥＩ、： を含む２つの命令で実施できる。この場合“ＬＡＢＥＬ
はＰＣ＋１の戻りアドレスに割当てられ、Ｒ１４はスタ
ックポインタを保持している汎用レジスタに予め割当て
られている。
する多くの共通命令を単一サイクル内に実行できるよう
になる。この例は“サブルーチンへのジャンプ”命令Ｊ
ＭＰ ＤＥＳＴである。この命令が実行されると、ア
ドレスＤＥＳＴから開始されるサブルーチンへ分岐が行
われ、戻りアドレスＰＣ＋ １がスタックに記憶される
。但しＰＣはプログラムカウンタの現在の値である。（
サブルーチンからの戻り（ＲＢＳ）はサブルーチンの終
りに期待され、スタックの頂部であるアドレスへの分岐
がもたらされる。）ＪＳＢは、ＭＯＶＡＬ ＬＡＢＥ
Ｌ、 −（Ｒ１４）ＪＭＰ ＤＥＳＴ ＬＡＢＥＩ、： を含む２つの命令で実施できる。この場合“ＬＡＢＥＬ
はＰＣ＋１の戻りアドレスに割当てられ、Ｒ１４はスタ
ックポインタを保持している汎用レジスタに予め割当て
られている。
もしＪＳＢが２つの命令として暗示されていれば、実行
ユニットにおける実行には２サイクルを必要とする。代
りにＪＳＢ ＤＥＳＴが３規制詞を有する単一の命令
として暗示される。第１の規制詞部ち表現規制詞は分岐
宛先規制詞である。命令デコーダはこの分岐宛先規制詞
をＯＰＵ内のメモリアドレス評価ユニットへ送ってアド
レスを計算させ、それをパイプラインのプログラムカウ
ンタユニットへ戻させる。第２の規制詞部ち暗示規制詞
は、スタックレジスタを指定する自動デクレメント宛先
規制詞（−（ＳＰ））である。メモリアドレスユニット
はスタックポインタレジスタＲ１４にアクセスし、それ
をデクレメントさせ、結果として生じたアドレスをキャ
ッシュに送り、そのアドレスに記憶させるべき結果が実
行ユニットから利用可能になるまでキャッシュに保持さ
せる。第３の規制詞は次の（ＮＥＸＴ）ＰＣ或は戻り（
ＲＥＴＵＲＮ）ＰＣ規制詞として知られる独特な暗示規
制詞である。ｏｐｕはＪＳＢ命令に関する演算コードが
それに組合わされた次のＰＣを有していることを認識し
、それに応答してメモリアドレスユニットはプログラム
カウンタの値を実行ユニットへ送る。
ユニットにおける実行には２サイクルを必要とする。代
りにＪＳＢ ＤＥＳＴが３規制詞を有する単一の命令
として暗示される。第１の規制詞部ち表現規制詞は分岐
宛先規制詞である。命令デコーダはこの分岐宛先規制詞
をＯＰＵ内のメモリアドレス評価ユニットへ送ってアド
レスを計算させ、それをパイプラインのプログラムカウ
ンタユニットへ戻させる。第２の規制詞部ち暗示規制詞
は、スタックレジスタを指定する自動デクレメント宛先
規制詞（−（ＳＰ））である。メモリアドレスユニット
はスタックポインタレジスタＲ１４にアクセスし、それ
をデクレメントさせ、結果として生じたアドレスをキャ
ッシュに送り、そのアドレスに記憶させるべき結果が実
行ユニットから利用可能になるまでキャッシュに保持さ
せる。第３の規制詞は次の（ＮＥＸＴ）ＰＣ或は戻り（
ＲＥＴＵＲＮ）ＰＣ規制詞として知られる独特な暗示規
制詞である。ｏｐｕはＪＳＢ命令に関する演算コードが
それに組合わされた次のＰＣを有していることを認識し
、それに応答してメモリアドレスユニットはプログラム
カウンタの値を実行ユニットへ送る。
暗示オペランドの前処理は、少なくとも１つの暗示規制
詞を含む複数の規制詞を同時に復号できる命令デコーダ
を有する命令ユニットによって、部分的に遂行すること
が好ましい。この場合、“ブツシュＲｘ ″のような共
通命令は単一のサイクル中に復号することができ、また
単一のサイクル中に実行することができる。
詞を含む複数の規制詞を同時に復号できる命令デコーダ
を有する命令ユニットによって、部分的に遂行すること
が好ましい。この場合、“ブツシュＲｘ ″のような共
通命令は単一のサイクル中に復号することができ、また
単一のサイクル中に実行することができる。
本発明の他の目的及び長所は、添付図面に基く以下の詳
細な説明から明白になるであろう。
細な説明から明白になるであろう。
本発明は種々の変更及び変形が可能であるから添付図面
は単なる例示にしか過ぎず、本発明はこれらの特定の形
態に限定されるものではなく、全ての変更、同等物、及
び変形をも包含することを理解されたい。
は単なる例示にしか過ぎず、本発明はこれらの特定の形
態に限定されるものではなく、全ての変更、同等物、及
び変形をも包含することを理解されたい。
先ず第１図を参照する。第１図に示すディジタルコンピ
ュータシステムの一部は、主メモリ１０゜メモリ・ＣＰ
Ｕインタフェースユニット１１、命令ユニット１２及び
実行ユニット１３からなる少なくとも１つの中央処理ユ
ニッ１−（ｃＰＵ）を含む。このシステムにおいては、
主メモリ１０を共用することによって付加的なＣＰＵを
使用できることは明白である。
ュータシステムの一部は、主メモリ１０゜メモリ・ＣＰ
Ｕインタフェースユニット１１、命令ユニット１２及び
実行ユニット１３からなる少なくとも１つの中央処理ユ
ニッ１−（ｃＰＵ）を含む。このシステムにおいては、
主メモリ１０を共用することによって付加的なＣＰＵを
使用できることは明白である。
データ及びそのデータを処理するための命令は共に主メ
モリ１０内のアドレス可能な記憶位置に記憶される。あ
る命令は、ＣＰＵが遂行すべき動作を符号化した形状で
規定する演算コード、及びオペランドを位置付けるため
の情報を提供するオペランド規制詞を含む。個々の命令
の実行は、複数の小さいタスクに細分される。これらの
タスクは、その目的に関して最適化された専用の、個別
の独立機能ユニットによって遂行される。
モリ１０内のアドレス可能な記憶位置に記憶される。あ
る命令は、ＣＰＵが遂行すべき動作を符号化した形状で
規定する演算コード、及びオペランドを位置付けるため
の情報を提供するオペランド規制詞を含む。個々の命令
の実行は、複数の小さいタスクに細分される。これらの
タスクは、その目的に関して最適化された専用の、個別
の独立機能ユニットによって遂行される。
各命令は、最終的には異なる動作を遂行するが、各命令
を細分した多くの小さいタスクは全ての命令に共通であ
る。一般に、命令の取り込み、命令の復号、オペランド
の取り込み、実行、及び結果の記憶段階はある命令の実
行中に遂行される。従って専用ハードウェア段を使用す
ることによって、これらの段階はパイプライン動作内で
重畳させることが可能であるから、命令の総合スループ
ットが高められる。
を細分した多くの小さいタスクは全ての命令に共通であ
る。一般に、命令の取り込み、命令の復号、オペランド
の取り込み、実行、及び結果の記憶段階はある命令の実
行中に遂行される。従って専用ハードウェア段を使用す
ることによって、これらの段階はパイプライン動作内で
重畳させることが可能であるから、命令の総合スループ
ットが高められる。
パイプラインを通るデータ経路は、各パイプライン段の
結果を次のパイプライン段へ伝送するための関連レジス
タセントを含む。これらの転送レジスタは共通システム
クロックに応答してクロックされる。例えば、第１クロ
フクサイクル中に、命令取り込み専用のハードウェアに
よって第１の命令が取り込まれる。第２クロツクサイク
ル中には取り込まれた命令が転送され命令復号用ハード
ウェアによって復号されるが、同時に次の命令が命令取
り込みハードウェアによって取り込まれる。
結果を次のパイプライン段へ伝送するための関連レジス
タセントを含む。これらの転送レジスタは共通システム
クロックに応答してクロックされる。例えば、第１クロ
フクサイクル中に、命令取り込み専用のハードウェアに
よって第１の命令が取り込まれる。第２クロツクサイク
ル中には取り込まれた命令が転送され命令復号用ハード
ウェアによって復号されるが、同時に次の命令が命令取
り込みハードウェアによって取り込まれる。
第３クロンクサイクル中には各命令はパイプラインの次
段ヘシフトされ、新しい命令が取り込まれる。以上のよ
うにしてパイプラインが充満された後の各クロンクサイ
クルの終りには命令は完全に実行されているのである。
段ヘシフトされ、新しい命令が取り込まれる。以上のよ
うにしてパイプラインが充満された後の各クロンクサイ
クルの終りには命令は完全に実行されているのである。
このプロセスは、製造環境における組立てラインに類似
している。各作業者は彼の又は彼女の作業卓を通過する
各製品に対して単一の仕事を遂行するように専任されて
いる。各仕事が遂行されるにつれて、製品は完成に近づ
いて行く。最終卓において作業者が彼に割当てられた仕
事を遂行する度に完成品が組立てラインから産出される
。
している。各作業者は彼の又は彼女の作業卓を通過する
各製品に対して単一の仕事を遂行するように専任されて
いる。各仕事が遂行されるにつれて、製品は完成に近づ
いて行く。最終卓において作業者が彼に割当てられた仕
事を遂行する度に完成品が組立てラインから産出される
。
第１図に示す特定システムにおいては、インタフェース
ユニット１１は主キャッシュ１４を含む。
ユニット１１は主キャッシュ１４を含む。
主キャッシュ１４は、−ｍ的には命令ユニット１２及び
実行ユニット１３が主メモリ１０のアクセス時間よりも
早い速度でデータを処理することを可能ならしめるもの
である。このキヤ・７シユ１４は、データエレメントの
選択された事前に規定されたブロックを記憶する手段と
、指定されたデータエレメントへアクセスする要求を翻
訳バ・７フア１５を介して命令ユニット１２から受ける
手段と、データエレメントがキャッシュ内に記憶されて
いるブロック内にあるか否かをチエツクする手段と、指
定されたデータエレメントを含むブロックに関するデー
タがそのように記憶されていない場合に作動して指定さ
れたデータブロックを主メモリ１０から読出してキャッ
シュ１４内へ記憶させる手段とを含む。換言すれば、キ
ャッシュは主メモリへの“窓口°となり、命令ユニット
及び実行ユニットにおいて必要とされるデータを収容す
る。−船釣にはキャッシュ１４は主メモリ１０よりも蟲
かに高速でアクセスされるから、主メモリはデータ処理
システムの平均性能を実質的に劣化させることなくキャ
ッシュよりも比較的遅いアクセス時間を有することが可
能である。従って、主メモリ１０は低速で廉価なメモリ
エレメントからなることができる。
実行ユニット１３が主メモリ１０のアクセス時間よりも
早い速度でデータを処理することを可能ならしめるもの
である。このキヤ・７シユ１４は、データエレメントの
選択された事前に規定されたブロックを記憶する手段と
、指定されたデータエレメントへアクセスする要求を翻
訳バ・７フア１５を介して命令ユニット１２から受ける
手段と、データエレメントがキャッシュ内に記憶されて
いるブロック内にあるか否かをチエツクする手段と、指
定されたデータエレメントを含むブロックに関するデー
タがそのように記憶されていない場合に作動して指定さ
れたデータブロックを主メモリ１０から読出してキャッ
シュ１４内へ記憶させる手段とを含む。換言すれば、キ
ャッシュは主メモリへの“窓口°となり、命令ユニット
及び実行ユニットにおいて必要とされるデータを収容す
る。−船釣にはキャッシュ１４は主メモリ１０よりも蟲
かに高速でアクセスされるから、主メモリはデータ処理
システムの平均性能を実質的に劣化させることなくキャ
ッシュよりも比較的遅いアクセス時間を有することが可
能である。従って、主メモリ１０は低速で廉価なメモリ
エレメントからなることができる。
翻訳バッファ１５は高速連想メモリであって、最も新し
く使用された仮想・物理アドレス翻訳を記憶する。仮想
メモリシステムにおいては、単一の仮想アドレスに対す
る参照は、所望情報を利用可能ならしめる前に若干のメ
モリ参照とすることができる。しかしながら、翻訳バッ
ファ１５を使用する場合には、翻訳は単に翻訳バッファ
１５内の“ヒツト°を見出すことに縮小される。
く使用された仮想・物理アドレス翻訳を記憶する。仮想
メモリシステムにおいては、単一の仮想アドレスに対す
る参照は、所望情報を利用可能ならしめる前に若干のメ
モリ参照とすることができる。しかしながら、翻訳バッ
ファ１５を使用する場合には、翻訳は単に翻訳バッファ
１５内の“ヒツト°を見出すことに縮小される。
入出力（Ｉ １０）バス１６は主メモリ１０と主キャッ
シュ１４とを接続し、コマンド及び入力データをシステ
ムへ送信し、出力データをシステムから受信する。
シュ１４とを接続し、コマンド及び入力データをシステ
ムへ送信し、出力データをシステムから受信する。
命令ユニット１２は、主キャッシュ１４から命令を取り
込むために、プログラムカウンタ１７及び命令キャッシ
ュ１８を含む。プログラムカウンタ１７は、主メモリ１
０及びキャッシュ１４の物理メモリ位置ではな（、仮想
メモリ位置をアドレスすることが好ましい。そのためプ
ログラムカウンタ１７の仮想アドレスは、命令を検索可
能ならしめる前に主メモリ１０の物理アドレスに翻訳し
なければならない。従ってプログラムカウンタ１７の内
容はインタフェースユニット１１に転送され、インタフ
ェースユニット１１内の翻訳バッファ１５がアドレス変
換を遂行する。命令は、変換されたアドレスを使用して
キャッシュ１４内の物理メモリ位置から検索される。キ
ャッシュ１４はデータ戻りラインを通して命令を命令キ
ャッシュ１８に送る。キャッシュ１４及び翻訳バッファ
１５の構成及び動作の詳細に関しては、１９８０年、デ
ィジタルイクイツブメントコ−ポレーション刊行のレヴ
イ及びエフハウスＪｒ、のコンピュータプログラミング
及びアーキテクチャ、ＶＡＸ−１１の第１１章（３５Ｉ
〜３６８ページ）を参照されたい。
込むために、プログラムカウンタ１７及び命令キャッシ
ュ１８を含む。プログラムカウンタ１７は、主メモリ１
０及びキャッシュ１４の物理メモリ位置ではな（、仮想
メモリ位置をアドレスすることが好ましい。そのためプ
ログラムカウンタ１７の仮想アドレスは、命令を検索可
能ならしめる前に主メモリ１０の物理アドレスに翻訳し
なければならない。従ってプログラムカウンタ１７の内
容はインタフェースユニット１１に転送され、インタフ
ェースユニット１１内の翻訳バッファ１５がアドレス変
換を遂行する。命令は、変換されたアドレスを使用して
キャッシュ１４内の物理メモリ位置から検索される。キ
ャッシュ１４はデータ戻りラインを通して命令を命令キ
ャッシュ１８に送る。キャッシュ１４及び翻訳バッファ
１５の構成及び動作の詳細に関しては、１９８０年、デ
ィジタルイクイツブメントコ−ポレーション刊行のレヴ
イ及びエフハウスＪｒ、のコンピュータプログラミング
及びアーキテクチャ、ＶＡＸ−１１の第１１章（３５Ｉ
〜３６８ページ）を参照されたい。
大部分の時間、命令キャッシュ１８はプログラムカウン
タ１７によって指定されたアドレスに命令を予め記憶し
ており、アドレスされた命令を命令バッファ１９内へ直
ちに転送できるようにしている。アドレスされた命令は
命令バッファ１９から命令デコーダ２０へ供給され、演
算コード及び規制詞の両者が復号される。オペランド処
理ユニット（ＯＰＵ）２１は指定されたオペランドを取
り込み、それらを実行ユニット１３へ供給する。
タ１７によって指定されたアドレスに命令を予め記憶し
ており、アドレスされた命令を命令バッファ１９内へ直
ちに転送できるようにしている。アドレスされた命令は
命令バッファ１９から命令デコーダ２０へ供給され、演
算コード及び規制詞の両者が復号される。オペランド処
理ユニット（ＯＰＵ）２１は指定されたオペランドを取
り込み、それらを実行ユニット１３へ供給する。
０ＰＵ２１は仮想アドレスをも発生する。即ち、０ＰＵ
２１はメモリ源（読出し）及び宛先（書込み）オペラン
ドのための仮想アドレスを発生する。
２１はメモリ源（読出し）及び宛先（書込み）オペラン
ドのための仮想アドレスを発生する。
メモリ読出しオペランドに関して０ＰＵ２１は、これら
の仮想アドレスをインタフェースユニット１１へ供給し
て物理アドレスに翻訳させる。これにより供給１４の物
理メモリ位置がアクセスされ、メモリ源オペランドに関
連するオペランドが取り込まれる。
の仮想アドレスをインタフェースユニット１１へ供給し
て物理アドレスに翻訳させる。これにより供給１４の物
理メモリ位置がアクセスされ、メモリ源オペランドに関
連するオペランドが取り込まれる。
各命令においては、第１のバイトは演算コートを含み、
後続バイトは復号すべきオペランド規制詞である。各規
制詞の第１のバイトは、その規制詞のアドレス指定モー
ドを表わす。通常はこのバイトは半分に分割されており
、一方の半分がアドレス指定モードを指定し、他方の半
分がアドレス指定のために使用すべきレジスタを指定す
る。命令は可変長を有することが好ましく、１９８０年
１２月２３日付のストレソ力らの合衆国特許４．２４１
，３９７号に記載されているように種々の型の規制詞を
同一演算コードと共に使用することができる。
後続バイトは復号すべきオペランド規制詞である。各規
制詞の第１のバイトは、その規制詞のアドレス指定モー
ドを表わす。通常はこのバイトは半分に分割されており
、一方の半分がアドレス指定モードを指定し、他方の半
分がアドレス指定のために使用すべきレジスタを指定す
る。命令は可変長を有することが好ましく、１９８０年
１２月２３日付のストレソ力らの合衆国特許４．２４１
，３９７号に記載されているように種々の型の規制詞を
同一演算コードと共に使用することができる。
命令処理の第１段階は、命令の“演算コード”部分を復
号することである。各命令の第１の部分は、命令によっ
て遂行すべき動作を指定する演算コード、使用される規
制詞の数及び型からなる。
号することである。各命令の第１の部分は、命令によっ
て遂行すべき動作を指定する演算コード、使用される規
制詞の数及び型からなる。
復号は命令デコーダ２０内において表引き技術を用いて
行われ、データ文豚（バイト、語等）、データ型（アド
レス、整数等）、及びアクセス指定モード（読出し、書
込み、変更等）が各規制調筋に見出される。またデコー
ダは、源オペランド及び宛先オペランド規制詞が命令内
の何処に発生するかを決定し、これらの規制詞を０ＰＵ
２１に送って命令の実行前に前処理させる。後刻、実行
ユニットは、命令演算コードでアドレスされる“フォー
クＲＡＭ”から得られた開始アドレスで始まる予め記憶
されたマイクロコードを実行することによって、指定さ
れた動作を遂行する。
行われ、データ文豚（バイト、語等）、データ型（アド
レス、整数等）、及びアクセス指定モード（読出し、書
込み、変更等）が各規制調筋に見出される。またデコー
ダは、源オペランド及び宛先オペランド規制詞が命令内
の何処に発生するかを決定し、これらの規制詞を０ＰＵ
２１に送って命令の実行前に前処理させる。後刻、実行
ユニットは、命令演算コードでアドレスされる“フォー
クＲＡＭ”から得られた開始アドレスで始まる予め記憶
されたマイクロコードを実行することによって、指定さ
れた動作を遂行する。
命令を復号した後、０ＰＵ２１はオペランド規制詞をバ
ーズし、それらの実効アドレスを計算する。このプロセ
スは汎用レジスタ（ＧＰＲ）の読出し、及び自動インク
レメント或は自動デクレメントによるＧＰＲの変更を含
む可能性がある。次でオペランドがこれらの実効アドレ
スから取り込まれ、実行ユニット１３へ供給される。実
行ユニット１３は命令を実行し、結果をその命令に関連
する宛先ポインタによって識別された宛先内へ書込む。
ーズし、それらの実効アドレスを計算する。このプロセ
スは汎用レジスタ（ＧＰＲ）の読出し、及び自動インク
レメント或は自動デクレメントによるＧＰＲの変更を含
む可能性がある。次でオペランドがこれらの実効アドレ
スから取り込まれ、実行ユニット１３へ供給される。実
行ユニット１３は命令を実行し、結果をその命令に関連
する宛先ポインタによって識別された宛先内へ書込む。
命令が実行ユニットへ供給される度に、命令ユニットは
、（１）実行ユニットレジスタファイル内の源オペラン
ドを見出し得る位置、及び（２）結果を記憶させる位置
に関するマイクロコードデイスパンチアドレス及び−組
のポインタを送る。
、（１）実行ユニットレジスタファイル内の源オペラン
ドを見出し得る位置、及び（２）結果を記憶させる位置
に関するマイクロコードデイスパンチアドレス及び−組
のポインタを送る。
実行ユニット内の一組の待ち行列２３は、マイクロコー
ドディスパッチアドレスを記憶するためのフォーク待ち
行列、源オペランド位置を記憶するための源ポインタ待
ち行列、及び宛先位置を記憶するための宛先ポインタ待
ち行列を含む。これらの各待ち行列は多くの命令に関連
するデータを保持できる先入れ先出しバッファである。
ドディスパッチアドレスを記憶するためのフォーク待ち
行列、源オペランド位置を記憶するための源ポインタ待
ち行列、及び宛先位置を記憶するための宛先ポインタ待
ち行列を含む。これらの各待ち行列は多くの命令に関連
するデータを保持できる先入れ先出しバッファである。
実行ユニット１３は源リスト２４をも含む。源リストは
、ＧＰＲのコピーをも含むマルチボートレジスタファイ
ル内に記憶されている。即ち、源ポインタ待ち行列内の
エントリは、レジスタオペランドに関するＧＰＲ位置を
指し示しているか、或はメモリ及びリテラルオペランド
に関連する源リストを指し示すかの何れかである。イン
タフェースユニソ１−１１及び命令ユニット１２は共に
エントリを源リスト２４内に書込み、実行ユニット１３
は命令の実行に必要なオペランドを源リストから読出す
。命令を実行するために、実行ユニット１３は命令発行
ユニット２８、マイクロコード実行ユニット２５、演算
及び論理ユニット（ＡＬＵ）２６、及びリタイアユニッ
ト２７を含む。
、ＧＰＲのコピーをも含むマルチボートレジスタファイ
ル内に記憶されている。即ち、源ポインタ待ち行列内の
エントリは、レジスタオペランドに関するＧＰＲ位置を
指し示しているか、或はメモリ及びリテラルオペランド
に関連する源リストを指し示すかの何れかである。イン
タフェースユニソ１−１１及び命令ユニット１２は共に
エントリを源リスト２４内に書込み、実行ユニット１３
は命令の実行に必要なオペランドを源リストから読出す
。命令を実行するために、実行ユニット１３は命令発行
ユニット２８、マイクロコード実行ユニット２５、演算
及び論理ユニット（ＡＬＵ）２６、及びリタイアユニッ
ト２７を含む。
本発明はパイプライン化されたプロセッサに特に有用で
ある。前述の如く、パイプライン化されたプロセッサに
おいては、プロセッサの命令取り込みハードウェアは、
他のハードウェアが第２の命令の演算コードを復号し、
第３の命令のオペランドを取り込み、第４の命令を実行
し、第５の命令の処理済データを記憶している時に１つ
の命令を取り込むことができる。第２図は ＡＤＤＬ３ ＲＯ，Ｂ″１２ （Ｒ１）、Ｒ２゜の
ような典型的命令に対するパイプラインを示す。
ある。前述の如く、パイプライン化されたプロセッサに
おいては、プロセッサの命令取り込みハードウェアは、
他のハードウェアが第２の命令の演算コードを復号し、
第３の命令のオペランドを取り込み、第４の命令を実行
し、第５の命令の処理済データを記憶している時に１つ
の命令を取り込むことができる。第２図は ＡＤＤＬ３ ＲＯ，Ｂ″１２ （Ｒ１）、Ｒ２゜の
ような典型的命令に対するパイプラインを示す。
これはアドレス指定の変位モードを使用するロングワー
ド加算である。
ド加算である。
この命令のパイプライン方式による実行の最初の段階に
おいては、命令のプログラムカウント（ＰＣ）を作成す
る。通常はこれは、プログラムカウンタを先行命令から
インクレメントさせるか、或は分岐命令のターゲットア
ドレスを使用することによって遂行する。次でＰＣはパ
イプラインの第２段階において命令キャッシュ１８をア
クセスするために使用される。
おいては、命令のプログラムカウント（ＰＣ）を作成す
る。通常はこれは、プログラムカウンタを先行命令から
インクレメントさせるか、或は分岐命令のターゲットア
ドレスを使用することによって遂行する。次でＰＣはパ
イプラインの第２段階において命令キャッシュ１８をア
クセスするために使用される。
パイプラインの第３段階においては、命令データはキャ
ッシュ１８から利用可能となり、命令デコーダ２０が使
用するか、或は命令バッファ１９内にロードされる。命
令デコーダ２０は詳細を後述するように、単一のサイク
ル中に演算コード及び３つの規制詞を復号する。ＲＯ及
びＲ２の番号はＡＬＵ２６へ送られ、Ｒ１の番号はハイ
ド変位と共に復号サイクルの終りに０ＰＵ２１へ送られ
る。
ッシュ１８から利用可能となり、命令デコーダ２０が使
用するか、或は命令バッファ１９内にロードされる。命
令デコーダ２０は詳細を後述するように、単一のサイク
ル中に演算コード及び３つの規制詞を復号する。ＲＯ及
びＲ２の番号はＡＬＵ２６へ送られ、Ｒ１の番号はハイ
ド変位と共に復号サイクルの終りに０ＰＵ２１へ送られ
る。
段階４において、０ＰＵ２１は位置Ｒ１のＧＰＲレジス
タファイルの内容を読出し、その値を指定された変位に
加算し、得られたアドレスを演算コード読出し要求と共
にアドレス生成段階の終りにインタフェースユニットｌ
ｌ内の翻訳バ・ノファ１５へ送る。
タファイルの内容を読出し、その値を指定された変位に
加算し、得られたアドレスを演算コード読出し要求と共
にアドレス生成段階の終りにインタフェースユニットｌ
ｌ内の翻訳バ・ノファ１５へ送る。
段階５においては、インタフェースユニ・ノド１１は第
４段階において生成したアドレスを選択して実行する。
４段階において生成したアドレスを選択して実行する。
翻訳バッファ１５を使用して、インタフェースユニット
１１はアドレス翻訳段階中に仮想アドレスを物理アドレ
スに翻訳する。次で物理アドレスはキャッシュ１４をア
ドレスするために使用され、パイプラインの段階６にお
いて読出される。
１１はアドレス翻訳段階中に仮想アドレスを物理アドレ
スに翻訳する。次で物理アドレスはキャッシュ１４をア
ドレスするために使用され、パイプラインの段階６にお
いて読出される。
パイプラインの第７段階においては、命令はＡＬＵ２６
に供給されて２つのオペランドに加えられ、結果はリタ
イアユニット２７へ送られる。
に供給されて２つのオペランドに加えられ、結果はリタ
イアユニット２７へ送られる。
段階４中に、Ｒ１及びＲ２のレジスタ番号及びメモリデ
ータに関する源リスト位置を指し示すポインタが実行ユ
ニットへ送られ、ポインタ待ち行列内へ記憶されている
。そこでキャッシュ読出し段階中に実行ユニットは源リ
スト内の２つの源オペランドを探すべく起動する。この
特定例においては実行ユニットはＲＯ内のレジスタデー
タのみを見出すが、この段階の終りにはメモリデータが
到着し、レジスタファイルの無効となった読出しに置換
される。従って、命令実行段階中には両オペランドが利
用可能となる。
ータに関する源リスト位置を指し示すポインタが実行ユ
ニットへ送られ、ポインタ待ち行列内へ記憶されている
。そこでキャッシュ読出し段階中に実行ユニットは源リ
スト内の２つの源オペランドを探すべく起動する。この
特定例においては実行ユニットはＲＯ内のレジスタデー
タのみを見出すが、この段階の終りにはメモリデータが
到着し、レジスタファイルの無効となった読出しに置換
される。従って、命令実行段階中には両オペランドが利
用可能となる。
パイプラインのリタイア段階８においては、結果データ
はリタイア待ち行列内の次のエントリと対にされる。若
干のファンクション実行ユニットが同時にビジーとなり
得るが、単一のサイクル中に単一の命令のみをリタイア
させることができる。
はリタイア待ち行列内の次のエントリと対にされる。若
干のファンクション実行ユニットが同時にビジーとなり
得るが、単一のサイクル中に単一の命令のみをリタイア
させることができる。
図示のパイプラインの最終段階９においては、データは
実行ユニット１３及び命令ユニット１２の両者の中のレ
ジスタファイルのＧＰＲ部分内に書込まれる。
実行ユニット１３及び命令ユニット１２の両者の中のレ
ジスタファイルのＧＰＲ部分内に書込まれる。
第３図は、第１図に示す中央処理ユニ７ ト（ｃＰＵ）
によって処理可能な典型的な命令３０を示す。この命令
は、前記レヴイ及びエフハウスＪ乙の論文に記載のＶＡ
Ｘ可変長命令アーキテクチャに対応する。命令３０は１
バイト或は２バイトの何れかからなる演算コード３１を
含む。もし第１バイト３２が１６進数のＦＤの値を有し
ていれば、それは倍長バイト演算コードとして婬識され
る。それ以外では、命令デコーダ（第１図の２０）は演
算コードが単一バイトのみを含むものとして認識する。
によって処理可能な典型的な命令３０を示す。この命令
は、前記レヴイ及びエフハウスＪ乙の論文に記載のＶＡ
Ｘ可変長命令アーキテクチャに対応する。命令３０は１
バイト或は２バイトの何れかからなる演算コード３１を
含む。もし第１バイト３２が１６進数のＦＤの値を有し
ていれば、それは倍長バイト演算コードとして婬識され
る。それ以外では、命令デコーダ（第１図の２０）は演
算コードが単一バイトのみを含むものとして認識する。
命令３０は更に、演算コードに続いて６つまでの規制詞
を含む。
を含む。
演算コードは、命令内にどれ程多くの規制詞が含まれて
いるかを示す。所与の演算コードに関連して使用される
規制詞は種々の属性及び異なる長さを有することができ
る。特定規制詞の属性は、規制詞の第１バイト内のアド
レス指定モードによって少なくとも部分的に決定される
。しかし、規制詞の許容される属性は屡々演算コードに
よって制限される。更に、“即値アドレス指定”として
知られる特定の種類のアドレス指定モードでは、規制詞
情報の長さは規制詞によって指定される“データ型”に
よって決定される。
いるかを示す。所与の演算コードに関連して使用される
規制詞は種々の属性及び異なる長さを有することができ
る。特定規制詞の属性は、規制詞の第１バイト内のアド
レス指定モードによって少なくとも部分的に決定される
。しかし、規制詞の許容される属性は屡々演算コードに
よって制限される。更に、“即値アドレス指定”として
知られる特定の種類のアドレス指定モードでは、規制詞
情報の長さは規制詞によって指定される“データ型”に
よって決定される。
第４図に特定可変長命令を示す。アセンブラ表記法では
この命令は“ＡＤＤＬ３ＲＯ，＃４Ｌ”２０３（Ｒ２）
”と書かれる。機械コードでは、この命令は全体を
３５で示す８ハイドを含む。
この命令は“ＡＤＤＬ３ＲＯ，＃４Ｌ”２０３（Ｒ２）
”と書かれる。機械コードでは、この命令は全体を
３５で示す８ハイドを含む。
第１バイトは１６進数の２３で表わされた演算コードで
あり、アセンフ゛ラニーモニックの“ＡＤＤＬ３”に対
応する。この演算コードは、第１０ングワードオペラン
ドが第２０ングワードオペランドに加算され、ロングワ
ード結果が宛先に記憶されることを指示している。
あり、アセンフ゛ラニーモニックの“ＡＤＤＬ３”に対
応する。この演算コードは、第１０ングワードオペラン
ドが第２０ングワードオペランドに加算され、ロングワ
ード結果が宛先に記憶されることを指示している。
演算コードに続くのは１６進数の５０の値を有する“レ
ジスタ規制詞”である。１６進デイジツトの５は、規制
詞がレジスタ規制詞であることを表わし、１６進デイジ
ツトＯは指定されたレジスタがＣＰＵ内のＲＯ汎用レジ
スタであることを示す。従ってこのレジスタ規制詞は、
第１源オペラノドが汎用レジスタＲＯの内容であること
を指定している。
ジスタ規制詞”である。１６進デイジツトの５は、規制
詞がレジスタ規制詞であることを表わし、１６進デイジ
ツトＯは指定されたレジスタがＣＰＵ内のＲＯ汎用レジ
スタであることを示す。従ってこのレジスタ規制詞は、
第１源オペラノドが汎用レジスタＲＯの内容であること
を指定している。
レジスタ規制詞に続くのは１６進数の０４の値を有する
“短すテラル規制詞”である。短すテラル規制詞は第２
源オペランドに関する値４を指定する。
“短すテラル規制詞”である。短すテラル規制詞は第２
源オペランドに関する値４を指定する。
短すテラル規制詞の次は、加算演算の宛先を指定する“
複雑な規制詞”の第１バイトである。
複雑な規制詞”の第１バイトである。
１６進デイジツトＥは“ロングワード変位”アドレス指
定モードを表わし、このモードにおいては後続する４バ
イトが３２ビットアドレス変位をペースレジスタの内容
の値に加算され複雑な規制詞によって指定されるアドレ
スを求めるものと解釈される。１６進デイジ・ノド２は
、汎用レジスタＲ２をペースレジスタとして使用するこ
とを表わす。従って複雑な規制詞は、演算コードによっ
て指示されたロングワード加算の和即ち結果が、１６進
の２０３の値を汎用レジスタＲ２の内容に加算すること
によって計算されたアドレスのメモリ位置に記憶される
ことを示す。
定モードを表わし、このモードにおいては後続する４バ
イトが３２ビットアドレス変位をペースレジスタの内容
の値に加算され複雑な規制詞によって指定されるアドレ
スを求めるものと解釈される。１６進デイジ・ノド２は
、汎用レジスタＲ２をペースレジスタとして使用するこ
とを表わす。従って複雑な規制詞は、演算コードによっ
て指示されたロングワード加算の和即ち結果が、１６進
の２０３の値を汎用レジスタＲ２の内容に加算すること
によって計算されたアドレスのメモリ位置に記憶される
ことを示す。
第５図は、分岐変位ではないオペランド規制詞の第１バ
イトを復号するための復号表である。もしオペランド規
制詞の第１バイトの最上位２ビツトが共にＯであればこ
のオペランド規制詞は単一の第１バイトからなり、この
バイトの最下位６ビツトは“短リテラル”と呼ぶ６ビツ
ト値を指定するものとして解釈即ち復号される。
イトを復号するための復号表である。もしオペランド規
制詞の第１バイトの最上位２ビツトが共にＯであればこ
のオペランド規制詞は単一の第１バイトからなり、この
バイトの最下位６ビツトは“短リテラル”と呼ぶ６ビツ
ト値を指定するものとして解釈即ち復号される。
もしオペランド規制詞の第１バイトの最上位２ビツトが
０でなく、このバイトが分岐変位の一部ではないものと
すれば、このバイトはＣＰＵ内の１６の汎用レジスタＲ
Ｏ乃至Ｒ１５の中から指定された１つの汎用レジスタに
関連する１２の考え得るレジスタアドレス指定モードの
中の特定の１つとして復号される。このバイトの最上位
４ビツト （レジスタモードフィールドを構成する）は
アドレス指定モードを表わすものとして復号され、最下
位４ビツト（汎用レジスタアドレスフィールドを構成す
る）は１６の汎用レジスタの中の特定の１つをアドレス
するために使用される。
０でなく、このバイトが分岐変位の一部ではないものと
すれば、このバイトはＣＰＵ内の１６の汎用レジスタＲ
Ｏ乃至Ｒ１５の中から指定された１つの汎用レジスタに
関連する１２の考え得るレジスタアドレス指定モードの
中の特定の１つとして復号される。このバイトの最上位
４ビツト （レジスタモードフィールドを構成する）は
アドレス指定モードを表わすものとして復号され、最下
位４ビツト（汎用レジスタアドレスフィールドを構成す
る）は１６の汎用レジスタの中の特定の１つをアドレス
するために使用される。
もしレジスタモードフィールドが１６進値の４を有して
いれば“指標モード”であることを表わす。このモード
ではレジスタアドレスフィールドによってアドレスされ
る汎用レジスタの内容の値にオペランドのバイトの大き
さが（例えばバイト、語、ロングワード、クワッドワー
ド、オクタワードのデータ型に対して１．２．４．８或
は１６が）乗じられ、和は直後の複雑な規制詞に対して
遂行されるアドレス計算の一項として含まれる。次のバ
イトは１６進数の６乃至Ｆの値を有するレジスタモード
フィールド、及び複雑な規制詞のためのペースレジスタ
をアドレスするレジスタアドレスフィ−ルドを有してい
なければならない。
いれば“指標モード”であることを表わす。このモード
ではレジスタアドレスフィールドによってアドレスされ
る汎用レジスタの内容の値にオペランドのバイトの大き
さが（例えばバイト、語、ロングワード、クワッドワー
ド、オクタワードのデータ型に対して１．２．４．８或
は１６が）乗じられ、和は直後の複雑な規制詞に対して
遂行されるアドレス計算の一項として含まれる。次のバ
イトは１６進数の６乃至Ｆの値を有するレジスタモード
フィールド、及び複雑な規制詞のためのペースレジスタ
をアドレスするレジスタアドレスフィ−ルドを有してい
なければならない。
もしレジスタモードフィールドが１６進数の５の値を有
していればその規制詞は“レジスタ規制詞”であり、オ
ペランド値はレジスタアドレスフィールドによって示さ
れた汎用レジスタ内に見出されるか、或はその規制詞が
命令の宛先のためのものであればその規制詞は結果をレ
ジスタアドレスフィールドによって示された汎用レジス
タ内に記憶させることを指定する。
していればその規制詞は“レジスタ規制詞”であり、オ
ペランド値はレジスタアドレスフィールドによって示さ
れた汎用レジスタ内に見出されるか、或はその規制詞が
命令の宛先のためのものであればその規制詞は結果をレ
ジスタアドレスフィールドによって示された汎用レジス
タ内に記憶させることを指定する。
レジスタモード６．７及び８の各場合には、指定された
レジスタはオペランドに関するメモリアドレスを包含す
る。源オペランドの場合にはオペランド値はこのメモリ
アドレスから読出され、宛先オペランドの場合には結果
がこのメモリアドレスに書込まれる。モード６において
は指定されたレジスタはオペランドのアドレスを包含す
る。レジスタモード７においては指定された汎用レジス
タの内容はアドレスを計算する前にデクレメントせしめ
られ、モード８においては指定された汎用レジスタの内
容はレジスタがアドレスを計算するために使用された後
にインクレメントせしめられる。
レジスタはオペランドに関するメモリアドレスを包含す
る。源オペランドの場合にはオペランド値はこのメモリ
アドレスから読出され、宛先オペランドの場合には結果
がこのメモリアドレスに書込まれる。モード６において
は指定されたレジスタはオペランドのアドレスを包含す
る。レジスタモード７においては指定された汎用レジス
タの内容はアドレスを計算する前にデクレメントせしめ
られ、モード８においては指定された汎用レジスタの内
容はレジスタがアドレスを計算するために使用された後
にインクレメントせしめられる。
モード１０乃至１５は各種の“変位モード”である。変
位モードにおいては、モード１０．１２及び１４におい
てそれぞれバイト、語、ロングワードを構成可能な変位
値が指定された汎用レジスタの内容に加算されてオペラ
ンドアドレスが求められる。オペランドはモード１１．
１３及び１５においても同様に決定されるが、変位値と
汎用しジスタの内容との和が、オペランドを見出し得る
メモリアドレスを識別する。
位モードにおいては、モード１０．１２及び１４におい
てそれぞれバイト、語、ロングワードを構成可能な変位
値が指定された汎用レジスタの内容に加算されてオペラ
ンドアドレスが求められる。オペランドはモード１１．
１３及び１５においても同様に決定されるが、変位値と
汎用しジスタの内容との和が、オペランドを見出し得る
メモリアドレスを識別する。
モード８乃至１５においては、オペランド規制詞の第１
バイトのレジスタアドレスフィールドは、プログラムカ
ウンタであるレジスタＲ１５を含むどの汎用レジスタを
も指定することができる。モード８及び９の場合、もし
プログラムカウンタがアドレスされればプログラムカウ
ンタ自体の値がインクレメントせしめられてプログラム
の実行が命令の流れの中に配置されているオペランドデ
ータ或はオペランドアドレスを飛越える。従って、復号
される命令は、プログラムカウンタがアドレスされるモ
ード８及び９におけるこれらの特別なケースを認識しな
ければならない。モード８におけるこの特別なケースは
“即値”アドレス指定モードとして知られており、モー
ド９の場合には“絶対”アドレス指定”モードとして知
られている。詳述すれば、モード８及び９が汎用レジス
タ０乃至１４の何れかに関連して復号された時、次の規
制詞或は次の演算コードはモード及び汎用レジスタを指
定するバイトの直後に現われる。しかし即値モードの場
合には、即値データのバイトの数が現われ、このバイト
数は規制詞のデータバイトによって決定される。
バイトのレジスタアドレスフィールドは、プログラムカ
ウンタであるレジスタＲ１５を含むどの汎用レジスタを
も指定することができる。モード８及び９の場合、もし
プログラムカウンタがアドレスされればプログラムカウ
ンタ自体の値がインクレメントせしめられてプログラム
の実行が命令の流れの中に配置されているオペランドデ
ータ或はオペランドアドレスを飛越える。従って、復号
される命令は、プログラムカウンタがアドレスされるモ
ード８及び９におけるこれらの特別なケースを認識しな
ければならない。モード８におけるこの特別なケースは
“即値”アドレス指定モードとして知られており、モー
ド９の場合には“絶対”アドレス指定”モードとして知
られている。詳述すれば、モード８及び９が汎用レジス
タ０乃至１４の何れかに関連して復号された時、次の規
制詞或は次の演算コードはモード及び汎用レジスタを指
定するバイトの直後に現われる。しかし即値モードの場
合には、即値データのバイトの数が現われ、このバイト
数は規制詞のデータバイトによって決定される。
第６図は命令デコーダ２０への、及び命令デコーダ２０
からのデータ経路の詳細を示す。複数のオペランド規制
詞を同時に復号するために命令バッファ１９は、復号さ
れる命令の９バイトまでの値を伝送するデータ経路（全
体を４０で示す）によって命令デコーダ２０に連結され
ている。しかし各バイトには、バイト内の単一のビット
エラーを検出するためのパリティビット、及び命令バッ
ファが実際にプログラムカウンタ（第１図の１７）から
の要求に従って命令キャッシュ（第１図の１８）からの
データで満たされているか否かを表わす有効データフラ
グ（１”ｌｆ効）を伴っている。
からのデータ経路の詳細を示す。複数のオペランド規制
詞を同時に復号するために命令バッファ１９は、復号さ
れる命令の９バイトまでの値を伝送するデータ経路（全
体を４０で示す）によって命令デコーダ２０に連結され
ている。しかし各バイトには、バイト内の単一のビット
エラーを検出するためのパリティビット、及び命令バッ
ファが実際にプログラムカウンタ（第１図の１７）から
の要求に従って命令キャッシュ（第１図の１８）からの
データで満たされているか否かを表わす有効データフラ
グ（１”ｌｆ効）を伴っている。
命令デコーダは、命令バッファ１９内の有効データの量
に依存して可変数の規制詞を復号する。即ち、命令デコ
ーダは有効データフラグを調べて復号可能な規制詞の数
を決定し、それらを単一のサイクル中に復号する。実際
に復号される規制詞の数に従って命令デコーダは、命令
バッファ１９からバイトを除去するために、復号される
バイトの数を決定する。第６図に示すように、命令バッ
ファ１９には選択された数のバイトを命令バッファ１９
内へ、及び命令バッファ１９外へシフトさせる手段が付
随している。このシフト手段は、併合用マルチプレクサ
２２と共に命令バッファ１９からのデータを再循還させ
るか、或はシフトさせるようになっているシフタ３３を
含む。命令バッファはデータランチとして動作し、ＣＰ
Ｕのシステムクロックによるクロッキングに応答してデ
ータを受ける。命令デコーダは、各サイクルの終りに命
令バッファ外ヘシフトさせるバイトの数を指定する数を
シフタ３３へ送信する。
に依存して可変数の規制詞を復号する。即ち、命令デコ
ーダは有効データフラグを調べて復号可能な規制詞の数
を決定し、それらを単一のサイクル中に復号する。実際
に復号される規制詞の数に従って命令デコーダは、命令
バッファ１９からバイトを除去するために、復号される
バイトの数を決定する。第６図に示すように、命令バッ
ファ１９には選択された数のバイトを命令バッファ１９
内へ、及び命令バッファ１９外へシフトさせる手段が付
随している。このシフト手段は、併合用マルチプレクサ
２２と共に命令バッファ１９からのデータを再循還させ
るか、或はシフトさせるようになっているシフタ３３を
含む。命令バッファはデータランチとして動作し、ＣＰ
Ｕのシステムクロックによるクロッキングに応答してデ
ータを受ける。命令デコーダは、各サイクルの終りに命
令バッファ外ヘシフトさせるバイトの数を指定する数を
シフタ３３へ送信する。
命令バッファ１９は、命令に典型的に見られる種類の少
なくとも３つの規制詞を保持するのに充分な大きさであ
る。命令デコーダ２０は、もし命令バッファのバイト０
位置が演算コードを保持し、命令の他のバイトを命令バ
ッファ１９内へ及び命令バッファ１９外ヘシフトされる
のであれば、若干簡略化できる。実際には、命令バッフ
ァは演算コードをバイトＯ内に保持し、バイト１乃至８
に対しては先入れ先出しバッファとして機能する。
なくとも３つの規制詞を保持するのに充分な大きさであ
る。命令デコーダ２０は、もし命令バッファのバイト０
位置が演算コードを保持し、命令の他のバイトを命令バ
ッファ１９内へ及び命令バッファ１９外ヘシフトされる
のであれば、若干簡略化できる。実際には、命令バッフ
ァは演算コードをバイトＯ内に保持し、バイト１乃至８
に対しては先入れ先出しバッファとして機能する。
また命令デコーダは、システムクロックの各サイクル中
に単一命令に関する規制詞だけを復号するものと仮定す
れば、簡略化できる。従って、ある命令に関する全ての
規制詞が復号されたあるサイクルの終りに命令デコーダ
は、演算コードを命令バッファのバイト０位置からシフ
トさせて次の演算コードをそのバイト０位置に受入り可
能ならしめるために、シフタ３３に“演算（ＯＰ）コー
ドシフト”信号を送信する。
に単一命令に関する規制詞だけを復号するものと仮定す
れば、簡略化できる。従って、ある命令に関する全ての
規制詞が復号されたあるサイクルの終りに命令デコーダ
は、演算コードを命令バッファのバイト０位置からシフ
トさせて次の演算コードをそのバイト０位置に受入り可
能ならしめるために、シフタ３３に“演算（ＯＰ）コー
ドシフト”信号を送信する。
命令キャッシュ（第１図の１８）は命令データを複数バ
イトのデータブロックで送受するようになっていること
が好ましい。またこのブロックの大きさは、これらのブ
ロックがプログラムカウンタ（第１図の１７）から与え
られるアドレスのある数の最上位ビットによって指定さ
れるメモリアドレスを有するように２つの幕とすること
が好ましい。従って、命令バッファからの演算コードの
アドレスはブロック内の種々の位置に現われる。
イトのデータブロックで送受するようになっていること
が好ましい。またこのブロックの大きさは、これらのブ
ロックがプログラムカウンタ（第１図の１７）から与え
られるアドレスのある数の最上位ビットによって指定さ
れるメモリアドレスを有するように２つの幕とすること
が好ましい。従って、命令バッファからの演算コードの
アドレスはブロック内の種々の位置に現われる。
命令バッファのバイトＯに、キャッシュからの命令デー
タのブロック内の任意バイト位置に現われ得る演算コー
ドをロードするために、循還ユニット３４が命令キャッ
シュ１８から命令バッファ１９へのデータ経路内に配置
されている。循還ユニット３４は、シフタ３３と同様に
クロスバスイッチからなる。
タのブロック内の任意バイト位置に現われ得る演算コー
ドをロードするために、循還ユニット３４が命令キャッ
シュ１８から命令バッファ１９へのデータ経路内に配置
されている。循還ユニット３４は、シフタ３３と同様に
クロスバスイッチからなる。
命令バッファのバイトＯ位置に、命令キャッシュからの
命令の流れの中の演算コードをロードするために、併合
用マルチプレクサ２２はシフタ３３からの選択された数
のバイトと併合すべき循還ユニット３４からのバイトの
数を選択する選択入力を有している。即ち、併合用マル
チプレクサはデータ人力Ａ０〜Ａｓを有し、指定された
“シフトさせる数”ｍに応答して入力Ａ０・・・Ａ３−
１にシフタからのデータを受入れ可能ならしめ、また人
力Ｂ８−ａｉｒ・・・＋Ｂｌ＋に循還ユニットからのデ
ータを受入れ可能ならしめる。図示の如く、このマルチ
プレクシング機能は、関連するＡ入力或は関連するＢ入
力の何れかを選択するための個々の選択入力８０〜Ｓ８
を存するマルチプレクサ２２によって、及びこれらの個
々の選択入力８０〜Ｓｌｌを、“シフトさせる数”及び
命令バッファ内の有効データフラグに応答して決定され
る命令バッファ１９内の有効エントリ （［ＢＵＦ有効
カウント２９）の数に応答して可能にすることによって
与えられる。制御論理ユニット３８も“演算コードシフ
ト”信号に応答するから、“演算コードシフト”信号が
発生した時にシフトさせるべきバイトの合計数は演算コ
ードを含み、“演算コードシフト”信号が発生しない時
には命令バッファからの演算コードはシフトの数には関
係なく併合用マルチプレクサ２２のＡ０人人力伝送され
る。
命令の流れの中の演算コードをロードするために、併合
用マルチプレクサ２２はシフタ３３からの選択された数
のバイトと併合すべき循還ユニット３４からのバイトの
数を選択する選択入力を有している。即ち、併合用マル
チプレクサはデータ人力Ａ０〜Ａｓを有し、指定された
“シフトさせる数”ｍに応答して入力Ａ０・・・Ａ３−
１にシフタからのデータを受入れ可能ならしめ、また人
力Ｂ８−ａｉｒ・・・＋Ｂｌ＋に循還ユニットからのデ
ータを受入れ可能ならしめる。図示の如く、このマルチ
プレクシング機能は、関連するＡ入力或は関連するＢ入
力の何れかを選択するための個々の選択入力８０〜Ｓ８
を存するマルチプレクサ２２によって、及びこれらの個
々の選択入力８０〜Ｓｌｌを、“シフトさせる数”及び
命令バッファ内の有効データフラグに応答して決定され
る命令バッファ１９内の有効エントリ （［ＢＵＦ有効
カウント２９）の数に応答して可能にすることによって
与えられる。制御論理ユニット３８も“演算コードシフ
ト”信号に応答するから、“演算コードシフト”信号が
発生した時にシフトさせるべきバイトの合計数は演算コ
ードを含み、“演算コードシフト”信号が発生しない時
には命令バッファからの演算コードはシフトの数には関
係なく併合用マルチプレクサ２２のＡ０人人力伝送され
る。
第６図に示す如く、命令キャッシュからのデータ経路は
８つの並列バスを含み、命令データの各バイト毎に１つ
のバスが割当てられている。循還ユニットは循還ユニッ
ト制御論理回路３９から供給される“循還値”信号に応
答する。循還ユニット制御論理回路３９は“シフトさせ
る数”及び“ｌ ＢＵＦ有効カウント” （これらは−
緒になって新しい命令データの最初の到来バイトを命令
バッファ１９内の何処に配置すべきかを指示する）、及
び命令キャッシュ及びキャッシュと循還ユニット３４と
の間の関連バッファリングによって供給される“ＩＢＥ
Ｘ有効カウント”の値（これは新しい命令データの最初
の到来バイトが何処から得られるかを指示する）に応答
する。命令キャッシュ及び関連バッファリングの好まし
い構造及び動作、及びこの場合における循還ユニット及
び併合用マルチプレクサの制御の詳細に関しては前記り
、ファイトらの合衆国特許出願“仮想命令キャッシュ再
充填アルゴリズム”を参照されたい。
８つの並列バスを含み、命令データの各バイト毎に１つ
のバスが割当てられている。循還ユニットは循還ユニッ
ト制御論理回路３９から供給される“循還値”信号に応
答する。循還ユニット制御論理回路３９は“シフトさせ
る数”及び“ｌ ＢＵＦ有効カウント” （これらは−
緒になって新しい命令データの最初の到来バイトを命令
バッファ１９内の何処に配置すべきかを指示する）、及
び命令キャッシュ及びキャッシュと循還ユニット３４と
の間の関連バッファリングによって供給される“ＩＢＥ
Ｘ有効カウント”の値（これは新しい命令データの最初
の到来バイトが何処から得られるかを指示する）に応答
する。命令キャッシュ及び関連バッファリングの好まし
い構造及び動作、及びこの場合における循還ユニット及
び併合用マルチプレクサの制御の詳細に関しては前記り
、ファイトらの合衆国特許出願“仮想命令キャッシュ再
充填アルゴリズム”を参照されたい。
命令バッファを最初にロードする時、及びその後の若干
の時点には、命令バッファ１９への転送の目的で循還ユ
ニット３４が受けるデータの若干を無効とすることが可
能であることに注目されたい。即ち、８バイトのデータ
をキャッシュから読出して直接循還ユニット３４へ転送
するものとし、またロードすべき演算コードがブロック
内の中央バイト位置に現われるとすれば、演算コードよ
り上位のアドレスの命令データは転送に有効となるが、
演算コードより下位のアドレスの命令データは転送に関
して無効となる。従って、演算コード及びその直後のバ
イトは有効となるが、他のバイトは無効となり得る。そ
の結果、有効データフラグはそれに伴うバイト位置及び
初期にロードされた演算コードまでの全ての下位番号バ
イト位置が有効であるか否かを表わす。
の時点には、命令バッファ１９への転送の目的で循還ユ
ニット３４が受けるデータの若干を無効とすることが可
能であることに注目されたい。即ち、８バイトのデータ
をキャッシュから読出して直接循還ユニット３４へ転送
するものとし、またロードすべき演算コードがブロック
内の中央バイト位置に現われるとすれば、演算コードよ
り上位のアドレスの命令データは転送に有効となるが、
演算コードより下位のアドレスの命令データは転送に関
して無効となる。従って、演算コード及びその直後のバ
イトは有効となるが、他のバイトは無効となり得る。そ
の結果、有効データフラグはそれに伴うバイト位置及び
初期にロードされた演算コードまでの全ての下位番号バ
イト位置が有効であるか否かを表わす。
演算コードが命令バッファ１９のバイトＯ位置内ヘロー
ドされると、命令デコーダ２０はそれを調べ、対応マイ
クロプログラム“フォークアドレス”を待ち行列・（第
１図の２３）内のフォーク待ち行列へ送る。また命令デ
コーダは命令バッファ内の他のバイトも調べて３つまで
のオペランド規制詞を同時に復号できるか否かを決定す
る。命令デコーダは更に、源オペランドを宛先オペラン
ドから分離する。即ち、システムクロックの単一サイク
ル中に、命令デコーダは２つの源オペランド及び１つの
宛先オペランドまでを復号することができる。各サイク
ル毎に源オペランド或は宛先オペランドが復号されたか
否かを表わすフラグは、命令デコーダ２０から転送バス
（ＴＲ）を通して０ＰＵ２１へ送られる。命令デコーダ
２０は１サイクル当り３レジスタ規制詞までを同時に復
号できる。あるレジスタ規制詞が復号されると、そのレ
ジスタアドレスは転送バス（′ＦＲ）上に印加され、０
ＰＵ２１内の転送ユニット３０を介して源リスト待ち行
列（第１図の２３）へ送られる。
ドされると、命令デコーダ２０はそれを調べ、対応マイ
クロプログラム“フォークアドレス”を待ち行列・（第
１図の２３）内のフォーク待ち行列へ送る。また命令デ
コーダは命令バッファ内の他のバイトも調べて３つまで
のオペランド規制詞を同時に復号できるか否かを決定す
る。命令デコーダは更に、源オペランドを宛先オペラン
ドから分離する。即ち、システムクロックの単一サイク
ル中に、命令デコーダは２つの源オペランド及び１つの
宛先オペランドまでを復号することができる。各サイク
ル毎に源オペランド或は宛先オペランドが復号されたか
否かを表わすフラグは、命令デコーダ２０から転送バス
（ＴＲ）を通して０ＰＵ２１へ送られる。命令デコーダ
２０は１サイクル当り３レジスタ規制詞までを同時に復
号できる。あるレジスタ規制詞が復号されると、そのレ
ジスタアドレスは転送バス（′ＦＲ）上に印加され、０
ＰＵ２１内の転送ユニット３０を介して源リスト待ち行
列（第１図の２３）へ送られる。
命令デコーダ２０は１サイクル当り１短リテラル規制詞
を復号することができる。ＶＡＸ命令アーキテクチャに
よれば、短すテラル規制詞は源オペランド規制詞でなけ
ればならない。命令デコーダが短すテラル規制詞を復号
すると、類リテラルデータは拡張バス（ＥＸ）を介して
０ＰＵ２１内の拡張ユニット３１へ送られる。拡張ユニ
ット３１は６ビツトの短リテラルを、命令演算コードが
要求するような規制詞のデータ型に必要な太きさまで拡
張し、この拡張は拡張を保持するのに充分な最小数の３
２ビツトロングワードとして配置される。換言すれば、
バイト、語、ロングワード或は単一の精密浮動小数点デ
ータ型に対しては１つの３２ビツトロングワードが必要
であり、クワッドワード或は倍長精密小数点データ型に
対しては２つの３２ピントロングワードが必要であり、
オクタワードデータ型に対しては４つの３２ビツトロン
グワードが必要である。これらの３２ピントロングワー
ドは源リスト （第１図の２４）へ伝送され、オペラン
ドに対応する源リストポインタが源リストポインタ待ち
行列（第１図の２３）内に配置される。
を復号することができる。ＶＡＸ命令アーキテクチャに
よれば、短すテラル規制詞は源オペランド規制詞でなけ
ればならない。命令デコーダが短すテラル規制詞を復号
すると、類リテラルデータは拡張バス（ＥＸ）を介して
０ＰＵ２１内の拡張ユニット３１へ送られる。拡張ユニ
ット３１は６ビツトの短リテラルを、命令演算コードが
要求するような規制詞のデータ型に必要な太きさまで拡
張し、この拡張は拡張を保持するのに充分な最小数の３
２ビツトロングワードとして配置される。換言すれば、
バイト、語、ロングワード或は単一の精密浮動小数点デ
ータ型に対しては１つの３２ビツトロングワードが必要
であり、クワッドワード或は倍長精密小数点データ型に
対しては２つの３２ピントロングワードが必要であり、
オクタワードデータ型に対しては４つの３２ビツトロン
グワードが必要である。これらの３２ピントロングワー
ドは源リスト （第１図の２４）へ伝送され、オペラン
ドに対応する源リストポインタが源リストポインタ待ち
行列（第１図の２３）内に配置される。
命令デコーダ２０は１サイクル当り１つの複雑な規制詞
を復号することができる。複雑な規制詞データは命令デ
コーダ２０から汎用バス（ＧＰ）を通して０ＰＵ２１内
の汎用ユニット３２へ伝送される。汎用ユニット３２は
普通のオペランド処理ユニットと同様に動作し、規制詞
のデータ型に対応する選択された数の２進位置だけ指標
レジスタの内容をシフトさせ、シフトさせた値をペース
レジスタの内容及び複雑な規制詞の変位に加算する。も
し規制詞が“アドレス”アクセス型を有していれば、こ
のようにして計算された値は源リスト内に配置され、対
応する源リストポインタが源リスト待ち行列（第１図の
２３）へ送られる。そうではなく、複雑な規制詞が源オ
ペランドを指定していれば、メモリは源オペランドを入
手するために計算値によってアドレスされるか、或は据
置きモードの場合には源オペランドのアドレスが入手さ
れる。次で源オペランドは源リスト（第１図の２４）内
に配置され、対応する源リストポインタが源リストポイ
ンタ待ち行列（第１図の２３）内に配置される。もし複
雑な規制詞が宛先オペランドを指定していれば、計算値
は宛先待ち行列（第１図の２３）内に配置される。
を復号することができる。複雑な規制詞データは命令デ
コーダ２０から汎用バス（ＧＰ）を通して０ＰＵ２１内
の汎用ユニット３２へ伝送される。汎用ユニット３２は
普通のオペランド処理ユニットと同様に動作し、規制詞
のデータ型に対応する選択された数の２進位置だけ指標
レジスタの内容をシフトさせ、シフトさせた値をペース
レジスタの内容及び複雑な規制詞の変位に加算する。も
し規制詞が“アドレス”アクセス型を有していれば、こ
のようにして計算された値は源リスト内に配置され、対
応する源リストポインタが源リスト待ち行列（第１図の
２３）へ送られる。そうではなく、複雑な規制詞が源オ
ペランドを指定していれば、メモリは源オペランドを入
手するために計算値によってアドレスされるか、或は据
置きモードの場合には源オペランドのアドレスが入手さ
れる。次で源オペランドは源リスト（第１図の２４）内
に配置され、対応する源リストポインタが源リストポイ
ンタ待ち行列（第１図の２３）内に配置される。もし複
雑な規制詞が宛先オペランドを指定していれば、計算値
は宛先待ち行列（第１図の２３）内に配置される。
命令に関する全ての規制詞が復号されてしまうと、命令
デコーダ２０はシック３８へ“演算コードシフト”信号
を伝送する。
デコーダ２０はシック３８へ“演算コードシフト”信号
を伝送する。
第７図にＧＰババスためのフォーマットの詳細を示す。
ＧＰハスはｌビットの“有効データフラグ（ＶＤＦ）を
汎用ユニット３２へ送り、システムクロックの先行サイ
クル中に複雑な規制詞を復号したか否かを通知する。ま
た１ビツトの“指標レジスタフラグ（ＩＲＦ）をも伝送
して複雑な規制詞が指標レジスタを参照するが否がを通
知する。参照される指標レジスタは、ＧＰババス通して
伝送される４ビツトの指標レジスタ番号によって指定さ
れる。更にＧＰババス、複雑な規制詞の規制詞モードを
指示する４ビツト、ペースレジスタ番号を指示する４ビ
ツト、及び複雑な規制詞によって指定される何等かの変
位を含む３２ビツトをも伝送する。
汎用ユニット３２へ送り、システムクロックの先行サイ
クル中に複雑な規制詞を復号したか否かを通知する。ま
た１ビツトの“指標レジスタフラグ（ＩＲＦ）をも伝送
して複雑な規制詞が指標レジスタを参照するが否がを通
知する。参照される指標レジスタは、ＧＰババス通して
伝送される４ビツトの指標レジスタ番号によって指定さ
れる。更にＧＰババス、複雑な規制詞の規制詞モードを
指示する４ビツト、ペースレジスタ番号を指示する４ビ
ツト、及び複雑な規制詞によって指定される何等かの変
位を含む３２ビツトをも伝送する。
またＧＰババス、現命令に関連する規制詞のシーケンス
内の複雑な規制詞の位置を指示する３ビツトの規制詞の
数も伝送する。この規制詞の数によって汎用ユニット３
２は、演算コードバイトの復号から特定のオペランドに
関連するアクセス及びデータ型を選択することが可能に
なる。従って、汎用ユニット３２を第６図の拡張ユニッ
ト３１及び転送ユニッ１−３０からやや独立して動作さ
せることができる。即ち、汎用ユニット３２は、汎用ユ
ニット３２がオペランドを決定するために１サイクルよ
り多くのサイクルを必要とするか否かを指示する独立し
た機能停止信号（○ＰＵ機能停止）を発生する。
内の複雑な規制詞の位置を指示する３ビツトの規制詞の
数も伝送する。この規制詞の数によって汎用ユニット３
２は、演算コードバイトの復号から特定のオペランドに
関連するアクセス及びデータ型を選択することが可能に
なる。従って、汎用ユニット３２を第６図の拡張ユニッ
ト３１及び転送ユニッ１−３０からやや独立して動作さ
せることができる。即ち、汎用ユニット３２は、汎用ユ
ニット３２がオペランドを決定するために１サイクルよ
り多くのサイクルを必要とするか否かを指示する独立し
た機能停止信号（○ＰＵ機能停止）を発生する。
第８図に拡張バス（Ｅ Ｘ）のためのフォーマントを示
す。拡張バスは１ビツトの有効データフラグＶＤＦ、６
ビツトの短リテラルデータ、及び３ビツトの規制詞の数
を伝送する。規制詞の数は現命令に続く規制詞のシーケ
ンス内の短すテラル規制詞の位置を指示し、拡張ユニッ
ト３１が演算コードバイトの復号から関連データ型を選
択するために使用する。従って、拡張ユニソ１−３１は
かなり独立的にも動作可能であり、拡張ユニット３１が
短すテラル規制詞を処理するために１サイクルより多く
のサイクルを必要とするか否かを表わす短リテラル機能
停止信号（ＳＬ機能停止）を供給する。
す。拡張バスは１ビツトの有効データフラグＶＤＦ、６
ビツトの短リテラルデータ、及び３ビツトの規制詞の数
を伝送する。規制詞の数は現命令に続く規制詞のシーケ
ンス内の短すテラル規制詞の位置を指示し、拡張ユニッ
ト３１が演算コードバイトの復号から関連データ型を選
択するために使用する。従って、拡張ユニソ１−３１は
かなり独立的にも動作可能であり、拡張ユニット３１が
短すテラル規制詞を処理するために１サイクルより多く
のサイクルを必要とするか否かを表わす短リテラル機能
停止信号（ＳＬ機能停止）を供給する。
第９図は転送バス（ＴＲ）のためのフォーマットを示す
。ＴＲバスは第１源バス３５、第２源バス３６、及び宛
先バス３７を含み、各バスはそれぞれ有効データフラグ
（ＶＤＦ）、レジスタフラグ（ＲＧＦ）及びレジスタ番
号を伝送する。レジスタフラグは、対応するレジスタ規
制詞が復号されるとセットされる。また、複雑な規制詞
或は短すテラル規制詞が復号されると、第１源バス、第
２源バス或は宛先バス内の有効データフラグの中の関連
するフラグがセットされ、源オペランド或は宛先オペラ
ンドのための源リストポインタ待ち行列或は宛先待ち行
列へのデータ経路内のスペースを留保するために関連レ
ジスタフラグがクリヤされる。
。ＴＲバスは第１源バス３５、第２源バス３６、及び宛
先バス３７を含み、各バスはそれぞれ有効データフラグ
（ＶＤＦ）、レジスタフラグ（ＲＧＦ）及びレジスタ番
号を伝送する。レジスタフラグは、対応するレジスタ規
制詞が復号されるとセットされる。また、複雑な規制詞
或は短すテラル規制詞が復号されると、第１源バス、第
２源バス或は宛先バス内の有効データフラグの中の関連
するフラグがセットされ、源オペランド或は宛先オペラ
ンドのための源リストポインタ待ち行列或は宛先待ち行
列へのデータ経路内のスペースを留保するために関連レ
ジスタフラグがクリヤされる。
第１Ｏ図はシステムクロックの１サイクル中に命令復号
のために遂行される動作の流れ図である。
のために遂行される動作の流れ図である。
第１段階４１においては倍長バイト演算コードフラグが
検査され、倍長バイト演算コードの第１バイトが先行サ
イクル中に検出されたか否かが判定される。もし否であ
れば、段階４２において命令デコーダは、命令バッファ
のバイト０位置が倍長バイト演算コードの第１バイトを
含むか否かを検査する。ＶＡＸ命令においては、倍長バ
イト演算コードの第１バイトは１６進数のＦＤなる値を
有している。もしこの値が検出されれば段階４３におい
て、倍長バイト演算コードフラグが次のサイクルの便益
のためにセットされ、演算コードの第１バイトを命令バ
ッファから退去させ、演算コードの第２バイトをバイト
０位置に受入れるようにシフトさせる数に等しい“シフ
トさせる数”を伴う“演算コードシフト”信号をシフタ
（第６図の３３）へ送る。
検査され、倍長バイト演算コードの第１バイトが先行サ
イクル中に検出されたか否かが判定される。もし否であ
れば、段階４２において命令デコーダは、命令バッファ
のバイト０位置が倍長バイト演算コードの第１バイトを
含むか否かを検査する。ＶＡＸ命令においては、倍長バ
イト演算コードの第１バイトは１６進数のＦＤなる値を
有している。もしこの値が検出されれば段階４３におい
て、倍長バイト演算コードフラグが次のサイクルの便益
のためにセットされ、演算コードの第１バイトを命令バ
ッファから退去させ、演算コードの第２バイトをバイト
０位置に受入れるようにシフトさせる数に等しい“シフ
トさせる数”を伴う“演算コードシフト”信号をシフタ
（第６図の３３）へ送る。
ハイドＯが倍長バイト演算コードを表わしていなければ
、段階４４において３つまでの規制詞を同時に復号する
。同時復号の好ましい方法に関しては、第１１図を参照
して詳述する。規制詞を復号した後、段階４５において
デコーダはその演算コードに関する全ての規制詞が復号
されたか否かを判定する。この目的のために、デコーダ
は現演算コードに関して先行サイクルにおいて復号され
た規制詞の総数を記憶するレジスタを有している。
、段階４４において３つまでの規制詞を同時に復号する
。同時復号の好ましい方法に関しては、第１１図を参照
して詳述する。規制詞を復号した後、段階４５において
デコーダはその演算コードに関する全ての規制詞が復号
されたか否かを判定する。この目的のために、デコーダ
は現演算コードに関して先行サイクルにおいて復号され
た規制詞の総数を記憶するレジスタを有している。
このレジスタの値を“完了した規制詞”と呼ぶ。
従って段階４５においてはデコーダは、その演算コード
に関する規制詞の数（規制詞カウントと呼ぶ）と、“完
了した規制詞”と段階４４において復号された規制詞の
数との和とを比較することによって、その演算コードに
関連する全ての規制詞が復号されたか否かを判定してい
るのである。
に関する規制詞の数（規制詞カウントと呼ぶ）と、“完
了した規制詞”と段階４４において復号された規制詞の
数との和とを比較することによって、その演算コードに
関連する全ての規制詞が復号されたか否かを判定してい
るのである。
その演算コードに関する全ての規制詞が復号されていれ
ば、段階４６においてデコーダはシフトさせるバイトの
数が、１プラス段階４４において復号された規制詞バイ
トに等しいことを決定する。
ば、段階４６においてデコーダはシフトさせるバイトの
数が、１プラス段階４４において復号された規制詞バイ
トに等しいことを決定する。
１を付加するのは、新しい演算コードを命令バッファ内
ヘシフトさせるためである。このようにするために、命
令デコーダは“演算コードシフト”信号を発生する。倍
長バイト演算コードフラグはこの時点でクリヤされ、ま
た“完了した規制詞”は０にセットされて次のサイクル
中の次の命令の復号開始の準備を整える。
ヘシフトさせるためである。このようにするために、命
令デコーダは“演算コードシフト”信号を発生する。倍
長バイト演算コードフラグはこの時点でクリヤされ、ま
た“完了した規制詞”は０にセットされて次のサイクル
中の次の命令の復号開始の準備を整える。
段階４５において、もしその演算コードに関して付加的
な規制詞を復号すべきことが判定されれば段階４７にお
いてシフタ（第６図の３３）に、段階４４において復号
された規制詞バイトの数に等しい“シフトさせる数”が
送られる。また“完了した規制詞”は段階４４において
復号された規制詞の数だけインクレメントされる。これ
により現サイクル中の復号が完了する。
な規制詞を復号すべきことが判定されれば段階４７にお
いてシフタ（第６図の３３）に、段階４４において復号
された規制詞バイトの数に等しい“シフトさせる数”が
送られる。また“完了した規制詞”は段階４４において
復号された規制詞の数だけインクレメントされる。これ
により現サイクル中の復号が完了する。
第１１図に３つまでの規制詞を同時に復号する方法の流
れ図を示す。第１段階５１においてデコーダは、先行サ
イクル中に”拡張即値”アドレス指定モードを検出しそ
れによって命令バンファ内の次の４バイトが拡張即値デ
ータとして適切に翻訳されたか否かを判定する。拡張即
値データが取り得る値に制限はなく、従ってレジスタ或
は短すテラル規制詞或はその他の種々のアドレス指定モ
ードの特性である値を取り得るから、この判定はクリテ
ィカルである。もし命令バッファがかかる拡張即値デー
タを含むかも知れなければ、デコーダは段階５２におい
てバイト１乃至４が有効データを含むか否かを判定する
。もし否であれば、命令デコーダは段階５３において規
制詞バイトの数を表わすシフトカウント（Ｓ Ｃ）及び
このサイクルに復号された規制詞の数を表わす復号され
た規制詞の数（Ｎ）を決定する。これらのパラメタは０
にセットされるから、実際には命令デコーダは現サイク
ル中は機能停止する。
れ図を示す。第１段階５１においてデコーダは、先行サ
イクル中に”拡張即値”アドレス指定モードを検出しそ
れによって命令バンファ内の次の４バイトが拡張即値デ
ータとして適切に翻訳されたか否かを判定する。拡張即
値データが取り得る値に制限はなく、従ってレジスタ或
は短すテラル規制詞或はその他の種々のアドレス指定モ
ードの特性である値を取り得るから、この判定はクリテ
ィカルである。もし命令バッファがかかる拡張即値デー
タを含むかも知れなければ、デコーダは段階５２におい
てバイト１乃至４が有効データを含むか否かを判定する
。もし否であれば、命令デコーダは段階５３において規
制詞バイトの数を表わすシフトカウント（Ｓ Ｃ）及び
このサイクルに復号された規制詞の数を表わす復号され
た規制詞の数（Ｎ）を決定する。これらのパラメタは０
にセットされるから、実際には命令デコーダは現サイク
ル中は機能停止する。
段階５２においてバイト１乃至４が有効であると判定さ
れれば、これらのバイトは復号することができる。段階
５４において、規制詞バイトに関するシフトカウント（
Ｓ Ｃ）は４にセットされ、復号された規制詞の数は０
にセットされる。次で段階５５において、拡張即値デー
タのロングワードが復号されたことを指示するためにロ
ングワードカウントがデクレメントせしめられる。段階
５６においては、このロングワードカウントがＯと比較
され、拡張即値データの別のロングワードを復号する必
要があるか否かが判定される。もし０ならば現サイクル
における復号は完了である。
れれば、これらのバイトは復号することができる。段階
５４において、規制詞バイトに関するシフトカウント（
Ｓ Ｃ）は４にセットされ、復号された規制詞の数は０
にセットされる。次で段階５５において、拡張即値デー
タのロングワードが復号されたことを指示するためにロ
ングワードカウントがデクレメントせしめられる。段階
５６においては、このロングワードカウントがＯと比較
され、拡張即値データの別のロングワードを復号する必
要があるか否かが判定される。もし０ならば現サイクル
における復号は完了である。
０でなければ、段階５７において拡張即値データの復号
が終了し、拡張即値フラグ（Ｘ８Ｆ）がクリヤされる。
が終了し、拡張即値フラグ（Ｘ８Ｆ）がクリヤされる。
このフラグは、例えば拡張即値データが復号されつつあ
る時に“演算コードシフト”信号を禁止する。これは、
拡張即値モードが最初に検出された時に復号される規制
詞の数（Ｎ）の値を調整する必要をなくすための便宜上
行われるのである。
る時に“演算コードシフト”信号を禁止する。これは、
拡張即値モードが最初に検出された時に復号される規制
詞の数（Ｎ）の値を調整する必要をなくすための便宜上
行われるのである。
段階５１において、もしデコーダが拡張即値データを期
待しなければ、段階５８において演算コードの１アクセ
ス型”を調べて命令バッファ内のデータを分岐変位とし
て取扱うべきか否かを判定する。段階５９において、命
令デコーダは次の規制詞のアクセス型を調べてそれが“
暗示”規制詞であるか否かを判定する。
待しなければ、段階５８において演算コードの１アクセ
ス型”を調べて命令バッファ内のデータを分岐変位とし
て取扱うべきか否かを判定する。段階５９において、命
令デコーダは次の規制詞のアクセス型を調べてそれが“
暗示”規制詞であるか否かを判定する。
命令デコーダは複数の規制詞を復号する能力を有してい
るから、実行ユニットにマイクロコードシーケンスを実
行させて暗示規制詞を実現させるのではなく、暗示規制
詞のためのオペランドを生成せしめる方が極めて有利で
ある。これは特に、スタックポインタがインクレメント
或はデクレメントさせなければならない暗示規制詞であ
る場合に有利である。この場合には、１６進数のＥなる
ペースレジスフ番号と、７或は８なる規制詞モードがＣ
Ｐババス上発生し、汎用ユニット（第６図の３２）によ
ってスタックポインタは自動的にインクレメント或はデ
クレメントせしめられる。スタック動作（例えば“ブツ
シュ”）は暗示スタックポインタオペランドを使用して
実現させることが可能であり、これらの動作は移動命令
と類似になって単一サイクル中に実行可能となる。この
ようなスタックレジスタ暗示オペランドを有するＶＡＸ
命令の完全リストを付録Ｉに示す。これらの命令に関し
て、実行ユニットにスタックポインタをインクレメント
或はデクレメントせしめるのではなく、スタックポイン
タをＧＰババス上発生させることが好ましい。
るから、実行ユニットにマイクロコードシーケンスを実
行させて暗示規制詞を実現させるのではなく、暗示規制
詞のためのオペランドを生成せしめる方が極めて有利で
ある。これは特に、スタックポインタがインクレメント
或はデクレメントさせなければならない暗示規制詞であ
る場合に有利である。この場合には、１６進数のＥなる
ペースレジスフ番号と、７或は８なる規制詞モードがＣ
Ｐババス上発生し、汎用ユニット（第６図の３２）によ
ってスタックポインタは自動的にインクレメント或はデ
クレメントせしめられる。スタック動作（例えば“ブツ
シュ”）は暗示スタックポインタオペランドを使用して
実現させることが可能であり、これらの動作は移動命令
と類似になって単一サイクル中に実行可能となる。この
ようなスタックレジスタ暗示オペランドを有するＶＡＸ
命令の完全リストを付録Ｉに示す。これらの命令に関し
て、実行ユニットにスタックポインタをインクレメント
或はデクレメントせしめるのではなく、スタックポイン
タをＧＰババス上発生させることが好ましい。
段階６０において命令デコーダは、命令バッファ内に有
効データが存在するものとして、現サイクル中に復号す
べき規制詞の最大数（３つまで）を決定する。要求する
規制詞の数が決定されると、命令デコーダは段階６１に
おいて復号すべき規制詞の初期数及び現サイクルに関す
るシフトカウント（ＳＣ）を決定する。これらの初期値
は、もし競合が検出されれば初期値を変化させることが
できる“命令内読出し競合”検出器によって使用される
。
効データが存在するものとして、現サイクル中に復号す
べき規制詞の最大数（３つまで）を決定する。要求する
規制詞の数が決定されると、命令デコーダは段階６１に
おいて復号すべき規制詞の初期数及び現サイクルに関す
るシフトカウント（ＳＣ）を決定する。これらの初期値
は、もし競合が検出されれば初期値を変化させることが
できる“命令内読出し競合”検出器によって使用される
。
命令内読出し競合は、現命令に関して先に発生した規制
詞によって指定されたレジスタを直接的に、或は間接的
に参照する自動インクレメント規制詞、或は自動デクレ
メント規制詞が命令内に含まれていると発生する。命令
ユニット（第１図の１２）による命令の前処理中の機能
停止を回避するために、通常はレジスタデータではなく
レジスタポインタが実行ユニットへ送られる。これは、
レジスタデータが命令復号時点に常に利用できるとは限
らないからである。またこれにより、３つのレジスタの
内容を送るのに必要な９６本のラインではなく、１２本
のデータラインを介して３つまでのレジスタ番号が同時
に伝送可能になる。しかし、もし命令内読出し競合が存
在すれば、競合中のレジスタ規制詞によって指定された
オペランド値はインクレメント或はデクレメントされる
レジスタの初期値であり、この初期値は実行ユニットが
命令を実行する時点までに変化させられよう。
詞によって指定されたレジスタを直接的に、或は間接的
に参照する自動インクレメント規制詞、或は自動デクレ
メント規制詞が命令内に含まれていると発生する。命令
ユニット（第１図の１２）による命令の前処理中の機能
停止を回避するために、通常はレジスタデータではなく
レジスタポインタが実行ユニットへ送られる。これは、
レジスタデータが命令復号時点に常に利用できるとは限
らないからである。またこれにより、３つのレジスタの
内容を送るのに必要な９６本のラインではなく、１２本
のデータラインを介して３つまでのレジスタ番号が同時
に伝送可能になる。しかし、もし命令内読出し競合が存
在すれば、競合中のレジスタ規制詞によって指定された
オペランド値はインクレメント或はデクレメントされる
レジスタの初期値であり、この初期値は実行ユニットが
命令を実行する時点までに変化させられよう。
好ましくは、命令デコーダを１サイクル当り１規制詞の
みを復号する特別なＩＲＣモードに置くことによって競
合中のレジスタをインクレメント或はデクレメントせし
める前に適切な初期値を求め、もし復号中の規制詞がレ
ジスタ規制詞であれば指定されたレジスタの内容をＣＰ
ババス介して汎用ユニットへ伝送して指定されたレジス
タの内容を入手し、それを実行ユニットへ伝送する。
みを復号する特別なＩＲＣモードに置くことによって競
合中のレジスタをインクレメント或はデクレメントせし
める前に適切な初期値を求め、もし復号中の規制詞がレ
ジスタ規制詞であれば指定されたレジスタの内容をＣＰ
ババス介して汎用ユニットへ伝送して指定されたレジス
タの内容を入手し、それを実行ユニットへ伝送する。
第１１図の流れ図に示すように、命令内読出し競合は現
サイクル中に復号できる規制詞の初期数を考慮しつつ段
階６２において検出される。もし段階６１において決定
された規制詞の初期数に関して命令内読出し競合が存在
すれば、段階６３において１つだけの規制詞が要求され
ているとの仮定の下にこのサイクル中に復号される規制
詞の数（Ｎ）及びシフトカウント（Ｓ Ｃ”）が選択さ
れる。
サイクル中に復号できる規制詞の初期数を考慮しつつ段
階６２において検出される。もし段階６１において決定
された規制詞の初期数に関して命令内読出し競合が存在
すれば、段階６３において１つだけの規制詞が要求され
ているとの仮定の下にこのサイクル中に復号される規制
詞の数（Ｎ）及びシフトカウント（Ｓ Ｃ”）が選択さ
れる。
また、もしレジスタ規制詞が復号されるのであれば、Ｔ
Ｒバスを通してレジスタ番号を転送ユニット（第６図の
３０）へ伝送する代りに、そのレジスタ規制詞がＧＰバ
バス通して汎用ユニット（第６図の３２）へ送られるの
である。もし段階６２において命令内読出し競合が検出
されないか、或は段階６３において競合が解消されれば
、命令デコーダは段階６４において復号中の何れかの規
制詞が“拡張即値”モードを有しているか否かを判定す
る。もし諾ならば、段階５５及び５６において使用され
た“ロングワードカウント”が段階６５において拡張即
値規制詞のデータ型に従ってセントされる。もしデータ
型がクワッドワードであれば、拡張即値データクワッド
ワードの最初の４バイトを現サイクル中に復号し、クワ
・ノドワードデータの最後の４バイトは次のサイクル中
に復号する必要がある。従ってロングワードカウントは
１にセントされて拡張即値データの１つの付加的ロング
ワードを復号する必要があることを指示する。もし拡張
即値規制詞のデータ型がオクタワードであればロングワ
ードカウントは３にセットされて拡張即値データの３つ
の付加的ロングワードを爾後のサイクル中に復号する必
要があることを指示する。また段階６５においては“演
算コードシフト”信号は禁止される。拡張即値モードが
段階６４において検出された場合には復号される規制詞
の数（Ｎ）を変化させる必要はないから、“演算コード
シフト”信号は拡張即値データの最終ロングワードが復
号されるまで禁止される。そうでない場合には、もしそ
の拡張即値規制詞が現命令に関連する最終規制詞であれ
ば、現命令に関連する演算コードは命令バッファからシ
フトアウトさせられる。
Ｒバスを通してレジスタ番号を転送ユニット（第６図の
３０）へ伝送する代りに、そのレジスタ規制詞がＧＰバ
バス通して汎用ユニット（第６図の３２）へ送られるの
である。もし段階６２において命令内読出し競合が検出
されないか、或は段階６３において競合が解消されれば
、命令デコーダは段階６４において復号中の何れかの規
制詞が“拡張即値”モードを有しているか否かを判定す
る。もし諾ならば、段階５５及び５６において使用され
た“ロングワードカウント”が段階６５において拡張即
値規制詞のデータ型に従ってセントされる。もしデータ
型がクワッドワードであれば、拡張即値データクワッド
ワードの最初の４バイトを現サイクル中に復号し、クワ
・ノドワードデータの最後の４バイトは次のサイクル中
に復号する必要がある。従ってロングワードカウントは
１にセントされて拡張即値データの１つの付加的ロング
ワードを復号する必要があることを指示する。もし拡張
即値規制詞のデータ型がオクタワードであればロングワ
ードカウントは３にセットされて拡張即値データの３つ
の付加的ロングワードを爾後のサイクル中に復号する必
要があることを指示する。また段階６５においては“演
算コードシフト”信号は禁止される。拡張即値モードが
段階６４において検出された場合には復号される規制詞
の数（Ｎ）を変化させる必要はないから、“演算コード
シフト”信号は拡張即値データの最終ロングワードが復
号されるまで禁止される。そうでない場合には、もしそ
の拡張即値規制詞が現命令に関連する最終規制詞であれ
ば、現命令に関連する演算コードは命令バッファからシ
フトアウトさせられる。
復号される規制詞の数及びシフトカラカントが決定され
ると、段階６６においてＣＰ、ＥＸ、及びＴＲバス（第
７図乃至第９図）に関するフラグ及び規制詞情報が決定
される。最後に、段階６７において規制詞情報はＧＰ、
ＥＸ、及びＴＲバス上に供給される。これをもって現サ
イクルの復号手順は完了する。
ると、段階６６においてＣＰ、ＥＸ、及びＴＲバス（第
７図乃至第９図）に関するフラグ及び規制詞情報が決定
される。最後に、段階６７において規制詞情報はＧＰ、
ＥＸ、及びＴＲバス上に供給される。これをもって現サ
イクルの復号手順は完了する。
第１２図は命令デコーダ２０の好ましい実施例のブロッ
ク線図である。倍長バイト演算コードを検出するために
、拡張演算コードデコーダ１０１が設けられており、こ
のデコーダは命令バッファのバイトＯが１６進数のＦＤ
を有している場合にＥＸＴ信号を発生する。ＥＸＴ信号
はフリップフロップ１０２によって表示される倍長バイ
ト演算コードフラグをセントするために使用される。ゲ
−）１０３及び１０４は、命令の全ての規制詞が復号さ
れた時、及び命令バッファが初期にロードされる時に倍
長バイト演算コードフラグを初期クリヤするために設け
られている。
ク線図である。倍長バイト演算コードを検出するために
、拡張演算コードデコーダ１０１が設けられており、こ
のデコーダは命令バッファのバイトＯが１６進数のＦＤ
を有している場合にＥＸＴ信号を発生する。ＥＸＴ信号
はフリップフロップ１０２によって表示される倍長バイ
ト演算コードフラグをセントするために使用される。ゲ
−）１０３及び１０４は、命令の全ての規制詞が復号さ
れた時、及び命令バッファが初期にロードされる時に倍
長バイト演算コードフラグを初期クリヤするために設け
られている。
演算コードを復号するために、組合せ論理ユニット１０
５は倍長バイト演算コードフラグ及び命令バッファのバ
イト０の内容を受信する。各演算コード毎に論理ユニッ
トは、演算コードに後続する規制詞の数を表わす“規制
詞カウント”、及び各規制詞毎のアクセス型及びデータ
型を生成する。
５は倍長バイト演算コードフラグ及び命令バッファのバ
イト０の内容を受信する。各演算コード毎に論理ユニッ
トは、演算コードに後続する規制詞の数を表わす“規制
詞カウント”、及び各規制詞毎のアクセス型及びデータ
型を生成する。
デコーダ２０は３つまでの規制詞を復号できるから、次
の３つの規制詞のアクセス型及びデータ型のみを復号す
ることが適切である。適切なアクセス型及びデータ型情
報を選択するために、各演算コード毎に考え得る６つの
各規制詞のアクセス型及びデータ型を受け、次の３つの
規制詞に関する情報を選択するマルチプレクサ１０６が
設けである。選択する位置は、レジスタ１０７によって
指示される完了した規制詞の数によって制御される。
の３つの規制詞のアクセス型及びデータ型のみを復号す
ることが適切である。適切なアクセス型及びデータ型情
報を選択するために、各演算コード毎に考え得る６つの
各規制詞のアクセス型及びデータ型を受け、次の３つの
規制詞に関する情報を選択するマルチプレクサ１０６が
設けである。選択する位置は、レジスタ１０７によって
指示される完了した規制詞の数によって制御される。
現演算コード内の“規制詞カウント”即ち規制詞の数は
論理ユニット１０５から３ビツト２進減算器１０８へ送
られ、減算器は規制詞カウントから完了した規制詞の数
を滅じて復号すべき残余の規制詞の数を決定する。復号
すべき残余の規制詞の数はコンパレータ１０９において
実際に復号された規制詞の数Ｎと比較され、現命令に関
連する全ての規制詞が現サイクルの終りまでに復号され
たか否かが決定される。しかし、も−し最終規制詞が拡
張即値モードを有していれば、コンパレータ１０９はた
とえこの拡張即値モードの一部だけが復号されたとして
も活動信号を発生する。拡張即値モードは拡張即値検出
器１１０によって検出され、該検出器は“演算コードシ
フト”信号を禁止する信号を発生する。この禁止信号は
ＡＮＤゲート１１１においてコンパレータ１０９からの
出力と組合わされ、“演算コードシフト”信号を発生さ
せ且つ倍長バイトフラグをクリヤさせる信号を発生する
。レジスタ１０７は次のサイクルの始めに、完了した規
制詞の数を指示するために３ビツト２進加算器１１３の
出力を受けるデータ入力を有している。加算器１１３は
レジスタ１０７のデータ出力を受け、この出力と現サイ
クル中に実際に復号された規制詞の数とを組合わせる。
論理ユニット１０５から３ビツト２進減算器１０８へ送
られ、減算器は規制詞カウントから完了した規制詞の数
を滅じて復号すべき残余の規制詞の数を決定する。復号
すべき残余の規制詞の数はコンパレータ１０９において
実際に復号された規制詞の数Ｎと比較され、現命令に関
連する全ての規制詞が現サイクルの終りまでに復号され
たか否かが決定される。しかし、も−し最終規制詞が拡
張即値モードを有していれば、コンパレータ１０９はた
とえこの拡張即値モードの一部だけが復号されたとして
も活動信号を発生する。拡張即値モードは拡張即値検出
器１１０によって検出され、該検出器は“演算コードシ
フト”信号を禁止する信号を発生する。この禁止信号は
ＡＮＤゲート１１１においてコンパレータ１０９からの
出力と組合わされ、“演算コードシフト”信号を発生さ
せ且つ倍長バイトフラグをクリヤさせる信号を発生する
。レジスタ１０７は次のサイクルの始めに、完了した規
制詞の数を指示するために３ビツト２進加算器１１３の
出力を受けるデータ入力を有している。加算器１１３は
レジスタ１０７のデータ出力を受け、この出力と現サイ
クル中に実際に復号された規制詞の数とを組合わせる。
現サイクル中に要求する規制詞の数を決定するために、
命令デコーダ２０は要求論理ユニット１１４を含む。要
求論理ユニット１１４は、マルチプレクサ１０６からの
次の３つの規制詞の属性、及びモードデコーダ１１５か
らの情報を受ける。
命令デコーダ２０は要求論理ユニット１１４を含む。要
求論理ユニット１１４は、マルチプレクサ１０６からの
次の３つの規制詞の属性、及びモードデコーダ１１５か
らの情報を受ける。
モードデコーダ１１５は命令バッファ内の演算コードに
続く最初の４バイトのモードを復号する。
続く最初の４バイトのモードを復号する。
即ち、モードデコーダ１１５は第５図に示す表に従って
命令デコーダのバイトｌ乃至４の節易な復号を遂行し、
それぞれの２進出力に１乃至４の各バイトがレジスタ規
制詞、短すテラル規制詞、指標レジスタ、複雑な規制詞
、絶対アドレス指定モードを有する（即ち、バイトが１
６進数の９Ｆの値を有する）複雑な規制詞、或は即値モ
ードを有する（即ち、関連バイトが１６進数の８Ｆの値
を有する）複雑な規制詞であり得るか否かを指示する。
命令デコーダのバイトｌ乃至４の節易な復号を遂行し、
それぞれの２進出力に１乃至４の各バイトがレジスタ規
制詞、短すテラル規制詞、指標レジスタ、複雑な規制詞
、絶対アドレス指定モードを有する（即ち、バイトが１
６進数の９Ｆの値を有する）複雑な規制詞、或は即値モ
ードを有する（即ち、関連バイトが１６進数の８Ｆの値
を有する）複雑な規制詞であり得るか否かを指示する。
またモードデコーダ１１５はバイトｌ乃至４のシーケン
スを４つの基本ケースの中の特定の１つに属するものと
して認識する。これらのケースの詳細に関しては第２１
図に基づいて後述する。
スを４つの基本ケースの中の特定の１つに属するものと
して認識する。これらのケースの詳細に関しては第２１
図に基づいて後述する。
現サイクル中に復号可能な規制詞の数を決定する他に、
要求論理ユニットは命令バッファ内の最初の３バイトが
規制詞モードの許されるシーケンスを表わしているか否
かを決定する。もしシーケンスが許されざるものであれ
ば要求論理ユニットはアドレス指定障害信号を発生し、
この信号は命令デコーダを機゛能停止せしめるためにＯ
Ｒゲート１１６においてパリティエラー信号の如き他の
障害信号と組合わされる。ＯＲゲートの出力はフリップ
フロップ１１７に印加されてデコーダ障害信号を一発生
させる。この信号は、障害が実行ユニットによって認識
された時に現プログラムの実行を中断させることができ
る。デコーダは、フリップフロップ１１７が“再始動”
信号によってクリヤされるまで該フリップフロップによ
って機能停止され続ける。別のＯＲゲート１１８はデコ
ーダ障害信号と、ＯＲゲート１１６の出力及び０ＰＵ２
１からの何等かの機能停止信号（ＯＰ Ｕ機能停止）と
を組合わせて命令デコーダを機能停止せしめる信号を供
給する。ＯＲゲート１１６の出力及びデコーダ障害停止
はＡＮＤゲート１１９を禁止するためにも使用される。
要求論理ユニットは命令バッファ内の最初の３バイトが
規制詞モードの許されるシーケンスを表わしているか否
かを決定する。もしシーケンスが許されざるものであれ
ば要求論理ユニットはアドレス指定障害信号を発生し、
この信号は命令デコーダを機゛能停止せしめるためにＯ
Ｒゲート１１６においてパリティエラー信号の如き他の
障害信号と組合わされる。ＯＲゲートの出力はフリップ
フロップ１１７に印加されてデコーダ障害信号を一発生
させる。この信号は、障害が実行ユニットによって認識
された時に現プログラムの実行を中断させることができ
る。デコーダは、フリップフロップ１１７が“再始動”
信号によってクリヤされるまで該フリップフロップによ
って機能停止され続ける。別のＯＲゲート１１８はデコ
ーダ障害信号と、ＯＲゲート１１６の出力及び０ＰＵ２
１からの何等かの機能停止信号（ＯＰ Ｕ機能停止）と
を組合わせて命令デコーダを機能停止せしめる信号を供
給する。ＯＲゲート１１６の出力及びデコーダ障害停止
はＡＮＤゲート１１９を禁止するためにも使用される。
従ってＡＮＤゲート１１９は命令が完全に復号されたか
否かを決定する。ＡＮＤゲート１１９の出力はレジスタ
１２０内にう・ノチされ、命令発行ユニット及びマイク
ロコード実行ユニット（第１図の２５及び２８）へ伝送
するために新しい有効フォークアドレスをフォーク待ち
行列（第１図の待ち行列２３）へ伝送することを指示す
る信号となる。
否かを決定する。ＡＮＤゲート１１９の出力はレジスタ
１２０内にう・ノチされ、命令発行ユニット及びマイク
ロコード実行ユニット（第１図の２５及び２８）へ伝送
するために新しい有効フォークアドレスをフォーク待ち
行列（第１図の待ち行列２３）へ伝送することを指示す
る信号となる。
要求論理ユニッ）１１４は、例えば命令バッファにおい
てレジスタモード、短リテラルモード或は指標モードを
有するバイトが指標モードを有するバイトの直後に続い
ていることを検出した時にアドレス指定障害信号を発生
する。換言すれば、指標モードを有するバイトに、複雑
な規制詞が後続していない場合にはアドレス指定障害信
号が発生ずるのである。また復号すべき規制詞が、“占
込み”アクセス型を有しているがその規制詞が短リテラ
ルモードを有している時にもアドレス指定障害信号が発
生する。
てレジスタモード、短リテラルモード或は指標モードを
有するバイトが指標モードを有するバイトの直後に続い
ていることを検出した時にアドレス指定障害信号を発生
する。換言すれば、指標モードを有するバイトに、複雑
な規制詞が後続していない場合にはアドレス指定障害信
号が発生ずるのである。また復号すべき規制詞が、“占
込み”アクセス型を有しているがその規制詞が短リテラ
ルモードを有している時にもアドレス指定障害信号が発
生する。
要求論理ユニットは、次の３つの規制詞の属性及び命令
デコーダ内のバイト１乃至３の考え得るモードに複雑に
依存する所定の復号用ケースを選択するために、復号さ
れる命令のアーキテクチャに関する情報を符号化する。
デコーダ内のバイト１乃至３の考え得るモードに複雑に
依存する所定の復号用ケースを選択するために、復号さ
れる命令のアーキテクチャに関する情報を符号化する。
また要求論理ユニット１１４は、残余の規制詞の数が３
よりも少ない時には要求する規制詞の数を必要規制詞の
数に制限し、更にデコーダが機能停止の場合にはＯ規制
詞を選択する。必要規制詞の数は２つのＯＲゲート１２
１．１２２によって残余の規制詞の数から求められる。
よりも少ない時には要求する規制詞の数を必要規制詞の
数に制限し、更にデコーダが機能停止の場合にはＯ規制
詞を選択する。必要規制詞の数は２つのＯＲゲート１２
１．１２２によって残余の規制詞の数から求められる。
また要求論理ユニットは、アドレス指定障害が存在する
時にはＯ規制詞を要求する。
時にはＯ規制詞を要求する。
付録■はＶＡＸ命令を復号するための要求論理の真理値
表である。表は以下の欄を含む。
表である。表は以下の欄を含む。
Ｎ：必要規制詞の数、
ＳＦ３、ＳＦ３、ＳＰＩ：前記レビ及びエフハウスＪｒ
、の文献の３７１ページに規定されている命令に関連す
る次の３つの規制詞のアクセス型、及び暗示読出し規制
詞及び暗示書込み規制詞をも含む、 Ｒ４、Ｓ４．１４．Ｒ３、Ｓ３、Ｉ３、Ｒ２、Ｓ２、Ｉ
２、Ｒ１、Ｓｌ、１１：命令バッファ内の関連バイトが
レジスタモード、短リテラルモード或は指標モードを有
しているか否かを指定、ＲＥＱ、：要求に関するケース
、 ＲＡＦ ニアドレス指定障害。
、の文献の３７１ページに規定されている命令に関連す
る次の３つの規制詞のアクセス型、及び暗示読出し規制
詞及び暗示書込み規制詞をも含む、 Ｒ４、Ｓ４．１４．Ｒ３、Ｓ３、Ｉ３、Ｒ２、Ｓ２、Ｉ
２、Ｒ１、Ｓｌ、１１：命令バッファ内の関連バイトが
レジスタモード、短リテラルモード或は指標モードを有
しているか否かを指定、ＲＥＱ、：要求に関するケース
、 ＲＡＦ ニアドレス指定障害。
復号する規制詞の初期数（Ｎ′）及び復号する規制詞バ
イトの初期数（Ｓ Ｃ’ ）は、シフトカウント論理ユ
ニット１２３によって決定される。シフトカウント論理
ユニット１２３はモード情報、ＩＲＣサイクル信号、ｃ
ｐ及びＳＬ機能停止信号、命令バッファからのバイト及
び有効フラグ、及び次の３つの規制詞のデータ型を受信
する。シフトカウント論理ユニットは種々のケースのた
めの複数の論理トリーからなる。これらのケースには、
分岐バイト（ＲＩＢＢ、Ｒ２ＢＢ、Ｒ３ＢＢ）或は分岐
語命令（ＲＩＢＷ、Ｒ２ＢＷ、Ｒ３ＢＷ）に関連する１
、２或は３規制詞を要求するケースが含まれる。更に、
シフトカウント論理ユニットは、ある暗示規制詞を有す
るある命令の１つの規制詞を要求するケース（Ｒ１１）
、及びある暗示規制詞を有するある命令の２つの規制詞
を要求するケース（Ｒ２Ｉ）をも含む。また更に、シフ
トカラン日余理ユニットは、分岐変位或は暗示規制詞で
はない１乃至３規制詞を要求する５つのケースをも含む
。これらのケースには、１つの規制詞を要求する１つの
ケース（Ｒ１）、２つの規制詞を要求する２つのケース
（Ｒ２、Ｒ２Ｒ）、及び３つの規制詞を要求する２つの
ケース（Ｒ３、Ｒ３ＸＲ）が含まれる。
イトの初期数（Ｓ Ｃ’ ）は、シフトカウント論理ユ
ニット１２３によって決定される。シフトカウント論理
ユニット１２３はモード情報、ＩＲＣサイクル信号、ｃ
ｐ及びＳＬ機能停止信号、命令バッファからのバイト及
び有効フラグ、及び次の３つの規制詞のデータ型を受信
する。シフトカウント論理ユニットは種々のケースのた
めの複数の論理トリーからなる。これらのケースには、
分岐バイト（ＲＩＢＢ、Ｒ２ＢＢ、Ｒ３ＢＢ）或は分岐
語命令（ＲＩＢＷ、Ｒ２ＢＷ、Ｒ３ＢＷ）に関連する１
、２或は３規制詞を要求するケースが含まれる。更に、
シフトカウント論理ユニットは、ある暗示規制詞を有す
るある命令の１つの規制詞を要求するケース（Ｒ１１）
、及びある暗示規制詞を有するある命令の２つの規制詞
を要求するケース（Ｒ２Ｉ）をも含む。また更に、シフ
トカラン日余理ユニットは、分岐変位或は暗示規制詞で
はない１乃至３規制詞を要求する５つのケースをも含む
。これらのケースには、１つの規制詞を要求する１つの
ケース（Ｒ１）、２つの規制詞を要求する２つのケース
（Ｒ２、Ｒ２Ｒ）、及び３つの規制詞を要求する２つの
ケース（Ｒ３、Ｒ３ＸＲ）が含まれる。
Ｒ２）リーは、第１バイトがレジスタ規制詞でも短リテ
ラルでもなく、且つ第２規制詞が短リテラルであるべき
ではない場合に限り選択される。
ラルでもなく、且つ第２規制詞が短リテラルであるべき
ではない場合に限り選択される。
この特別なケースは、第１バイト内に短リテラルが出現
した時に、要求論理ユニットに次のサイクル中にアドレ
ス指定障害信号（ＲＡＦ）を発生可能ならしめるために
設けられているのである。換言すれば、要求ユニットは
、２つの規制詞を必要とし且つ第２規制詞が書込み或は
変更アクセス型を有している時にＲ２Ｈ）リーを選択す
る。これによりアドレス指定障害信号を発生する要求論
理ユニットは第１バイトのモードのみを注視すればよい
から、要求論理ユニットが簡略化される。同様にして、
Ｒ３ＸＲｆ−リーは最終規制詞がレジスタ規制詞である
場合に限って３つの規制詞を復号する。３つの規制詞が
必要である時には、要求論理ユニットは最初の２つのバ
イトがレジスタ規制詞或は短すテラル規制詞である場合
に限ってＲ３トリーを要求し、それ以外の場合にはＲ３
ＸＲトリーを選択する。
した時に、要求論理ユニットに次のサイクル中にアドレ
ス指定障害信号（ＲＡＦ）を発生可能ならしめるために
設けられているのである。換言すれば、要求ユニットは
、２つの規制詞を必要とし且つ第２規制詞が書込み或は
変更アクセス型を有している時にＲ２Ｈ）リーを選択す
る。これによりアドレス指定障害信号を発生する要求論
理ユニットは第１バイトのモードのみを注視すればよい
から、要求論理ユニットが簡略化される。同様にして、
Ｒ３ＸＲｆ−リーは最終規制詞がレジスタ規制詞である
場合に限って３つの規制詞を復号する。３つの規制詞が
必要である時には、要求論理ユニットは最初の２つのバ
イトがレジスタ規制詞或は短すテラル規制詞である場合
に限ってＲ３トリーを要求し、それ以外の場合にはＲ３
ＸＲトリーを選択する。
これらの各論理トリーは復号される規制詞の初期数（Ｎ
′）及び復号される規制詞バイトのシフトカラン１−（
ＳＣ’）を発生ずる。要求論理ユニット１１４はマルチ
プレクサ１２４及び１２５を動作させて要求論理トリー
からＮ′及びＳＣ′を選択させる。Ｎ′は命令内読出し
競合検出器１２６によって使用され、命令内読出し競合
が発生しているか否かが決定される。もし競合が発生す
れば、信号ＩＲＣが発生する。ＩＲＣ信号及びＸ８Ｆ信
号は第３のマルチプレクサ１２６を動作させ、実際に復
号された規制詞の数Ｎ及び規制詞バイトの数ＳＣを選択
させる。ＮがＯであり、ＳＣが０或は拡張即値データの
４バイトを復号するための４の何れかである場合には、
拡張即値信号Ｘ８Ｆが優先順位を有する。Ｎ及びＳＣが
多くとも１つの規制詞を復号するために論理トリーから
選択される場合には、ＩＲＣ信号が第２優先順位を有す
る。
′）及び復号される規制詞バイトのシフトカラン１−（
ＳＣ’）を発生ずる。要求論理ユニット１１４はマルチ
プレクサ１２４及び１２５を動作させて要求論理トリー
からＮ′及びＳＣ′を選択させる。Ｎ′は命令内読出し
競合検出器１２６によって使用され、命令内読出し競合
が発生しているか否かが決定される。もし競合が発生す
れば、信号ＩＲＣが発生する。ＩＲＣ信号及びＸ８Ｆ信
号は第３のマルチプレクサ１２６を動作させ、実際に復
号された規制詞の数Ｎ及び規制詞バイトの数ＳＣを選択
させる。ＮがＯであり、ＳＣが０或は拡張即値データの
４バイトを復号するための４の何れかである場合には、
拡張即値信号Ｘ８Ｆが優先順位を有する。Ｎ及びＳＣが
多くとも１つの規制詞を復号するために論理トリーから
選択される場合には、ＩＲＣ信号が第２優先順位を有す
る。
換言すれば、命令内読出し競合が検出されると、システ
ムクロックの各サイクル毎に１つの規制詞だけを復号す
るのである。もし初期に選択されたトリーが、例えばあ
るバイト分岐命令に関連する３つの規制詞を要求すれば
、命令内読出し競合が検出された時には先ずＲ１）リー
が選択され、次でＲ１１−リーが再度選択され、最後に
Ｒ３ＢＢ トリーの代りにＲＩＢＢトリーが選択される
。
ムクロックの各サイクル毎に１つの規制詞だけを復号す
るのである。もし初期に選択されたトリーが、例えばあ
るバイト分岐命令に関連する３つの規制詞を要求すれば
、命令内読出し競合が検出された時には先ずＲ１）リー
が選択され、次でＲ１１−リーが再度選択され、最後に
Ｒ３ＢＢ トリーの代りにＲＩＢＢトリーが選択される
。
シフタ（第６図の３３）によってシフトさせるべき実際
のバイトの数は、加算器１２７において規制詞バイトシ
フトカウントＳＣに選択的に１を加算することによって
得る。
のバイトの数は、加算器１２７において規制詞バイトシ
フトカウントＳＣに選択的に１を加算することによって
得る。
復号手順の最終段階は出力選択及び妥当性検査論理ユニ
ット１２８によって遂行される。この論理ユニット１２
８は、現サイクル中に復号される規制詞に関するデータ
の命令バッファ内の位置を決定する。ＴＲバスの場合、
第１源オペランドに関する情報は命令バッファのバイト
１から得られる。マルチプレクサ１２９は第２源規制詞
に関する情報を命令バッファから入手し、同様にマルチ
プレクサ１３０は何れかの宛先規制詞に関する情報を入
手する。同様にしてマルチプレクサ１３１は命令バッフ
ァから何等かの短リテラルデータを入手する。汎用規制
詞に関する情報はシフタ１３２によって命令バッファ内
の連続バイトから入手する。暗示規制詞を前処理するた
めに、最後のマルチプレクサ１３３はペースレジスタと
してスタックポインタ（ＳＰ）を選択し、更に暗示読出
しのためのモード８成は暗示書込みのためのモード９の
何れかを選択する。
ット１２８によって遂行される。この論理ユニット１２
８は、現サイクル中に復号される規制詞に関するデータ
の命令バッファ内の位置を決定する。ＴＲバスの場合、
第１源オペランドに関する情報は命令バッファのバイト
１から得られる。マルチプレクサ１２９は第２源規制詞
に関する情報を命令バッファから入手し、同様にマルチ
プレクサ１３０は何れかの宛先規制詞に関する情報を入
手する。同様にしてマルチプレクサ１３１は命令バッフ
ァから何等かの短リテラルデータを入手する。汎用規制
詞に関する情報はシフタ１３２によって命令バッファ内
の連続バイトから入手する。暗示規制詞を前処理するた
めに、最後のマルチプレクサ１３３はペースレジスタと
してスタックポインタ（ＳＰ）を選択し、更に暗示読出
しのためのモード８成は暗示書込みのためのモード９の
何れかを選択する。
第１３図はＲＩＢＢＩ−リーのためのシフトカウント論
理回路の回路図である。この論理トリーは、例えば分岐
命令（ＶＡＸアーキテクチャにおけるＢＲＢ命令のよう
な）のハイド変位を復号する時に選択される。ゲート１
４１は命令デコーダ内のバイｌ−１が有効である時にＮ
′及びＳＣ′を共に１ならしめ、それ以外の場合にはＮ
′及びｓｃ′を共にＯならしめる。命令バッファ内のバ
イト１は、その有効データフラグＣＩ有効（１）〕がセ
ントされ且つ汎用ユニット（第６図の３２）が機能停止
していない時に有効である。
理回路の回路図である。この論理トリーは、例えば分岐
命令（ＶＡＸアーキテクチャにおけるＢＲＢ命令のよう
な）のハイド変位を復号する時に選択される。ゲート１
４１は命令デコーダ内のバイｌ−１が有効である時にＮ
′及びＳＣ′を共に１ならしめ、それ以外の場合にはＮ
′及びｓｃ′を共にＯならしめる。命令バッファ内のバ
イト１は、その有効データフラグＣＩ有効（１）〕がセ
ントされ且つ汎用ユニット（第６図の３２）が機能停止
していない時に有効である。
第１４図はＲＩＢＷ論理トリーの回路図である。
この論理トリーは分岐命令（例えばＶＡＸアーキテクチ
ャのＢＲＷ命令）の語変位を復号する場合に選択される
。もし命令バッファ内のハイド２が有効であればＮ′は
１でありＳＣ’は２であり、そうでない場合にはＮ′及
びＳＣ′は共にＯである。命令バッファ内のバイト２の
妥当性は有効データフラグ〔Ｉ−有効（２）〕及びＣＰ
−機能停止信号に従ってゲート１４２によって決定され
る。
ャのＢＲＷ命令）の語変位を復号する場合に選択される
。もし命令バッファ内のハイド２が有効であればＮ′は
１でありＳＣ’は２であり、そうでない場合にはＮ′及
びＳＣ′は共にＯである。命令バッファ内のバイト２の
妥当性は有効データフラグ〔Ｉ−有効（２）〕及びＣＰ
−機能停止信号に従ってゲート１４２によって決定され
る。
第１５図は１つの暗示規制詞を復号するためのＲＩＩト
リーのシフトカウント論理回路の回路図を示す。このト
リーは例えばサブルーチン命令からの戻りを復号する場
合に選択される。命令バッファ内には復号すべき明示規
制詞は存在しないから、シフトカウントは０である。も
し汎用ユニットが機能停止していれば復号された規制詞
の数Ｎ′はＯであり、そうでない場合にはＮ′は１であ
る。従って、Ｒ１１論理トリーはＣＰ機能停止信号を反
転する単一のインバータ１４３を含む。
リーのシフトカウント論理回路の回路図を示す。このト
リーは例えばサブルーチン命令からの戻りを復号する場
合に選択される。命令バッファ内には復号すべき明示規
制詞は存在しないから、シフトカウントは０である。も
し汎用ユニットが機能停止していれば復号された規制詞
の数Ｎ′はＯであり、そうでない場合にはＮ′は１であ
る。従って、Ｒ１１論理トリーはＣＰ機能停止信号を反
転する単一のインバータ１４３を含む。
第１６図は、復号される第２の規制詞が分岐命令に関す
るバイト変位である場合に選択されるＲ２ＢＢ論理トリ
ーの回路図である。この論理トリーが選択される場合に
は、バイト１はレジスタ規制詞或は短リテラルでなけれ
ばならず、またバイト２は変位である。もしバイト１が
短リテラルであり、また短リテラル機能停止が存在すれ
ば、これらのバイトは何れも復号できない。もし汎用ユ
ニットのみが機能停止し第１のバイトが有効であれば、
第１のバイトだけを復号できる。これらの決定は２つの
ゲート１４４及び１４５、及び１つのマルチプレクサ１
４６によって行われる。
るバイト変位である場合に選択されるＲ２ＢＢ論理トリ
ーの回路図である。この論理トリーが選択される場合に
は、バイト１はレジスタ規制詞或は短リテラルでなけれ
ばならず、またバイト２は変位である。もしバイト１が
短リテラルであり、また短リテラル機能停止が存在すれ
ば、これらのバイトは何れも復号できない。もし汎用ユ
ニットのみが機能停止し第１のバイトが有効であれば、
第１のバイトだけを復号できる。これらの決定は２つの
ゲート１４４及び１４５、及び１つのマルチプレクサ１
４６によって行われる。
第１７図は２つの規制詞、即ちレジスタ規制詞でなけれ
ばならない第１の規制詞及び語変位である第２の規制詞
を復号するために使用されるＲ２ＢＷ論理トリーの回路
図である。もし第３のバイトが有効であり汎用ユニット
が機能停止していないことをゲート１４７が検出すれば
、これら３つのバイトは全て復号される。そうでない場
合には、レジスタ規制詞は、もしそれが有効であれば復
号できる。ＯＲゲート１４８及びマルチプレクサ１４９
は、この場合にＮ′及びＳＣ′の正しい値を与えるべく
設けられている。
ばならない第１の規制詞及び語変位である第２の規制詞
を復号するために使用されるＲ２ＢＷ論理トリーの回路
図である。もし第３のバイトが有効であり汎用ユニット
が機能停止していないことをゲート１４７が検出すれば
、これら３つのバイトは全て復号される。そうでない場
合には、レジスタ規制詞は、もしそれが有効であれば復
号できる。ＯＲゲート１４８及びマルチプレクサ１４９
は、この場合にＮ′及びＳＣ′の正しい値を与えるべく
設けられている。
第１８図はＲ２１論理トリーの回路図である。
このトリーは第１のバイトがレジスタ規制詞或は短すテ
ラル規制詞であり、第２の規制詞を暗示とすべき場合に
選択される。もし第１のバイトが復号できないものであ
ることをゲート１５０及び１５１が検出すれば、Ｎ′及
びＳＣ′は共にＯである。暗示規制詞を汎用ユニットに
送ることができる場合には、換言すればＧＰ機能停止信
号が発止していなければ、Ｎ′は２である。これらの場
合には、Ｎの正確な値はゲート１５２及び１５３によっ
て決定される。
ラル規制詞であり、第２の規制詞を暗示とすべき場合に
選択される。もし第１のバイトが復号できないものであ
ることをゲート１５０及び１５１が検出すれば、Ｎ′及
びＳＣ′は共にＯである。暗示規制詞を汎用ユニットに
送ることができる場合には、換言すればＧＰ機能停止信
号が発止していなければ、Ｎ′は２である。これらの場
合には、Ｎの正確な値はゲート１５２及び１５３によっ
て決定される。
第１９図は、バイトｌがレジスタ規制詞或は短すテラル
規制詞であり、ハイド２がレジスタ規制詞であり、ハイ
ド３がバイト変位である場合に使用されるＲ３ＢＢ論理
トリーの回路図である。全ての規制詞の長さは１バイト
であるから、Ｎ′はＳＣ′に等しい。第３のバイトが有
効であり且つ汎用ユニットが機能停止していない場合に
限りＮ′は３に等しい。それ以外の場合には、第２のバ
イトが有効であり、且つバイトｌが短リテラルでありま
た拡張ユニット（第６図の３１）が機能停止しているこ
とが真でなければＮ′は２に等しい。
規制詞であり、ハイド２がレジスタ規制詞であり、ハイ
ド３がバイト変位である場合に使用されるＲ３ＢＢ論理
トリーの回路図である。全ての規制詞の長さは１バイト
であるから、Ｎ′はＳＣ′に等しい。第３のバイトが有
効であり且つ汎用ユニットが機能停止していない場合に
限りＮ′は３に等しい。それ以外の場合には、第２のバ
イトが有効であり、且つバイトｌが短リテラルでありま
た拡張ユニット（第６図の３１）が機能停止しているこ
とが真でなければＮ′は２に等しい。
これらの場合、Ｎ′及びＳＣ′の値はゲー１−１５４．
１５５．１５６．１５７及び１５８によって決定される
。
１５５．１５６．１５７及び１５８によって決定される
。
第２０図は、バイト１がレジスタ規制詞或は短リテラル
であり、ハイド２がレジスタ規制詞であり、バイト３及
び４が語変位である場合に使用されるＲ３ＢＷ論理トリ
ーの回路図である。これらの環境の下では、もしバイト
ｌが短リテラルであり、拡張ユニットが機能停止してい
れば、またそのような場合だけ、或はバイトが無効であ
ればＮ′及びＳＣ′はＯである。（もしバイトｌが無効
であればバイ１−２及びバイト４も無効であることを思
い出されたい。）もしバイトｌ、２及び４が全て有効で
あり、機能停止が存在しなければＮ′は３に等しく、Ｓ
Ｃ′は４に等しい。それ以外の場合には、バイト４が無
効であるか或はもし汎用ユニットが機能停止していれば
Ｎ′は２に等しく、ＳＣ′は２に等しい。またもしバイ
ト２が有効であればＮ′及びＳＣ′は共に１に等しい。
であり、ハイド２がレジスタ規制詞であり、バイト３及
び４が語変位である場合に使用されるＲ３ＢＷ論理トリ
ーの回路図である。これらの環境の下では、もしバイト
ｌが短リテラルであり、拡張ユニットが機能停止してい
れば、またそのような場合だけ、或はバイトが無効であ
ればＮ′及びＳＣ′はＯである。（もしバイトｌが無効
であればバイ１−２及びバイト４も無効であることを思
い出されたい。）もしバイトｌ、２及び４が全て有効で
あり、機能停止が存在しなければＮ′は３に等しく、Ｓ
Ｃ′は４に等しい。それ以外の場合には、バイト４が無
効であるか或はもし汎用ユニットが機能停止していれば
Ｎ′は２に等しく、ＳＣ′は２に等しい。またもしバイ
ト２が有効であればＮ′及びＳＣ′は共に１に等しい。
これらの場合のＮ′及びＳＣ′の値はゲート１５９．１
６０．１６１．１６２．１６３及び１６４によって決定
される。
６０．１６１．１６２．１６３及び１６４によって決定
される。
要求論理ユニット（第１２図の１１４）及び拡張即値検
出器（第１２図の１１０）は、分岐変位或は拡張即値デ
ータが命令バッファ内に発生するケースを処理する。こ
れらのケースを除いて、ハイド１で始まる命令バッファ
内の３規制詞（多くとも１つの規制詞が複雑な規制詞で
ある場合）の正当なシーケンスは、第２１図に示す４つ
の基本的ケースの１つに分類されることが分った。説明
の都合上、ロングワード変位を有する複雑な規制詞を示
す。
出器（第１２図の１１０）は、分岐変位或は拡張即値デ
ータが命令バッファ内に発生するケースを処理する。こ
れらのケースを除いて、ハイド１で始まる命令バッファ
内の３規制詞（多くとも１つの規制詞が複雑な規制詞で
ある場合）の正当なシーケンスは、第２１図に示す４つ
の基本的ケースの１つに分類されることが分った。説明
の都合上、ロングワード変位を有する複雑な規制詞を示
す。
４つの基本的ケースは添字の２進数によって識別してあ
り、これらの２進数はモードデコーダ（第１２図の１１
５）が発生するケース選択信号の２進値を表わしている
。ケース２．においては複雑な規制詞ペースレジスタは
ハイド１で始まり、ケース。１においては複雑な規制詞
ベースレジスタはバイト２であり、ケース。。において
は複雑な規制詞ベースレジスタはバイト３で始まり、ケ
ース１゜においては複雑な規制詞ベースレジスタはハイ
ド４で始まる。しかし、３つの規制詞が全てレジスタ規
制詞であるか、或は１つの規制詞が短リテラルであり他
がレジスタ規制詞であることも可能であり、これはケー
ス。。に分類される。何れのケースにおいても、第３の
規制詞が短リテラルである場合には３つの規制詞を同時
に復号することはできない。３つの規制詞が同時に復号
される場合には、第３の規制詞は宛先規制詞である。ま
た、どの短すテラル規制詞も拡張ユニットによって処理
しなければならず、どの複雑な規制詞も汎用ユニットに
よって処理しなければならず、これらの各ユニットは１
サイクル１規制詞しか処理できないことから、サイクル
当り多（ともｌ短すテラル及び多くとも１複雑な規制詞
しか復号できない。
り、これらの２進数はモードデコーダ（第１２図の１１
５）が発生するケース選択信号の２進値を表わしている
。ケース２．においては複雑な規制詞ペースレジスタは
ハイド１で始まり、ケース。１においては複雑な規制詞
ベースレジスタはバイト２であり、ケース。。において
は複雑な規制詞ベースレジスタはバイト３で始まり、ケ
ース１゜においては複雑な規制詞ベースレジスタはハイ
ド４で始まる。しかし、３つの規制詞が全てレジスタ規
制詞であるか、或は１つの規制詞が短リテラルであり他
がレジスタ規制詞であることも可能であり、これはケー
ス。。に分類される。何れのケースにおいても、第３の
規制詞が短リテラルである場合には３つの規制詞を同時
に復号することはできない。３つの規制詞が同時に復号
される場合には、第３の規制詞は宛先規制詞である。ま
た、どの短すテラル規制詞も拡張ユニットによって処理
しなければならず、どの複雑な規制詞も汎用ユニットに
よって処理しなければならず、これらの各ユニットは１
サイクル１規制詞しか処理できないことから、サイクル
当り多（ともｌ短すテラル及び多くとも１複雑な規制詞
しか復号できない。
第２１図に示す４つの基本的ケースは、バイトｌ、２及
び３が短リテラルモード、レジスタモード、或は指標モ
ードを有しているか否かによって区別することができる
。これは第２２図の真理値表に示されている。ケース。
び３が短リテラルモード、レジスタモード、或は指標モ
ードを有しているか否かによって区別することができる
。これは第２２図の真理値表に示されている。ケース。
。においではバイト１は短リテラルモード或はレジスタ
モードを有し、バイト２は短リテラルモード、レジスタ
モード或は指標モードを有し、バイト３ば指標モードを
有していない。ケース。１においてはバイト１は短リテ
ラルモード、レジスタモード、或は指標モードを有し、
バイト２は短リテラルモード、レジスタモード、或は指
標モードの何れをも有さす、バイト３は如何なるモード
も有し得る。ケース、。においてはバイ１−１は短リテ
ラルモード或はレジスタモードを有し、バイト２は短リ
テラルモード或はレジスタモードを有し、バイト３は指
標モードを有する。ケース、においてはバイト１は短リ
テラルモード、レジスタモード、或は指標モードの何れ
をも有さず、バイト２及び３は如何なるモードをも有し
得る。
モードを有し、バイト２は短リテラルモード、レジスタ
モード或は指標モードを有し、バイト３ば指標モードを
有していない。ケース。１においてはバイト１は短リテ
ラルモード、レジスタモード、或は指標モードを有し、
バイト２は短リテラルモード、レジスタモード、或は指
標モードの何れをも有さす、バイト３は如何なるモード
も有し得る。ケース、。においてはバイ１−１は短リテ
ラルモード或はレジスタモードを有し、バイト２は短リ
テラルモード或はレジスタモードを有し、バイト３は指
標モードを有する。ケース、においてはバイト１は短リ
テラルモード、レジスタモード、或は指標モードの何れ
をも有さず、バイト２及び３は如何なるモードをも有し
得る。
第２３図は４つのケースを復号するための最適化論理回
路の回路図である。３人力ＮＯＲゲート１７１はバイト
１が短リテラルモード、レジスタモード、或は指標モー
ドの何れをも有していないことを決定する。もし有して
いなければＯＲゲート１７２及び１７３はケース、１を
指示する。有している場合には、３人力ＮＯＲゲート１
７４によってバイト２が短リテラルモード、レジスタモ
ード、或は指標モードの何れをも有していないことが検
出された時に限ってケース（０）と決定される。また、
ＯＲゲート１７５によってバイト１がレジスタモード或
は短リテラルモードを有していることが検出され、ＯＲ
ゲート１７６によってバイト２もレジスタモード或は短
リテラルモードの何れかを有していることが検出され、
且つ３人力Ａ Ｎ Ｄゲート１７７によってバイト３が
指標モードを有していることが検出された場合に限って
ケース（１）と決定される。
路の回路図である。３人力ＮＯＲゲート１７１はバイト
１が短リテラルモード、レジスタモード、或は指標モー
ドの何れをも有していないことを決定する。もし有して
いなければＯＲゲート１７２及び１７３はケース、１を
指示する。有している場合には、３人力ＮＯＲゲート１
７４によってバイト２が短リテラルモード、レジスタモ
ード、或は指標モードの何れをも有していないことが検
出された時に限ってケース（０）と決定される。また、
ＯＲゲート１７５によってバイト１がレジスタモード或
は短リテラルモードを有していることが検出され、ＯＲ
ゲート１７６によってバイト２もレジスタモード或は短
リテラルモードの何れかを有していることが検出され、
且つ３人力Ａ Ｎ Ｄゲート１７７によってバイト３が
指標モードを有していることが検出された場合に限って
ケース（１）と決定される。
複雑な規制詞に続くレジスタ規制詞或は短すテラル規制
詞を復号するためには、命令バッファにおける可変長レ
ベルに復号する必要がある。これらのレベルは第２１図
に示されており、復号用論理回路に遅く現われる信号は
それらの信号が関係づけられている特定のレベルと共に
識別することができる。レベル１は、ハイドｌのベース
レジスタで始まる複雑な規制詞の復号に関連する。ある
複雑な規制詞の直後に続く短すテラル規制詞或はレジス
タ規制詞のレベルは、複雑な規制詞のレベルに続く添字
Ａによって表わされている。時として、最終規制詞がレ
ジスタ規制詞である場合には、複雑な規制詞に続く２つ
の規制詞を復号することが可能である。最終のレベルは
複雑な規制詞のレベルに続く添字Ｂによって表わす。第
２１図に、例えばケース、に示すように、短リテラル或
はレジスタ規制詞は、バイト１において識別されたベー
スレジスタを有する複雑な規制詞の長さに依存して、ハ
イド２乃至６の何れかに出現し得るレベルＩＡにおいて
復号できる。同様に、レジスタ規制詞は複雑な規制詞の
長さに依存してバイト３乃至７に出現し得るレベルＩＢ
において復号できる。
詞を復号するためには、命令バッファにおける可変長レ
ベルに復号する必要がある。これらのレベルは第２１図
に示されており、復号用論理回路に遅く現われる信号は
それらの信号が関係づけられている特定のレベルと共に
識別することができる。レベル１は、ハイドｌのベース
レジスタで始まる複雑な規制詞の復号に関連する。ある
複雑な規制詞の直後に続く短すテラル規制詞或はレジス
タ規制詞のレベルは、複雑な規制詞のレベルに続く添字
Ａによって表わされている。時として、最終規制詞がレ
ジスタ規制詞である場合には、複雑な規制詞に続く２つ
の規制詞を復号することが可能である。最終のレベルは
複雑な規制詞のレベルに続く添字Ｂによって表わす。第
２１図に、例えばケース、に示すように、短リテラル或
はレジスタ規制詞は、バイト１において識別されたベー
スレジスタを有する複雑な規制詞の長さに依存して、ハ
イド２乃至６の何れかに出現し得るレベルＩＡにおいて
復号できる。同様に、レジスタ規制詞は複雑な規制詞の
長さに依存してバイト３乃至７に出現し得るレベルＩＢ
において復号できる。
ケース。、においては複雑な規制詞はレベル２に復号さ
れる。複雑な規制詞の長さはその規制詞のモードによっ
て決定され、もしその規制詞が即値モードを有していれ
ば、それは復号中の命令に関連する規制詞のシーケンス
内のその複雑な規制詞の位置に伴うデータ型にも依存す
る。
れる。複雑な規制詞の長さはその規制詞のモードによっ
て決定され、もしその規制詞が即値モードを有していれ
ば、それは復号中の命令に関連する規制詞のシーケンス
内のその複雑な規制詞の位置に伴うデータ型にも依存す
る。
即値モードを有する複雑な規制詞に続く規制詞を復号す
る際に生ずる特に厄介な問題は、命令に関連する規制詞
のシーケンス内の複雑な規制詞の位置が、ベースレジス
クを指定するバイトに先行するバイト内に指標レジスタ
が指定されているか否かに依存することである。例えば
、ケース。１においてもしハイドｌが指標モードを有し
ていなければ、バイト２で始まる複雑な規制詞のデータ
型はシフタとして動作するマルチプレクサ１０６によっ
て第２データ型が選択されるが、もし第１バイトが指標
モードを有していればバイト２によって指定されるベー
スレジスタを有する複雑な規制詞のデータ型はシフタに
よって第１データ型が選択される。従って、ケース。１
並びにケース◇。における複雑な規制詞の長さは、ベー
ス宛先に先行する指標宛先の存否に依存することになる
。従って、復号用論理回路は、時には、レベル２．２人
或は２Ｂに復号するために、指標宛先がベース宛先に先
行するか否かを弁別しなければならない。
る際に生ずる特に厄介な問題は、命令に関連する規制詞
のシーケンス内の複雑な規制詞の位置が、ベースレジス
クを指定するバイトに先行するバイト内に指標レジスタ
が指定されているか否かに依存することである。例えば
、ケース。１においてもしハイドｌが指標モードを有し
ていなければ、バイト２で始まる複雑な規制詞のデータ
型はシフタとして動作するマルチプレクサ１０６によっ
て第２データ型が選択されるが、もし第１バイトが指標
モードを有していればバイト２によって指定されるベー
スレジスタを有する複雑な規制詞のデータ型はシフタに
よって第１データ型が選択される。従って、ケース。１
並びにケース◇。における複雑な規制詞の長さは、ベー
ス宛先に先行する指標宛先の存否に依存することになる
。従って、復号用論理回路は、時には、レベル２．２人
或は２Ｂに復号するために、指標宛先がベース宛先に先
行するか否かを弁別しなければならない。
指標レジスタがベースに先行している場合にはこれらの
レベルは２１，２１Ａ及び２１１３として識別される。
レベルは２１，２１Ａ及び２１１３として識別される。
複雑な規制詞が絶対モード或は即値モードを有していな
い場合には２Ｉ、２１Ａ及び２ＩＢレベルにある規制詞
に関する情報は２．２Ａ及び２Ｂレベルにある規制詞に
関する情報と同一であろう。
い場合には２Ｉ、２１Ａ及び２ＩＢレベルにある規制詞
に関する情報は２．２Ａ及び２Ｂレベルにある規制詞に
関する情報と同一であろう。
ケース。。においては、バイト３はレジスタ規制詞を含
むことができる。このレジスタ規制詞はシーケンス内の
第３規制詞であるか、成はもしハイド２が指標モードを
有していなければ第３規制詞でもあり、或はもしバイト
２が指標モードを有していれば第２規制詞である複雑な
規制詞のためのベース宛先であり得る。従ってバイト３
はレベル３に復号される時にはレジスタ規制詞であり得
るが、レベル３Ｉに復号される時にはレジスタ規制詞で
はあり得ない。また３１Ａレベルにあるレジスタ規制詞
は、バイト３において指定されるベースを有する複雑な
規制詞に続いて復号することが可能である。
むことができる。このレジスタ規制詞はシーケンス内の
第３規制詞であるか、成はもしハイド２が指標モードを
有していなければ第３規制詞でもあり、或はもしバイト
２が指標モードを有していれば第２規制詞である複雑な
規制詞のためのベース宛先であり得る。従ってバイト３
はレベル３に復号される時にはレジスタ規制詞であり得
るが、レベル３Ｉに復号される時にはレジスタ規制詞で
はあり得ない。また３１Ａレベルにあるレジスタ規制詞
は、バイト３において指定されるベースを有する複雑な
規制詞に続いて復号することが可能である。
ケース、。においてはバイト３は常に指標モードを有し
ているから、レベル４■への復号は第１２図のシフタ１
０６によって選択される第３のデータ型を有する複雑な
規制詞を復号するように行われなければならない。
ているから、レベル４■への復号は第１２図のシフタ１
０６によって選択される第３のデータ型を有する複雑な
規制詞を復号するように行われなければならない。
要約すれば、４つの基本ケースに関する各？３［雑な規
制詞の位置は、命令バッファ内のそのベースレジスタ宛
先のバイト位置を示す数によって識別される。もし複雑
な規制詞に指標レジスタ宛先が伴っていれば、この数に
は添字Ｉが付される。もし、短リテラル或はレジスタ規
制詞を複雑な規制詞の直後に同時に復号することが可能
であれば、その位置は先行する複雑な規制詞のレベル及
び添字Ａによって示される。もし、別の規制詞を複雑な
規制詞の後に復号可能であれば、その位置は先行するベ
ース規制詞のレベル及び添字Ｂによって識別される。
制詞の位置は、命令バッファ内のそのベースレジスタ宛
先のバイト位置を示す数によって識別される。もし複雑
な規制詞に指標レジスタ宛先が伴っていれば、この数に
は添字Ｉが付される。もし、短リテラル或はレジスタ規
制詞を複雑な規制詞の直後に同時に復号することが可能
であれば、その位置は先行する複雑な規制詞のレベル及
び添字Ａによって示される。もし、別の規制詞を複雑な
規制詞の後に復号可能であれば、その位置は先行するベ
ース規制詞のレベル及び添字Ｂによって識別される。
第２４図は、第２１図に示す４つの基本ケース及び種々
の復号のレベルに関して、初期に復号される規制詞の数
（Ｎ′）が如何にして決定されるかを示す真理値表であ
る。ケース。。及びケース。。
の復号のレベルに関して、初期に復号される規制詞の数
（Ｎ′）が如何にして決定されるかを示す真理値表であ
る。ケース。。及びケース。。
は更に指標レジスタが複雑な規制詞に指定されている、
或は指定されていない２つのサブケースに分割されてい
る。規制詞の数が１よりも大きい何れかの特定レベルに
復号するためには、表中の許容された何れかより深いレ
ベルへ復号可能であってはならない。換言すれば、基本
ケースの決定及びサブケース内に指標レジスタが存在す
るか否かの叫酌に加えて命令デコーダ内の論理回路は、
適用可能なケース及びサブケースに対する第２４図の最
深許容レベルに対応する被要求数まで可能な限り多くの
（例えば命令バッファ内のデータの妥当性に依存する）
規制詞を復号する。また、指標レジスタを指定するバイ
トは、それに後続する複雑な規制詞をも復号可能である
場合に限って復号されることは明白である。
或は指定されていない２つのサブケースに分割されてい
る。規制詞の数が１よりも大きい何れかの特定レベルに
復号するためには、表中の許容された何れかより深いレ
ベルへ復号可能であってはならない。換言すれば、基本
ケースの決定及びサブケース内に指標レジスタが存在す
るか否かの叫酌に加えて命令デコーダ内の論理回路は、
適用可能なケース及びサブケースに対する第２４図の最
深許容レベルに対応する被要求数まで可能な限り多くの
（例えば命令バッファ内のデータの妥当性に依存する）
規制詞を復号する。また、指標レジスタを指定するバイ
トは、それに後続する複雑な規制詞をも復号可能である
場合に限って復号されることは明白である。
第２５図は命令バッファ内に暗示規制詞及び分岐変位が
欠如している場合の３つの規制詞の一般的ケースに対し
て初！ｔＩＩＮ′及びＳＣ′を決定するだめの論理トリ
ーの回路図である。“ケース”はマルチプレクサ１８１
の選択入力を制御するために使用される。また各ケース
毎にそれぞれマルチプレクサ１８２．１８３．１８４．
１８５が設けられており、これらは第２４図に示す復号
に許容される各レベルに対応するＮ′及びＳＣ′の値を
受ける入力を有している。またマルチプレクサ１８２〜
１８５はＮ′がＯに等しく且つｓｃ’が０に等しいケー
スに対する０人力をも有している。
欠如している場合の３つの規制詞の一般的ケースに対し
て初！ｔＩＩＮ′及びＳＣ′を決定するだめの論理トリ
ーの回路図である。“ケース”はマルチプレクサ１８１
の選択入力を制御するために使用される。また各ケース
毎にそれぞれマルチプレクサ１８２．１８３．１８４．
１８５が設けられており、これらは第２４図に示す復号
に許容される各レベルに対応するＮ′及びＳＣ′の値を
受ける入力を有している。またマルチプレクサ１８２〜
１８５はＮ′がＯに等しく且つｓｃ’が０に等しいケー
スに対する０人力をも有している。
ケース◎０及びケース。１に関しては、それぞれのマル
チプレクサ１８２及び１８３は８人力及びそれぞれ“指
標（２）“及び“指標（１）”によって制御される最上
位選択入力Ｓ２を有する。これらの“指標”入力は、命
令バッファ内のバイト２及びバイト１が指標モードを有
するか否かを表わしている。従って、マルチプレクサ１
８２乃至１８５はマルチプレクサ１８１と組合って合計
６つの異なるケース及び各ケース毎に考え得る４つの組
合せを復号する。もし複雑な規制詞が即値モードを有し
ていなければ、４つの組合せは復号されるＯｌｌつ、２
つ、或は３つの規制詞の何れかに一致する。しかし−船
釣には複雑な規制詞の後のレベルにおいて復号される規
制詞の数は、その複雑な規制詞が拡張即値モードを有す
るか否かに依存する。これは、マルチプレクサ１８２乃
至１８５の選択入力Ｓ０及びＳ、を動作させる符号化論
理回路を簡略化するために行われるのである。
チプレクサ１８２及び１８３は８人力及びそれぞれ“指
標（２）“及び“指標（１）”によって制御される最上
位選択入力Ｓ２を有する。これらの“指標”入力は、命
令バッファ内のバイト２及びバイト１が指標モードを有
するか否かを表わしている。従って、マルチプレクサ１
８２乃至１８５はマルチプレクサ１８１と組合って合計
６つの異なるケース及び各ケース毎に考え得る４つの組
合せを復号する。もし複雑な規制詞が即値モードを有し
ていなければ、４つの組合せは復号されるＯｌｌつ、２
つ、或は３つの規制詞の何れかに一致する。しかし−船
釣には複雑な規制詞の後のレベルにおいて復号される規
制詞の数は、その複雑な規制詞が拡張即値モードを有す
るか否かに依存する。これは、マルチプレクサ１８２乃
至１８５の選択入力Ｓ０及びＳ、を動作させる符号化論
理回路を簡略化するために行われるのである。
もし？！雑な規制詞が拡張即値モードを有していること
が見出されれば、符号化論理回路は複雑な規制詞の後の
レベルまで復号できるものと信じ続けるが、復号する規
制詞の数Ｎ′は複雑な規制詞の規制詞位置に等しくセッ
トされる。同様に、複雑な規制詞の後のレベルを表わす
シフトカウントＳＣ′は複雑な規制詞のためのシフトカ
ウントにセットされる。従って、たとえ符号化論理回路
が復号のために複雑な規制詞の後のレベルを選択したと
しても、より深いレベルを表わすＮ′及びＳＣ′の値は
あたかも拡張即値モードを有する複雑な規制詞の後は復
号が許可されないかの如くに同一値を保つ。勿論、複雑
な規制詞が拡張即値モードを有していれば、より深いレ
ベルにおけるデータは拡張即値データを表わし、たとえ
モードデコーダ（第１２図の１１５）がこれらの拡張即
値データを短リテラル或はレジスタ規制詞であるものと
信じていてもレジスタ規制詞或は短リテラルとして復号
することはできない。前述の如く、拡張即値データ並び
に分岐変位は、それらが取り得る値に制限がないので、
短リテラル或はレジスフ規制詞のように見られる恐れが
ある。
が見出されれば、符号化論理回路は複雑な規制詞の後の
レベルまで復号できるものと信じ続けるが、復号する規
制詞の数Ｎ′は複雑な規制詞の規制詞位置に等しくセッ
トされる。同様に、複雑な規制詞の後のレベルを表わす
シフトカウントＳＣ′は複雑な規制詞のためのシフトカ
ウントにセットされる。従って、たとえ符号化論理回路
が復号のために複雑な規制詞の後のレベルを選択したと
しても、より深いレベルを表わすＮ′及びＳＣ′の値は
あたかも拡張即値モードを有する複雑な規制詞の後は復
号が許可されないかの如くに同一値を保つ。勿論、複雑
な規制詞が拡張即値モードを有していれば、より深いレ
ベルにおけるデータは拡張即値データを表わし、たとえ
モードデコーダ（第１２図の１１５）がこれらの拡張即
値データを短リテラル或はレジスタ規制詞であるものと
信じていてもレジスタ規制詞或は短リテラルとして復号
することはできない。前述の如く、拡張即値データ並び
に分岐変位は、それらが取り得る値に制限がないので、
短リテラル或はレジスフ規制詞のように見られる恐れが
ある。
第２５図においては、種々のケース及び組合せのための
シフトカウントに対して：ＧＰＳを前置して、指示され
たレベルに現われる規制詞に関する情報を指定し、Ｒｓ
ｔ、：を前置して、指示されたレベルに現われるレジス
タ規制詞或は短すテラル規制詞に関する情報を識別し；
ＲＥＧを前置して、指示されたレベルに出現する何等か
のレジスタ規制詞に関する情報を表わしている。
シフトカウントに対して：ＧＰＳを前置して、指示され
たレベルに現われる規制詞に関する情報を指定し、Ｒｓ
ｔ、：を前置して、指示されたレベルに現われるレジス
タ規制詞或は短すテラル規制詞に関する情報を識別し；
ＲＥＧを前置して、指示されたレベルに出現する何等か
のレジスタ規制詞に関する情報を表わしている。
復号が許容されるレベルを決定するために、マルチプレ
クサ１８２．１８３．１８４及び１８５の選択入力Ｓ１
及びＳｏをそれぞれ制御するエンコーグ１８６．１８７
．１８８及び１８９に適切な妥当性データが印加される
。ケース。。及びケース。１の場合には、指標モード信
号“指標（２）或は“指標（１）”によってそれぞれ制
御されるマルチプレクサ１９０及び１９１が第２４図の
表に示すサブケースのための３つの有効信号を選択する
。
クサ１８２．１８３．１８４及び１８５の選択入力Ｓ１
及びＳｏをそれぞれ制御するエンコーグ１８６．１８７
．１８８及び１８９に適切な妥当性データが印加される
。ケース。。及びケース。１の場合には、指標モード信
号“指標（２）或は“指標（１）”によってそれぞれ制
御されるマルチプレクサ１９０及び１９１が第２４図の
表に示すサブケースのための３つの有効信号を選択する
。
第２６図はエンコーダ１８６の回路図である。
もし入力Ｐ、 、Ｐ、及びＰｚが全て活動であれば選択
出力Ｓ、及びＳｏは共に活動である。３人力ＡＮＤゲー
ト１９２はこれら３つの全ての人力の一致を検出し、Ｏ
Ｒゲート１９３及び１９４を付活して選択信号を発生さ
せる。もし入力Ｐ０及びＰｌは共に活動であるがＰ２が
非活動であれば、２人力ＡＮＤゲート１９５がＯＲゲー
ト１９４のみを付活するので出力Ｓ、のみが活動となる
。もしＰｏは活動であるがＰ＋が非活動であれば、ゲー
ト１９６がＯＲゲート１９３を付活し、ＯＲゲ−１−１
９４は非活動であるので出力Ｓ０のみが活動となる。も
し３人力Ｐｏ、Ｐ＋及びＰ２が全て非活動であれば、出
力８１及びＳｏは何れも非活動となる。
出力Ｓ、及びＳｏは共に活動である。３人力ＡＮＤゲー
ト１９２はこれら３つの全ての人力の一致を検出し、Ｏ
Ｒゲート１９３及び１９４を付活して選択信号を発生さ
せる。もし入力Ｐ０及びＰｌは共に活動であるがＰ２が
非活動であれば、２人力ＡＮＤゲート１９５がＯＲゲー
ト１９４のみを付活するので出力Ｓ、のみが活動となる
。もしＰｏは活動であるがＰ＋が非活動であれば、ゲー
ト１９６がＯＲゲート１９３を付活し、ＯＲゲ−１−１
９４は非活動であるので出力Ｓ０のみが活動となる。も
し３人力Ｐｏ、Ｐ＋及びＰ２が全て非活動であれば、出
力８１及びＳｏは何れも非活動となる。
エンコーダ１８６乃至１８９、及びマルチプレクサ１９
０及び１９１における遅延を排除するために、符号化論
理回路はマルチプレクサ１８２乃至１８５内に組入れる
べきである。これは第２７図にケース。。の場合につい
て示されている。第２５図のマルチプレクサ１８２に対
応する優先順位付はマルチプレクサ１８２′は６つのゲ
ート１９７．１９８．１９９．２００．２０１、及び２
０２を含み、これらのゲートの出力はＯＲゲート２０３
によって総和される。第２７図の各ゲートが各出力信号
Ｎ′及びＳＣ′の各ビット毎のゲートに対応しているこ
と、及び多くの場合これらのゲートへの２進入力がＯ乃
至１の２進定数であるためにこれらのゲートが除去され
ることに注目されたい。
０及び１９１における遅延を排除するために、符号化論
理回路はマルチプレクサ１８２乃至１８５内に組入れる
べきである。これは第２７図にケース。。の場合につい
て示されている。第２５図のマルチプレクサ１８２に対
応する優先順位付はマルチプレクサ１８２′は６つのゲ
ート１９７．１９８．１９９．２００．２０１、及び２
０２を含み、これらのゲートの出力はＯＲゲート２０３
によって総和される。第２７図の各ゲートが各出力信号
Ｎ′及びＳＣ′の各ビット毎のゲートに対応しているこ
と、及び多くの場合これらのゲートへの２進入力がＯ乃
至１の２進定数であるためにこれらのゲートが除去され
ることに注目されたい。
第２５図の論理を実現するためには、第２５図に規定さ
れている種々の復号レベルのための有効信号、数及びシ
フトカラン１−のような規制詞情報を決定する論理回路
を設ける必要もある。複雑な規制詞、或は複雑な規制詞
後のレベルにおいて復号される規制詞は、その複雑な規
制詞が絶対或は即値アドレス指定モードを有するか否か
に依存しよう。規制詞情報を規定するために、絶対モー
ド及び即値モードを特別なケースとして取扱い、規制詞
情報の記号表示の後にアポストロフィを付すことになる
。第２８図に示すものは、例えば通常のケース、即ち関
連する複雑な規制詞が絶対或は即値アドレス指定モード
を有していない場合に復号される数規制詞である。この
場合には、規制詞の数の値はレベルＩＡ及びレベル２１
Ａでは２、またレベルＩＢ、２Ａ、２ＩＢ及び３１Ａで
は３になっている。
れている種々の復号レベルのための有効信号、数及びシ
フトカラン１−のような規制詞情報を決定する論理回路
を設ける必要もある。複雑な規制詞、或は複雑な規制詞
後のレベルにおいて復号される規制詞は、その複雑な規
制詞が絶対或は即値アドレス指定モードを有するか否か
に依存しよう。規制詞情報を規定するために、絶対モー
ド及び即値モードを特別なケースとして取扱い、規制詞
情報の記号表示の後にアポストロフィを付すことになる
。第２８図に示すものは、例えば通常のケース、即ち関
連する複雑な規制詞が絶対或は即値アドレス指定モード
を有していない場合に復号される数規制詞である。この
場合には、規制詞の数の値はレベルＩＡ及びレベル２１
Ａでは２、またレベルＩＢ、２Ａ、２ＩＢ及び３１Ａで
は３になっている。
第２９図乃至第３８図は他のレベル及び組合せに対する
シフトカウント及び規制詞の数を規定する真理値表であ
る。第２９図乃至第３２図は関連する複雑な規制詞が即
値モード或は絶対モードの何れをも有していない通常の
ケースのための情報を捉供し、第３３図乃至第３８図は
関連する複雑な規制詞が即値モード或は絶対モードを有
しているケースに対する真理値表である。周知のように
、これらの真理値表を実現するための論理回路は、論理
積機能を遂行する第ルベル及び論理和機能を遂行する第
２レベルのような２つのレベルのゲートからなることが
できる。
シフトカウント及び規制詞の数を規定する真理値表であ
る。第２９図乃至第３２図は関連する複雑な規制詞が即
値モード或は絶対モードの何れをも有していない通常の
ケースのための情報を捉供し、第３３図乃至第３８図は
関連する複雑な規制詞が即値モード或は絶対モードを有
しているケースに対する真理値表である。周知のように
、これらの真理値表を実現するための論理回路は、論理
積機能を遂行する第ルベル及び論理和機能を遂行する第
２レベルのような２つのレベルのゲートからなることが
できる。
第３９図乃至第４１図は、第２５図の優先順位論理回路
へ有効信号を供給するために、第４２図の論理回路内に
おいて使用される有効信号を決定する論理回路を示す。
へ有効信号を供給するために、第４２図の論理回路内に
おいて使用される有効信号を決定する論理回路を示す。
“ＲＥＧ有効（ｉ） ”信号は、命令バッファ内のデ
ータのｉ番目のバイトが有効レジスタ規制詞を表わして
いるか否かを指示する。“ＳＬ有効（ｉ） ”信号は
、命令ハソファ内のデータのｉ番目のバイトが、拡張ユ
ニット（第６図の３１）の機能停止によって復号が禁止
されることがないを動始すテラル規制詞を表わし得るか
うかを指示する。“Ｒ３Ｌ有効（ｉ） ”信号は、命
令バッファ内のデータのｉ番目のハイドが、拡張ユニッ
トの機能停止によって復号が禁止されることがない有効
レジスタ規制詞或は有効短リテラル規制詞を表し得るか
否かを表わしている。
ータのｉ番目のバイトが有効レジスタ規制詞を表わして
いるか否かを指示する。“ＳＬ有効（ｉ） ”信号は
、命令ハソファ内のデータのｉ番目のバイトが、拡張ユ
ニット（第６図の３１）の機能停止によって復号が禁止
されることがないを動始すテラル規制詞を表わし得るか
うかを指示する。“Ｒ３Ｌ有効（ｉ） ”信号は、命
令バッファ内のデータのｉ番目のハイドが、拡張ユニッ
トの機能停止によって復号が禁止されることがない有効
レジスタ規制詞或は有効短リテラル規制詞を表し得るか
否かを表わしている。
ｉが１に等しいケースは特別なケースとして取扱われ、
信号は第３９図の論理回路を用いて決定される。命令レ
ジスタ内の第１データバイトは、それがレジスタモード
を有している時、それがデータの有効バイトである時、
そして汎用ユニットが機能停止している時の命令内読出
し競合サイクル中にデコーダが動作していない限り、復
号することが可能である。前述の如く、命令内読出し競
合が検出されると、レジスタ規制詞は転送ユニット（第
６図の３０）の代りに汎用ユニット（第６図の３２）に
よって処理される。これらの論理条件はゲート２０６及
び２０７によって決定される。
信号は第３９図の論理回路を用いて決定される。命令レ
ジスタ内の第１データバイトは、それがレジスタモード
を有している時、それがデータの有効バイトである時、
そして汎用ユニットが機能停止している時の命令内読出
し競合サイクル中にデコーダが動作していない限り、復
号することが可能である。前述の如く、命令内読出し競
合が検出されると、レジスタ規制詞は転送ユニット（第
６図の３０）の代りに汎用ユニット（第６図の３２）に
よって処理される。これらの論理条件はゲート２０６及
び２０７によって決定される。
もし第１ハイドが短リテラルモードを有している時、も
しその対応有効データフラグＩ有効（１）”が活動であ
り且つ拡張ユニットが機能停止していなければ、有効で
あると考えられる。これらの条件はゲート２０８によっ
て検出される。ＯＲゲート２０９は第１バイトが有効レ
ジスタ規制詞或は有効短すテラル規制詞の何れかと考え
られるか否かを表わす信号“Ｒ３Ｌ有効（１）”を供給
する。
しその対応有効データフラグＩ有効（１）”が活動であ
り且つ拡張ユニットが機能停止していなければ、有効で
あると考えられる。これらの条件はゲート２０８によっ
て検出される。ＯＲゲート２０９は第１バイトが有効レ
ジスタ規制詞或は有効短すテラル規制詞の何れかと考え
られるか否かを表わす信号“Ｒ３Ｌ有効（１）”を供給
する。
第４０図は命令ハソファ内のバイト２が有効レジスタ規
制詞或は有効短すテラル規制詞と考えられるか否かを決
定するための回路の回路図である。
制詞或は有効短すテラル規制詞と考えられるか否かを決
定するための回路の回路図である。
バイト２がレジスタモードを有し且つバイト２に関連す
る有効データフラグがセントされている時には、バイト
２は有効レジスタ規制詞と考えられる。これはゲート２
１１によって検出される。もしバイト２の有効フラグが
セットされ、バイト２が短リテラルモードを有し、バイ
ト１が短リテラルモードを有しておらず、且つ拡張ユニ
ットが機能停止していなければ、命令バッファ内のバイ
ト２は有効短すテラル規制詞であると見做される。
る有効データフラグがセントされている時には、バイト
２は有効レジスタ規制詞と考えられる。これはゲート２
１１によって検出される。もしバイト２の有効フラグが
セットされ、バイト２が短リテラルモードを有し、バイ
ト１が短リテラルモードを有しておらず、且つ拡張ユニ
ットが機能停止していなければ、命令バッファ内のバイ
ト２は有効短すテラル規制詞であると見做される。
これらの条件はゲート２１２によって検出される。
ＯＲゲート２１３は、命令バッファ内のバイト２が有効
レジスタ規制詞或は有効短すテラル規制詞の何れかであ
るか否かを決定する。
レジスタ規制詞或は有効短すテラル規制詞の何れかであ
るか否かを決定する。
第４１図は、命令バッファ内のバイト３乃至８が有効レ
ジスタ規制詞或は有効短すテラル規制詞と見做し得るか
否かを決定するための論理回路の回路図である。（これ
らの信号は、第２５図の論理トリー内で使用される前に
第４２図の回路によって更に審査される。）命令バッフ
ァ内のバイトｉは、それがレジスタモードを有し且つそ
のバイトに対応する有効データフラグがセットされてい
れば、有効レジスタ規制詞である可能性がある。
ジスタ規制詞或は有効短すテラル規制詞と見做し得るか
否かを決定するための論理回路の回路図である。（これ
らの信号は、第２５図の論理トリー内で使用される前に
第４２図の回路によって更に審査される。）命令バッフ
ァ内のバイトｉは、それがレジスタモードを有し且つそ
のバイトに対応する有効データフラグがセットされてい
れば、有効レジスタ規制詞である可能性がある。
これはゲート２１４によって検出される。命令バッファ
内のバイトｉは、対応有効データフラグがセットされ、
それが短リテラルモードを有し、拡張ユニットが機能停
止しておらず、且つバイト１或はバイト２が何れも有効
短すテラル規制詞でなければ、有効短すテラル規制詞で
あり得る。換言すれば、命令バッファ内のバイトｉは、
もし現サイクル内にバイトｉを復号することが不可能で
あれば、有効短すテラル規制詞であると見做すことはで
きない。これらの条件はゲート２１５及び２１６によっ
て検出される。ＯＲゲート２１７は、命令バッファ内の
バイｌ−ｉを有効レジスタ規制詞或は有効短すテラル規
制詞の何れかと見做し得るか否かを決定する。
内のバイトｉは、対応有効データフラグがセットされ、
それが短リテラルモードを有し、拡張ユニットが機能停
止しておらず、且つバイト１或はバイト２が何れも有効
短すテラル規制詞でなければ、有効短すテラル規制詞で
あり得る。換言すれば、命令バッファ内のバイトｉは、
もし現サイクル内にバイトｉを復号することが不可能で
あれば、有効短すテラル規制詞であると見做すことはで
きない。これらの条件はゲート２１５及び２１６によっ
て検出される。ＯＲゲート２１７は、命令バッファ内の
バイｌ−ｉを有効レジスタ規制詞或は有効短すテラル規
制詞の何れかと見做し得るか否かを決定する。
第４２図はある複雑な規制間を有効と見做し得るか否か
を決定し、またある複雑な規制間に続くハイドを有効レ
ジスタ規制詞或は有効短すテラル規制詞と考え得るか否
かを決定する回路の回路図である。−船釣には、汎用ユ
ニットが機能停止しておらず且つ複雑な規制間の最終バ
イトの対応有効データフラグがセットされていれば、そ
の複雑な規制間は有効であるものと考えられる。この例
外は、複雑な規制間がレベル３において有効であること
を表わす信号が、ハイド３が有効レジスタ規制詞である
か否かをも表わすことである。これは、バイト３がレジ
スタ規制詞である時にケース。。を復号するためになさ
れる。この特別なケースはＯＲゲート２２１によって考
慮される。それ以外の場合には、対応有効データフラグ
のセントと汎用ユニットの機能非停止との一致をそれぞ
れのゲート２２２．２２３．２２４．２２５、・・・２
２６によって検出する。複雑な規制間の最終バイトの妥
当性条件を決定するために、その複雑な規制間に関連す
るシフトカウント（ＧＰＳｉＳＣ）がマルチプレクサ２
２７の選択人力へ供給される。
を決定し、またある複雑な規制間に続くハイドを有効レ
ジスタ規制詞或は有効短すテラル規制詞と考え得るか否
かを決定する回路の回路図である。−船釣には、汎用ユ
ニットが機能停止しておらず且つ複雑な規制間の最終バ
イトの対応有効データフラグがセットされていれば、そ
の複雑な規制間は有効であるものと考えられる。この例
外は、複雑な規制間がレベル３において有効であること
を表わす信号が、ハイド３が有効レジスタ規制詞である
か否かをも表わすことである。これは、バイト３がレジ
スタ規制詞である時にケース。。を復号するためになさ
れる。この特別なケースはＯＲゲート２２１によって考
慮される。それ以外の場合には、対応有効データフラグ
のセントと汎用ユニットの機能非停止との一致をそれぞ
れのゲート２２２．２２３．２２４．２２５、・・・２
２６によって検出する。複雑な規制間の最終バイトの妥
当性条件を決定するために、その複雑な規制間に関連す
るシフトカウント（ＧＰＳｉＳＣ）がマルチプレクサ２
２７の選択人力へ供給される。
マルチプレクサ２２７はゲート２２２．２２３．２２１
．２２５、・・・ ２２６の関連する１つを選択する。
．２２５、・・・ ２２６の関連する１つを選択する。
同様にして、複雑な規制用に関連するシフトカウントは
マルチプレクサ２２８の選択人力に供給される。マルチ
プレクサ２２８はシフタとして機能し、複雑な規制用に
続くバイト位置に対応する第４１図からのレジスタ妥当
性或は短リテラル妥当性信号を選択し、また複雑な規制
用に続く第２ハイドに対応するレジスタ妥当性信号をも
選択する。更に、マルチプレクサ２２Ｂは複雑な規制用
に続くこれらのハイド内に包含される短リテラルデータ
及びレジスタアドレスをも選択し、第５４図、第５６図
及び第５８図に基いて詳細を後述する回路によって最終
的にＴＲ及びＸＩ−バスに供給されるレジスタ規制用或
は短すテラル規制詞に関するデータを発生する。レジス
タデータ及び短リテラルデータのフォーマットは第５３
図に、またレジスタアドレスのフォーマットは第５５図
に示す。
マルチプレクサ２２８の選択人力に供給される。マルチ
プレクサ２２８はシフタとして機能し、複雑な規制用に
続くバイト位置に対応する第４１図からのレジスタ妥当
性或は短リテラル妥当性信号を選択し、また複雑な規制
用に続く第２ハイドに対応するレジスタ妥当性信号をも
選択する。更に、マルチプレクサ２２Ｂは複雑な規制用
に続くこれらのハイド内に包含される短リテラルデータ
及びレジスタアドレスをも選択し、第５４図、第５６図
及び第５８図に基いて詳細を後述する回路によって最終
的にＴＲ及びＸＩ−バスに供給されるレジスタ規制用或
は短すテラル規制詞に関するデータを発生する。レジス
タデータ及び短リテラルデータのフォーマットは第５３
図に、またレジスタアドレスのフォーマットは第５５図
に示す。
第４３図は単一のサイクル中に即値アドレス指定モード
或は絶対アドレス指定モードを有する複雑な規制用を含
む３つまでの規制用を同時に復号するために規制用の初
期ＩＮ’及びシフトカウントＳＣ’を決定するために使
用されるシフトカウント論理回路の回路図である。論理
ユニット２３１には第２８図乃至第３２図、及び第３９
図乃至第４２図の論理回路が組込まれ、通常のケースに
おける規制用情報を提供する。別の論理ユニット２３２
は第３３図乃至第４２図に従って即値ケース或は絶対ケ
ースのための規制用情報を決定する。
或は絶対アドレス指定モードを有する複雑な規制用を含
む３つまでの規制用を同時に復号するために規制用の初
期ＩＮ’及びシフトカウントＳＣ’を決定するために使
用されるシフトカウント論理回路の回路図である。論理
ユニット２３１には第２８図乃至第３２図、及び第３９
図乃至第４２図の論理回路が組込まれ、通常のケースに
おける規制用情報を提供する。別の論理ユニット２３２
は第３３図乃至第４２図に従って即値ケース或は絶対ケ
ースのための規制用情報を決定する。
第２５図の優先順位論理回路及びマルチプレクサが重複
使用されて論理ユニット２３３及び２３４を構成してい
る。論理ユニット２３３は複雑な規制用が即値アドレス
指定モード或は絶対アドレス指定モードの何れをも有し
ていない通常の状態における４つの各基本ケース毎にＮ
′及びＳＣ′を決定し、論理ユニット２３４は複雑な規
制用が即値アドレス指定モード或は絶対アドレス指定モ
ードを有することが想定される４つの基本ケースのＮ′
及びＳＣ′を決定する。これらの８つの考え得るケース
の特定の１つを選択するためにマルチプレクサ２３５が
設けられている。ある基本ケースは以上と同じ技法で選
択されるが論理ユニット２３３或は２３４の何れかから
の出力の選択は、その特定基本ケースにおける複雑な規
制用が即値アドレス指定モード或は絶対アドレス指定モ
ードを有しているか否かを決定する関連ＯＲゲート２３
６．２３７．２３８．２３９によって決定される。
使用されて論理ユニット２３３及び２３４を構成してい
る。論理ユニット２３３は複雑な規制用が即値アドレス
指定モード或は絶対アドレス指定モードの何れをも有し
ていない通常の状態における４つの各基本ケース毎にＮ
′及びＳＣ′を決定し、論理ユニット２３４は複雑な規
制用が即値アドレス指定モード或は絶対アドレス指定モ
ードを有することが想定される４つの基本ケースのＮ′
及びＳＣ′を決定する。これらの８つの考え得るケース
の特定の１つを選択するためにマルチプレクサ２３５が
設けられている。ある基本ケースは以上と同じ技法で選
択されるが論理ユニット２３３或は２３４の何れかから
の出力の選択は、その特定基本ケースにおける複雑な規
制用が即値アドレス指定モード或は絶対アドレス指定モ
ードを有しているか否かを決定する関連ＯＲゲート２３
６．２３７．２３８．２３９によって決定される。
ＶＡＸアーキテクチャの欠点は、即値アドレス指定モー
ド或は絶対アドレス指定モードを有する複雑な規制用に
関連する規制用情報が、その複雑な規制用のデータ型の
関数であることである。復号論理回路及びマルチプレク
サ（即ちシック）（第１２図の１０５及び１０６）にお
ける遅延がモードデコーダ（第１２図の１１５）におけ
る遅延より蟲かに大きいために、データ型は第４３図の
シフトカウント論理回路が最後に受信する情報片である
。従って第４３図のシフトカウント論理回路を通るいわ
ゆるクリティカルバスはデータ型情報の°信号経路によ
って決定される。このクリティカルバスを第４４図に示
す。
ド或は絶対アドレス指定モードを有する複雑な規制用に
関連する規制用情報が、その複雑な規制用のデータ型の
関数であることである。復号論理回路及びマルチプレク
サ（即ちシック）（第１２図の１０５及び１０６）にお
ける遅延がモードデコーダ（第１２図の１１５）におけ
る遅延より蟲かに大きいために、データ型は第４３図の
シフトカウント論理回路が最後に受信する情報片である
。従って第４３図のシフトカウント論理回路を通るいわ
ゆるクリティカルバスはデータ型情報の°信号経路によ
って決定される。このクリティカルバスを第４４図に示
す。
ＧＰＳ ’規制詞情報論理ユニット２３２においてデー
タ型は複雑な規制用のシフトカウントＧＰＳＪを決定す
る。ＧＰＳＪ′はマルチプレクサ（即ちシフタ）２２７
．２２８の制御入力に印加されて３つまでの有効信号■
を選択させ、有効信号■は優先順位エンコーダ１８６．
１８７．１８８或は１８９に印加される。これらのエン
コーダはそれぞれマルチプレクサ１８２．１８３．１８
４！１ｉ５２は１８５を制御して４つの機能Ｆ、の中か
ら特定の１つを選択させ、結果Ｇ、を得る。第４４図に
示すように、絶対モード或は即値モードを有する複雑な
規制用に関する情報は、命令に関連する規制用のシーケ
ンス内のその複雑な規制用の位置に依存する。マルチプ
レクサ（第１２図の１０６）は、復号すべき次の３つの
規制用のデータ型を選択する。第４４図において、指標
ｊはマルチプレクサ（第１２図の１０６）からＧＰＳ
’規制詞論理ユニット２３２へ供給される３つのデータ
型の特定の１つを識別する。この指標ｊは、複雑な規制
詞に付随する指標規制詞が存在する時の命令バッファ内
の複雑な規制詞のペースレジスタのバイト番号指定とは
異なる。
タ型は複雑な規制用のシフトカウントＧＰＳＪを決定す
る。ＧＰＳＪ′はマルチプレクサ（即ちシフタ）２２７
．２２８の制御入力に印加されて３つまでの有効信号■
を選択させ、有効信号■は優先順位エンコーダ１８６．
１８７．１８８或は１８９に印加される。これらのエン
コーダはそれぞれマルチプレクサ１８２．１８３．１８
４！１ｉ５２は１８５を制御して４つの機能Ｆ、の中か
ら特定の１つを選択させ、結果Ｇ、を得る。第４４図に
示すように、絶対モード或は即値モードを有する複雑な
規制用に関する情報は、命令に関連する規制用のシーケ
ンス内のその複雑な規制用の位置に依存する。マルチプ
レクサ（第１２図の１０６）は、復号すべき次の３つの
規制用のデータ型を選択する。第４４図において、指標
ｊはマルチプレクサ（第１２図の１０６）からＧＰＳ
’規制詞論理ユニット２３２へ供給される３つのデータ
型の特定の１つを識別する。この指標ｊは、複雑な規制
詞に付随する指標規制詞が存在する時の命令バッファ内
の複雑な規制詞のペースレジスタのバイト番号指定とは
異なる。
例えば第３３図と第３５図とを比較されたい。
第３３図の規制詞情報は指標レジスタが指定されない場
合に関し、第３５図の規制詞情報は指標レジスタが指定
されている場合に関する。第３３図及び第３５図の真理
値表は、第３３図においては複雑な規制詞のモードが命
令バッファのバイト１内のビ・ノド４によって表わされ
ているのに対して、第３５図においては複雑な規制詞の
モードが命令バッファ内のバイト２のビット４によって
表わされていることを除けば、同一である。
合に関し、第３５図の規制詞情報は指標レジスタが指定
されている場合に関する。第３３図及び第３５図の真理
値表は、第３３図においては複雑な規制詞のモードが命
令バッファのバイト１内のビ・ノド４によって表わされ
ているのに対して、第３５図においては複雑な規制詞の
モードが命令バッファ内のバイト２のビット４によって
表わされていることを除けば、同一である。
第４４図に示すように、即値モード或は絶対モードをを
する複雑な規制詞の場合に規制詞情報を決定するための
論理は、初めに指標レジスタが指定されているか否かに
従って複雑な規制詞のモードを決定することによって簡
略化することができる。この選択は論理ユニット即ちマ
ルチプレクサ２３３によって遂行される。第３３図及び
第３５図の真理値表を更に検討すれば、即値アドレス指
定モード或は絶対アドレス指定モードを有する複雑な規
制詞に関して異なる情報をもたらすデータ型には４つの
異なる組合せしか存在しないことが明白である。これら
４つの異なる組合せは、複雑な規制詞に続く変位、或は
ペースレジスタ指定に続く即値データが１．２．４或は
それ以上のバイトを有しているか否かを決定する。これ
ら４つの組合せは、第４４図に示すゲート２３４．２３
５．２３６及び２３７によって検出することができる。
する複雑な規制詞の場合に規制詞情報を決定するための
論理は、初めに指標レジスタが指定されているか否かに
従って複雑な規制詞のモードを決定することによって簡
略化することができる。この選択は論理ユニット即ちマ
ルチプレクサ２３３によって遂行される。第３３図及び
第３５図の真理値表を更に検討すれば、即値アドレス指
定モード或は絶対アドレス指定モードを有する複雑な規
制詞に関して異なる情報をもたらすデータ型には４つの
異なる組合せしか存在しないことが明白である。これら
４つの異なる組合せは、複雑な規制詞に続く変位、或は
ペースレジスタ指定に続く即値データが１．２．４或は
それ以上のバイトを有しているか否かを決定する。これ
ら４つの組合せは、第４４図に示すゲート２３４．２３
５．２３６及び２３７によって検出することができる。
即値モード或は絶対モードを有する複雑な規制詞の場合
に用いられるデータ型情報のクリティカルパスを短縮す
るために、第４３図の回路を第４５図の如く変更するこ
とが好ましい。絶対アドレス指定モード或は即値アドレ
ス指定モードの何れをも有していない複雑な規制詞の場
合のＮ′及びＳＣ′を決定するために、規制詞情報論理
ユニノ）２４１及び第２５図に対応するトリー論理ユニ
ット２４２を設けである。
に用いられるデータ型情報のクリティカルパスを短縮す
るために、第４３図の回路を第４５図の如く変更するこ
とが好ましい。絶対アドレス指定モード或は即値アドレ
ス指定モードの何れをも有していない複雑な規制詞の場
合のＮ′及びＳＣ′を決定するために、規制詞情報論理
ユニノ）２４１及び第２５図に対応するトリー論理ユニ
ット２４２を設けである。
第４７図に基いて後述する規制詞セレクタ論理ユニット
２４３は、復号すべき次の３つの規制詞の何れかが絶対
アドレス指定モード或は即値アドレス指定モードを有す
る複雑な規制詞であるか否かを決定するために、及びこ
れらの規制詞の第１の規制詞を識別するために使用され
る。規制詞セレクタ論理ユニットはマルチプレクサ２４
４を制御して、絶対モード或は即値モードを有する複雑
な規制詞が存在しない場合にはトリー論理ユニット２４
２からＮ′及びＳＣ′を選択させ、それ以外の場合には
絶対モード或は即値モードを有する第１の複雑な規制詞
に関連して決定されたＮ′及びＳＣ′の値を選択させる
。第４５図に示すように、例えば入力ＯＯは絶対モード
或は即値モードを有する規制詞が存在しない時にＮ′及
びｓｃ′を選択し、入力０１は第１規制詞が絶対モード
或は即値モードを有するものとして計算されたＮ′及び
ｓｃ’を選択し、入力１０は第２規制詞が絶対モード或
は即値モードを有するものとして計算されたＮ′及びＳ
Ｃ′を受け、入力１１は第３規制詞が絶対モード或は即
値モードを有するものとして計算されたＮ′及びＳＣ′
を選択する。
２４３は、復号すべき次の３つの規制詞の何れかが絶対
アドレス指定モード或は即値アドレス指定モードを有す
る複雑な規制詞であるか否かを決定するために、及びこ
れらの規制詞の第１の規制詞を識別するために使用され
る。規制詞セレクタ論理ユニットはマルチプレクサ２４
４を制御して、絶対モード或は即値モードを有する複雑
な規制詞が存在しない場合にはトリー論理ユニット２４
２からＮ′及びＳＣ′を選択させ、それ以外の場合には
絶対モード或は即値モードを有する第１の複雑な規制詞
に関連して決定されたＮ′及びＳＣ′の値を選択させる
。第４５図に示すように、例えば入力ＯＯは絶対モード
或は即値モードを有する規制詞が存在しない時にＮ′及
びｓｃ′を選択し、入力０１は第１規制詞が絶対モード
或は即値モードを有するものとして計算されたＮ′及び
ｓｃ’を選択し、入力１０は第２規制詞が絶対モード或
は即値モードを有するものとして計算されたＮ′及びＳ
Ｃ′を受け、入力１１は第３規制詞が絶対モード或は即
値モードを有するものとして計算されたＮ′及びＳＣ′
を選択する。
３つの規制詞のシリーズにおける１つの複雑な規制詞の
考え得る各位置毎にマルチプレクサ２４５．２４６．２
４７が設けられており、各マルチプレクサは複雑な規制
詞に関するモード情報及び指標レジスタの指定の有無に
基づく４つの組合せ毎に計算されたＮ′及びＳＣ′の値
を選択する。
考え得る各位置毎にマルチプレクサ２４５．２４６．２
４７が設けられており、各マルチプレクサは複雑な規制
詞に関するモード情報及び指標レジスタの指定の有無に
基づく４つの組合せ毎に計算されたＮ′及びＳＣ′の値
を選択する。
第４４図と第４５図とを比較すると符号化論理ユニット
即ちエンコーダ（１８６乃至１８９）をより低レベルの
マルチプレクサ及びシック（２２７，２２８）の前にブ
ツシュすることによってクリテカルパスが短縮されてい
ることが分る。これは、第４５図のマルチプレクサ２４
５に関連する規制詞情報論理ユニットの詳細を示す第４
６図に明示されている。ＧＰＳ’規制詞規制論理ユニッ
ト２４９は、第２５図の回路が受信する信号に対応する
妥当性信号を、対応するケース及びサブヶ一スに関連し
て受信する複数のエンコーダ２５１乃至２５６を含む。
即ちエンコーダ（１８６乃至１８９）をより低レベルの
マルチプレクサ及びシック（２２７，２２８）の前にブ
ツシュすることによってクリテカルパスが短縮されてい
ることが分る。これは、第４５図のマルチプレクサ２４
５に関連する規制詞情報論理ユニットの詳細を示す第４
６図に明示されている。ＧＰＳ’規制詞規制論理ユニッ
ト２４９は、第２５図の回路が受信する信号に対応する
妥当性信号を、対応するケース及びサブヶ一スに関連し
て受信する複数のエンコーダ２５１乃至２５６を含む。
規制詞情報論理ユニット２４９内には、第４２図に示す
ゲート２２２乃至２２６に対応するゲート２５７乃至２
６１も示されている。エンコーダ２５１乃至２５６はそ
れぞれ４人カマルチブレクサ２６２乃至２６７を制御し
、複雑な規制詞のベースに続くバイト、語或はロングワ
ード変位或は即値データのケースに対して第３３図及び
第３５図の真理値表内の値に対応するＮ及びＳＣ値を選
択させる。別の２人カマルチプレクサ２６８．２６９は
拡張即値モードに対するＮ及びＳＣ値を選択する。
ゲート２２２乃至２２６に対応するゲート２５７乃至２
６１も示されている。エンコーダ２５１乃至２５６はそ
れぞれ４人カマルチブレクサ２６２乃至２６７を制御し
、複雑な規制詞のベースに続くバイト、語或はロングワ
ード変位或は即値データのケースに対して第３３図及び
第３５図の真理値表内の値に対応するＮ及びＳＣ値を選
択させる。別の２人カマルチプレクサ２６８．２６９は
拡張即値モードに対するＮ及びＳＣ値を選択する。
第４５図の好ましい回路を使用することによって、クリ
ティカルパスは第４４図に示すゲート２３４乃至２３７
及び第４５図に示す２レベルのマルチプレクサを通るデ
ータ型情報の遅延まで短縮されている。第４４図のゲー
ト２３４乃至２３７における遅延は、復号論理ユニット
（第１２図の１０５）を使用してデータ型情報を第４４
図のＯＲゲート２３４及び２３５の出力に対応する符号
化された形状としこれらの符号化された２ビツトを関連
マルチプレクサ２４５．２４６．２４７の選択入力Ｓ１
及びＳｏへ供給することによって、排除することができ
る。
ティカルパスは第４４図に示すゲート２３４乃至２３７
及び第４５図に示す２レベルのマルチプレクサを通るデ
ータ型情報の遅延まで短縮されている。第４４図のゲー
ト２３４乃至２３７における遅延は、復号論理ユニット
（第１２図の１０５）を使用してデータ型情報を第４４
図のＯＲゲート２３４及び２３５の出力に対応する符号
化された形状としこれらの符号化された２ビツトを関連
マルチプレクサ２４５．２４６．２４７の選択入力Ｓ１
及びＳｏへ供給することによって、排除することができ
る。
第４７図は第４５図に使用されている規制詞セレクタ論
理ユニット２４３の詳細回路を示す。もし命令バッファ
内のバイト１が絶対モード或は即値モードを有していれ
ば、或はもしバイト１が指標レジスタを指定し且つバイ
ト２が絶対モードを有していれば、或はもしバイト１が
指標レジスタを指定し且つバイト２が即値モードを有し
ていれば、第１規制詞は絶対モード或は即値モードを有
するものと認識される。これらの条件はゲート２７１．
２７２及び２７３によって検出される。
理ユニット２４３の詳細回路を示す。もし命令バッファ
内のバイト１が絶対モード或は即値モードを有していれ
ば、或はもしバイト１が指標レジスタを指定し且つバイ
ト２が絶対モードを有していれば、或はもしバイト１が
指標レジスタを指定し且つバイト２が即値モードを有し
ていれば、第１規制詞は絶対モード或は即値モードを有
するものと認識される。これらの条件はゲート２７１．
２７２及び２７３によって検出される。
もしバイト１がレジスタモード或は短リテラルモードの
何れをも有していないことをゲート２７４が検出すれば
、第１規制詞は無効であるか或は複雑な規制詞であるか
の何れかであり第２の複雑な規制詞は復号されないから
、第２規制詞が絶対モードであるか即値モードであるか
は重要ではない。
何れをも有していないことをゲート２７４が検出すれば
、第１規制詞は無効であるか或は複雑な規制詞であるか
の何れかであり第２の複雑な規制詞は復号されないから
、第２規制詞が絶対モードであるか即値モードであるか
は重要ではない。
それ以外の場合には、バイト２が即値モードを有してい
る時、或はバイト２が指標レジスタを指定し且つバイト
３が絶対モードを有している時、或はバイト２が指標レ
ジスタを指定し且つバイト３が即値モードを指定してい
る時に、絶対モード或は即値モードを有する第２規制詞
に関する規制詞情報が選択される。これらの条件はゲー
ト２７５乃至２７９によって検出される。同様にして、
ゲート２７４及び２８０が、バイト１及びバイト２が共
にレジスタモード或は短リテラルモードを有しているこ
とを検出した時に限って第３規制詞が絶対モード或は即
値モードを有していることとされる。この条件が満たさ
れた時、もしバイト３が絶対モード或は即値モードを有
していれば、或はもしバイト３が指標レジスタを指定し
且つバイト４が絶対モードを有していれば、或はバイト
３が指標レジスタを指定し且つバイト４が即値モードを
有していれば、第３規制詞に関する複雑な或は即値規制
詞情報が選択される。これらの条件はゲート２８１乃至
２８５によって検出される。第４５図のマルチプレクサ
２４４を動作させるために、第４７図の論理ユニットは
選択信号を符号化する２つのＯＲゲート２８６．２８７
を含む。
る時、或はバイト２が指標レジスタを指定し且つバイト
３が絶対モードを有している時、或はバイト２が指標レ
ジスタを指定し且つバイト３が即値モードを指定してい
る時に、絶対モード或は即値モードを有する第２規制詞
に関する規制詞情報が選択される。これらの条件はゲー
ト２７５乃至２７９によって検出される。同様にして、
ゲート２７４及び２８０が、バイト１及びバイト２が共
にレジスタモード或は短リテラルモードを有しているこ
とを検出した時に限って第３規制詞が絶対モード或は即
値モードを有していることとされる。この条件が満たさ
れた時、もしバイト３が絶対モード或は即値モードを有
していれば、或はもしバイト３が指標レジスタを指定し
且つバイト４が絶対モードを有していれば、或はバイト
３が指標レジスタを指定し且つバイト４が即値モードを
有していれば、第３規制詞に関する複雑な或は即値規制
詞情報が選択される。これらの条件はゲート２８１乃至
２８５によって検出される。第４５図のマルチプレクサ
２４４を動作させるために、第４７図の論理ユニットは
選択信号を符号化する２つのＯＲゲート２８６．２８７
を含む。
第１２図に関連して説明したように、シフトカウント論
理ユニット１２３は１つ、２つ或は３つまでの規制詞を
復号するために使用される複数のトリーを含む。−船釣
なケースに関連するトリーＲ１、Ｒ２、Ｒ２Ｈ，Ｒ３及
びＲ３ＸＲは第４５図に示す一般的なケースに関連する
論理の若干のサブセットである。
理ユニット１２３は１つ、２つ或は３つまでの規制詞を
復号するために使用される複数のトリーを含む。−船釣
なケースに関連するトリーＲ１、Ｒ２、Ｒ２Ｈ，Ｒ３及
びＲ３ＸＲは第４５図に示す一般的なケースに関連する
論理の若干のサブセットである。
第４８図はＲ１トリーに関連する論理回路である。第１
規制詞に関連する規制詞情報だけが関係しているので、
−ｉ的なケースは大巾に簡略化されている。例えば関連
妥当性情報は、レベル１におけるレジスタ規制詞或は短
すテラル規制詞が有効であるか否か、或はレベル２Ｉ或
はレベル１における複雑な規制詞が有効か否かという事
実だけを含む。関連情報は基本ケースによって、及びバ
イトｌが指標レジスタを指定しているか否かによって、
及び第１規制詞が絶対モード或は即値モードを有する複
雑な規制詞であるか否かによって選択されるから、これ
らの妥当性信号の優先順位を指示する必要はない。
規制詞に関連する規制詞情報だけが関係しているので、
−ｉ的なケースは大巾に簡略化されている。例えば関連
妥当性情報は、レベル１におけるレジスタ規制詞或は短
すテラル規制詞が有効であるか否か、或はレベル２Ｉ或
はレベル１における複雑な規制詞が有効か否かという事
実だけを含む。関連情報は基本ケースによって、及びバ
イトｌが指標レジスタを指定しているか否かによって、
及び第１規制詞が絶対モード或は即値モードを有する複
雑な規制詞であるか否かによって選択されるから、これ
らの妥当性信号の優先順位を指示する必要はない。
Ｒ１論理トリーは、トリーの頂上に２人カマルチブレク
サ２９１、第１の複雑な規制詞に関する情報を選択する
８人カマルチプレクサ２９２、及び４つの各基本ケース
に従って情報を選択するマルチプレクサ２９３を含む。
サ２９１、第１の複雑な規制詞に関する情報を選択する
８人カマルチプレクサ２９２、及び４つの各基本ケース
に従って情報を選択するマルチプレクサ２９３を含む。
ゲート２９４に示されているように、バイト１が有効レ
ジスタ規制詞或は有効短すテラル規制詞である時には、
ケース。。、ケース。１及びケース、。においてはＮ′
は１に等しく、またＳＣ′も１に等しい。バイト１が指
標レジスタを指定している時には、バイト２から始まる
複雑な規制詞は、それがゲート２９５及びマルチプレク
サ２９７によって有効であることが検出されれば復号さ
れる。ケース１．の場合にはゲート２９６が、Ｎを１に
等しく選択し、この複雑な規制詞が有効である時にはバ
イト１から始まる複雑な規制詞に関連するシフトカウン
トを選択する。
ジスタ規制詞或は有効短すテラル規制詞である時には、
ケース。。、ケース。１及びケース、。においてはＮ′
は１に等しく、またＳＣ′も１に等しい。バイト１が指
標レジスタを指定している時には、バイト２から始まる
複雑な規制詞は、それがゲート２９５及びマルチプレク
サ２９７によって有効であることが検出されれば復号さ
れる。ケース１．の場合にはゲート２９６が、Ｎを１に
等しく選択し、この複雑な規制詞が有効である時にはバ
イト１から始まる複雑な規制詞に関連するシフトカウン
トを選択する。
第４９図はＲ２トリーのシフトカウント論理回路を示す
。トリー頂部のマルチプレクサ３００は、第１或は第２
規制詞の何れもが絶対モード或は即値モードを有してい
ないものとして選択される場合には第２５図の一般トリ
ーの簡略化バージョン３０１を、或は第１規制詞が複雑
なモード或は即値モードを有していることを見出した場
合にはマルチプレクサ３０２の出力を、或は第１規制詞
がレジスタ規制詞或は短すテラル規制詞の何れかであり
且つ第２規制詞が絶対モード或は即値モードを有する複
雑な規制詞である場合には別のマルチプレクサ３０３の
出力を選択する。第４９図と第４５図とを比較すれば、
Ｒ２トリーは、符号化論理が、最初の２つの規制詞に関
連する妥当性信号を考慮するだけでよいという想定に基
いて、−船釣ケースのためのトリーを簡略化したに過ぎ
ないことは明白であろう。
。トリー頂部のマルチプレクサ３００は、第１或は第２
規制詞の何れもが絶対モード或は即値モードを有してい
ないものとして選択される場合には第２５図の一般トリ
ーの簡略化バージョン３０１を、或は第１規制詞が複雑
なモード或は即値モードを有していることを見出した場
合にはマルチプレクサ３０２の出力を、或は第１規制詞
がレジスタ規制詞或は短すテラル規制詞の何れかであり
且つ第２規制詞が絶対モード或は即値モードを有する複
雑な規制詞である場合には別のマルチプレクサ３０３の
出力を選択する。第４９図と第４５図とを比較すれば、
Ｒ２トリーは、符号化論理が、最初の２つの規制詞に関
連する妥当性信号を考慮するだけでよいという想定に基
いて、−船釣ケースのためのトリーを簡略化したに過ぎ
ないことは明白であろう。
第５０図は、バイト１がレジスタ規制詞或は短リテラル
の何れでもなく、且つ第２規制詞が短リテラルである時
には復号されない規制詞である場合に限って使用される
Ｒ２Ｒ１−リーの論理図である。Ｒ２Ｒ１−リーは、例
えば要求されつつある第２規制詞が“書込み”アクセス
型である時（この場合、もし第２規制詞が短すテラル規
制詞であればアドレス指定障害が発生する）に要求論理
ユニット（第１２図の１１４）によって要求されるトリ
ーである。アドレス指定障害は次のサイクル中に短すテ
ラル規制詞が復号すべき第１規制詞となった時に検出可
能であるから、これはアドレス指定障害の検出を簡略化
することになり、またアドレス指定障害を第１規制詞の
モードだけから検出可能ならしめる。
の何れでもなく、且つ第２規制詞が短リテラルである時
には復号されない規制詞である場合に限って使用される
Ｒ２Ｒ１−リーの論理図である。Ｒ２Ｒ１−リーは、例
えば要求されつつある第２規制詞が“書込み”アクセス
型である時（この場合、もし第２規制詞が短すテラル規
制詞であればアドレス指定障害が発生する）に要求論理
ユニット（第１２図の１１４）によって要求されるトリ
ーである。アドレス指定障害は次のサイクル中に短すテ
ラル規制詞が復号すべき第１規制詞となった時に検出可
能であるから、これはアドレス指定障害の検出を簡略化
することになり、またアドレス指定障害を第１規制詞の
モードだけから検出可能ならしめる。
第１バイトはレジスタ規制詞或は短すテラル規制詞の何
れでもな（、また２つの規制詞だけが要求されているこ
とを想定しているから、Ｒ２Ｒトリーの頂部のマルチプ
レクサ３１１は第１規制詞が絶対モード或は即値モード
を有している場合にはマルチプレクサ３１２からの情報
を選択し、また第１規制詞が絶対モード或は即値モード
を有していない場合には別のマルチプレクサ−３１３の
出力を選択する。ＧＰＳ’規制詞規制論情報論理ユニッ
ト２４９規制詞に関連する有効信号と、複雑な規制詞に
続くバイトに関連するレジスタ有効信号とを択一する。
れでもな（、また２つの規制詞だけが要求されているこ
とを想定しているから、Ｒ２Ｒトリーの頂部のマルチプ
レクサ３１１は第１規制詞が絶対モード或は即値モード
を有している場合にはマルチプレクサ３１２からの情報
を選択し、また第１規制詞が絶対モード或は即値モード
を有していない場合には別のマルチプレクサ−３１３の
出力を選択する。ＧＰＳ’規制詞規制論情報論理ユニッ
ト２４９規制詞に関連する有効信号と、複雑な規制詞に
続くバイトに関連するレジスタ有効信号とを択一する。
同様にして、マルチプレクサ３１４の入力は２Ｉレベル
において復号される規制詞に関連する有効信号と、２１
Ａレベルの後続バイトに関連するレジスタ有効信号とを
択一するように結線され、別のマルチプレクサ３１５は
レベル１における複雑な規制詞に関連する有効信号と、
レベルＬＡにおけるバイトに関連するレジスタ有効信号
とを択一するように結線されている。
において復号される規制詞に関連する有効信号と、２１
Ａレベルの後続バイトに関連するレジスタ有効信号とを
択一するように結線され、別のマルチプレクサ３１５は
レベル１における複雑な規制詞に関連する有効信号と、
レベルＬＡにおけるバイトに関連するレジスタ有効信号
とを択一するように結線されている。
第５１図は、最初の２バイトがレジスタ規制詞或は短す
テラル規制詞である場合に限って使用されるＲ３）リー
の回路図である。第５２図から明らかになる如く、要求
されている３つの規制詞の一般的なケースは、第３規制
詞が複雑な規制詞であるＲ３ケースと、第３規制詞がレ
ジスタ規制詞である場合に限り復号されるＲ３ＸＲケー
スとに分けられる。
テラル規制詞である場合に限って使用されるＲ３）リー
の回路図である。第５２図から明らかになる如く、要求
されている３つの規制詞の一般的なケースは、第３規制
詞が複雑な規制詞であるＲ３ケースと、第３規制詞がレ
ジスタ規制詞である場合に限り復号されるＲ３ＸＲケー
スとに分けられる。
Ｒ３）リーの回路図を第５１図に示す。トリー頂部のマ
ルチプレクサ３２１は、第３規制詞が絶対モード或は即
値モードを有しているか否かを表わすＳＥＬ規制規制信
号によって制御される。第３規制詞が絶対モード或は即
値モードを有していれば、マルチプレクサ３２１は第４
５図に基いて説明済のマルチプレクサ２４７からＮ′及
びＳＣ′を選択する。それ以外の場合には、“ケース（
１）“信号によって制御されている別のマルチプレクサ
３２２からＮ′及びＳＣ′を入手する。マルチプレクサ
３２２はＮ′及びＳＣ′を、ケース。。に対してはマル
チプレクサ３２３から、またケース、。
ルチプレクサ３２１は、第３規制詞が絶対モード或は即
値モードを有しているか否かを表わすＳＥＬ規制規制信
号によって制御される。第３規制詞が絶対モード或は即
値モードを有していれば、マルチプレクサ３２１は第４
５図に基いて説明済のマルチプレクサ２４７からＮ′及
びＳＣ′を選択する。それ以外の場合には、“ケース（
１）“信号によって制御されている別のマルチプレクサ
３２２からＮ′及びＳＣ′を入手する。マルチプレクサ
３２２はＮ′及びＳＣ′を、ケース。。に対してはマル
チプレクサ３２３から、またケース、。
に対してはマルチプレクサ３２４から選択する。
マルチプレクサ３２３はエンコーダ３２５によって制御
され、マルチプレクサ３２４はエンコーダ３２６によっ
て制御される。
され、マルチプレクサ３２４はエンコーダ３２６によっ
て制御される。
第５２図は、第３規制詞がレジスタ規制詞である場合に
限り３つの規制詞を同時に復号するＲ３ＸＲトリーの回
路図である。このトリー頂部のマルチプレクサ３３１は
、第２規制詞が絶対モード或は即値モードを有する場合
にはマルチプレクサ２４６（第４９図参照）の出力を、
また第１規制詞が即値モード或は複雑モードの出力を有
する場合にはマルチプレクサ２４５（第４５図参照）の
出力を選択する。それ以外の場合には、有効であるため
には第３規制詞がレジスタ規制詞でなければならないと
いう制限の下に、４つの各基本ケース毎に計算されたＮ
′及びＳＣ′を選択する。従ってＲ３ＸＲ１−リーは、
第２５図のマルチプレクサ１８２乃至１８５に対応する
別のマルチプレクサ３３３乃至３３６、第２５図のエン
コーダ１８６．１８７及び１８９に対応するエンコーダ
３３７．３３８及び３３９、及び第２５図のマルチプレ
クサ１９０及び１９１に対応するマルチプレクサ３４０
及び３４１を有している。第５２図のマルチプレクサ３
３５の選択入力は、命令バッファ内のバイト１及びバイ
ト２に関連するレジスタ有効信号或は短リテラル有効信
号を択一するように結線されている。
限り３つの規制詞を同時に復号するＲ３ＸＲトリーの回
路図である。このトリー頂部のマルチプレクサ３３１は
、第２規制詞が絶対モード或は即値モードを有する場合
にはマルチプレクサ２４６（第４９図参照）の出力を、
また第１規制詞が即値モード或は複雑モードの出力を有
する場合にはマルチプレクサ２４５（第４５図参照）の
出力を選択する。それ以外の場合には、有効であるため
には第３規制詞がレジスタ規制詞でなければならないと
いう制限の下に、４つの各基本ケース毎に計算されたＮ
′及びＳＣ′を選択する。従ってＲ３ＸＲ１−リーは、
第２５図のマルチプレクサ１８２乃至１８５に対応する
別のマルチプレクサ３３３乃至３３６、第２５図のエン
コーダ１８６．１８７及び１８９に対応するエンコーダ
３３７．３３８及び３３９、及び第２５図のマルチプレ
クサ１９０及び１９１に対応するマルチプレクサ３４０
及び３４１を有している。第５２図のマルチプレクサ３
３５の選択入力は、命令バッファ内のバイト１及びバイ
ト２に関連するレジスタ有効信号或は短リテラル有効信
号を択一するように結線されている。
復号される規制詞の数がシフトカウント論理トリーから
マルチプレクサ１２４．１２５及び１２６（第１２図）
によって選択されると、規制詞に関するデータの命令バ
ッファ内の位置が分り、従って規制詞データをＣＰ、Ｓ
Ｌ或はＴＲバスへ伝送するために選択することが可能に
なる。複雑な規制詞に関連する規制詞情報は、その位置
が基本ケースによって与えられるために、最も容易に決
定される。しかしながらＳＬ及びＴＲバスに関しては、
復号される第２及び第３規制詞に伴う何等かのレジスタ
規制詞データ或は短すテラル規制詞データを決定するこ
とが望ましい。勿論、第１規制詞に関する何等かのレジ
スタデータ或は短リテラルデータは命令バッファ内のバ
イト１の中に見出される。
マルチプレクサ１２４．１２５及び１２６（第１２図）
によって選択されると、規制詞に関するデータの命令バ
ッファ内の位置が分り、従って規制詞データをＣＰ、Ｓ
Ｌ或はＴＲバスへ伝送するために選択することが可能に
なる。複雑な規制詞に関連する規制詞情報は、その位置
が基本ケースによって与えられるために、最も容易に決
定される。しかしながらＳＬ及びＴＲバスに関しては、
復号される第２及び第３規制詞に伴う何等かのレジスタ
規制詞データ或は短すテラル規制詞データを決定するこ
とが望ましい。勿論、第１規制詞に関する何等かのレジ
スタデータ或は短リテラルデータは命令バッファ内のバ
イト１の中に見出される。
命令バッファ内のあるバイト内のレジスタデータ或は短
リテラルデータのフォーマントは第５図に示したが、復
号される第２或は第３規制詞に伴う何等かのレジスタデ
ータ或は短リテラルデータを得るために使用される種々
の信号を規定する目的で第５３図に再び示す。レジスタ
規制詞或は短すテラル規制詞に関するデータ“Ｒ３Ｌデ
ータ（ｉ） ”は、例えば８ビツトからなる。”Ｒ３
Ｌデータ”の最上位ビットは、命令バッファ内のバイト
ｉが有効レジスタ規制詞であり得るか否か、換言すれば
それが’ＲＥＧ有効（ｉ） ”信号か否かを表わすも
のとする。また“Ｒ３Ｌデータ”の次層上位ビットは、
バイトｌが短すテラル規制詞であり得るか否か、換言す
ればそれが“ＳＬ有効（ｉ） ”信号か否かを表わすも
のとする。次の２つの最上位ビットはそのバイト内の何
等かの短リテラルデータの２つの最上位ビットである。
リテラルデータのフォーマントは第５図に示したが、復
号される第２或は第３規制詞に伴う何等かのレジスタデ
ータ或は短リテラルデータを得るために使用される種々
の信号を規定する目的で第５３図に再び示す。レジスタ
規制詞或は短すテラル規制詞に関するデータ“Ｒ３Ｌデ
ータ（ｉ） ”は、例えば８ビツトからなる。”Ｒ３
Ｌデータ”の最上位ビットは、命令バッファ内のバイト
ｉが有効レジスタ規制詞であり得るか否か、換言すれば
それが’ＲＥＧ有効（ｉ） ”信号か否かを表わすも
のとする。また“Ｒ３Ｌデータ”の次層上位ビットは、
バイトｌが短すテラル規制詞であり得るか否か、換言す
ればそれが“ＳＬ有効（ｉ） ”信号か否かを表わすも
のとする。次の２つの最上位ビットはそのバイト内の何
等かの短リテラルデータの２つの最上位ビットである。
４つの最下位ピントは短リテラルデータ或はレジスタア
ドレス″ＲＥＧＮ（ｉ） ”の残余を構成している。
ドレス″ＲＥＧＮ（ｉ） ”の残余を構成している。
第５４図は、復号される第２規制詞内のレジスタデータ
或は短リテラルデータを選択する出力選択論理ユニット
（第１２図の１２８）の回路図である。暫時第２１図を
参照する。これらのレジスタデータ或は短リテラルデー
タは、ケース。。においては命令バッファ内のバイト２
内に存在し、ケース。１においてはレベル２１Ａに存在
し、ケース、。
或は短リテラルデータを選択する出力選択論理ユニット
（第１２図の１２８）の回路図である。暫時第２１図を
参照する。これらのレジスタデータ或は短リテラルデー
タは、ケース。。においては命令バッファ内のバイト２
内に存在し、ケース。１においてはレベル２１Ａに存在
し、ケース、。
においてはバイト２内に存在し、ケース、においてはレ
ベルＩＡに存在することを値認されたい。
ベルＩＡに存在することを値認されたい。
第５４図において、マルチプレクサ３５１は特定ケース
を選択し、ケース。。及びケース、。においてはレジス
タデータ或は短リテラルデータを命令バッファ内のバイ
ト２から入手する。
を選択し、ケース。。及びケース、。においてはレジス
タデータ或は短リテラルデータを命令バッファ内のバイ
ト２から入手する。
ケース、、関しては別のマルチプレクサ３５２が、第１
規制詞が絶対モード或は即値モードを有する複雑な規制
間であるか否かを決定し、また第２規制詞が複雑な規制
間であるか否かをも決定する。
規制詞が絶対モード或は即値モードを有する複雑な規制
間であるか否かを決定し、また第２規制詞が複雑な規制
間であるか否かをも決定する。
もし命令バッファ内のバイト１が指標レジスタを指定し
ていなければ、一対のゲート３５３．３５４がマルチプ
レクサ３５２へ選択入力を供給してＯ値を有するデータ
を選択させ、第２規制詞が有効レジスタ規制詞或は有効
短すテラル規制詞ではあり得ないことを指定する。それ
以外の場合、即ち命令バッファ内のバイト１が指標レジ
スタを指定していれば、バイト２内にそのベースを有す
る複雑な規制間のモードが即値モード或は絶対モードを
有するか否かに依存して３つの場所の中の１つからレジ
スタデータ或は短リテラルデータが入手される。即ち複
雑な規制間が即値モードも絶対モードも有していなけれ
ば、レジスタデータ或は短リテラルデータは２１Ａレベ
ルから入手される。
ていなければ、一対のゲート３５３．３５４がマルチプ
レクサ３５２へ選択入力を供給してＯ値を有するデータ
を選択させ、第２規制詞が有効レジスタ規制詞或は有効
短すテラル規制詞ではあり得ないことを指定する。それ
以外の場合、即ち命令バッファ内のバイト１が指標レジ
スタを指定していれば、バイト２内にそのベースを有す
る複雑な規制間のモードが即値モード或は絶対モードを
有するか否かに依存して３つの場所の中の１つからレジ
スタデータ或は短リテラルデータが入手される。即ち複
雑な規制間が即値モードも絶対モードも有していなけれ
ば、レジスタデータ或は短リテラルデータは２１Ａレベ
ルから入手される。
もし複雑な規制間が絶対モードを有していれば、レジス
タデータ或は短リテラルデータは命令バッファ内のバイ
ト７から入手される。それ以外の場合、即ち複雑な規制
間が即値モードを有している場合には、レジスタデータ
或は短リテラルデータは複雑な規制間のデータ型に依存
してマルチプレクサ３５５によって選択される位置から
入手される。
タデータ或は短リテラルデータは命令バッファ内のバイ
ト７から入手される。それ以外の場合、即ち複雑な規制
間が即値モードを有している場合には、レジスタデータ
或は短リテラルデータは複雑な規制間のデータ型に依存
してマルチプレクサ３５５によって選択される位置から
入手される。
ケース、に関するレジスタデータ或は短リテラルデータ
は同様にしてマルチプレクサ３５６及び３５７から入手
されるが、ケース１．においては第１規制詞は必然的に
命令バッファ内のバイト１内にベースを有する複雑な規
制間である。
は同様にしてマルチプレクサ３５６及び３５７から入手
されるが、ケース１．においては第１規制詞は必然的に
命令バッファ内のバイト１内にベースを有する複雑な規
制間である。
第５５図は命令バッファからレジスタデータを入手する
ためのフォーマントを示す。このレジスタデータは復号
される第３規制詞に関するレジスタデータを得るために
第５６図の論理回路によって使用される。マルチプレク
サ３６１は基本ケースに従ってデータを選択する。第２
レベルのマルチプレクサ３６２乃至３６４、及び一対の
ゲート３６５及び３６６は、第５４図のマルチプレクサ
３５２及び３５６、及びゲート３５３及び３５４と同様
に動作する。第３レベルのマルチプレクサ３６７．３６
８．３６９．３７０は、第３規制詞に関連するレジスタ
データが即値アドレス指定モード或は絶対アドレス指定
モードを有する複雑な規制間に後続する場合に、第２或
は第１規制詞のデータ型に従ってレジスタデータを選択
する。
ためのフォーマントを示す。このレジスタデータは復号
される第３規制詞に関するレジスタデータを得るために
第５６図の論理回路によって使用される。マルチプレク
サ３６１は基本ケースに従ってデータを選択する。第２
レベルのマルチプレクサ３６２乃至３６４、及び一対の
ゲート３６５及び３６６は、第５４図のマルチプレクサ
３５２及び３５６、及びゲート３５３及び３５４と同様
に動作する。第３レベルのマルチプレクサ３６７．３６
８．３６９．３７０は、第３規制詞に関連するレジスタ
データが即値アドレス指定モード或は絶対アドレス指定
モードを有する複雑な規制間に後続する場合に、第２或
は第１規制詞のデータ型に従ってレジスタデータを選択
する。
第５７図はＴＲバスを介して伝送される第１源規制詞に
関連する出力及び選択論理ユニット（第１２図の１２８
）を示す。第１源規制詞に関連する有効データフラグ（
ＶＤＦ）を得るためにマルチプレクサ３８１は復号され
る規制間の数Ｎによって制御される。もし規制間が復号
されなければフラグはクリヤされ、２つ或は３つの規制
間が復号されればフラグがセットされる。１つの規制間
だけが復号される場合には、それは源規制詞ではなく宛
先規制詞であり得、もし第１規制詞が分岐バイト、分岐
語、書込み或は暗示書込みのアクセス型を有していれば
ゲート３８２が有効データフラグをクリヤする。
関連する出力及び選択論理ユニット（第１２図の１２８
）を示す。第１源規制詞に関連する有効データフラグ（
ＶＤＦ）を得るためにマルチプレクサ３８１は復号され
る規制間の数Ｎによって制御される。もし規制間が復号
されなければフラグはクリヤされ、２つ或は３つの規制
間が復号されればフラグがセットされる。１つの規制間
だけが復号される場合には、それは源規制詞ではなく宛
先規制詞であり得、もし第１規制詞が分岐バイト、分岐
語、書込み或は暗示書込みのアクセス型を有していれば
ゲート３８２が有効データフラグをクリヤする。
第１源オペランドに関連するレジスタフラグ（ＲＧＦ）
は、少なくとも１つの規制間が復号され、且つ１つの規
制間が分岐変位或は暗示オペランドに関連して要求され
ていないことをゲート３８４が検出し、且つ命令バッフ
ァ内のバイト１が有効レジスタ規制詞を表わすことがで
き、且つ命令内読出し競合をゲート３８５が検出しなけ
れば、ゲート３８３の出力によってセットされる。
は、少なくとも１つの規制間が復号され、且つ１つの規
制間が分岐変位或は暗示オペランドに関連して要求され
ていないことをゲート３８４が検出し、且つ命令バッフ
ァ内のバイト１が有効レジスタ規制詞を表わすことがで
き、且つ命令内読出し競合をゲート３８５が検出しなけ
れば、ゲート３８３の出力によってセットされる。
ゲート３８４は、特にバイト１が分岐変位であるのか、
或は１つの暗示規制間が要求されるでいる場合には、次
の演算コードを表わしているのかを決定する。命令バッ
ファ内のバイト１が宛先規制詞ではない有効レジスタを
現わす可能性があれば、ゲート３８６は命令内読出し競
合の場合にそのレジスタ規制間を汎用ユニットによって
処理させることを保証する信号“Ｉ ＲＣ−ＲＥＧ”を
発生する。このＩ ＲＣ−ＲＥＧ信号は後述する第６１
図の回路に供給される。有効データフラグ、レジスタフ
ラグ及びレジスタ番号は、ＴＲバスの部分３９０を介し
て転送ユニット（第６図の３０）へ伝送された後に、ラ
ンチ即ちレジスタ３８７内にラッチされる。
或は１つの暗示規制間が要求されるでいる場合には、次
の演算コードを表わしているのかを決定する。命令バッ
ファ内のバイト１が宛先規制詞ではない有効レジスタを
現わす可能性があれば、ゲート３８６は命令内読出し競
合の場合にそのレジスタ規制間を汎用ユニットによって
処理させることを保証する信号“Ｉ ＲＣ−ＲＥＧ”を
発生する。このＩ ＲＣ−ＲＥＧ信号は後述する第６１
図の回路に供給される。有効データフラグ、レジスタフ
ラグ及びレジスタ番号は、ＴＲバスの部分３９０を介し
て転送ユニット（第６図の３０）へ伝送された後に、ラ
ンチ即ちレジスタ３８７内にラッチされる。
第５８図はＴＲバスを介して伝送される第２源オペラン
ドに関連する妥当性検査論理ユニットを示す。第２源オ
ペランドに関連する有効データフラグは、実際に復号さ
れる規制詞の数Ｎによって制御されるマルチプレクサ３
９１によって選択される。有効データフラグは、実際に
復号される規制詞の数が０或はｌである時にはクリヤさ
れ、３である時にはセントされる。もし２つの規制詞が
復号されれば、第２規制詞が宛先オペランドを指定して
いる可能性があり、この場合有効データフラグはクリヤ
される。第１規制詞がＡＳＲＣのアクセス型を有し且つ
第２規制詞が書込みのアクセス型を有していないことを
ゲート３９２が検出するか、或は第１規制詞が■読出し
のアクセス型を有し且つ第２規制詞が読出しのアクセス
型を有していることをゲート３９３が検出するか、或は
第１規制詞が読出しのアクセス型を有し且つ第２規制詞
が“書込み”暗示書込み”の何れのアクセス型をも有し
ていないか、或は書込み分岐変位ではないことをゲート
３９４．３９５及び３９６が検出すれば、第２規制詞は
宛先規制詞ではない。
ドに関連する妥当性検査論理ユニットを示す。第２源オ
ペランドに関連する有効データフラグは、実際に復号さ
れる規制詞の数Ｎによって制御されるマルチプレクサ３
９１によって選択される。有効データフラグは、実際に
復号される規制詞の数が０或はｌである時にはクリヤさ
れ、３である時にはセントされる。もし２つの規制詞が
復号されれば、第２規制詞が宛先オペランドを指定して
いる可能性があり、この場合有効データフラグはクリヤ
される。第１規制詞がＡＳＲＣのアクセス型を有し且つ
第２規制詞が書込みのアクセス型を有していないことを
ゲート３９２が検出するか、或は第１規制詞が■読出し
のアクセス型を有し且つ第２規制詞が読出しのアクセス
型を有していることをゲート３９３が検出するか、或は
第１規制詞が読出しのアクセス型を有し且つ第２規制詞
が“書込み”暗示書込み”の何れのアクセス型をも有し
ていないか、或は書込み分岐変位ではないことをゲート
３９４．３９５及び３９６が検出すれば、第２規制詞は
宛先規制詞ではない。
第２源オペランドに関連するレジスタフラグ（ＲＧＦ）
は、第２規制詞が分岐変位でも或は暗示規制詞でもなく
（ゲート３９７によって検出）、且つ第２規制詞が有
効レジスタ規制詞を表わし得る（ゲート３９８によって
決定）ような、少な（とも２つの規制詞を復号した時に
セットされる。
は、第２規制詞が分岐変位でも或は暗示規制詞でもなく
（ゲート３９７によって検出）、且つ第２規制詞が有
効レジスタ規制詞を表わし得る（ゲート３９８によって
決定）ような、少な（とも２つの規制詞を復号した時に
セットされる。
第２規制詞に関連する有効データフラグ、レジスタフラ
グ、及びレジスタアドレスはＴＲバスの部分４００を介
してラッチ３９９へ送られ、次のサイクル中に転送ユニ
ット（第６図の３０）において使用される。
グ、及びレジスタアドレスはＴＲバスの部分４００を介
してラッチ３９９へ送られ、次のサイクル中に転送ユニ
ット（第６図の３０）において使用される。
第５９図に宛先オペランドを選択するための妥当性検査
及び多重化論理回路を示す。宛先オペランドは、第１１
第２或は第３規制詞の何れかによって指定することがで
きる。宛先規制詞の位置は、主として復号される規制詞
の数によって決定され、従って宛先オペランドに関連す
る有効データフラグ、レジスタフラグ及びレジスタアド
レスは現サイクル中に実際に復号される規制詞の数によ
って制御されるそれぞれのマルチプレクサ４０１．４０
２、及び４０３によって選択される。現サイクル中に規
制詞が復号されなければ、勿論宛先オペランドは入手不
能であり、有効データフラグはクリヤされる。１つの規
制詞が復号される時、現サイクル中に復号された第１規
制詞のアクセス型が“変更”書込み”暗示書込み”、或
は“■変更”の何れかであることがゲート４０４によっ
て検出されればそれは宛先規制詞であり有効データフラ
グ（ＶＤＦ）がセントされる。もし２つの規制詞が復号
される時復号されつつある第２規制詞のアクセス型が“
■変更”書込み”“変更”暗示書込み”であるか、或は
復号されつつある第１規制詞が“書込み”変更”或は“
Ｖ変更”のアクセス型を有していることをゲ−Ｉ−４０
５が検出すれば、第、２規制詞は有効宛先オペランドを
指定する。もし３つの規制詞が復号される時上述と同一
の条件をゲート４０５が検出し更に第３規制詞が分岐変
位ではないことをゲート４０６及び４０７が検出すれば
、第３規制詞は宛先オペランドである。
及び多重化論理回路を示す。宛先オペランドは、第１１
第２或は第３規制詞の何れかによって指定することがで
きる。宛先規制詞の位置は、主として復号される規制詞
の数によって決定され、従って宛先オペランドに関連す
る有効データフラグ、レジスタフラグ及びレジスタアド
レスは現サイクル中に実際に復号される規制詞の数によ
って制御されるそれぞれのマルチプレクサ４０１．４０
２、及び４０３によって選択される。現サイクル中に規
制詞が復号されなければ、勿論宛先オペランドは入手不
能であり、有効データフラグはクリヤされる。１つの規
制詞が復号される時、現サイクル中に復号された第１規
制詞のアクセス型が“変更”書込み”暗示書込み”、或
は“■変更”の何れかであることがゲート４０４によっ
て検出されればそれは宛先規制詞であり有効データフラ
グ（ＶＤＦ）がセントされる。もし２つの規制詞が復号
される時復号されつつある第２規制詞のアクセス型が“
■変更”書込み”“変更”暗示書込み”であるか、或は
復号されつつある第１規制詞が“書込み”変更”或は“
Ｖ変更”のアクセス型を有していることをゲ−Ｉ−４０
５が検出すれば、第、２規制詞は有効宛先オペランドを
指定する。もし３つの規制詞が復号される時上述と同一
の条件をゲート４０５が検出し更に第３規制詞が分岐変
位ではないことをゲート４０６及び４０７が検出すれば
、第３規制詞は宛先オペランドである。
１つの規制詞のみが復号される時、命令バッファ内のバ
イト１が有効レジスタ規制詞であり第１規制詞のアクセ
ス型が“変更”■変更”、或は“書込み”であることを
ゲート４０８及び４０９が検出すれば、その規制詞は有
効レジスタ宛先を指定する。２つの規制詞が復号される
時、ゲート４０９が活動であるか或は第２規制詞が宛先
オペランドを指定する有効レジスタ規制詞であることを
ゲート４１０．４１１及び４１２が検出すれば、レジス
タフラグがセントされる。３つの規制詞が復号される時
、ゲート４１１が活動であるか、或は第３規制詞が有効
レジスタ規制詞であることをゲート４１３が決定すれば
、レジスタフラグがセソトされる。
イト１が有効レジスタ規制詞であり第１規制詞のアクセ
ス型が“変更”■変更”、或は“書込み”であることを
ゲート４０８及び４０９が検出すれば、その規制詞は有
効レジスタ宛先を指定する。２つの規制詞が復号される
時、ゲート４０９が活動であるか或は第２規制詞が宛先
オペランドを指定する有効レジスタ規制詞であることを
ゲート４１０．４１１及び４１２が検出すれば、レジス
タフラグがセントされる。３つの規制詞が復号される時
、ゲート４１１が活動であるか、或は第３規制詞が有効
レジスタ規制詞であることをゲート４１３が決定すれば
、レジスタフラグがセソトされる。
もし１つの規制詞が復号されれば、何等かのレジスタ番
号が命令バッファ内のバイト１から得られる。また２つ
の規制詞が復号され、第１規制詞が有効レジスタ宛先規
制詞であることをゲート４０９が検出した場合にもレジ
スタ番号は命令バッファ内のバイトｌから得られ；それ
以外の場合にはマルチプレクサ４１４によって選択され
る第２規制詞のレジスタ番号である。同様にして、もし
３つの規制詞が復号され、第２規制詞が有効レジスタ宛
先規制詞であれば、宛先オペランドのためのレジスタ番
号は第２規制詞のレジスタ番号であり；それ以外の場合
にはマルチプレクサ４１５によって選択される第３規制
詞のレジスタ番号である。
号が命令バッファ内のバイト１から得られる。また２つ
の規制詞が復号され、第１規制詞が有効レジスタ宛先規
制詞であることをゲート４０９が検出した場合にもレジ
スタ番号は命令バッファ内のバイトｌから得られ；それ
以外の場合にはマルチプレクサ４１４によって選択され
る第２規制詞のレジスタ番号である。同様にして、もし
３つの規制詞が復号され、第２規制詞が有効レジスタ宛
先規制詞であれば、宛先オペランドのためのレジスタ番
号は第２規制詞のレジスタ番号であり；それ以外の場合
にはマルチプレクサ４１５によって選択される第３規制
詞のレジスタ番号である。
宛先オペランドに関連する有効データフラグ、レジスタ
フラグ及び何等かのレジスタ番号はＴＲバスの部分４２
０を通して伝送されてラッチ即ちレジスタ４１６に受信
され、次のサイクル中に転送ユニット（第６図の３０）
によって使用される。
フラグ及び何等かのレジスタ番号はＴＲバスの部分４２
０を通して伝送されてラッチ即ちレジスタ４１６に受信
され、次のサイクル中に転送ユニット（第６図の３０）
によって使用される。
第６０図はＥＸバス４３０を介する短リテラル情報の伝
送に関連する妥当性検査論理回路の回路図である。短リ
テラルに関連する有効データフラグは、復号された規制
詞の数と、命令デコーダのバイト１に関連する短リテラ
ル有効信号及び第２規制詞とを組合わせることによって
得られる。即ち、もし命令デコーダ内のバイト１が有効
短すテラル規制詞であれば、ゲート４２１によってＮが
少なくとも２であることが決定されれば有効データフラ
グがセントされる。或はもし命令ハソファ内のバイトｌ
が有効短すテラル規制詞ではあるがＮが１であれば、分
岐変位或は暗示規制詞の何れも要求されていないことを
ゲート３８４及びゲート４２２が決定した時に限り有効
データフラグがセントされる。また或はゲート３９７及
び４２３が、Ｎが２或は３であり、第２規制詞が有効短
リテラルであって分岐変位或は暗示規制詞の何れでもな
いことを決定すれば有効データフラグがセットされる。
送に関連する妥当性検査論理回路の回路図である。短リ
テラルに関連する有効データフラグは、復号された規制
詞の数と、命令デコーダのバイト１に関連する短リテラ
ル有効信号及び第２規制詞とを組合わせることによって
得られる。即ち、もし命令デコーダ内のバイト１が有効
短すテラル規制詞であれば、ゲート４２１によってＮが
少なくとも２であることが決定されれば有効データフラ
グがセントされる。或はもし命令ハソファ内のバイトｌ
が有効短すテラル規制詞ではあるがＮが１であれば、分
岐変位或は暗示規制詞の何れも要求されていないことを
ゲート３８４及びゲート４２２が決定した時に限り有効
データフラグがセントされる。また或はゲート３９７及
び４２３が、Ｎが２或は３であり、第２規制詞が有効短
リテラルであって分岐変位或は暗示規制詞の何れでもな
いことを決定すれば有効データフラグがセットされる。
ゲート４２１．４２２及び４２３の出力はＯＲゲート４
２４内て組合わされて有効データフラグが供給される。
２４内て組合わされて有効データフラグが供給される。
もし命令バッファ内のバイト１が有効短リテラルであれ
ば、短リテラルデータはバイト１から得られるが、それ
以外の場合にはマルチプレクサ４２５によって選択され
る第２規制詞に関連する短リテラルデータから得られる
。短リテラルに関連する規制詞数は、その短すテラル規
制詞が現サイクル中に復号される第１規制詞である場合
には既に完了した即ち復号された規制詞の数、或は短リ
テラルが現サイクル中に復号される第２規制詞であれば
これより１つ大きい数の何れかである。
ば、短リテラルデータはバイト１から得られるが、それ
以外の場合にはマルチプレクサ４２５によって選択され
る第２規制詞に関連する短リテラルデータから得られる
。短リテラルに関連する規制詞数は、その短すテラル規
制詞が現サイクル中に復号される第１規制詞である場合
には既に完了した即ち復号された規制詞の数、或は短リ
テラルが現サイクル中に復号される第２規制詞であれば
これより１つ大きい数の何れかである。
この計算は３ビツト２進加算器４２６及びインバータ４
２７によって遂行される。短リテラルオペランドに関連
する有効データフラグ、短リテラルデータ及び規制詞数
はＥＸバス４３０を介してラッチ即ちレジスタ４２８へ
送られてランチされ、次のサイクル中に拡張ユニットに
よって使用される。
２７によって遂行される。短リテラルオペランドに関連
する有効データフラグ、短リテラルデータ及び規制詞数
はＥＸバス４３０を介してラッチ即ちレジスタ４２８へ
送られてランチされ、次のサイクル中に拡張ユニットに
よって使用される。
第６１図はＣＰババス介してオペランドデータを伝送す
るための妥当性検査及び選択論理ユニットを示す。要求
論理ユニット（第１２図の１１４）からの要求信号は、
ＣＰババス７０上に印加されているものが分岐変位であ
るのか或は暗示規制詞であるのかを決定する。１つの規
制詞が復号され且つＲＩＢＢ或はＲＩＢＷＩリーが選択
されるか、或は２つの規制詞が復号され且つＲ２ＢＢ或
はＲ２ＢＷトリーが選択されているか、或は３つの規制
詞が復号され且つＲ３ＢＢ或はＲ３ＢＷｌ−リーが選択
されていることをゲート４３１乃至４７３が決定すれば
、分岐変位がＣＰババス上供給されている。ＣＰババス
７０を介して伝送された後、ラッチ即ちレジスタ４３８
はゲート４３７からの分岐変位及び第５７図からのＩＲ
ＣＲＥＧ信号をラッチし、ＯＰＵ （第６図の２１）へ
の特別な制御信号を作る。分岐変位の場合には、ＯＰＵ
はその分岐変位を命令バッファのバイ）Ｏ位置内へシフ
トさせる次の演算コードのアドレスに加算して分岐命令
のためのターゲットアドレスを求める。
るための妥当性検査及び選択論理ユニットを示す。要求
論理ユニット（第１２図の１１４）からの要求信号は、
ＣＰババス７０上に印加されているものが分岐変位であ
るのか或は暗示規制詞であるのかを決定する。１つの規
制詞が復号され且つＲＩＢＢ或はＲＩＢＷＩリーが選択
されるか、或は２つの規制詞が復号され且つＲ２ＢＢ或
はＲ２ＢＷトリーが選択されているか、或は３つの規制
詞が復号され且つＲ３ＢＢ或はＲ３ＢＷｌ−リーが選択
されていることをゲート４３１乃至４７３が決定すれば
、分岐変位がＣＰババス上供給されている。ＣＰババス
７０を介して伝送された後、ラッチ即ちレジスタ４３８
はゲート４３７からの分岐変位及び第５７図からのＩＲ
ＣＲＥＧ信号をラッチし、ＯＰＵ （第６図の２１）へ
の特別な制御信号を作る。分岐変位の場合には、ＯＰＵ
はその分岐変位を命令バッファのバイ）Ｏ位置内へシフ
トさせる次の演算コードのアドレスに加算して分岐命令
のためのターゲットアドレスを求める。
（ＲＣＲＥＧ信号に応答してＯＰＵはＣＰババス７０を
介して伝送されるベースによって指定されるレジスタの
番号を入手する。
介して伝送されるベースによって指定されるレジスタの
番号を入手する。
Ｒ１１トＩＪ−が選択され且つ１つの規制詞が復号され
ている、或はＲ２Ｉトリーが選択され且つ２つの規制詞
が復号されていることをゲート４３９．４４０及び４４
１が決定すると、暗示規制詞がＧＰババス７０を介して
伝送される。
ている、或はＲ２Ｉトリーが選択され且つ２つの規制詞
が復号されていることをゲート４３９．４４０及び４４
１が決定すると、暗示規制詞がＧＰババス７０を介して
伝送される。
マルチプレクサ４４２は、分岐、暗示或は拡張即値オペ
ランドが復号されていないものと仮定して、複雑な規制
詞を復号可能か否かを決定する。
ランドが復号されていないものと仮定して、複雑な規制
詞を復号可能か否かを決定する。
マルチプレクサ４４２は、４つの基本ケース、並びに命
令バッファ内のバイト１或はバイト２が指標レジスタを
指定しているか否かを考慮する。ゲート４４３及び４４
４はそのケースと指標信号とを組合せ、ケース、。或は
ケース。。に関して考え得る複雑な規制詞が第１或は第
２規制詞であるか否か、或は第３規制詞であるか否かを
検出する。ケース、或はケース。＋Ｉの場合には、複雑
な規制詞を復号するために、復号される規制詞の数は１
よりも大きいか或は１に等しくなければならない。
令バッファ内のバイト１或はバイト２が指標レジスタを
指定しているか否かを考慮する。ゲート４４３及び４４
４はそのケースと指標信号とを組合せ、ケース、。或は
ケース。。に関して考え得る複雑な規制詞が第１或は第
２規制詞であるか否か、或は第３規制詞であるか否かを
検出する。ケース、或はケース。＋Ｉの場合には、複雑
な規制詞を復号するために、復号される規制詞の数は１
よりも大きいか或は１に等しくなければならない。
ＯＲゲート４４５は、Ｎが１よりも大きいか或は１に等
しいか否かを決定する。ケース。、或はケース。。■に
おいては、複雑な規制詞はＮが２より大きいか或は２に
等しければ復号できる可能性がある。ケース、。に関し
ては、複雑な規制詞はＮが３に等しいことをＡＮＤゲー
ト４４６が検出すれば復号できる可能性がある。ケース
。。においては（指標レジスタを伴わない場合）、命令
バッファ内のバイト３がレジスタ規制詞を指定していな
いことをゲート４４７が検出すれば、複雑な規制詞は復
号される。
しいか否かを決定する。ケース。、或はケース。。■に
おいては、複雑な規制詞はＮが２より大きいか或は２に
等しければ復号できる可能性がある。ケース、。に関し
ては、複雑な規制詞はＮが３に等しいことをＡＮＤゲー
ト４４６が検出すれば復号できる可能性がある。ケース
。。においては（指標レジスタを伴わない場合）、命令
バッファ内のバイト３がレジスタ規制詞を指定していな
いことをゲート４４７が検出すれば、複雑な規制詞は復
号される。
指標レジスタは、命令バッファ内のバイト１が指標レジ
スタを指定するか、或は命令バッファ内のバイト２が指
標レジスタを指定するか、或はケース。、或はケース、
が存在しないかまたはケース、。
スタを指定するか、或は命令バッファ内のバイト２が指
標レジスタを指定するか、或はケース。、或はケース、
が存在しないかまたはケース、。
が存在していることをゲート４４８．４４９及び４５０
が検出すれば指定される可能性がある。
が検出すれば指定される可能性がある。
ＧＰババス関連する有効データフラグは、ＩＲＣＲＥＧ
信号が発生しているか、或は暗示規制詞が復号されたか
、或は分岐変位が復号されたか、或は拡張即値データが
復号されたか、或は複雑な規制詞を復号することが可能
であることをＯＲゲート４５１が決定すればセットされ
る。ＣＰババス関連する指標レジスタフラグは、複雑な
規制詞が復号可能であり、且つ指標指定が入手可能であ
り、且つ分岐変位、暗示規制詞或は拡張即値データの何
れもが復号されていないことをゲート４５２及び４５３
が検出すればセントされる。
信号が発生しているか、或は暗示規制詞が復号されたか
、或は分岐変位が復号されたか、或は拡張即値データが
復号されたか、或は複雑な規制詞を復号することが可能
であることをＯＲゲート４５１が決定すればセットされ
る。ＣＰババス関連する指標レジスタフラグは、複雑な
規制詞が復号可能であり、且つ指標指定が入手可能であ
り、且つ分岐変位、暗示規制詞或は拡張即値データの何
れもが復号されていないことをゲート４５２及び４５３
が検出すればセントされる。
暗示規制詞が復号される時、１６進数の７Ｅ或は８Ｅの
何れかの値がモード及びベース情報としてＣＰババス介
して伝送される。この目的のために、暗示規制詞が要求
された時にその要求された暗示規制詞のアクセス型が“
暗示書込み”であれば７Ｅを選択し、その規制詞のアク
セス型が“暗示書込み”でなければ８Ｅを選択するマル
チプレクサ４５４が設けである。要求された規制詞のア
クセス型はマルチプレクサ４５５によって選択され、Ｏ
Ｒゲート４５６は暗示規制詞が要求されたか否かを決定
する。
何れかの値がモード及びベース情報としてＣＰババス介
して伝送される。この目的のために、暗示規制詞が要求
された時にその要求された暗示規制詞のアクセス型が“
暗示書込み”であれば７Ｅを選択し、その規制詞のアク
セス型が“暗示書込み”でなければ８Ｅを選択するマル
チプレクサ４５４が設けである。要求された規制詞のア
クセス型はマルチプレクサ４５５によって選択され、Ｏ
Ｒゲート４５６は暗示規制詞が要求されたか否かを決定
する。
暗示規制詞の場合を除いて、ＣＰババス上規制詞情報は
マルチプレクサ４５７から得られる。マルチプレクサ４
５７は本質的にはシフタとして機能し、命令バッファ内
の連続ハイド位置にある指標、モード及び及びベース、
・及び変位を入手する。
マルチプレクサ４５７から得られる。マルチプレクサ４
５７は本質的にはシフタとして機能し、命令バッファ内
の連続ハイド位置にある指標、モード及び及びベース、
・及び変位を入手する。
マルチプレクサ４５７は命令バッファとＣＰババス７０
との間の考え得る５つのオフセットから選択された１つ
を供給する。ある分岐命令に関連して１つの規制詞が要
求されると、変位のバイトＯは命令バッファのバイト１
から入手される。ある分岐命令に関連して２つの規制詞
が要求された場合には、変位のバイトＯは命令バッファ
のハイド２から入手される。ある分岐命令に対して３つ
の規制詞が要求されると、変位のバイトＯは命令バッフ
ァのバイト３から入手される。命令内読出し競合が検出
され、レジスタがＣＰババス７０を介して伝送されると
、変位のバイトＯは命令バッファのバイト２に整列させ
られる。またケース、Ｉにおいても変位のバイト０は命
令バッファのバイト２に整列される。ケース。１におい
ては、変位のバイト０は命令バッファのバイト３に整列
される。
との間の考え得る５つのオフセットから選択された１つ
を供給する。ある分岐命令に関連して１つの規制詞が要
求されると、変位のバイトＯは命令バッファのバイト１
から入手される。ある分岐命令に関連して２つの規制詞
が要求された場合には、変位のバイトＯは命令バッファ
のハイド２から入手される。ある分岐命令に対して３つ
の規制詞が要求されると、変位のバイトＯは命令バッフ
ァのバイト３から入手される。命令内読出し競合が検出
され、レジスタがＣＰババス７０を介して伝送されると
、変位のバイトＯは命令バッファのバイト２に整列させ
られる。またケース、Ｉにおいても変位のバイト０は命
令バッファのバイト２に整列される。ケース。１におい
ては、変位のバイト０は命令バッファのバイト３に整列
される。
ケース。。においては、変位のバイト０は命令バッファ
のバイト４に整列させられる。最後にケース、。
のバイト４に整列させられる。最後にケース、。
においては、変位のバイトＯは命令バッファのバイト５
に整列される。
に整列される。
変位のハイド０をマスナス（−）１バイト位置シフトさ
せることによって命令バッファのバイトｌに整列させる
場合には便宜上入力Ｓ１によってマルチプレクサ４５７
のシフティングを制御し、その他の場合には入力Ｓ０及
びＳＩによって選択される複数のバイト位置だけ他の方
向ヘシフトさせる。入力Ｓ１は、１つの規制詞が要求さ
れ且つそれが分岐変位である場合に発生する。シフトさ
せるバイト位置の数は、排他的ＯＲゲート４５８及びＮ
ＯＲゲート４５９．４６０によって基本ケースから容易
に決定される。命令的読出し競合或は分岐変位に関連す
る要求はケース、□と同数のバイト位置シフトを選択す
る。ＯＲゲート４６１は分岐変位が要求されたか否かを
決定する。最後に、ＯＲゲート４６３は、ある分岐命令
に関連して３つの規制詞が要求されたか否かを決定する
。
せることによって命令バッファのバイトｌに整列させる
場合には便宜上入力Ｓ１によってマルチプレクサ４５７
のシフティングを制御し、その他の場合には入力Ｓ０及
びＳＩによって選択される複数のバイト位置だけ他の方
向ヘシフトさせる。入力Ｓ１は、１つの規制詞が要求さ
れ且つそれが分岐変位である場合に発生する。シフトさ
せるバイト位置の数は、排他的ＯＲゲート４５８及びＮ
ＯＲゲート４５９．４６０によって基本ケースから容易
に決定される。命令的読出し競合或は分岐変位に関連す
る要求はケース、□と同数のバイト位置シフトを選択す
る。ＯＲゲート４６１は分岐変位が要求されたか否かを
決定する。最後に、ＯＲゲート４６３は、ある分岐命令
に関連して３つの規制詞が要求されたか否かを決定する
。
ＣＰババス上複雑な規制詞に関連する規制詞数は、基本
ケース及び命令ハソファ内のハイド１或はバイト２が指
標レジスタを指定しているか否かによって決定される。
ケース及び命令ハソファ内のハイド１或はバイト２が指
標レジスタを指定しているか否かによって決定される。
これは、現在復号されている３つまでの規制詞の何れが
複雑な規制詞であるかを決定することによってなされる
。Ｘｌ及びＸ。
複雑な規制詞であるかを決定することによってなされる
。Ｘｌ及びＸ。
はその複雑な規制詞が現在復号されている第１規制詞で
あるのか、第２規制詞であるのか、或は第３規制詞であ
るのかを指定する。Ｘ、はゲート４４４及びゲート４４
９の出力を組合せるＯＲゲート４６３によって決定され
る。Ｘｏはゲート４６４．４６５及び４６６によって決
定される。
あるのか、第２規制詞であるのか、或は第３規制詞であ
るのかを指定する。Ｘ、はゲート４４４及びゲート４４
９の出力を組合せるＯＲゲート４６３によって決定され
る。Ｘｏはゲート４６４．４６５及び４６６によって決
定される。
ＸｌＸｏによって表わされる２ビツトの２進数は加算器
４６７によって完了した規制詞の数に加算され、復号中
の複雑な規制詞に関連する規制詞が決定される。有効デ
ータフラグ、指標レジスタフラグ、指標、モード、ベー
ス、変位及び規制詞数はＣＰババス７０を介してランチ
即ちレジスタ４６８へ伝送されてラッチされ、システム
クロックの次のサイクル中に汎用ユニット（第６図の３
２）によって使用される。
４６７によって完了した規制詞の数に加算され、復号中
の複雑な規制詞に関連する規制詞が決定される。有効デ
ータフラグ、指標レジスタフラグ、指標、モード、ベー
ス、変位及び規制詞数はＣＰババス７０を介してランチ
即ちレジスタ４６８へ伝送されてラッチされ、システム
クロックの次のサイクル中に汎用ユニット（第６図の３
２）によって使用される。
第６２図は、第１１図の復号手順の段階５１乃至５７及
び段階６４及び６５を遂行するために第１２図に示した
拡張即値検出器１１０の回路図である。
び段階６４及び６５を遂行するために第１２図に示した
拡張即値検出器１１０の回路図である。
拡張即値モードを有する複雑な規制詞を検出するために
、マルチプレクサ４８１は基本ケースに対するベース位
置の即値モード信号を選択することによって、命令バッ
ファ内の最初の複雑な規制詞が即値モードを有するか否
かを決定する。複雑な規制詞に関連するデータ型のビッ
ト１がセットされている場合には、どの即値モードも拡
張即値である。複雑な規制詞のデータ型はマルチプレク
サ４８２によって選択される。マルチプレクサ４８２は
、基本ケース及び命令バッファ内のバイト１及びバイト
２が指標レジスタを指定しているか否かに応答するゲー
ト４８３及び４８４によって制御される。ゲート４８５
はマルチプレクサ４８１及び４８２の出力を組合せ、命
令バッファ内に見出された最初の複雑な規制詞が拡張モ
ードを有していれば、ある信号を発生する。またゲート
４８５はＸ８Ｆ信号によって禁止されるようになってお
り、この場合には命令バッファ内の如何なる拡張即値デ
ータにも応答しない。
、マルチプレクサ４８１は基本ケースに対するベース位
置の即値モード信号を選択することによって、命令バッ
ファ内の最初の複雑な規制詞が即値モードを有するか否
かを決定する。複雑な規制詞に関連するデータ型のビッ
ト１がセットされている場合には、どの即値モードも拡
張即値である。複雑な規制詞のデータ型はマルチプレク
サ４８２によって選択される。マルチプレクサ４８２は
、基本ケース及び命令バッファ内のバイト１及びバイト
２が指標レジスタを指定しているか否かに応答するゲー
ト４８３及び４８４によって制御される。ゲート４８５
はマルチプレクサ４８１及び４８２の出力を組合せ、命
令バッファ内に見出された最初の複雑な規制詞が拡張モ
ードを有していれば、ある信号を発生する。またゲート
４８５はＸ８Ｆ信号によって禁止されるようになってお
り、この場合には命令バッファ内の如何なる拡張即値デ
ータにも応答しない。
復号すべき次の３つの規制詞の１つ或はそれ以上が拡張
即値モードを有していても、現サイクル中に復号されな
いようにすることが可能である。
即値モードを有していても、現サイクル中に復号されな
いようにすることが可能である。
これは、現サイクル中に復号される規制詞の数Ｎと、基
本ケース並びに命令ハソファ内のバイト１或はバイト２
が指標レジスタを指定しているか否かの関数である複雑
な規制詞の規制詞位置とに依存する。これらの条件はゲ
ート４８６乃至４９１によって検出される。
本ケース並びに命令ハソファ内のバイト１或はバイト２
が指標レジスタを指定しているか否かの関数である複雑
な規制詞の規制詞位置とに依存する。これらの条件はゲ
ート４８６乃至４９１によって検出される。
拡張即値モードを有するある複雑な規制詞が現サイクル
中に復号されつつあることを表わす出力をゲート４９１
が発生すると、第１１図に示ず段階６４及び６５に対応
して複雑な規制詞のデータ型に従ってロングワードカウ
ントが２進カウンタ４９２にロードされる。ロングワー
ドカウントは、もしデータ型がオクタワードであれば３
に、またクワッドワードの場合には１にセントされる。
中に復号されつつあることを表わす出力をゲート４９１
が発生すると、第１１図に示ず段階６４及び６５に対応
して複雑な規制詞のデータ型に従ってロングワードカウ
ントが２進カウンタ４９２にロードされる。ロングワー
ドカウントは、もしデータ型がオクタワードであれば３
に、またクワッドワードの場合には１にセントされる。
オフタワードデータ型は、ゲート４８３及び４８４によ
り制？ｆｆ１ｌされるマルチプレクサ４９３によって検
出される。ゲート４９４は、２進カウンタ４９２の値が
Ｏ以外であれば常にＸ８Ｆ信号を発生している。この状
態が発生すると２進カウンタ４９２は、命令バッファ内
のハイド４に関連する有効データフラグが拡張即値デー
タが有効であることを指示し、且つ汎用ユニットが機能
停止しておらず、且つデコーダが機能停止していないこ
とを指示している限りデクレメントされる。これらの条
件はゲート４９５及び４９６によって検出される。
り制？ｆｆ１ｌされるマルチプレクサ４９３によって検
出される。ゲート４９４は、２進カウンタ４９２の値が
Ｏ以外であれば常にＸ８Ｆ信号を発生している。この状
態が発生すると２進カウンタ４９２は、命令バッファ内
のハイド４に関連する有効データフラグが拡張即値デー
タが有効であることを指示し、且つ汎用ユニットが機能
停止しておらず、且つデコーダが機能停止していないこ
とを指示している限りデクレメントされる。これらの条
件はゲート４９５及び４９６によって検出される。
ＲＸ８Ｆシフトカウントは２進カウンタ４９２がデクレ
メントされる時は４であり、それ以外の場合は０である
。Ｎに対するＲＸ８Ｆの値は常にＯである。拡張即値検
出器１１０は、即値モードが最初に検出されない時、２
進カウンタが２或はそれ以上の値を有していない時、及
び２進カウンタの値が１であるか或は２進カウンタがデ
クレメントされるであろう時に“演算コードシフト”信
号を発生させる。換言すれば、演算コードのシフトは、
拡張即値モードが検出された時からロングワードカウン
トが１となり２進カウンタがＯまでデクレメントされる
まで不能化されるのである。これらの条件はゲート４９
７及び４９８によって検出される。
メントされる時は４であり、それ以外の場合は０である
。Ｎに対するＲＸ８Ｆの値は常にＯである。拡張即値検
出器１１０は、即値モードが最初に検出されない時、２
進カウンタが２或はそれ以上の値を有していない時、及
び２進カウンタの値が１であるか或は２進カウンタがデ
クレメントされるであろう時に“演算コードシフト”信
号を発生させる。換言すれば、演算コードのシフトは、
拡張即値モードが検出された時からロングワードカウン
トが１となり２進カウンタがＯまでデクレメントされる
まで不能化されるのである。これらの条件はゲート４９
７及び４９８によって検出される。
第６３図は自動インクレメントモード或は自動デクレメ
ントモードを検出するデコーダの回路図である。自動デ
クレメントモードは、レジスタモードフィールド（第５
図参照）の値が７であることをゲート５０１が検出する
と発生ずる。自動インクレメントは、レジスタモードフ
ィールドの値が８或は９であることをゲート５０２が検
出すると発生ずる。ゲート５０１及び５０２の出力はＯ
Ｒゲート５０３によって組合されて自動インクレメント
モード或は自動デクレメントモードを表わす信号となる
。
ントモードを検出するデコーダの回路図である。自動デ
クレメントモードは、レジスタモードフィールド（第５
図参照）の値が７であることをゲート５０１が検出する
と発生ずる。自動インクレメントは、レジスタモードフ
ィールドの値が８或は９であることをゲート５０２が検
出すると発生ずる。ゲート５０１及び５０２の出力はＯ
Ｒゲート５０３によって組合されて自動インクレメント
モード或は自動デクレメントモードを表わす信号となる
。
デコーダにとって、命令内読出し競合を検出するために
自動インクレメントモード或は自動デクレメントモード
を検出することは重要である。命令デコーダ２０は、レ
ジスタ規制詞及び自動インクレメント規制詞或は自動デ
クレメント規制詞を同時に復号することができるから、
レジスタ規制詞と自動インクレメント規制詞或は自動デ
クレメント規制詞とが同一レジスタを参照する恐れがあ
る。従ってレジスタ規制詞の値を、参照されたレジスタ
の初期値とすべきか、或は自動インクレメント或は自動
デクレメントによって変更された後の値とすべきかを弁
別することが重要である。サイクル当りｌ規制詞を復号
するデコーダにおいては、レジスフ規制詞が自動インク
レメント或は自動デクレメント規制詞の前に復号されれ
ばレジスタ規制詞は初期値を参照し、またレジスタ規制
詞が自動インクレメント或は自動デクレメント規制詞の
後に発生すれば変更された値を参照するであろうから上
述の如き恐れは生じない。
自動インクレメントモード或は自動デクレメントモード
を検出することは重要である。命令デコーダ２０は、レ
ジスタ規制詞及び自動インクレメント規制詞或は自動デ
クレメント規制詞を同時に復号することができるから、
レジスタ規制詞と自動インクレメント規制詞或は自動デ
クレメント規制詞とが同一レジスタを参照する恐れがあ
る。従ってレジスタ規制詞の値を、参照されたレジスタ
の初期値とすべきか、或は自動インクレメント或は自動
デクレメントによって変更された後の値とすべきかを弁
別することが重要である。サイクル当りｌ規制詞を復号
するデコーダにおいては、レジスフ規制詞が自動インク
レメント或は自動デクレメント規制詞の前に復号されれ
ばレジスタ規制詞は初期値を参照し、またレジスタ規制
詞が自動インクレメント或は自動デクレメント規制詞の
後に発生すれば変更された値を参照するであろうから上
述の如き恐れは生じない。
本発明において使用されるような命令デコーダにおいて
は、レジスタ規制詞が復号された時にＴＲバスを介して
レジスタ番号を伝送し、また実行ユニットがレジスタ規
制詞の実際の値を入手する前に汎用ユニットにおいて自
動インクレメント或は自動デクレメント規制詞を前処理
することが望ましい。従って、このようなデコーダが共
に同一レジスタを参照するレジスタ規制詞と自動インク
レメント或は自動デクレメント規制詞を同時に復号した
時には、実行ユニットは必然的にレジスタ規制詞として
参照されたレジスタの変更された値を使用することにな
る。しかし、この必然的な動作モードは、命令に関連す
る演算コードに続く規制詞のシーケンスにおいてレジス
タ規制詞が自動インクレメント或は自動デクレメント規
制詞の前に出現した場合には結果が無効になり得る。命
令デコーダ２０においては、これを“命令内読出し競合
”と呼ぶ特別なケースとして処理することによって、こ
の発生可能な不正確な結果を回避する。換言すれば、自
動インクレメント或は自動デクレメント規制詞が同一命
令に関連する規制詞シーケンス内の先行レジスタ規制詞
によって参照されたペースレジスタを指定した場合を命
令内読出し競合であると云う。
は、レジスタ規制詞が復号された時にＴＲバスを介して
レジスタ番号を伝送し、また実行ユニットがレジスタ規
制詞の実際の値を入手する前に汎用ユニットにおいて自
動インクレメント或は自動デクレメント規制詞を前処理
することが望ましい。従って、このようなデコーダが共
に同一レジスタを参照するレジスタ規制詞と自動インク
レメント或は自動デクレメント規制詞を同時に復号した
時には、実行ユニットは必然的にレジスタ規制詞として
参照されたレジスタの変更された値を使用することにな
る。しかし、この必然的な動作モードは、命令に関連す
る演算コードに続く規制詞のシーケンスにおいてレジス
タ規制詞が自動インクレメント或は自動デクレメント規
制詞の前に出現した場合には結果が無効になり得る。命
令デコーダ２０においては、これを“命令内読出し競合
”と呼ぶ特別なケースとして処理することによって、こ
の発生可能な不正確な結果を回避する。換言すれば、自
動インクレメント或は自動デクレメント規制詞が同一命
令に関連する規制詞シーケンス内の先行レジスタ規制詞
によって参照されたペースレジスタを指定した場合を命
令内読出し競合であると云う。
レジスタ規制詞は、少なくとも規制詞のレジスタアドレ
スフィールド（第５図参照）によって指定されたレジス
タを参照する。もしレジスタ規制詞がクワッドワードデ
ータ型を有していれば、レジスタ規制詞は更にレジスタ
規制詞のレジスタアドレスフィールド内に示されている
１＋レジスタ番号（ｎ）のレジスタ番号（即ちアドレス
）を有するレジスタも参照する。オクタワードデータ型
を有するレジスタ規制詞はレジスタ番号ｎ、ｎ＋１、ｎ
＋２及びｎ＋３を有するレジスタを参照する。
スフィールド（第５図参照）によって指定されたレジス
タを参照する。もしレジスタ規制詞がクワッドワードデ
ータ型を有していれば、レジスタ規制詞は更にレジスタ
規制詞のレジスタアドレスフィールド内に示されている
１＋レジスタ番号（ｎ）のレジスタ番号（即ちアドレス
）を有するレジスタも参照する。オクタワードデータ型
を有するレジスタ規制詞はレジスタ番号ｎ、ｎ＋１、ｎ
＋２及びｎ＋３を有するレジスタを参照する。
命令デコーダ２０は、命令的読出し競合を検出する２つ
の異なる方法を使用することが好ましい。
の異なる方法を使用することが好ましい。
第１の方法は、復号中の現命令の先行復号サイクル中に
源レジスタ規制詞によって参照されたレジスタを識別す
る“読出しレジスタマスク”を発生させることである。
源レジスタ規制詞によって参照されたレジスタを識別す
る“読出しレジスタマスク”を発生させることである。
第２の方法は、各データ型組合せ毎に命令的読出し競合
が発生し得るか否かを表わす“ＩＲＣマスク”を発生さ
せることである。
が発生し得るか否かを表わす“ＩＲＣマスク”を発生さ
せることである。
この第２の方法は、同一サイクル中に同時に復号される
レジスタ規制詞と自動インクレメント或は自動デクレメ
ント規制詞との間の命令内読出し競合を決定するために
使用される。
レジスタ規制詞と自動インクレメント或は自動デクレメ
ント規制詞との間の命令内読出し競合を決定するために
使用される。
命令的読出し競合を検出するための読出しレジスタマス
クの使用を第６４図に示す。同−命令内に含まれる源レ
ジスタ規制詞とそれ以後に発生する自動インクレメント
或は自動デクレメント規制詞との間に競合が存在するか
否かを決定するために、ＣＰＵ内の１６の各汎用レジス
タに対応するビット位置を有する読出しレジスタマスク
が作られる。マルチプレクサ５１１は、複雑な規制詞の
ペースレジスタ番号に対応する読出しレジスタマスクの
ビット位置を選択する。読出しレジスタマスクの選択さ
れたビットは、マルチプレクサ５１１を可能化するため
にゲート５１２において組合される（第６３図に基いて
説明した自動信号及びヘース有効）信号によって更に審
査される。マルチプレクサ５１１の出力は命令的読出し
競合の存否を表わす信号ＩＲＣ’となる。
クの使用を第６４図に示す。同−命令内に含まれる源レ
ジスタ規制詞とそれ以後に発生する自動インクレメント
或は自動デクレメント規制詞との間に競合が存在するか
否かを決定するために、ＣＰＵ内の１６の各汎用レジス
タに対応するビット位置を有する読出しレジスタマスク
が作られる。マルチプレクサ５１１は、複雑な規制詞の
ペースレジスタ番号に対応する読出しレジスタマスクの
ビット位置を選択する。読出しレジスタマスクの選択さ
れたビットは、マルチプレクサ５１１を可能化するため
にゲート５１２において組合される（第６３図に基いて
説明した自動信号及びヘース有効）信号によって更に審
査される。マルチプレクサ５１１の出力は命令的読出し
競合の存否を表わす信号ＩＲＣ’となる。
読出しレジスタマスクを発生させるために、源レジスタ
番号ｎがデコーダ５１３に印加され、デコーダ５１３は
読出しレジスタ番号に対応する位置の読出しレジスタマ
スクのビットをセントさせる。他のビット位置のビット
は源レジスタ規制詞のデータ型に依存してセットする必
要がある。これらのビット位置は加算器回路５１４によ
って決定されるｎ＋１、ｎ＋２及びｎ＋３に発生する。
番号ｎがデコーダ５１３に印加され、デコーダ５１３は
読出しレジスタ番号に対応する位置の読出しレジスタマ
スクのビットをセントさせる。他のビット位置のビット
は源レジスタ規制詞のデータ型に依存してセットする必
要がある。これらのビット位置は加算器回路５１４によ
って決定されるｎ＋１、ｎ＋２及びｎ＋３に発生する。
ビットは、それぞれのデコーダ５１５．５１６及び５１
７によって、これらの他のビット位置に選択的にセット
される。各デコーダはそれぞれのマスクを発生し、これ
らのマスクは全体として５１８で示す一組１６の４人力
ＯＲゲートによって論理和されて読出しレジスタマスク
が得られる。
７によって、これらの他のビット位置に選択的にセット
される。各デコーダはそれぞれのマスクを発生し、これ
らのマスクは全体として５１８で示す一組１６の４人力
ＯＲゲートによって論理和されて読出しレジスタマスク
が得られる。
読出しレジスタマスク内のｎ＋２及びｎ＋３ビ・７ト位
置のビットはオクタワードデータ型に対してのみセット
されるから、オクタワードデータ型はゲート５１９によ
って復号され、デコーダ５１６及び５１７へ供給される
可能化信号となる。同様にして、デコーダ５１５はオク
タワード及びクワッドワードデータ型に対してＯＲゲー
ト５２０によって可能化される。ゲート５２１は源レジ
スタ番号に伴う有効データフラグ及びレジスタフラグを
用いて審査する。これらのフラグはゲート５１９も可能
化し、オクタワードデータ型を検出させる。
置のビットはオクタワードデータ型に対してのみセット
されるから、オクタワードデータ型はゲート５１９によ
って復号され、デコーダ５１６及び５１７へ供給される
可能化信号となる。同様にして、デコーダ５１５はオク
タワード及びクワッドワードデータ型に対してＯＲゲー
ト５２０によって可能化される。ゲート５２１は源レジ
スタ番号に伴う有効データフラグ及びレジスタフラグを
用いて審査する。これらのフラグはゲート５１９も可能
化し、オクタワードデータ型を検出させる。
第６４図に示すように、読出しレジスタマスクは、源レ
ジスタ規制詞が復号されるサイクルに続くサイクル中に
ペースレジスタ番号が発生すると、命令的読出し競合を
検出するために便宜的に使用される。もしペースレジス
タが源レジスタ規制詞と同一サイクル中に復号されれば
、第６４図の回路は、源データ型が復号論理ユニット（
第１２図の１０５）から入手可能になる時点から命令的
読出し競合がマルチプレクサ５１１によって検出される
時点まで過大な遅延をもたらす。
ジスタ規制詞が復号されるサイクルに続くサイクル中に
ペースレジスタ番号が発生すると、命令的読出し競合を
検出するために便宜的に使用される。もしペースレジス
タが源レジスタ規制詞と同一サイクル中に復号されれば
、第６４図の回路は、源データ型が復号論理ユニット（
第１２図の１０５）から入手可能になる時点から命令的
読出し競合がマルチプレクサ５１１によって検出される
時点まで過大な遅延をもたらす。
第６５図に示す命令的読出し競合検出回路は、データ型
が入手可能となる時点と命令的読出し競合が検出される
時点との間の遅延を排除するために、源レジスタ規制詞
のデータ型によって制御されるマルチプレクサ５３１を
有している。マルチプレクサ５３１は、データ型がロン
グワード、クワッドワード或はオクタワードを指定して
いるか否かに対応するＪＲＣマスクのそれぞれのビット
位置を選択する。
が入手可能となる時点と命令的読出し競合が検出される
時点との間の遅延を排除するために、源レジスタ規制詞
のデータ型によって制御されるマルチプレクサ５３１を
有している。マルチプレクサ５３１は、データ型がロン
グワード、クワッドワード或はオクタワードを指定して
いるか否かに対応するＪＲＣマスクのそれぞれのビット
位置を選択する。
ＩＲＣマスクを発生させるために、コンパレータ５３２
は源レジスタ番号とペースレジスタ番号を比較して、デ
ータ型がロングワードを指定していれば競合の可能性の
有無を決定する。ゲート５３３はコンパレータ５３２の
出力を受け、ペースレジスタに関連する自動モード信号
及び源規制詞に関連するレジスタフラグによってそれを
審査する。
は源レジスタ番号とペースレジスタ番号を比較して、デ
ータ型がロングワードを指定していれば競合の可能性の
有無を決定する。ゲート５３３はコンパレータ５３２の
出力を受け、ペースレジスタに関連する自動モード信号
及び源規制詞に関連するレジスタフラグによってそれを
審査する。
考え得るクワッドワード及びオクタワードデータ型に対
するＩＲＣマスクビットを決定するために、源レジスタ
番号ｎが加算器５３４へ供給され、加算器５３４はｎ＋
１、ｎ＋２及びｎ＋３の値をそれぞれコンパレータ５３
５．５３６及び５３７へ供給する。コンパレータ５３２
及び５３５の何れかが整合を指示していることをＯＲゲ
ート５３８が検出すると、クワッドワードデータ型に関
して競合が発生している可能性がある。またコンパレー
タ５３２．５３５．５３６或は５３７の何れかが整合を
指示していることをＯＲゲート５３９が検出すれば、オ
クタワードに関して競合が発生しているものと考えられ
る。ゲート５３８．５３９の出力は、それぞれゲート５
０４及び５４１においてレジスタフラグ及び自動信号に
よって審査される。
するＩＲＣマスクビットを決定するために、源レジスタ
番号ｎが加算器５３４へ供給され、加算器５３４はｎ＋
１、ｎ＋２及びｎ＋３の値をそれぞれコンパレータ５３
５．５３６及び５３７へ供給する。コンパレータ５３２
及び５３５の何れかが整合を指示していることをＯＲゲ
ート５３８が検出すると、クワッドワードデータ型に関
して競合が発生している可能性がある。またコンパレー
タ５３２．５３５．５３６或は５３７の何れかが整合を
指示していることをＯＲゲート５３９が検出すれば、オ
クタワードに関して競合が発生しているものと考えられ
る。ゲート５３８．５３９の出力は、それぞれゲート５
０４及び５４１においてレジスタフラグ及び自動信号に
よって審査される。
第６６図は、現サイクル中に同時に復号される２つまで
の源規制詞と、源命令の先行サイクル中に復号された任
意数の源規制詞とのレジスタ内競合を検出するための９
ビツト■ＲＣマスクを発生する回路である。第６６図の
回路は、現サイクル中に復号されるある複雑な規制詞と
、同一命令の何れかの先行サイクル中に復号された任意
数の源及び指標レジスタ規制詞との間の現サイクル中の
命令内読出し競合を検出するために、第６４図に示す回
路と類似した読出しレジスタマスク発生器及び複合ＩＲ
Ｃ検出器を含む。
の源規制詞と、源命令の先行サイクル中に復号された任
意数の源規制詞とのレジスタ内競合を検出するための９
ビツト■ＲＣマスクを発生する回路である。第６６図の
回路は、現サイクル中に復号されるある複雑な規制詞と
、同一命令の何れかの先行サイクル中に復号された任意
数の源及び指標レジスタ規制詞との間の現サイクル中の
命令内読出し競合を検出するために、第６４図に示す回
路と類似した読出しレジスタマスク発生器及び複合ＩＲ
Ｃ検出器を含む。
読出しレジスタマスクを発生させるために、先行復号サ
イクルにランチされた第１源レジスタ番号、有効データ
フラグ、レジスタフラグ、及び第１規制詞データ型の値
が読出しレジスタマスク発生器５５１へ印加される。同
様に、先行復号サイクル中に決定された第２ａレジスタ
番号、有効データフラグ、レジスタフラグ、及び第２規
制詞のデータ型が読出しレジスタマスク発生器５５２へ
印加される。全体を５５５で示す−ｍ１６の３人力ＯＲ
ゲートが２つの源レジスタ番号に関連して発生された読
出しレジスタマスクとラッチ即ちレジスタ５５４からの
先に発生された読出しレジスタマスクとを組合せて現復
号サイクルの読出しレジスタマスクを作る。この読出し
レジスタマスクはゲート５５６において“新フォーク”
信号によって審査され、レジスタ５５４へのデータ入力
となる。従って、レジスタ５５４は現命令の先行復号サ
イクルに関する読出しレジスタ情報を累積し、ゲート５
５６は現命令に関する復号の終りにレジスタ５５４をク
リヤする。
イクルにランチされた第１源レジスタ番号、有効データ
フラグ、レジスタフラグ、及び第１規制詞データ型の値
が読出しレジスタマスク発生器５５１へ印加される。同
様に、先行復号サイクル中に決定された第２ａレジスタ
番号、有効データフラグ、レジスタフラグ、及び第２規
制詞のデータ型が読出しレジスタマスク発生器５５２へ
印加される。全体を５５５で示す−ｍ１６の３人力ＯＲ
ゲートが２つの源レジスタ番号に関連して発生された読
出しレジスタマスクとラッチ即ちレジスタ５５４からの
先に発生された読出しレジスタマスクとを組合せて現復
号サイクルの読出しレジスタマスクを作る。この読出し
レジスタマスクはゲート５５６において“新フォーク”
信号によって審査され、レジスタ５５４へのデータ入力
となる。従って、レジスタ５５４は現命令の先行復号サ
イクルに関する読出しレジスタ情報を累積し、ゲート５
５６は現命令に関する復号の終りにレジスタ５５４をク
リヤする。
現サイクル中に復号される何等かの自動インクレメント
或は自動デクレメントモードを有する複雑な規制詞と、
同一命令の先行サイクル中に復号された任意源規制詞と
の間の競合の存否を決定するために、ゲート５５６の出
力はマルチプレクサ５５７へ印加される。マルチプレク
サ５５７は複合マスクから複雑な規制詞に関連するペー
スレジスタの番号に対応する特定ビットを選択する。こ
のペースレジスタ番号は、基本ケースによって制御され
るマルチプレクサ５５８によって命令バッファ内のバイ
ト１．２．３或は４のレジスタアドレスフィールドから
選択される。同様にして、ペースレジスタ番号に関連す
る自動インクレメント或は自動デクレメントモード信号
が、基本ケースによって制御されるマルチプレクサ５５
９によって選択される。
或は自動デクレメントモードを有する複雑な規制詞と、
同一命令の先行サイクル中に復号された任意源規制詞と
の間の競合の存否を決定するために、ゲート５５６の出
力はマルチプレクサ５５７へ印加される。マルチプレク
サ５５７は複合マスクから複雑な規制詞に関連するペー
スレジスタの番号に対応する特定ビットを選択する。こ
のペースレジスタ番号は、基本ケースによって制御され
るマルチプレクサ５５８によって命令バッファ内のバイ
ト１．２．３或は４のレジスタアドレスフィールドから
選択される。同様にして、ペースレジスタ番号に関連す
る自動インクレメント或は自動デクレメントモード信号
が、基本ケースによって制御されるマルチプレクサ５５
９によって選択される。
マルチプレクサ５５７からの複合ＩＲＣは９ピッ１−Ｉ
ＲＣマスクの全ての位置へ論理和される。
ＲＣマスクの全ての位置へ論理和される。
それ以外の場合には、ＩＲＣマスクは現サイクル中に同
時に復号される２つまでの源レジスタ規制詞と自動イン
クレメント或は自動デクレメントモードを有する複雑な
規制詞との間に競合の可能性があることを指示する。第
６５図に示す加算器及びコンパレータは、現サイクル中
に同時に復号可能な源レジスタとペースレジスタとの考
え得る各組合せに対してそれぞれコンパレータ５６１乃
至５６４を構成するように５組が設けられている。
時に復号される２つまでの源レジスタ規制詞と自動イン
クレメント或は自動デクレメントモードを有する複雑な
規制詞との間に競合の可能性があることを指示する。第
６５図に示す加算器及びコンパレータは、現サイクル中
に同時に復号可能な源レジスタとペースレジスタとの考
え得る各組合せに対してそれぞれコンパレータ５６１乃
至５６４を構成するように５組が設けられている。
これらの各コンパレータは４つの出力ビットを供給する
。
。
コンパレータ５６１乃至５６３からの出力は、基本ケー
スによって制御されるマルチプレクサ５６６によって選
択され、考え得るペースレジスタ及び先行第２レジスタ
規制詞に関連するコンパレータ信号となる。ケース（０
）信号によって制御される別のマルチプレクサ５６７は
、考え得るヘースレジスタと先行第２レジスタ規制詞と
の間のコンパレータ信号を供給する。マルチプレクサ５
６６によって選択されたコンパレータ信号はゲート５６
８によって更に審査される。即ちゲート５６８は、復号
される第１規制詞が複雑な規制詞であることをゲート５
６９が検出した時、及び第１規制詞がレジスタ規制詞で
はない時に、コンパレータ信号を阻止する。同様にして
ゲート５７０は、第３規制詞が複雑な規制詞であること
をゲート５７１乃至５７３が検出し、第２規制詞がレジ
スタモードを有し、且つ複雑な規制詞が自動インクレメ
ント或は自動デクレメントモードを有している場合に、
第２規制詞に関連するコンパレータ信号を通過させる。
スによって制御されるマルチプレクサ５６６によって選
択され、考え得るペースレジスタ及び先行第２レジスタ
規制詞に関連するコンパレータ信号となる。ケース（０
）信号によって制御される別のマルチプレクサ５６７は
、考え得るヘースレジスタと先行第２レジスタ規制詞と
の間のコンパレータ信号を供給する。マルチプレクサ５
６６によって選択されたコンパレータ信号はゲート５６
８によって更に審査される。即ちゲート５６８は、復号
される第１規制詞が複雑な規制詞であることをゲート５
６９が検出した時、及び第１規制詞がレジスタ規制詞で
はない時に、コンパレータ信号を阻止する。同様にして
ゲート５７０は、第３規制詞が複雑な規制詞であること
をゲート５７１乃至５７３が検出し、第２規制詞がレジ
スタモードを有し、且つ複雑な規制詞が自動インクレメ
ント或は自動デクレメントモードを有している場合に、
第２規制詞に関連するコンパレータ信号を通過させる。
ゲート５６８及び５７０からの審査済規制詞信号は第１
及び第２レベルのＯＲゲート５７４乃至５８４によって
組合され９ビツトのＩＲＣマスクとなる。
及び第２レベルのＯＲゲート５７４乃至５８４によって
組合され９ビツトのＩＲＣマスクとなる。
第６７図は第１２図に示したＩＲＣ検出器２６の回路図
である。ＩｆｌＣマスクは第１組のマルチプレクサ５９
１．５９２及び５９３に印加され、復号中の第１規制詞
のデータ型に対応する３ビツトが選択される。第４のマ
ルチプレクサ５９４は、復号中の第２規制詞のデータ型
によって制御され、ＩＲＣマスクの９ビ、トの中の特定
の１つを選択する。しかし、ＩＲｃマスクのこの選択さ
れたビットが命令的読出し競合の存在を必ずしも表わし
てはいない。何故ならば、検出されたモードが実際には
分岐変位であるかも知れず、或は暗示規制詞であり得る
からである。これらの場合には、マルチプレクサ５９４
の出力はゲート５９５及び５９６によって阻止される。
である。ＩｆｌＣマスクは第１組のマルチプレクサ５９
１．５９２及び５９３に印加され、復号中の第１規制詞
のデータ型に対応する３ビツトが選択される。第４のマ
ルチプレクサ５９４は、復号中の第２規制詞のデータ型
によって制御され、ＩＲＣマスクの９ビ、トの中の特定
の１つを選択する。しかし、ＩＲｃマスクのこの選択さ
れたビットが命令的読出し競合の存在を必ずしも表わし
てはいない。何故ならば、検出されたモードが実際には
分岐変位であるかも知れず、或は暗示規制詞であり得る
からである。これらの場合には、マルチプレクサ５９４
の出力はゲート５９５及び５９６によって阻止される。
また同一命令の先行復号サイクル中にレジスタ内競合が
検出された場合にもゲート５９６は禁止される。これは
、競合がある命令の復号中に最初に検出された時に競合
検出器がＯＰＵに通告できるようにするためになされる
のである。
検出された場合にもゲート５９６は禁止される。これは
、競合がある命令の復号中に最初に検出された時に競合
検出器がＯＰＵに通告できるようにするためになされる
のである。
それでも、自動モードを有する複雑な規制詞が現サイク
ル中に復号されないかも知れないために、ゲート５９６
の出力が命令的読出し競合を通告していない恐れがある
。自動モードを有する規制詞が実際に復号されるか否か
は、現サイクル中に復号される規制詞の初期数Ｎ′、基
本ケース、及び命令バッファ内のバイト１或はバイト２
が指標レジスタを指定しているか否かに依存する。これ
らの条件はＡＮＤゲート５９７乃至６０１及びＯＲゲー
ト６０２によって検出される。ＯＲゲート６０２は、先
行レジスタ規制詞或は指標レジスタ指定と競合する暗示
規制詞が復号されると発生する暗示ＩＲＣ信号も受けて
いる。暗示命令内読出し競合は、例えば“ＰＵＳＨＬ
ＳＰ”命令に関連して発生する。何故ならば、このよう
な命令は先ずスタックポインタの初期値を入手し、次で
スタックポインタを自動デクレメントし、次でスタック
ポインタの初期値をデクレメントされたスタックポイン
タ値によって与えられるアドレスのスタック上にブツシ
ュするために中断さるべきだからである。
ル中に復号されないかも知れないために、ゲート５９６
の出力が命令的読出し競合を通告していない恐れがある
。自動モードを有する規制詞が実際に復号されるか否か
は、現サイクル中に復号される規制詞の初期数Ｎ′、基
本ケース、及び命令バッファ内のバイト１或はバイト２
が指標レジスタを指定しているか否かに依存する。これ
らの条件はＡＮＤゲート５９７乃至６０１及びＯＲゲー
ト６０２によって検出される。ＯＲゲート６０２は、先
行レジスタ規制詞或は指標レジスタ指定と競合する暗示
規制詞が復号されると発生する暗示ＩＲＣ信号も受けて
いる。暗示命令内読出し競合は、例えば“ＰＵＳＨＬ
ＳＰ”命令に関連して発生する。何故ならば、このよう
な命令は先ずスタックポインタの初期値を入手し、次で
スタックポインタを自動デクレメントし、次でスタック
ポインタの初期値をデクレメントされたスタックポイン
タ値によって与えられるアドレスのスタック上にブツシ
ュするために中断さるべきだからである。
従って第１明示規制詞は、同一レジスタの後続暗示自動
デクレメントと競合する源レジスタ規制詞である。
デクレメントと競合する源レジスタ規制詞である。
源レジスタ規制詞と、暗示自動インクレメント或は自動
デクレメント規制詞との間の命令的読出し競合を検出す
るために、命令バッファのバイト１内のレジスタ番号は
、バイト１のレジスタモードによって可能化されるデコ
ーダ６０３の選択入力に印加される。付録■に示す暗示
規制詞の場合、暗示規制詞は常に、１４のレジスタ番号
を有するスタックポインタの自動インクレメント或は自
動デクレメントである。従ってデコーダ出力１４．１３
．１２及び１１は第６５図のコンパレータ信号Ｐ （１
１、Ｐ、２．、Ｐ、３．及びＰ、４．に対応する。
デクレメント規制詞との間の命令的読出し競合を検出す
るために、命令バッファのバイト１内のレジスタ番号は
、バイト１のレジスタモードによって可能化されるデコ
ーダ６０３の選択入力に印加される。付録■に示す暗示
規制詞の場合、暗示規制詞は常に、１４のレジスタ番号
を有するスタックポインタの自動インクレメント或は自
動デクレメントである。従ってデコーダ出力１４．１３
．１２及び１１は第６５図のコンパレータ信号Ｐ （１
１、Ｐ、２．、Ｐ、３．及びＰ、４．に対応する。
ＯＲゲート６０４及び６０５は暗示レジスタマスクのク
ワッドワード及びオクタワードビットを供給する。暗示
ＩＲＣマスクの適切なビットがマルチプレクサ６０６に
よって選１尺される。マルチフ。
ワッドワード及びオクタワードビットを供給する。暗示
ＩＲＣマスクの適切なビットがマルチプレクサ６０６に
よって選１尺される。マルチフ。
レクサ６０６の出力はゲート６０７において暗示規制詞
が復号されるであろうことを表わすＲ２１要求信号及び
Ｎ’Ｎ）によって更に審査される。
が復号されるであろうことを表わすＲ２１要求信号及び
Ｎ’Ｎ）によって更に審査される。
現在復号中の暗示規制詞が同一命令の先行復号サイクル
中に復号されたレジスタ規制詞と競合する可能性もある
。このような競合は、１つの暗示規制詞が要求され且つ
１つの規制詞が復号されるであろう場合には第６６図の
ゲート５５５からの読出しレジスタマスクのビット１４
を選択するゲート６０８によって、また１つの暗示規制
詞を含む２つの規制詞が要求され且つ２つの規制詞が復
号されるであろう場合にはゲート６０９によって検出さ
れる。ゲート６０７．６０８及び６０９によって検出さ
れる種々の考え得る競合の源はＯＲゲート６１０によっ
て組合され、暗示命令的読出し競合が検出される。
中に復号されたレジスタ規制詞と競合する可能性もある
。このような競合は、１つの暗示規制詞が要求され且つ
１つの規制詞が復号されるであろう場合には第６６図の
ゲート５５５からの読出しレジスタマスクのビット１４
を選択するゲート６０８によって、また１つの暗示規制
詞を含む２つの規制詞が要求され且つ２つの規制詞が復
号されるであろう場合にはゲート６０９によって検出さ
れる。ゲート６０７．６０８及び６０９によって検出さ
れる種々の考え得る競合の源はＯＲゲート６１０によっ
て組合され、暗示命令的読出し競合が検出される。
明示或は暗示命令的読出し競合がゲー）６０２によって
通告されると、その命令は各復号サイクル中に１規制詞
だけが復号されるようにして復号される。現サイクル中
に１つの規制詞だけが復号され、もしその命令に関して
復号すべき規制詞が残っていればラッチ６１１がセット
され、命令が完全に復号されてしまうまで爾後の各復号
サイクル中には１つの規制詞だけが復号されることを通
告する。命令に関連する復号の終りは、第１２図からの
“全規制詞完了”信号によって指示される。
通告されると、その命令は各復号サイクル中に１規制詞
だけが復号されるようにして復号される。現サイクル中
に１つの規制詞だけが復号され、もしその命令に関して
復号すべき規制詞が残っていればラッチ６１１がセット
され、命令が完全に復号されてしまうまで爾後の各復号
サイクル中には１つの規制詞だけが復号されることを通
告する。命令に関連する復号の終りは、第１２図からの
“全規制詞完了”信号によって指示される。
またラッチ６１１は、命令バッファが初期にロードされ
つつある時、或はデコーダ障害が存在する時はセットさ
れない。これらの状態においてはラッチ６１１のセット
はゲート６１２によって禁止されているからである。
つつある時、或はデコーダ障害が存在する時はセットさ
れない。これらの状態においてはラッチ６１１のセット
はゲート６１２によって禁止されているからである。
−Ｈうソ千６１１がセットされると、ゲート６１３は現
サイクルにおける復号が終るまでセットさせ続ける。別
のゲート６１４は、デコーダ障害の場合にラッチ６１１
の状態が変化しないようにする。ゲート６１２．６１３
及び６１４の出力はＯＲゲート６１５において組合され
、ラッチ６１１のデータ入力へ印加される。ＯＲゲート
６１６は、ラッチ６１１の出力とゲート６０２からの“
検出した［ＲＣ”信号とを組合せて第１２図のマルチプ
レクサ１２６を動作させるＩＲＣ信号を発生する。
サイクルにおける復号が終るまでセットさせ続ける。別
のゲート６１４は、デコーダ障害の場合にラッチ６１１
の状態が変化しないようにする。ゲート６１２．６１３
及び６１４の出力はＯＲゲート６１５において組合され
、ラッチ６１１のデータ入力へ印加される。ＯＲゲート
６１６は、ラッチ６１１の出力とゲート６０２からの“
検出した［ＲＣ”信号とを組合せて第１２図のマルチプ
レクサ１２６を動作させるＩＲＣ信号を発生する。
第６８図は、命令デコーダ（第１図の２０）による命令
内読出し競合に応答して命令ユニット内の汎用レジスタ
６５１及び実行ユニット内の対応する一組の汎用レジス
タ６５２を更新する命令ユニッ）１２及び実行ユニノｌ
−１３内の回路の回路図である。第６８図に示すように
、命令ユニット１２と実行ユニット１３との間のデータ
経路は源リスト２４及び複数の待ち行列２３を含む。詳
述すれば、これらの待ち行列２３は、今復号されたばか
りの命令に関連するフォークアドレス即ちマイクロコー
ドエントリアドレスを受けるフォーク待ち行列６５３、
命令デコーダによって復号されたレジスタ番号或は源オ
ペランドを指す源リストポインタを受ける源ポインタ待
ち行列６５５、命令デコーダによって復号されたレジス
タ番号或は宛先オペランドのアドレスを受ける宛先ポイ
ンタ待ち行列６５６、及びレジスタスコアボード待ち行
列６５７を含む。
内読出し競合に応答して命令ユニット内の汎用レジスタ
６５１及び実行ユニット内の対応する一組の汎用レジス
タ６５２を更新する命令ユニッ）１２及び実行ユニノｌ
−１３内の回路の回路図である。第６８図に示すように
、命令ユニット１２と実行ユニット１３との間のデータ
経路は源リスト２４及び複数の待ち行列２３を含む。詳
述すれば、これらの待ち行列２３は、今復号されたばか
りの命令に関連するフォークアドレス即ちマイクロコー
ドエントリアドレスを受けるフォーク待ち行列６５３、
命令デコーダによって復号されたレジスタ番号或は源オ
ペランドを指す源リストポインタを受ける源ポインタ待
ち行列６５５、命令デコーダによって復号されたレジス
タ番号或は宛先オペランドのアドレスを受ける宛先ポイ
ンタ待ち行列６５６、及びレジスタスコアボード待ち行
列６５７を含む。
レジスタスコアボード待ち行列６５７は、予め前処理さ
れてはいるが未だに実行されていない命令のレジスタ源
オペランドと、現命令の自動インクレメント或は自動デ
クレメント規制詞との間の命令内読出し競合を検出する
。またレジスタスコアボード待ち行列６５７は、予め前
処理されてはいるが未だに実行されていない命令のレジ
スタ宛先オペランドと、２現命令のレジスタ源オペラン
ドとの間の命令内読出し競合をも検出する。何れかの命
令内読出し競合を検出するためにレジスタスコアボード
待ち行列は、“新フォーク”信号が発生した時に第６６
図の一組のゲート５５５が発生する複合レジスタ読出し
マスクを受ける。何等かの命令内書込み競合を検出する
ためにレジスタスコアボード待ち行列は、複合レジスタ
読出しマスクと同様にして作られる（但しマスク発生器
は宛先レジスタ情報に応答する）複合レジスタ書込みマ
スクをも受ける。更に、レジスタスコアボード待ち行列
６５７は、待ち行列内の全てのマスクを論理和して複合
レジスタ読出し及び書込みマスクを形成させる一組のＯ
Ｒゲートをも含む。
れてはいるが未だに実行されていない命令のレジスタ源
オペランドと、現命令の自動インクレメント或は自動デ
クレメント規制詞との間の命令内読出し競合を検出する
。またレジスタスコアボード待ち行列６５７は、予め前
処理されてはいるが未だに実行されていない命令のレジ
スタ宛先オペランドと、２現命令のレジスタ源オペラン
ドとの間の命令内読出し競合をも検出する。何れかの命
令内読出し競合を検出するためにレジスタスコアボード
待ち行列は、“新フォーク”信号が発生した時に第６６
図の一組のゲート５５５が発生する複合レジスタ読出し
マスクを受ける。何等かの命令内書込み競合を検出する
ためにレジスタスコアボード待ち行列は、複合レジスタ
読出しマスクと同様にして作られる（但しマスク発生器
は宛先レジスタ情報に応答する）複合レジスタ書込みマ
スクをも受ける。更に、レジスタスコアボード待ち行列
６５７は、待ち行列内の全てのマスクを論理和して複合
レジスタ読出し及び書込みマスクを形成させる一組のＯ
Ｒゲートをも含む。
複合レジスタ読出しマスクは、自動インクレメント或は
自動デクレメントモードを有する複雑な規制詞のペース
レジスタ番号と比較され、命令内レジスタ読出し競合が
検出される。同様にして、源レジスタ番号が複合レジス
タ書込みマスクと比較されて命令内書込み競合が検出さ
れる。何れの場合においても、レジスタスコアボード待
ち行列６５７は命令内レジスタ競合の存在を通告する。
自動デクレメントモードを有する複雑な規制詞のペース
レジスタ番号と比較され、命令内レジスタ読出し競合が
検出される。同様にして、源レジスタ番号が複合レジス
タ書込みマスクと比較されて命令内書込み競合が検出さ
れる。何れの場合においても、レジスタスコアボード待
ち行列６５７は命令内レジスタ競合の存在を通告する。
レジスタスコアボード待ち行列６５７の構造及び動作の
詳細に関しては前記マーレイらの合衆国特許出願“ディ
ジタルコンピュータのデータ依存性を解消する複数命令
前処理システム”を参照されたい。
詳細に関しては前記マーレイらの合衆国特許出願“ディ
ジタルコンピュータのデータ依存性を解消する複数命令
前処理システム”を参照されたい。
命令ユニ・ノド１２及び実行ユニット１３は汎用レジス
タの組６５１及び６５２を重複して含むので、規制詞は
実行ユニットが必要とする前に命令ユニットによって評
価することができる。実行ユニットが汎用レジスタを変
更する場合、新しいデータが実行ユニット汎用レジスタ
６５２及び命令ユニット汎用レジスタ６５１の両方へ送
られる。
タの組６５１及び６５２を重複して含むので、規制詞は
実行ユニットが必要とする前に命令ユニットによって評
価することができる。実行ユニットが汎用レジスタを変
更する場合、新しいデータが実行ユニット汎用レジスタ
６５２及び命令ユニット汎用レジスタ６５１の両方へ送
られる。
典型的な場合として命令ユニットが自動インクレメント
或は自動デクレメント規制詞の評価に応答してペースレ
ジスタを変更する時には、命令ユニット汎用レジスタ６
５１及び実行ユニット汎用レジスタ６５２の双方が更新
される。
或は自動デクレメント規制詞の評価に応答してペースレ
ジスタを変更する時には、命令ユニット汎用レジスタ６
５１及び実行ユニット汎用レジスタ６５２の双方が更新
される。
例外或は割込みの場合には、待ち行列２３から復号され
ているが未だに実行されていない命令に関する情報をフ
ラッシュしなければならない。もしこれらの復号されて
いるが未だに実行されていない命令が自動インクレメン
ト或は自動デクレメントモードを有する複雑な規制詞を
含んでいれば、変更されたレジスタをその元の状態に戻
さなければならない。従って、命令ユニット或は実行ユ
ニットはレジスタが自動インクレメント或は自動デクレ
メントによって変更された時、汎用レジスタに対してな
された変化に関する情報を記憶することが望ましい。こ
の情報を記憶するために、第６８図の実行ユニット１３
には関連レジスタ番号及び変更された量を記憶するＲＬ
ＯＧ待ち行列６５８が設けである。
ているが未だに実行されていない命令に関する情報をフ
ラッシュしなければならない。もしこれらの復号されて
いるが未だに実行されていない命令が自動インクレメン
ト或は自動デクレメントモードを有する複雑な規制詞を
含んでいれば、変更されたレジスタをその元の状態に戻
さなければならない。従って、命令ユニット或は実行ユ
ニットはレジスタが自動インクレメント或は自動デクレ
メントによって変更された時、汎用レジスタに対してな
された変化に関する情報を記憶することが望ましい。こ
の情報を記憶するために、第６８図の実行ユニット１３
には関連レジスタ番号及び変更された量を記憶するＲＬ
ＯＧ待ち行列６５８が設けである。
第６８図に示すように、ＲＬＯＧ待ち行列は１６エント
リを記憶すると満杯になる。自動インクレメント或は自
動デクレメント規制詞を有する命令がリタイアすると、
その対応エントリをＲＬＯＧ待ち行列６５８から除去し
なければならない。また命令は複数の規制詞を有するこ
とができ、各規制詞が自動インクレメント或は自動デク
レメント規制詞であることができるから、ＲＬＯＧ待ち
行列内の１つ以上のエントリを各命令に関連づけ得るよ
うにする必要がある。この目的のために、命令ユニット
１２は６進カウンタを含み、このカウンタは命令に関連
するフォークに追加される３ビツトのタグ（ＯＰＵ
ＴＡＣ）を発生する。６進カウンタ６５９は例えば３ビ
ツトの２進カウンタにより構成され、“新フォーク”信
号によって可能化されるクロックと、タグの値が５にな
った時に１新フオーク”信号に応答してカウンタをリセ
ットするゲート６６０とを有している。タグは、実行ユ
ニット１３内に配置されている６つの３ビツトＲＬＯＧ
カウンク６６１の１つを指す。
リを記憶すると満杯になる。自動インクレメント或は自
動デクレメント規制詞を有する命令がリタイアすると、
その対応エントリをＲＬＯＧ待ち行列６５８から除去し
なければならない。また命令は複数の規制詞を有するこ
とができ、各規制詞が自動インクレメント或は自動デク
レメント規制詞であることができるから、ＲＬＯＧ待ち
行列内の１つ以上のエントリを各命令に関連づけ得るよ
うにする必要がある。この目的のために、命令ユニット
１２は６進カウンタを含み、このカウンタは命令に関連
するフォークに追加される３ビツトのタグ（ＯＰＵ
ＴＡＣ）を発生する。６進カウンタ６５９は例えば３ビ
ツトの２進カウンタにより構成され、“新フォーク”信
号によって可能化されるクロックと、タグの値が５にな
った時に１新フオーク”信号に応答してカウンタをリセ
ットするゲート６６０とを有している。タグは、実行ユ
ニット１３内に配置されている６つの３ビツトＲＬＯＧ
カウンク６６１の１つを指す。
ＲＬＯＧ待ち行列６５８は、該行列にエントリが付加さ
れるとインクレメントされる４ビツトの挿入ポインタカ
ウンタ６６２を有している。また、あるエントリが付加
される度に関連ＲＬＯＣ；カウンタがインクレメントさ
れる。命令がリタイアされると、リタイアされた命令の
タグ（実行ユニットタグ）に対応するＲＬＯＧカウンタ
はリセットされる。これは、例えば、ＲＬＯＧカウンタ
６６１の関連リセット入力に接続された出力を有しリタ
イアユニット２８からのリタイア信号によって可能化さ
れるデコーダ６６３によってなされる。同様に、エンコ
ーダ６６４は、ＲＬＯＧカウンタ６６１の関連クロック
可能化入力に接続されている出力と、ＯＰＵタグを受け
る選択入力と、“変更”信号によって可能化される可能
化入力とを有する。“変更”信号は挿入ポインタカウン
タ６６２からの挿入ポインタを復号するデコーダ６６５
を可能化し、ＲＬＯＧ待ち行列６５８内の１６のデータ
レジスタの関連する１つのデータ可能化入力を付活する
。
れるとインクレメントされる４ビツトの挿入ポインタカ
ウンタ６６２を有している。また、あるエントリが付加
される度に関連ＲＬＯＣ；カウンタがインクレメントさ
れる。命令がリタイアされると、リタイアされた命令の
タグ（実行ユニットタグ）に対応するＲＬＯＧカウンタ
はリセットされる。これは、例えば、ＲＬＯＧカウンタ
６６１の関連リセット入力に接続された出力を有しリタ
イアユニット２８からのリタイア信号によって可能化さ
れるデコーダ６６３によってなされる。同様に、エンコ
ーダ６６４は、ＲＬＯＧカウンタ６６１の関連クロック
可能化入力に接続されている出力と、ＯＰＵタグを受け
る選択入力と、“変更”信号によって可能化される可能
化入力とを有する。“変更”信号は挿入ポインタカウン
タ６６２からの挿入ポインタを復号するデコーダ６６５
を可能化し、ＲＬＯＧ待ち行列６５８内の１６のデータ
レジスタの関連する１つのデータ可能化入力を付活する
。
ＲＬＯＧ待ち行列内の有効エントリの数は、加算器６６
６においてＲＬＯＧカウンタ６６１の全ての値を加算す
ることによって得ている。この和の最上位ビット（Ｑ４
）は、ＲＬＯＧ待ち行列６５８内に１６のエントリが存
在することを表わし、従ってＲＬＯＧ待ち行列がオーバ
フローしようとしていることを通告している。オーバフ
ローは、Ｑ４信号が発生した時にＯＰＵを機能停止させ
ることによって阻止する。加算器６６６の出カビノドは
ＮＯＲゲート６６７によって組合され、ＲＬＯＧ待ち行
列が空きであることを表わす信号が作られる。
６においてＲＬＯＧカウンタ６６１の全ての値を加算す
ることによって得ている。この和の最上位ビット（Ｑ４
）は、ＲＬＯＧ待ち行列６５８内に１６のエントリが存
在することを表わし、従ってＲＬＯＧ待ち行列がオーバ
フローしようとしていることを通告している。オーバフ
ローは、Ｑ４信号が発生した時にＯＰＵを機能停止させ
ることによって阻止する。加算器６６６の出カビノドは
ＮＯＲゲート６６７によって組合され、ＲＬＯＧ待ち行
列が空きであることを表わす信号が作られる。
例外或は割込みが発生すると、ＲＬＯＧエントリはＲＬ
ＯＧ待ち行列から解きほぐされる。これは、ＲＬＯＧ待
ら行列内の全ての有効エントリをアクセスすることによ
ってなされる。エントリは、挿入ポインタカウンタの出
力を受ける選択入力を有し且つ挿入ポインタカウンタを
連続的にデクレメントさせるマルチプレクサ６６８によ
って連続的に入手することができる。しかし多くの場合
、今復号されたばかりのある数の命令に対応する命令ユ
ニット及び実行ユニットのデータのみを廃棄或はフラッ
シュすることが望ましい。これは典型的には、ある分岐
命令の分岐が実際に実行ユニットによって決定される前
に、命令をその分岐命令に後続させ得るようにして行わ
れる。もしプログラム実行を分岐させるべきであったこ
とを見出すか、或は分岐に関連した予測が誤りであるこ
とを見出せば、分岐に続く命令の復号の結果は待ち行列
２３からフラッシュしなければならず、また分岐命令に
続く命令内の自動インクレメント或は自動デクレメント
規制詞によって変更された汎用レジスタをそれらの元の
値に戻さなければならない。
ＯＧ待ち行列から解きほぐされる。これは、ＲＬＯＧ待
ら行列内の全ての有効エントリをアクセスすることによ
ってなされる。エントリは、挿入ポインタカウンタの出
力を受ける選択入力を有し且つ挿入ポインタカウンタを
連続的にデクレメントさせるマルチプレクサ６６８によ
って連続的に入手することができる。しかし多くの場合
、今復号されたばかりのある数の命令に対応する命令ユ
ニット及び実行ユニットのデータのみを廃棄或はフラッ
シュすることが望ましい。これは典型的には、ある分岐
命令の分岐が実際に実行ユニットによって決定される前
に、命令をその分岐命令に後続させ得るようにして行わ
れる。もしプログラム実行を分岐させるべきであったこ
とを見出すか、或は分岐に関連した予測が誤りであるこ
とを見出せば、分岐に続く命令の復号の結果は待ち行列
２３からフラッシュしなければならず、また分岐命令に
続く命令内の自動インクレメント或は自動デクレメント
規制詞によって変更された汎用レジスタをそれらの元の
値に戻さなければならない。
この目的のために、ＲＬＯＧ待ち行列６５８内のある数
のエントリだけをマルチプレクサ６６８から入手し、一
方で挿入ポインタカウンタ６６２をデクレメントさせて
行く。
のエントリだけをマルチプレクサ６６８から入手し、一
方で挿入ポインタカウンタ６６２をデクレメントさせて
行く。
ＲＬＯＧ待ち行列６５８から除去するエントリの特定数
を決定するために、実行ユニットタグと、正確に復号さ
れ且つそれらの結果を待ち行列２３・ 内に残すべき命令の数との和を表わす“保持すべき数”
の値にセントされるフラッシュカウンタ６６９を設けで
ある。この計算は加算器６７０によって遂行され、保持
すべきエントリの数は一組のゲート６７１ （これら
のゲートは待ち行列２３を完全にフラッシュする場合に
は不能化される）を通して加算器６７０に印加される。
を決定するために、実行ユニットタグと、正確に復号さ
れ且つそれらの結果を待ち行列２３・ 内に残すべき命令の数との和を表わす“保持すべき数”
の値にセントされるフラッシュカウンタ６６９を設けで
ある。この計算は加算器６７０によって遂行され、保持
すべきエントリの数は一組のゲート６７１ （これら
のゲートは待ち行列２３を完全にフラッシュする場合に
は不能化される）を通して加算器６７０に印加される。
このフラッシング手順中に、マルチプレクサ６７２はフ
ラッシュカウンタの値をデコーダ６６４の選択入力に供
給する。従って、フランシュすべき情報を有する命令に
対応するＲＬＯＧカウンタ６６１と、復元すべきレジス
タのみがフラッシングのためにアクセスされるようにな
る。またデコーダ６６４の選択入力はマルチプレクサ６
７３にも印加され関連カウンタの値を選択させている。
ラッシュカウンタの値をデコーダ６６４の選択入力に供
給する。従って、フランシュすべき情報を有する命令に
対応するＲＬＯＧカウンタ６６１と、復元すべきレジス
タのみがフラッシングのためにアクセスされるようにな
る。またデコーダ６６４の選択入力はマルチプレクサ６
７３にも印加され関連カウンタの値を選択させている。
この値は、ＲＬＯＧ待ち行列６５８からどれ程多くのエ
ントリを除去すべきかを表わしている。レジスタのフラ
ッシング及び復元のプロセスは、選択されたＲＬＯＧカ
ウンタの値がＯに等しいか否かをＮＯＲゲート６７４に
よって検査し、且つフラッシュカウンタの値がＯＰＵタ
グの値に等しいことをコンパレータ６７５が指示した時
にフラッシングが完了したことを検出することによって
、順次に行うことができる。フラッシング手順の特定の
段階は実行ユニット内の順次状態機械６７６によって遂
行される。一般に、順次状Ｂ機械は組合せ論理回路と、
システムクロックのサイクル間の順次状態を保持する一
組のレジスタとを含む。同様に、命令ユニットも順次状
態機械６７７を含み、フラ・ッシング手順中に命令ユニ
ット汎用レジスタ６５１を更新させる。
ントリを除去すべきかを表わしている。レジスタのフラ
ッシング及び復元のプロセスは、選択されたＲＬＯＧカ
ウンタの値がＯに等しいか否かをＮＯＲゲート６７４に
よって検査し、且つフラッシュカウンタの値がＯＰＵタ
グの値に等しいことをコンパレータ６７５が指示した時
にフラッシングが完了したことを検出することによって
、順次に行うことができる。フラッシング手順の特定の
段階は実行ユニット内の順次状態機械６７６によって遂
行される。一般に、順次状Ｂ機械は組合せ論理回路と、
システムクロックのサイクル間の順次状態を保持する一
組のレジスタとを含む。同様に、命令ユニットも順次状
態機械６７７を含み、フラ・ッシング手順中に命令ユニ
ット汎用レジスタ６５１を更新させる。
汎用レジスタの復元は、命令的読出し競合を処理する必
要があるために複雑である。好ましい方法によれば、−
旦命令内読出し競合が検出されると自動インクレメント
及び自動デクレメント規制詞は命令ユニ７）汎用レジス
タ６５１のみを変更し、レジスタ規制詞がポインタの代
りにデータとして実行ユニ７トに送られる。命令ユニッ
ト汎用レジスタ６５１は自動インクレメント及び自動デ
クレメント規制詞の評価中に変更されるが、実行ユニッ
ト汎用レジスタ６５２は変更されない。命令内レジスタ
競合を有する命令が完全に復号された時、現命令がリタ
イアされ実行ユニット汎用レジスタ６５２が更新される
まで次の命令の復号は一時的に禁止される。この目的の
ために、命令的競合が検出された後に変更されたレジス
タの番号が“遅延更新待ち行列”６７８内に記憶される
。
要があるために複雑である。好ましい方法によれば、−
旦命令内読出し競合が検出されると自動インクレメント
及び自動デクレメント規制詞は命令ユニ７）汎用レジス
タ６５１のみを変更し、レジスタ規制詞がポインタの代
りにデータとして実行ユニ７トに送られる。命令ユニッ
ト汎用レジスタ６５１は自動インクレメント及び自動デ
クレメント規制詞の評価中に変更されるが、実行ユニッ
ト汎用レジスタ６５２は変更されない。命令内レジスタ
競合を有する命令が完全に復号された時、現命令がリタ
イアされ実行ユニット汎用レジスタ６５２が更新される
まで次の命令の復号は一時的に禁止される。この目的の
ために、命令的競合が検出された後に変更されたレジス
タの番号が“遅延更新待ち行列”６７８内に記憶される
。
命令がリタイアされると、遅延更新待ち行列６７８内に
番号が記憶されているレジスタの値が実行ユニット汎用
レジスタ６５２へ伝送される。ＡＮＤゲート６７９は、
リタイアユニット２８からのリタイア信号とレジスタス
コアボード待ち行列６５７が空きであることを表わす信
号とを組合せて現命令がリタイアしたことを決定する。
番号が記憶されているレジスタの値が実行ユニット汎用
レジスタ６５２へ伝送される。ＡＮＤゲート６７９は、
リタイアユニット２８からのリタイア信号とレジスタス
コアボード待ち行列６５７が空きであることを表わす信
号とを組合せて現命令がリタイアしたことを決定する。
フラッシュは命令的競合を存する命令の復号中に発生さ
せることができる。フラッシング手順に命令的競合を考
慮する必要を無ならしめるために、命令ユニット汎用レ
ジスタ６５１は変更されつつあるが実行ユニット汎用レ
ジスフ６５２は変更されていない場合に、命令ユニット
汎用レジスタ６５１が変更される度毎にＲＬＯＧ待ち行
列６５８内に０の変更値を記憶させる。従って、もしフ
ラッシュが発生すれば命令ユニット汎用レジスタ６５１
は実行ユニット汎用レジスタ６５２内に記憶されている
変更されていない初期値に復元される。
せることができる。フラッシング手順に命令的競合を考
慮する必要を無ならしめるために、命令ユニット汎用レ
ジスタ６５１は変更されつつあるが実行ユニット汎用レ
ジスフ６５２は変更されていない場合に、命令ユニット
汎用レジスタ６５１が変更される度毎にＲＬＯＧ待ち行
列６５８内に０の変更値を記憶させる。従って、もしフ
ラッシュが発生すれば命令ユニット汎用レジスタ６５１
は実行ユニット汎用レジスタ６５２内に記憶されている
変更されていない初期値に復元される。
第６９図は、命令ユニ・ノド内の順次状態機械６７７に
よって実行される制御手順の流れ図を示す。この順次状
態機械並びに命令ユニット汎用レジスタ６５１は共にＯ
ＰＵ （第１図の２１）の−部であることが好ましい。
よって実行される制御手順の流れ図を示す。この順次状
態機械並びに命令ユニット汎用レジスタ６５１は共にＯ
ＰＵ （第１図の２１）の−部であることが好ましい。
制御手順の第１段階６８１において、割込み、例外或は
フラッシュが存在すれば実行は段階６８２へ分岐する。
フラッシュが存在すれば実行は段階６８２へ分岐する。
段階６８２においては、命令ユニット汎用レジスタ６５
１は実行ユニットから受ける何れかの値で復元され、現
サイクルの制御シーケンスは終了する。
１は実行ユニットから受ける何れかの値で復元され、現
サイクルの制御シーケンスは終了する。
割込み、例外或はフラッシュが存在しなければ、段階６
８３において命令ユニット順次状態機械６７７はレジス
タスコアボード待ち行列６５７からの命令内競合信号を
検査し、命令的競合が存在する場合には段階６８４にお
いてＯＰＵを機能停止させる。
８３において命令ユニット順次状態機械６７７はレジス
タスコアボード待ち行列６５７からの命令内競合信号を
検査し、命令的競合が存在する場合には段階６８４にお
いてＯＰＵを機能停止させる。
もし命令的競合が存在しなければ、段階６８５において
順次状態機械６７７は命令的競合の存否を決定するため
にランチ６８０を検査する。もし命令的競合が存在すれ
ば、段階６８６においてＯＰＵは現規制詞がレジスタ規
制詞であるか否かを試験する。もしレジスタ規制詞であ
れば、段階６８７において、源リスト２４は何れかの源
レジスタの変更されていない値をロードされ、また源ポ
インタ待ち行列６５４はその変更されていない値を指す
ポインタをロードされる。もしその規制詞がレジスタ規
制詞でなければ、段階６８８においてＯＰＵは現規制詞
が自動インクレメントモード規制詞或は自動デクレメン
トモード規制詞であるか否かを試験する。もしそうであ
れば段階６８９において、ペースレジスタ番号に対応す
る命令ユニット汎用レジスタ６５１は変更されるが、Ｒ
ＬＯＧ待ち行列６５８及び実行ユニット汎用レジスタ６
５２にはＯ変更値が伝送される。変更されたペースレジ
スタ番号は遅延更新待ち行列６７８内に記憶される。も
し現規制詞がレジスタ規制詞でも自動モード規制詞でも
なければ、段階６９０においてＯＰＵは第１図及び第２
図に関して説明済のような通常のＢ様でその規制詞を評
価する。
順次状態機械６７７は命令的競合の存否を決定するため
にランチ６８０を検査する。もし命令的競合が存在すれ
ば、段階６８６においてＯＰＵは現規制詞がレジスタ規
制詞であるか否かを試験する。もしレジスタ規制詞であ
れば、段階６８７において、源リスト２４は何れかの源
レジスタの変更されていない値をロードされ、また源ポ
インタ待ち行列６５４はその変更されていない値を指す
ポインタをロードされる。もしその規制詞がレジスタ規
制詞でなければ、段階６８８においてＯＰＵは現規制詞
が自動インクレメントモード規制詞或は自動デクレメン
トモード規制詞であるか否かを試験する。もしそうであ
れば段階６８９において、ペースレジスタ番号に対応す
る命令ユニット汎用レジスタ６５１は変更されるが、Ｒ
ＬＯＧ待ち行列６５８及び実行ユニット汎用レジスタ６
５２にはＯ変更値が伝送される。変更されたペースレジ
スタ番号は遅延更新待ち行列６７８内に記憶される。も
し現規制詞がレジスタ規制詞でも自動モード規制詞でも
なければ、段階６９０においてＯＰＵは第１図及び第２
図に関して説明済のような通常のＢ様でその規制詞を評
価する。
段階６９１において順次状態機械６７７は“新フォーク
”信号を検査して現命令が完全に復号されたか否かを決
定する。もし復号されていれば段階６９２において、現
命令がリタイアされ実行ユニット汎用レジスタが更新さ
れるまで命令デコーダを機能停止させるために、命令デ
コーダ機能停止フラグがセントされる。
”信号を検査して現命令が完全に復号されたか否かを決
定する。もし復号されていれば段階６９２において、現
命令がリタイアされ実行ユニット汎用レジスタが更新さ
れるまで命令デコーダを機能停止させるために、命令デ
コーダ機能停止フラグがセントされる。
現命令がリタイアされると、命令的競合は段階６８５が
最早検出されなくなる。そこで段階６９３において順次
状態機械６７７は遅延更新待ち行列が空きか否かを検査
する。もし空きでなければ、該待ち行列は更新しなけれ
ばならない実行ユニット汎用レジスタ６５２の番号を含
む。段階６９４において遅延更新待ち行列内の次のレジ
スタ番号が入手され、命令ユニット汎用レジスタ６５１
内の該レジスタの内容が対応実行ユニット汎用レジスタ
６５２へ伝送される。段階６９５において順次状態機械
６７７は、変更された最後の汎用レジスタの内容が対応
実行ユニット汎用レジスタ６５２へ伝送されたか否かを
検査する。もし伝送されていれば、実行ユニット汎用レ
ジスタは現サイクルの終りに全て復元されたことになり
、従って段階６９６において命令デコーダを機能停止さ
せるフラグはクリヤされる。
最早検出されなくなる。そこで段階６９３において順次
状態機械６７７は遅延更新待ち行列が空きか否かを検査
する。もし空きでなければ、該待ち行列は更新しなけれ
ばならない実行ユニット汎用レジスタ６５２の番号を含
む。段階６９４において遅延更新待ち行列内の次のレジ
スタ番号が入手され、命令ユニット汎用レジスタ６５１
内の該レジスタの内容が対応実行ユニット汎用レジスタ
６５２へ伝送される。段階６９５において順次状態機械
６７７は、変更された最後の汎用レジスタの内容が対応
実行ユニット汎用レジスタ６５２へ伝送されたか否かを
検査する。もし伝送されていれば、実行ユニット汎用レ
ジスタは現サイクルの終りに全て復元されたことになり
、従って段階６９６において命令デコーダを機能停止さ
せるフラグはクリヤされる。
もし段階６９３において遅延更新待ち行列が空きである
と決定されれば、ＯＰＵはその通常態様で動作する。段
階６９７において何れかの源レジスタ番号が源リスト待
ち行列６５５内へ直接ロードされる。段階６９８におい
て、自動インクレメント或は自動デクレメントモードを
有する何れかの複雑な規制詞のベースによって指定され
た命令ユニット汎用レジスタが変更され、この変更は実
行ユニット１３内のＲＬＯＣ待ち行列６５８及び汎用レ
ジスタ６５２へ伝送される。
と決定されれば、ＯＰＵはその通常態様で動作する。段
階６９７において何れかの源レジスタ番号が源リスト待
ち行列６５５内へ直接ロードされる。段階６９８におい
て、自動インクレメント或は自動デクレメントモードを
有する何れかの複雑な規制詞のベースによって指定され
た命令ユニット汎用レジスタが変更され、この変更は実
行ユニット１３内のＲＬＯＣ待ち行列６５８及び汎用レ
ジスタ６５２へ伝送される。
第７０図は実行ユニット内の順次状態機械６７６の制御
手順の流れ図である。最初の段階７１１において順次状
態機械６７６は割込み或は例外の存否を検査する。もし
存在すれば段階７１２においてフラッシュカウンタが実
行ユニットタグの値にセットされる。同様にして段階７
１３においてフラッシュ要求が検出されれば、段階７１
４においてフランシュカウンタ６６９は、実行ユニット
タグプラス（＋）復号はされたが未だに実行されずに保
持されている命令の数の値にセットされる。
手順の流れ図である。最初の段階７１１において順次状
態機械６７６は割込み或は例外の存否を検査する。もし
存在すれば段階７１２においてフラッシュカウンタが実
行ユニットタグの値にセットされる。同様にして段階７
１３においてフラッシュ要求が検出されれば、段階７１
４においてフランシュカウンタ６６９は、実行ユニット
タグプラス（＋）復号はされたが未だに実行されずに保
持されている命令の数の値にセットされる。
段階７１２或は７１４の後に順次状態機械６７６は、段
階７１５におけるＲＬＯＣ待ち行列が空きか否かの検査
のためにゲート６６７の出力を検査する。もし空きであ
れば第７０図における制御手順の現サイクルは終了する
。空きでなければ、少なくとも１つの実行ユニット汎用
レジスタ６５２は先行値に復元されなければならない。
階７１５におけるＲＬＯＣ待ち行列が空きか否かの検査
のためにゲート６６７の出力を検査する。もし空きであ
れば第７０図における制御手順の現サイクルは終了する
。空きでなければ、少なくとも１つの実行ユニット汎用
レジスタ６５２は先行値に復元されなければならない。
段階７１６において、順次状態機械６７６はゲート６７
４の出力を検査して、フランシュカウンタ６６９からの
フランシュタグによってアドレスされたＲＬＯＧカウン
タがＯに等しいか否かを決定する。もし０に等しければ
、ＲＬＯＣ待ち行列は選択されたＲＬＯＧカウンタに対
応する命令に関する如何なる変更エントリも有していな
い。従って、段階７１７において順次状態機械６７６は
コンパレータ６７５の出力を検査してフランシュタグが
ＯＰＵタグに等しいか否かを決定し、もし等しければ命
令の処理がフラッシュされる前に全ての実行ユニット汎
用レジスタ６５２は先行値に復元されていることになる
。等しくなければ段階７１８においてフランシュカウン
タがインクレメントされ、実行は段階７１６に戻されて
次のＲＬＯＧカウンタの内容が調べられる。
４の出力を検査して、フランシュカウンタ６６９からの
フランシュタグによってアドレスされたＲＬＯＧカウン
タがＯに等しいか否かを決定する。もし０に等しければ
、ＲＬＯＣ待ち行列は選択されたＲＬＯＧカウンタに対
応する命令に関する如何なる変更エントリも有していな
い。従って、段階７１７において順次状態機械６７６は
コンパレータ６７５の出力を検査してフランシュタグが
ＯＰＵタグに等しいか否かを決定し、もし等しければ命
令の処理がフラッシュされる前に全ての実行ユニット汎
用レジスタ６５２は先行値に復元されていることになる
。等しくなければ段階７１８においてフランシュカウン
タがインクレメントされ、実行は段階７１６に戻されて
次のＲＬＯＧカウンタの内容が調べられる。
もし段階７１６においてＲＬＯＧカウンタの値がＯに等
しくないことが見出されれば、少なくとも１つの対応エ
ントリがＲＬＯＣ待ち行列内に存在する。段階７１９に
おいてＲＬＯＧカウンタがデクレメントされ、段階７２
０においてＲＬＯＣ待ち行列が挿入ポインタによって指
示されたエントリの直前のエントリにおいて読出され、
挿入ポインタがデクレメントされる。次で段階７２１に
おいて、ＲＬＯＣ待ち行列からレジスタ番号によってア
ドレスされた実行ユニット汎用レジスタの値が読出され
、ＲＬＯＣ；待ち行列から読出された変更がその実行ユ
ニットレジスタの値に加算され、その和がアドレスされ
た実行ユニット汎用レジスタ内に記憶し直される。和及
びレジスタ番号は命令ユニット汎用レジスタ６５１へも
伝送され、命令ユニット内の対応汎用レジスタに再記憶
される。
しくないことが見出されれば、少なくとも１つの対応エ
ントリがＲＬＯＣ待ち行列内に存在する。段階７１９に
おいてＲＬＯＧカウンタがデクレメントされ、段階７２
０においてＲＬＯＣ待ち行列が挿入ポインタによって指
示されたエントリの直前のエントリにおいて読出され、
挿入ポインタがデクレメントされる。次で段階７２１に
おいて、ＲＬＯＣ待ち行列からレジスタ番号によってア
ドレスされた実行ユニット汎用レジスタの値が読出され
、ＲＬＯＣ；待ち行列から読出された変更がその実行ユ
ニットレジスタの値に加算され、その和がアドレスされ
た実行ユニット汎用レジスタ内に記憶し直される。和及
びレジスタ番号は命令ユニット汎用レジスタ６５１へも
伝送され、命令ユニット内の対応汎用レジスタに再記憶
される。
次で実行は段階７１５へ戻され、他に復元しなければな
らない汎用レジスタの存否を決定する。
らない汎用レジスタの存否を決定する。
割込み、例外或はフラッシュの何れも存在しなければ、
段階７２２において実行ユニットは命令ユニットによっ
て送られるレジスタ変更情報（これは第６９図の段階６
８７或は６８９によって行われる）を受けつつあるか否
かを検査する。もしレジスタ変更情報が受信されていれ
ば、段階７２３においてレジスタ変更情報がＲＬＯＧ待
ち行列内へ挿入され、ＯＰＵタグによって選択されたＲ
ＬＯＧカウンタがインクレメントされる。段階７２４に
おいてこの変更値が試験され、それがＯか否かが決定さ
れる。もし０であれば実行ユニットサイクルは終了する
。０でなければ段階７２５において、ＯＰＵタグによっ
てアドレスされた実行ユニット汎用レジスタが変更情報
に従って変更され、順次状態機械６７６によって遂行さ
れる制御手段は終了する。
段階７２２において実行ユニットは命令ユニットによっ
て送られるレジスタ変更情報（これは第６９図の段階６
８７或は６８９によって行われる）を受けつつあるか否
かを検査する。もしレジスタ変更情報が受信されていれ
ば、段階７２３においてレジスタ変更情報がＲＬＯＧ待
ち行列内へ挿入され、ＯＰＵタグによって選択されたＲ
ＬＯＧカウンタがインクレメントされる。段階７２４に
おいてこの変更値が試験され、それがＯか否かが決定さ
れる。もし０であれば実行ユニットサイクルは終了する
。０でなければ段階７２５において、ＯＰＵタグによっ
てアドレスされた実行ユニット汎用レジスタが変更情報
に従って変更され、順次状態機械６７６によって遂行さ
れる制御手段は終了する。
以上に、若干の事前に規定された命令に関する暗示規制
詞を生成する命令デコーダと、殆んどの暗示規制詞を明
示オペランド規制詞と同一の技法で前処理するオペラン
ド処理ユニットを説明した。
詞を生成する命令デコーダと、殆んどの暗示規制詞を明
示オペランド規制詞と同一の技法で前処理するオペラン
ド処理ユニットを説明した。
スタックポインタの暗示自動インクレメント或は自動デ
クレメントを有する命令に対しては、暗示読出し或は書
込みアクセス型がその命令に割当てられ、それに対応す
る復号論理が構成される。演算コードが復号され、暗示
書込み規制詞を有していることが見出された場合には、
スタックポインタを自動デクレメントする宛先オペラン
ドが創作される。演算コードが復号され、暗示読出し規
制詞を有することが見出された場合には、スタックポイ
ンタを自動インクレメントする源オペランドが創作され
る。レジスタ規制詞或は短すテラル規制詞は暗示オペラ
ンドの発生と同時に復号することができる。暗示規制詞
に伴なって命令内読出し競合の可能性は存在するが、暗
示競合は明示規制詞によって発生する読出し競合と同じ
ようにして検出し、処理することができる。
クレメントを有する命令に対しては、暗示読出し或は書
込みアクセス型がその命令に割当てられ、それに対応す
る復号論理が構成される。演算コードが復号され、暗示
書込み規制詞を有していることが見出された場合には、
スタックポインタを自動デクレメントする宛先オペラン
ドが創作される。演算コードが復号され、暗示読出し規
制詞を有することが見出された場合には、スタックポイ
ンタを自動インクレメントする源オペランドが創作され
る。レジスタ規制詞或は短すテラル規制詞は暗示オペラ
ンドの発生と同時に復号することができる。暗示規制詞
に伴なって命令内読出し競合の可能性は存在するが、暗
示競合は明示規制詞によって発生する読出し競合と同じ
ようにして検出し、処理することができる。
第１図は、本発明を利用する中央パイプライン処理ユニ
ットを有するディジタルコンピュータシステムのブロッ
ク線図であり； 第２図は、命令を処理するために遂行され、また第１図
によるパイプライン命令プロセッサによって異なる命令
を並列に処理できる諸段階を示す図であり； 第３図は、可変長命令の好ましいフォーマントを示す図
であり； 第４図は、ロングワード間の加算を遂行するための特定
の可変長命令を示す図であり；第５図は、ある規制詞の
第１バイト内のモード情報の復号を示す表であり； 第６図は、複数の規制詞を同時に復号できる命令デコー
ダに接続されている命令バッファ及びオペランド処理ユ
ニットを示す回路図であり；第７図は、第６図の命令デ
コーダとオペランド処理ユニットとを相互接続する汎用
規制詞バスのためのフォーマントを示す図であり； 第８図は、第６図の命令デコーダからオペランド処理ユ
ニットへ短リテラル情報を転送する拡張バスのためのフ
ォーマットの図であり：第９図は、第６図の命令デコー
ダからオペランド処理ユニットへレジスタ情報及び他の
オペランド情報を転送する転送バスのためのフォーマン
トの図であり； 第１０図は、第３図のフォーマントの可変長命令を復号
するために命令デコーダによって遂行される好ましい手
順の流れ図であり； 第１１図は、３つまでの規制詞を同時に復号するために
第６図の命令デコーダによって遂行される手順の流れ図
であり； 第１２図は、第６図の命令デコーダのブロック線図であ
り； 第１３図は、バイト変位を有する分岐命令に関して最大
１つのオペランドを復号すべき時に、復号される規制詞
の数及びハイドの数を決定するために使用されるシフト
カウント論理回路の回路図であり； 第１４図は、２語変位を有する分岐命令に関して多くと
も１つの規制詞を復号すべき時に使用されるシフトカウ
ント論理回路の回路図であり；第１５図は、命令のアク
セス型から暗示され前処理される多くとも１つの規制詞
を復号すべき時に使用されるシフトカウントＬＡｉ理回
路の回路図であり； 第１６図は、バイト変位を有する分岐命令に関して多く
とも２つの規制詞を復号すべき時に使用されるシフトカ
ウント論理回路の回路図であり；第１７図は、語変位を
有する分岐命令に関して多くとも２つのオペランドを復
号すべき時に使用されるシフトカウント論理回路の回路
図であり；第１８図は、第２規制詞が命令のアクセス型
からＩＩ！示され前処理されるような多くとも２つの規
制詞を復号するために使用されるシフトカウント論理回
路の回路図であり； 第１９図は、バイト変位を有する分岐命令に関して多く
とも３つの規制詞を同時に復号するために使用されるシ
フトカウント論理回路の回路図であり； 第２０図は、語変位を有する分岐命令に関して多くとも
３つの規制詞を同時に復号するために使用されるシフト
カウント論理回路の回路図であり；第２１図は、基本ケ
ース内の種々のレベルに配置されている３つまでの規制
詞を同時に復号する時に規制詞を命令ハソファ内に順次
付ける（或は配列する）４つの基本シーケンス（或はケ
ース）を示す図であり； 第２２図は、４つの基本ケースを定義する真理値表であ
り； 第２３図は、第２１図に示す４つの基本ケースを検出す
るために最適化された組合せ論理回路の回路図であり； 第２４図は、４つの基本ケースに対して復号される規制
詞の数が如何にして決定できるかを示す表であり； 第２５図は、単一の復号サイクル中に同時に復号すべき
命令デコーダ内の規制詞の実際の数及びバイトの数を決
定することができるシフトカウント論理回路の回路図で
あり； 第２６図は、第２５図のシフトカウント論理回路内に使
用されている３人力優先順位エンコーダの回路図であり
； 第２７図は、優先順位論理を組込んだマルチプレクサの
回路図であり； 第２８図は、即値アドレス指定モードも或は絶対アドレ
ス指定モードも使用されていない場合に、種々のレベル
に復号する時に実際に復号する規制詞の値を示す真理値
表であり； 第２９図乃至第３２図は、即値アドレス指定モードも或
は絶対アドレス指定モードも使用されていない場合に、
種々のレベルに復号する時に如何にしてシフトカウント
を決定するかを示す真理値表であり； 第３３図乃至第３８図は、即値アドレス指定モード或は
絶対アドレス指定モードが使用されている場合に、種々
のレベルに復号する時に如何にして実際に復号する規制
詞の数及びシフトカウントを決定するかを示す真理値表
であり； 第３９図乃至第４１図は、命令バッファ内のバイト１乃
至８に関するレジスタ規制詞及び短リテラル情報を決定
する論理回路の回路図であり；第４２図は、種々のレベ
ルにおいて復号される規制詞に関する情報を決定する論
理回路の回路図であり、 第４３図は、一般のアドレス指定モード、及び即値アド
レス指定モード或は絶対アドレス指定モードのために第
２５図の論理回路を重複使用しているシフトカウント論
理回路の回路図であり；第４４図は、即値アドレス指定
モード及び絶対アドレス指定モードに関する規制詞情報
が如何に第３８図のシフトカウント論理回路に従って使
用されるかを示し； 第４５図は、第１２図の命令デコーダ内のクリティカル
パスの長さを短縮するための第４３図のシフトカウント
論理回路の変形回路の回路図であり； 第４６図は、即値アドレス指定モード或は絶対アドレス
指定モードを有する第１規制詞に関する情ｒＦＩ！を入
手するために第４５図に使用されている論理の詳細を示
す回路図であり； 第４７図は、命令バッファ内の絶対モード規制詞或は即
値モード規制詞に伴う規制詞数を決定するために第４５
図に使用される絶対及び即値規制詞選択論理回路の回路
図であり； 第４８図は、１つの規制詞の復号が要求された時に選択
されるＲ１１−リーの回路図であり；第４９図は、２つ
の規制詞の復号が要求された時に選択されるＲ２）リー
の回路図であり；第５０図は、２つの規制詞の復号が要
求された時に、且つ命令バッファ内のバイト１がレジス
タ規制詞でも或は短リテラルでもなく且つ第２規制詞が
短リテラルであってはならない時に限って選択されるＲ
２Ｈ）リーの回路図であり；第５１図は、３つの規制詞
の復号が要求された時に、且つ命令バッファ内のバイト
ｌ及び２がレジスタ規制詞或は短すテラル規制詞である
時に限って選択されるＲ３）リーの回路図であり；第５
２図は、３つの規制詞の復号が要求された時に、且つ第
３規制詞がレジスタ規制詞である時に限って第３規制詞
を復号する場合に選択されるＲ３ＸＲＩ−リーの回路図
であり； 第５３図は、８ビツトのレジスタデータ或は短リテラル
データを入手するために如何にレジスタ有効信号、短リ
テラル有効信号、及び短リテラルデータ或はレジスタ番
号を組合せるかを示し；第５４図は、復号される第２規
制詞に伴うレジスタデータ或は短リテラルデータを入手
する回路の回路図であり； 第５５図は、レジスタデータを入手するために如何にレ
ジスタ有効信号とレジスタ番号とを組合せるかを示し； 第５６図は、復号される第３規制詞に伴うレジスタデー
タを入手する回路の回路図であり；第５７図は、命令デ
コーダからオペランド処理ユニットへ第１源オペランド
を伝送する妥当性検査論理回路の回路図であり； 第５８図は、第２源オペランドを入手し命令デコーダか
らオペランド処理ユニットへ伝送する妥当性検査及び選
択論理回路の回路図であり：第５９図は、宛先規制詞を
入手し命令デコーダからオペランド処理ユニットへ伝送
する妥当性検査及び選択論理回路の回路図であり； 第６０図は、短リテラルデータを入手し命令デコーダか
らオペランド処理ユニットへ伝送する妥当性検査及び選
択論理回路の回路図であり；第６１図は、複雑な規制詞
或は分岐変位情報を入手し命令デコーダからオペランド
処理ユニットへ伝送する妥当性検査及び選択論理回路の
回路図であり； 第６２図は、拡張即値モードを有する複雑な規制詞を検
出し、復号する回路の回路図であり；第６３図は、自動
インクレメントモード或は自動デクレメントモードを有
する複雑な規制詞を検出するデコーダの回路図であり； 第６４図は、読出しレジスタマスクを検査することによ
って如何にして命令的読出し競合を検出するかを示す回
路図であり； 第６５図は、ＩＲＣマスクを検査することによって如何
にして命令的読出し競合を検出するかを示す回路図であ
り； 第６６図は、現在復号されている２つの規制詞及び同一
命令に関して既に復号されている任意数の規制詞に関す
る情報を含むＩＲＣマスクを生成する回路の回路図であ
り； 第６７図は、第６６図の回路によって生成されたＩＲＣ
マスクを検査し、また暗示命令内読出し競合を検出する
回路の回路図であり； 第６８図は、命令デコーダによって検出された命令的読
出し競合に応答して命令ユニット及び実行ユニット内の
それぞれの組の汎用レジスタを更新する命令ユニット及
び実２行ユニット内の回路の回路図であり： 第６９図は、オペランド処理ユニットに関して第６８図
に示した制御論理回路を限定する流れ図であり； 第７０図は、実行ユニットに関して第６８図に示した制
御論理回路を限定する流れ図である。 １０・・・主メモリ、１１・・・メモリ・ＣＰＵインタ
フェース２ユニツト、１２・・・命令ユニット、１３・
・・実行ユニット、１４・・・主キャッシュ、１５・・
・翻訳バッファ、１６・・・Ｉ１０バス、１７・・・プ
ログラムカウンタ、１８・・・命令キャッシュ、１９・
・・命令バフファー、２０・・・命令デコーダ、２１・
・・オペランド処理ユニット（ＯＰＵ）、２２・・・併
合用マルチプレクサ、２３・・・待ち行列、２４・・・
源リスト、２５・・・マイクロコード実行ユニット、２
６・・・演算及び論理ユニット（ＡＬＵ）、２７・・・
リタイアユニット、２８・・・命令発行ユニット、２９
・・・命令バッファ有効カウント、３０・・・転送ユニ
ット、３１・・・拡張ユニット、３２・・・汎用ユニッ
ト、３３・・・シフタ、３４・・・循還ユニット、３５
・・・第１源バス、３６・・・第２源バス、３７・・・
宛先パス、３８・・・制御論理ユニット、３９・・・循
還ユニット制御論理回路、４０・・・データ経路、１０
１・・・拡張演算コードデコーダ、１０５・・・組合せ
論理ユニット、１０８・・・減算器、１１０・・・拡張
即値検出器、１１３．１２７・・・加算器、１１４・・
・要求論理ユニット、１１５・・・モードデコーダ、１
２３・・・シフトカウント論理ユニット、１２６・・・
命令的読出し競合検出器、１２８・・・出力選択及び妥
当性検査論理ユニット、１３２・・・シフタ、２３１．
２３２．２４１．２４９・・・規制詞情報論理ユニット
、２４３・・・規制詞選択論理ユニット、３８７．３９
９．４１６．４３８．４６ Ｂ 、５５４．６１１．６
５１．６５２．６８０・・・レジスタ（ラッチ）、４２
６．５１４．５３４．６６６．６７０・・・加算器、４
３０・・・ＥＸバス、４７０・・・ＣＰババス４９２．
６５９．６６１．６６２．６６９・・・カウンタ、５１
３．５１５．５１６．５１７．６０３．６６３．６６４
．６６５・・・デコーダ、５５１．５５２・・・読出し
レジスタマスク、６５３・・・フォーク待ち行列、６５
５・・・源ポインタ待ち行列、６５６・・・宛先ポイン
タ待ち行列、６５７・・・レジスフスコアボード待ち行
列、６５８・・・ＲＬＯＧ待ち行列、６７６．６７７・
・・順次状態機械、６７８・・・遅延更新待ち行列。 ｈ−存ＩＰトンａ・さ ＦＩＧ ＦＩＧ デＬ釧シ■のｖ−１１ぐイト ＦＩＧ Ｅ×バズ フτ−マツ１ ＴＲへス ７丁−マント ＦＩＧ、 ９ ＦＩＧ 宇 ナイ２／Ｉ／うりンくと１．＋、すＳＬＩぼ子τ−
し番ＦＩＧ、２０ ＦＩＧ、２２ ＦＩＧ、 ２３ ＦＩＧ、２４ ＦＩＧ、 ２６ ｌＧ ＩＧ Ｆ Ｉ Ｇ、 ４３ ＦＩＧ マ’Ｊｐｉ已工＝・ブト ＦＩＧ、４７ Ｒ１ト・謄 ６．４８ ｌＧ Ｒ２トリー ｌＧ ＲＳＬチー７０ ＩＧ ＩＧ ＦＩＧ、６０ ＩＧ
ットを有するディジタルコンピュータシステムのブロッ
ク線図であり； 第２図は、命令を処理するために遂行され、また第１図
によるパイプライン命令プロセッサによって異なる命令
を並列に処理できる諸段階を示す図であり； 第３図は、可変長命令の好ましいフォーマントを示す図
であり； 第４図は、ロングワード間の加算を遂行するための特定
の可変長命令を示す図であり；第５図は、ある規制詞の
第１バイト内のモード情報の復号を示す表であり； 第６図は、複数の規制詞を同時に復号できる命令デコー
ダに接続されている命令バッファ及びオペランド処理ユ
ニットを示す回路図であり；第７図は、第６図の命令デ
コーダとオペランド処理ユニットとを相互接続する汎用
規制詞バスのためのフォーマントを示す図であり； 第８図は、第６図の命令デコーダからオペランド処理ユ
ニットへ短リテラル情報を転送する拡張バスのためのフ
ォーマットの図であり：第９図は、第６図の命令デコー
ダからオペランド処理ユニットへレジスタ情報及び他の
オペランド情報を転送する転送バスのためのフォーマン
トの図であり； 第１０図は、第３図のフォーマントの可変長命令を復号
するために命令デコーダによって遂行される好ましい手
順の流れ図であり； 第１１図は、３つまでの規制詞を同時に復号するために
第６図の命令デコーダによって遂行される手順の流れ図
であり； 第１２図は、第６図の命令デコーダのブロック線図であ
り； 第１３図は、バイト変位を有する分岐命令に関して最大
１つのオペランドを復号すべき時に、復号される規制詞
の数及びハイドの数を決定するために使用されるシフト
カウント論理回路の回路図であり； 第１４図は、２語変位を有する分岐命令に関して多くと
も１つの規制詞を復号すべき時に使用されるシフトカウ
ント論理回路の回路図であり；第１５図は、命令のアク
セス型から暗示され前処理される多くとも１つの規制詞
を復号すべき時に使用されるシフトカウントＬＡｉ理回
路の回路図であり； 第１６図は、バイト変位を有する分岐命令に関して多く
とも２つの規制詞を復号すべき時に使用されるシフトカ
ウント論理回路の回路図であり；第１７図は、語変位を
有する分岐命令に関して多くとも２つのオペランドを復
号すべき時に使用されるシフトカウント論理回路の回路
図であり；第１８図は、第２規制詞が命令のアクセス型
からＩＩ！示され前処理されるような多くとも２つの規
制詞を復号するために使用されるシフトカウント論理回
路の回路図であり； 第１９図は、バイト変位を有する分岐命令に関して多く
とも３つの規制詞を同時に復号するために使用されるシ
フトカウント論理回路の回路図であり； 第２０図は、語変位を有する分岐命令に関して多くとも
３つの規制詞を同時に復号するために使用されるシフト
カウント論理回路の回路図であり；第２１図は、基本ケ
ース内の種々のレベルに配置されている３つまでの規制
詞を同時に復号する時に規制詞を命令ハソファ内に順次
付ける（或は配列する）４つの基本シーケンス（或はケ
ース）を示す図であり； 第２２図は、４つの基本ケースを定義する真理値表であ
り； 第２３図は、第２１図に示す４つの基本ケースを検出す
るために最適化された組合せ論理回路の回路図であり； 第２４図は、４つの基本ケースに対して復号される規制
詞の数が如何にして決定できるかを示す表であり； 第２５図は、単一の復号サイクル中に同時に復号すべき
命令デコーダ内の規制詞の実際の数及びバイトの数を決
定することができるシフトカウント論理回路の回路図で
あり； 第２６図は、第２５図のシフトカウント論理回路内に使
用されている３人力優先順位エンコーダの回路図であり
； 第２７図は、優先順位論理を組込んだマルチプレクサの
回路図であり； 第２８図は、即値アドレス指定モードも或は絶対アドレ
ス指定モードも使用されていない場合に、種々のレベル
に復号する時に実際に復号する規制詞の値を示す真理値
表であり； 第２９図乃至第３２図は、即値アドレス指定モードも或
は絶対アドレス指定モードも使用されていない場合に、
種々のレベルに復号する時に如何にしてシフトカウント
を決定するかを示す真理値表であり； 第３３図乃至第３８図は、即値アドレス指定モード或は
絶対アドレス指定モードが使用されている場合に、種々
のレベルに復号する時に如何にして実際に復号する規制
詞の数及びシフトカウントを決定するかを示す真理値表
であり； 第３９図乃至第４１図は、命令バッファ内のバイト１乃
至８に関するレジスタ規制詞及び短リテラル情報を決定
する論理回路の回路図であり；第４２図は、種々のレベ
ルにおいて復号される規制詞に関する情報を決定する論
理回路の回路図であり、 第４３図は、一般のアドレス指定モード、及び即値アド
レス指定モード或は絶対アドレス指定モードのために第
２５図の論理回路を重複使用しているシフトカウント論
理回路の回路図であり；第４４図は、即値アドレス指定
モード及び絶対アドレス指定モードに関する規制詞情報
が如何に第３８図のシフトカウント論理回路に従って使
用されるかを示し； 第４５図は、第１２図の命令デコーダ内のクリティカル
パスの長さを短縮するための第４３図のシフトカウント
論理回路の変形回路の回路図であり； 第４６図は、即値アドレス指定モード或は絶対アドレス
指定モードを有する第１規制詞に関する情ｒＦＩ！を入
手するために第４５図に使用されている論理の詳細を示
す回路図であり； 第４７図は、命令バッファ内の絶対モード規制詞或は即
値モード規制詞に伴う規制詞数を決定するために第４５
図に使用される絶対及び即値規制詞選択論理回路の回路
図であり； 第４８図は、１つの規制詞の復号が要求された時に選択
されるＲ１１−リーの回路図であり；第４９図は、２つ
の規制詞の復号が要求された時に選択されるＲ２）リー
の回路図であり；第５０図は、２つの規制詞の復号が要
求された時に、且つ命令バッファ内のバイト１がレジス
タ規制詞でも或は短リテラルでもなく且つ第２規制詞が
短リテラルであってはならない時に限って選択されるＲ
２Ｈ）リーの回路図であり；第５１図は、３つの規制詞
の復号が要求された時に、且つ命令バッファ内のバイト
ｌ及び２がレジスタ規制詞或は短すテラル規制詞である
時に限って選択されるＲ３）リーの回路図であり；第５
２図は、３つの規制詞の復号が要求された時に、且つ第
３規制詞がレジスタ規制詞である時に限って第３規制詞
を復号する場合に選択されるＲ３ＸＲＩ−リーの回路図
であり； 第５３図は、８ビツトのレジスタデータ或は短リテラル
データを入手するために如何にレジスタ有効信号、短リ
テラル有効信号、及び短リテラルデータ或はレジスタ番
号を組合せるかを示し；第５４図は、復号される第２規
制詞に伴うレジスタデータ或は短リテラルデータを入手
する回路の回路図であり； 第５５図は、レジスタデータを入手するために如何にレ
ジスタ有効信号とレジスタ番号とを組合せるかを示し； 第５６図は、復号される第３規制詞に伴うレジスタデー
タを入手する回路の回路図であり；第５７図は、命令デ
コーダからオペランド処理ユニットへ第１源オペランド
を伝送する妥当性検査論理回路の回路図であり； 第５８図は、第２源オペランドを入手し命令デコーダか
らオペランド処理ユニットへ伝送する妥当性検査及び選
択論理回路の回路図であり：第５９図は、宛先規制詞を
入手し命令デコーダからオペランド処理ユニットへ伝送
する妥当性検査及び選択論理回路の回路図であり； 第６０図は、短リテラルデータを入手し命令デコーダか
らオペランド処理ユニットへ伝送する妥当性検査及び選
択論理回路の回路図であり；第６１図は、複雑な規制詞
或は分岐変位情報を入手し命令デコーダからオペランド
処理ユニットへ伝送する妥当性検査及び選択論理回路の
回路図であり； 第６２図は、拡張即値モードを有する複雑な規制詞を検
出し、復号する回路の回路図であり；第６３図は、自動
インクレメントモード或は自動デクレメントモードを有
する複雑な規制詞を検出するデコーダの回路図であり； 第６４図は、読出しレジスタマスクを検査することによ
って如何にして命令的読出し競合を検出するかを示す回
路図であり； 第６５図は、ＩＲＣマスクを検査することによって如何
にして命令的読出し競合を検出するかを示す回路図であ
り； 第６６図は、現在復号されている２つの規制詞及び同一
命令に関して既に復号されている任意数の規制詞に関す
る情報を含むＩＲＣマスクを生成する回路の回路図であ
り； 第６７図は、第６６図の回路によって生成されたＩＲＣ
マスクを検査し、また暗示命令内読出し競合を検出する
回路の回路図であり； 第６８図は、命令デコーダによって検出された命令的読
出し競合に応答して命令ユニット及び実行ユニット内の
それぞれの組の汎用レジスタを更新する命令ユニット及
び実２行ユニット内の回路の回路図であり： 第６９図は、オペランド処理ユニットに関して第６８図
に示した制御論理回路を限定する流れ図であり； 第７０図は、実行ユニットに関して第６８図に示した制
御論理回路を限定する流れ図である。 １０・・・主メモリ、１１・・・メモリ・ＣＰＵインタ
フェース２ユニツト、１２・・・命令ユニット、１３・
・・実行ユニット、１４・・・主キャッシュ、１５・・
・翻訳バッファ、１６・・・Ｉ１０バス、１７・・・プ
ログラムカウンタ、１８・・・命令キャッシュ、１９・
・・命令バフファー、２０・・・命令デコーダ、２１・
・・オペランド処理ユニット（ＯＰＵ）、２２・・・併
合用マルチプレクサ、２３・・・待ち行列、２４・・・
源リスト、２５・・・マイクロコード実行ユニット、２
６・・・演算及び論理ユニット（ＡＬＵ）、２７・・・
リタイアユニット、２８・・・命令発行ユニット、２９
・・・命令バッファ有効カウント、３０・・・転送ユニ
ット、３１・・・拡張ユニット、３２・・・汎用ユニッ
ト、３３・・・シフタ、３４・・・循還ユニット、３５
・・・第１源バス、３６・・・第２源バス、３７・・・
宛先パス、３８・・・制御論理ユニット、３９・・・循
還ユニット制御論理回路、４０・・・データ経路、１０
１・・・拡張演算コードデコーダ、１０５・・・組合せ
論理ユニット、１０８・・・減算器、１１０・・・拡張
即値検出器、１１３．１２７・・・加算器、１１４・・
・要求論理ユニット、１１５・・・モードデコーダ、１
２３・・・シフトカウント論理ユニット、１２６・・・
命令的読出し競合検出器、１２８・・・出力選択及び妥
当性検査論理ユニット、１３２・・・シフタ、２３１．
２３２．２４１．２４９・・・規制詞情報論理ユニット
、２４３・・・規制詞選択論理ユニット、３８７．３９
９．４１６．４３８．４６ Ｂ 、５５４．６１１．６
５１．６５２．６８０・・・レジスタ（ラッチ）、４２
６．５１４．５３４．６６６．６７０・・・加算器、４
３０・・・ＥＸバス、４７０・・・ＣＰババス４９２．
６５９．６６１．６６２．６６９・・・カウンタ、５１
３．５１５．５１６．５１７．６０３．６６３．６６４
．６６５・・・デコーダ、５５１．５５２・・・読出し
レジスタマスク、６５３・・・フォーク待ち行列、６５
５・・・源ポインタ待ち行列、６５６・・・宛先ポイン
タ待ち行列、６５７・・・レジスフスコアボード待ち行
列、６５８・・・ＲＬＯＧ待ち行列、６７６．６７７・
・・順次状態機械、６７８・・・遅延更新待ち行列。 ｈ−存ＩＰトンａ・さ ＦＩＧ ＦＩＧ デＬ釧シ■のｖ−１１ぐイト ＦＩＧ Ｅ×バズ フτ−マツ１ ＴＲへス ７丁−マント ＦＩＧ、 ９ ＦＩＧ 宇 ナイ２／Ｉ／うりンくと１．＋、すＳＬＩぼ子τ−
し番ＦＩＧ、２０ ＦＩＧ、２２ ＦＩＧ、 ２３ ＦＩＧ、２４ ＦＩＧ、 ２６ ｌＧ ＩＧ Ｆ Ｉ Ｇ、 ４３ ＦＩＧ マ’Ｊｐｉ已工＝・ブト ＦＩＧ、４７ Ｒ１ト・謄 ６．４８ ｌＧ Ｒ２トリー ｌＧ ＲＳＬチー７０ ＩＧ ＩＧ ＦＩＧ、６０ ＩＧ
Claims (1)
- 【特許請求の範囲】 １、パイプラインプロセッサにおいて、演算コード、命
令内に現われる明示規制詞、及び命令内には現われない
が演算コードから暗示される暗示規制詞を有する命令を
同時に復号する方法であって： （ａ）前記演算コード及び前記明示規制詞を受信し； （ｂ）前記明示規制詞と同時に復号し、前記演算コード
に応答して前記暗示規制詞を生成する諸段階を具備する
方法。 ２、明示規制詞はレジスタ規制詞であり、暗示規制詞は
スタックポインタレジスタのための自動モード規制詞で
ある請求項１記載の方法。 ３、復号された明示規制詞及び生成された暗示規制詞を
一緒にオペランド前処理ユニットへ送る段階をも具備す
る請求項１記載の方法。 ４、パイプラインプロセッサは、明示規制詞に対する読
出し及び書込み競合検査を遂行し；明示規制詞に対する
競合検査と実質的に同一の技法で暗示規制詞に対する競
合検査を遂行する段階をも含む請求項１記載の方法。 ５、パイプラインプロセッサは、同時復号を遂行する命
令ユニットと、該命令ユニットによって復号された命令
を実行する実行ユニットとを含み、該命令ユニットは該
命令ユニットによる復号によって得られたオペランド情
報を記憶する待ち行列を含むデータ経路を介して前記実
行ユニットに連結され；暗示規制詞並びに明示規制詞か
ら得られたオペランド情報を待ち合せる段階をも具備す
る請求項１記載の方法。 ６、明示オペランドの復号によって得られた待ち行列内
のオペランド情報は、暗示オペランドの生成によって得
られたオペランド情報とは区別不能である請求項５記載
の方法。 ７、オペランドに対する演算を規定する第１演算コード
と、第１及び第２源オペランド及び宛先オペランドを含
む第１命令に関するオペランドを位置付ける情報を提供
するために第１命令内に出現する第１、第２及び第３明
示規制詞とを有する第１可変長命令内の複数の規制詞を
同時に復号し；且つ第２演算コードと、第２命令内に出
現する明示第４規制詞と、第２命令内には出現しないが
前記第２演算コードから暗示される暗示第５規制詞とを
有する第２可変長命令とを同時に復号し；明示規制詞は
前記情報を提供する演算コードとは無関係のアドレス指
定モードを使用する方法であって： （ａ）前記第１演算コードと前記第１、第２及び第３規
制詞とを受信し、前記第１、第２及び第３規制詞を同時
に復号して前記第１及び第２源オペランドと前記宛先オ
ペランドとを位置付ける前記情報を入手し； （ｂ）前記第２演算コードと前記第４及び第５演算コー
ドとを受信し、前記第４規制詞を同時に復号し、前記第
２演算コードから前記第５規制詞を生成する 諸段階を具備する方法。 ８、関連する演算コードと、関連する複数の規制詞のシ
ーケンスとを有する可変長命令を処理するデータ処理ユ
ニットにおいて；前記演算コードは、演算中に読出され
る源オペランドと、演算によって変化される宛先オペラ
ンドとを含むオペランドに対する演算を規定し；前記規
制詞は、前記オペランドを位置付ける情報を提供し、演
算コードとは無関係なオペランドアドレス指定モードを
有し： （ａ）同時に復号すべき関連する演算コードと、関連す
る複数の規制詞のシーケンスとを受信する命令バッファ
手段； （ｂ）第１源オペランドを位置付ける情報を入手するた
めに前記関連する複数の規制詞のシーケンス内の第１オ
ペランド規制詞と、第２源オペランドを位置付ける情報
を入手するために前記関連する複数の規制詞のシーケン
ス内の第２オペランド規制詞と、宛先オペランドを位置
付ける情報を入手するために前記関連する複数の規制詞
のシーケンス内の第３オペランド規制詞とを同時に復号
するために、前記命令バッファ手段に接続されいる命令
復号手段； （ｃ）前記命令復号手段によって入手された情報に応答
して第１及び第２オペランドを取り込むオペランド取り
込み手段； （ｄ）前記オペランド取り込み手段によって取り込まれ
た源オペランドに対して前記命令バッファ手段内に受信
されている演算コードによって示される演算を遂行し、
命令復号手段から提供される情報によって指定された位
置にある宛先オペランドを変化させる手段の組合せを具
備し； 前記命令復号手段は、前記演算コードに応答して前記命
令内には明白に出現していない暗示規制詞を生成する手
段を含む データ処理ユニット。 ９、暗示規制詞生成手段は、命令内に明白に出現してい
る明示規制詞の復号と同時に動作可能である請求項８記
載のデータ処理ユニット。 １０、システムクロックの各サイクル中に、少なくとも
１つの復号済明示規制詞を、生成された暗示規制詞と共
にオペランド前処理ユニットへ送る手段をも具備する請
求項８記載のデータ処理ユニット。 １１、データ処理ユニットは、規制詞に対して読出し及
び書込み競合検査を遂行する手段を含み；該手段は、命
令内に明白に出現している明示規制詞及び生成手段によ
って生成される暗示規制詞の両者に対して実質的に同一
の技法で前記検査を遂行するように動作する請求項８記
載のデータ処理ユニット。 １２、オペランド取り込み手段によるオペランドの取り
込みによって得られたオペランド情報を記憶する持ち行
列を含み、オペランド取り込み手段を実行手段に結合す
るデータ経路をも具備し；取り込まれたオペランドは、
デコーダによって生成された暗示規制詞によって指定さ
れたオペランドと、命令内に明白に出現している明示オ
ペランド規制詞によって指定されたオペランドとを含む
請求項８記載のデータ処理ユニット。 １３、明示オペランドの復号によって得られた持ち行列
内のオペランド情報は、暗示オペランドの生成によって
得られた持ち行列内のオペランド情報とは区別不能であ
る請求項１２記載のデータ処理ユニット。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/306,846 US5142633A (en) | 1989-02-03 | 1989-02-03 | Preprocessing implied specifiers in a pipelined processor |
| US306846 | 1989-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031235A true JPH031235A (ja) | 1991-01-07 |
Family
ID=23187130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024311A Pending JPH031235A (ja) | 1989-02-03 | 1990-02-02 | パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5142633A (ja) |
| EP (1) | EP0380849B1 (ja) |
| JP (1) | JPH031235A (ja) |
| AT (1) | ATE150191T1 (ja) |
| CA (1) | CA1323940C (ja) |
| DE (1) | DE68927855T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471591A (en) * | 1990-06-29 | 1995-11-28 | Digital Equipment Corporation | Combined write-operand queue and read-after-write dependency scoreboard |
| EP0463965B1 (en) * | 1990-06-29 | 1998-09-09 | Digital Equipment Corporation | Branch prediction unit for high-performance processor |
| JP2956707B2 (ja) * | 1990-10-29 | 1999-10-04 | 富士通株式会社 | 情報処理装置 |
| US5539911A (en) | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
| AU2509192A (en) * | 1991-08-21 | 1993-03-16 | Digital Equipment Corporation | Address method for computer graphics system |
| US5321810A (en) * | 1991-08-21 | 1994-06-14 | Digital Equipment Corporation | Address method for computer graphics system |
| WO1993020505A2 (en) | 1992-03-31 | 1993-10-14 | Seiko Epson Corporation | Superscalar risc instruction scheduling |
| JP3637920B2 (ja) | 1992-05-01 | 2005-04-13 | セイコーエプソン株式会社 | スーパースケーラマイクロプロセサに於て命令をリタイアさせるシステム及び方法 |
| US5604912A (en) * | 1992-12-31 | 1997-02-18 | Seiko Epson Corporation | System and method for assigning tags to instructions to control instruction execution |
| DE69330889T2 (de) | 1992-12-31 | 2002-03-28 | Seiko Epson Corp | System und Verfahren zur Änderung der Namen von Registern |
| US5628021A (en) | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
| US5428807A (en) * | 1993-06-17 | 1995-06-27 | Digital Equipment Corporation | Method and apparatus for propagating exception conditions of a computer system |
| US5421022A (en) * | 1993-06-17 | 1995-05-30 | Digital Equipment Corporation | Apparatus and method for speculatively executing instructions in a computer system |
| US5420990A (en) * | 1993-06-17 | 1995-05-30 | Digital Equipment Corporation | Mechanism for enforcing the correct order of instruction execution |
| US6704861B1 (en) | 1993-06-17 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Mechanism for executing computer instructions in parallel |
| US6393550B1 (en) * | 1993-12-30 | 2002-05-21 | Intel Corporation | Method and apparatus for pipeline streamlining where resources are immediate or certainly retired |
| US6101597A (en) * | 1993-12-30 | 2000-08-08 | Intel Corporation | Method and apparatus for maximum throughput scheduling of dependent operations in a pipelined processor |
| US5553256A (en) * | 1994-02-28 | 1996-09-03 | Intel Corporation | Apparatus for pipeline streamlining where resources are immediate or certainly retired |
| US5584037A (en) * | 1994-03-01 | 1996-12-10 | Intel Corporation | Entry allocation in a circular buffer |
| GB9412434D0 (en) * | 1994-06-21 | 1994-08-10 | Inmos Ltd | Computer instruction compression |
| JP3493369B2 (ja) * | 1994-12-13 | 2004-02-03 | 株式会社ルネサステクノロジ | コンピュータ |
| US6128720A (en) * | 1994-12-29 | 2000-10-03 | International Business Machines Corporation | Distributed processing array with component processors performing customized interpretation of instructions |
| US6041403A (en) * | 1996-09-27 | 2000-03-21 | Intel Corporation | Method and apparatus for generating a microinstruction responsive to the specification of an operand, in addition to a microinstruction based on the opcode, of a macroinstruction |
| US6192463B1 (en) | 1997-10-07 | 2001-02-20 | Microchip Technology, Inc. | Processor architecture scheme which uses virtual address registers to implement different addressing modes and method therefor |
| US6098160A (en) * | 1997-10-28 | 2000-08-01 | Microchip Technology Incorporated | Data pointer for outputting indirect addressing mode addresses within a single cycle and method therefor |
| US6748589B1 (en) | 1999-10-20 | 2004-06-08 | Transmeta Corporation | Method for increasing the speed of speculative execution |
| AU2001245511A1 (en) * | 2000-03-10 | 2001-09-24 | Arc International Plc | Method and apparatus for enhancing the performance of a pipelined data processor |
| GB2363869B (en) | 2000-06-20 | 2004-06-23 | Element 14 Inc | Register addressing |
| US9304932B2 (en) | 2012-12-20 | 2016-04-05 | Qualcomm Incorporated | Instruction cache having a multi-bit way prediction mask |
| EP3286640A4 (en) * | 2015-04-24 | 2019-07-10 | Optimum Semiconductor Technologies, Inc. | COMPUTER PROCESSOR HAVING SEPARATE RECORDS FOR ADDRESSING A MEMORY |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308641A (ja) * | 1987-06-10 | 1988-12-16 | Mitsubishi Electric Corp | パイプライン処理機構を持つデータ処理装置および処理方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4162519A (en) * | 1975-01-20 | 1979-07-24 | Nixdorf Computer Ag | Data processor with address allocation to operations |
| DE2846495C2 (de) * | 1977-10-25 | 1993-10-21 | Digital Equipment Corp | Zentraleinheit |
| JPS54100634A (en) * | 1978-01-26 | 1979-08-08 | Toshiba Corp | Computer |
| US4241399A (en) * | 1978-10-25 | 1980-12-23 | Digital Equipment Corporation | Calling instructions for a data processing system |
| US4493020A (en) * | 1980-05-06 | 1985-01-08 | Burroughs Corporation | Microprogrammed digital data processor employing microinstruction tasking and dynamic register allocation |
| CA1174370A (en) * | 1980-05-19 | 1984-09-11 | Hidekazu Matsumoto | Data processing unit with pipelined operands |
| JPS58146941A (ja) * | 1982-02-26 | 1983-09-01 | Hitachi Ltd | マイクロプログラム制御デ−タ処理装置 |
| US4873629A (en) * | 1984-06-20 | 1989-10-10 | Convex Computer Corporation | Instruction processing unit for computer |
| US4789925A (en) * | 1985-07-31 | 1988-12-06 | Unisys Corporation | Vector data logical usage conflict detection |
| US4890218A (en) * | 1986-07-02 | 1989-12-26 | Raytheon Company | Variable length instruction decoding apparatus having cross coupled first and second microengines |
| US4891753A (en) * | 1986-11-26 | 1990-01-02 | Intel Corporation | Register scorboarding on a microprocessor chip |
| JPH07120278B2 (ja) * | 1988-07-04 | 1995-12-20 | 三菱電機株式会社 | データ処理装置 |
-
1989
- 1989-02-03 US US07/306,846 patent/US5142633A/en not_active Expired - Lifetime
- 1989-08-01 CA CA000607178A patent/CA1323940C/en not_active Expired - Fee Related
- 1989-09-05 AT AT89308996T patent/ATE150191T1/de active
- 1989-09-05 DE DE68927855T patent/DE68927855T2/de not_active Expired - Fee Related
- 1989-09-05 EP EP89308996A patent/EP0380849B1/en not_active Expired - Lifetime
-
1990
- 1990-02-02 JP JP2024311A patent/JPH031235A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308641A (ja) * | 1987-06-10 | 1988-12-16 | Mitsubishi Electric Corp | パイプライン処理機構を持つデータ処理装置および処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0380849B1 (en) | 1997-03-12 |
| DE68927855T2 (de) | 1997-10-16 |
| ATE150191T1 (de) | 1997-03-15 |
| EP0380849A2 (en) | 1990-08-08 |
| CA1323940C (en) | 1993-11-02 |
| DE68927855D1 (de) | 1997-04-17 |
| EP0380849A3 (en) | 1992-08-12 |
| US5142633A (en) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH031235A (ja) | パイプラインプロセッサにおける暗示規制詞の前処理方法及び装置 | |
| US5167026A (en) | Simultaneously or sequentially decoding multiple specifiers of a variable length pipeline instruction based on detection of modified value of specifier registers | |
| US5148528A (en) | Method and apparatus for simultaneously decoding three operands in a variable length instruction when one of the operands is also of variable length | |
| EP0380859B1 (en) | Method of preprocessing multiple instructions | |
| EP0381471B1 (en) | Method and apparatus for preprocessing multiple instructions in a pipeline processor | |
| JP3977016B2 (ja) | 仮想レジスタ番号を用いて論理レジスタ番号を物理レジスタ番号にマッピングするように構成されるプロセッサ | |
| EP0381444B1 (en) | Branch prediction | |
| AU628527B2 (en) | Virtual instruction cache refill algorithm | |
| KR100231380B1 (ko) | 감소된 명령 세트 프로세서 내부 레지스터의 데이타를 조작하는 방법 및 장치 | |
| US5826074A (en) | Extenstion of 32-bit architecture for 64-bit addressing with shared super-page register | |
| US5717946A (en) | Data processor | |
| US5522051A (en) | Method and apparatus for stack manipulation in a pipelined processor | |
| EP0380846A2 (en) | Method and apparatus for resolving a variable number of potential memory access conflicts in a pipeline computer system | |
| JP2834292B2 (ja) | データ・プロセッサ | |
| JPH0429093B2 (ja) | ||
| JPH02207351A (ja) | データ路の巾が予め定められたコンピュータシステムのデータ記憶レートを増加する方法及び装置 | |
| JP3866920B2 (ja) | 命令のリタイアメント時に物理レジスタを選択的に自由にするよう構成されたプロセッサ | |
| US5197133A (en) | Control store addressing from multiple sources | |
| EP1050800A1 (en) | A pipelined execution unit | |
| US20030191929A1 (en) | Microinstruction pointer stack in a processor | |
| IE901518A1 (en) | Pipeline processing of register and register modifying¹specifiers within the same instruction | |
| IE901516A1 (en) | Decoding multiple specifiers in a variable length¹instruction architecture | |
| AU628534B2 (en) | Pipeline processing of register and register modifying specifiers within the same instruction | |
| JP2928879B2 (ja) | データ処理装置 | |
| IE901524A1 (en) | Control of multiple function units with parallel operation¹in a microcoded execution unit |