JP2000022803A

JP2000022803A - Ｄｔｍｆ信号出力機能内蔵型マイクロコンピュータ

Info

Publication number: JP2000022803A
Application number: JP18238898A
Authority: JP
Inventors: Takashi Ichikawa; 敬市川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-06-29
Filing date: 1998-06-29
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】ＤＴＭＦ信号出力機能ブロックの消費電流を
大幅に削減したマイクロコンピュータを提供する。【解決手段】マイクロコンピュータ２がリセット解除
された状態で第１又は第２スタンバイ状態の何れにも設
定されていない場合は、電話機の通話用の操作釦１の操
作開始から通話終了までの期間のみＰＮＰ型トランジス
タ１０２、１０３がオンし、ＤＴＭＦ信号を出力する為
の基となる基準電圧設定回路２８の消費電流を大幅に削
減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＴＭＦ信号出力
機能内蔵型マイクロコンピュータに関する。

【０００２】

【従来の技術】図３は従来のＤＴＭＦ信号出力機能内蔵
型マイクロコンピュータを示す回路ブロック図である。

【０００３】図３において、（１）は電話機に配置され
た１２個の操作釦（０〜９、＊、＃）であり、４行Ｘ３
列に配置されている。操作釦（１）の各４行には第１周
波数信号（６９７Ｈｚ，７７０Ｈｚ，８５２Ｈｚ，９４
１Ｈｚ）が割り当てられ、操作釦（１）の各３列には第
１周波数信号より高い第２周波数信号（１２０９Ｈｚ，
１３３６Ｈｚ，１４７７Ｈｚ）が割り当てられる。即
ち、１２個の操作釦（１）には４種類の第１周波数信号
と３種類の第２周波数信号とがマトリクス状に割り当て
られる。例えば、操作釦“１”を押すと、６９７Ｈｚ及
び１２０９Ｈｚの２種類の周波数信号を合成したＤＴＭ
Ｆ信号が電話回線を介して交換機側へ伝達される様にな
っている。マイクロコンピュータから出力されたＤＴＭ
Ｆ信号は、スピーチネットワーク用の信号処理回路を通
じて電話回線に出力され、交換機側で解読されることに
より、通話発信者が如何なる操作釦を押したのかが検出
される。

【０００４】以下、マイクロコンピュータ（２）の内部
構成について説明する。

【０００５】（３）はポートであり、操作釦（１）の操
作情報を取り込み、データバス（４）を介して転送する
ものである。（５）は不揮発性のＲＯＭであり、マイク
ロコンピュータ（２）を構成する各機能ブロックを動作
制御する為のプログラムデータ、ＤＴＭＦ信号を作成す
る為のテーブルデータ等が予め格納される。尚、ＲＯＭ
（５）は、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、
フラッシュＲＯＭの何れを使用しても差し支えない。
（６）はプログラムカウンタＰＣであり、ＲＯＭ（５）
をアドレス指定するものである。（７）はインストラク
ションレジスタＩＲであり、ＲＯＭ（５）の読み出しデ
ータを保持するものである。（８）はインストラクショ
ンデコーダＩＤＥＣであり、インストラクションレジス
タ（７）に保持されたプログラムデータを解読するもの
である。（９）はＣＰＵ（演算論理ユニット、アキュム
レータ、スタックポインタ等を含む）であり、ＲＯＭ
（５）のプログラムデータの解読結果に従って論理演算
処理を実行するものである。（１０）は揮発性のＲＡＭ
（ＳＲＡＭ等）であり、操作釦（１）の操作に関するデ
ータ、ＣＰＵ（９）の論理演算データ等の書き込み及び
読み出しを行うものである。

【０００６】（１１）はシリアル入出力回路であり、マ
イクロコンピュータ（２）の周辺回路とインターフェイ
スを行うものである。例えば、通話受信者の電話機が通
話送信者の電話番号を表示する機能を有する場合、当該
電話番号データがシリアル入出力回路（１１）を介して
電話番号表示機能を有する周辺回路に供給される。（１
２）は発振回路であり、発振振動子の振動周波数に対応
する発振クロックを出力する。当該発振クロックはクロ
ックジェネレータ（図示せず）で分周等波形整形された
後、システムクロックとしてマイクロコンピュータ
（２）を構成する各機能ブロックに供給される。（１
３）はタイマであり、発振回路（１２）の発振クロック
の所定分周出力を計数するものである。例えば、タイマ
（１３）のオーバーフロー出力を用いてマイクロコンピ
ュータ（２）を構成する機能ブロックを動作させること
も可能である。（１４）はスタンバイ制御回路であり、
ＲＯＭ（５）のプログラムデータの解読結果に従って、
発振回路（１２）の発振動作を停止させ且つこれに伴い
ＣＰＵ（９）を含む各機能ブロックの動作を停止させる
第１スタンバイ状態となる時、ローアクティブのスタン
バイ設定信号ＨＯＬＤを出力するものである。

【０００７】（１５）はＤＴＭＦ制御レジスタであり、
操作釦（１）の操作開始時に論理値「１」がセットさ
れ、操作釦（１）の一連の操作終了時に論理値「０」が
セットされる。詳しくは、操作釦（１）の操作の有無及
び通話の有無はＲＯＭ（５）のプログラム命令で定期的
に監視されている。そして、通話可能状態の基で操作釦
（１）の操作開始が検出された時、ＤＴＭＦ制御レジス
タ（１５）に論理値「１」がセットされ、ＤＴＭＦ制御
レジスタ（１５）から論理値「０」のＤＴＭＦ開始信号
が出力される。その後、通話の終了が検出された時、Ｄ
ＴＭＦ制御レジスタ（１５）に論理値「０」がセットさ
れ、ＤＴＭＦ制御レジスタ（１５）から論理値「１」の
ＤＴＭＦ終了信号が出力される。（１６）はプリスケー
ラであり、発振回路（１２）の発振クロックを所定分周
しクロック信号ＣＫ１を出力するものである。ＡＮＤゲ
ート（１７）にはＤＴＭＦ開始信号、ＤＴＭＦ終了信号
及びクロック信号ＣＫ１が供給される。即ち、ＡＮＤゲ
ート（１７）からは通話期間だけクロック信号ＣＫ１が
出力される。

【０００８】（１８）はＤＴＭＦ信号の基準レベルを設
定する為の基準電圧設定回路であり、その具体回路を図
４に示す。図４において、第１スタンバイ状態以外の時
は、スタンバイ設定信号ＨＯＬＤが論理値「１」である
為、スタンバイ設定信号ＨＯＬＤがインバータ（１０
１）を介してＰＮＰ型トランジスタ（１０２）のベース
に印加されると、ＰＮＰ型トランジスタ（１０２）（１
０３）がオンし、電源ＶＤＤと接地ＧＮＤとの間は接続
される。従って、基準電圧設定回路（１８）の出力は抵
抗（１０４）とＰＮＰ型トランジスタ（１０３）のエミ
ッタコレクタ間抵抗とで分圧された低電圧の状態で落ち
着く。この状態から行側及び列側の正弦波状の階段波信
号が作成される。階段波信号の具体波形を図５に示す。
図５において、階段波信号は１４種類の電圧を組み合わ
せて成り、階段波信号の上り波形と下り波形とが線対称
となる様に最大振幅の電圧発生時間Ｔａはその他の全振
幅の電圧発生時間Ｔｂの２倍となる。尚、電圧発生時間
Ｔｂは一定である。１４本の抵抗（１９−１）〜（１９
−１４）と１４個のスイッチ回路（２０−１）〜（２０
−１４）とは各々直列接続され且つ１４個の抵抗及びス
イッチ回路の組合せは並列接続される。この並列接続体
を構成する抵抗（１９−１）〜（１９−１４）の一端は
共通接続されて基準電圧設定回路（１８）を構成する抵
抗（１０４）と直列接続される。また、並列接続体を構
成するスイッチ回路（２０−１）〜（２０−１４）の一
端は接地される。尚、初期状態では全スイッチ回路（２
０−１）〜（２０−１４）は閉じた状態となる。（２
１）は行カウンタ（例えば７ビット）であり、操作釦
（１）を操作した時、その番号の行方向の第１周波数信
号に対応する計数開始値がセットされる。行カウンタ
（２１）は計数開始値に応じて１計数から１２８計数ま
で可能である。行カウンタ（２１）は計数開始値がセッ
トされた時にハイレベルを出力し、クロック信号ＣＫ１
で計数を行いオーバーフローした時にローレベルを出力
する論理構造である。行カウンタ（２１）は電圧発生時
間Ｔｂを作成する為に設けられ、行カウンタ（２１）の
ハイレベル出力期間が電圧発生時間Ｔｂに相当する。
（２２）は行シフトレジスタ（１４ビット）であり、各
ビットがスイッチ回路（２０−１）〜（２０−１４）を
オンオフ制御する。即ち、各ビットが論理値「０」の時
にスイッチ回路（２０−１）〜（２０−１４）は閉じ、
各ビットが論理値「１」の時にスイッチ回路（２０−
１）〜（２０−１４）は開く。行シフトレジスタ（２
２）の各ビット値は行カウンタ（２１）のハイレベル出
力期間が決定すると、電圧発生時間Ｔｂ毎に順次論理値
「１」に変化し、全ビット値が論理値「１」となった後
は、電圧発生時間Ｔｂ毎に順次論理値「０」に変化す
る。従って、行シフトレジスタ（２２）の各ビット値が
順次論理値「１」に変化すると、並列抵抗（１９−１）
〜（１９−１４）の抵抗値が徐々に大きくなる為、階段
波信号Ｒｏｕｔは徐々に上昇する。行シフトレジスタ
（２２）の全ビット値が論理値「１」となった後、行シ
フトレジスタ（２２）の各ビット値が順次論理値「０」
に変化すると、並列抵抗（１９−１）〜（１９−１４）
の抵抗値が徐々に小さくなる為、階段波信号Ｒｏｕｔは
徐々に下降する。これより、第１周波数信号に相当する
階段波信号Ｒｏｕｔが出力される。尚、抵抗（１９−
１）〜（１９−１４）の抵抗値は等しい。一方、１４本
の抵抗（２３−１）〜（２３−１４）と１４個のスイッ
チ回路（２４−１）〜（２４−１４）とは各々直列接続
され且つ１４個の抵抗及びスイッチ回路の組合せは並列
接続される。この並列接続体を構成する抵抗（２３−
１）〜（２３−１４）の一端は共通接続されて基準電圧
設定回路（１８）を構成する抵抗（１０４）と直列接続
される。また、並列接続体を構成するスイッチ回路（２
４−１）〜（２４−１４）の一端は接地される。尚、初
期状態では全スイッチ回路（２４−１）〜（２４−１
４）は閉じた状態となる。（２５）は列カウンタ（例え
ば７ビット）であり、操作釦（１）を操作した時、その
番号の列方向の第２周波数信号に対応する計数開始値が
セットされる。列カウンタ（２５）は計数開始値に応じ
て１計数から１２８計数まで可能である。列カウンタ
（２５）は計数開始値がセットされた時にハイレベルを
出力し、クロック信号ＣＫ１で計数を行いオーバーフロ
ーした時にローレベルを出力する論理構造である。列カ
ウンタ（２５）は電圧発生時間Ｔｂを作成する為に設け
られ、列カウンタ（２５）のハイレベル出力期間が電圧
発生時間Ｔｂに相当する。（２６）は列シフトレジスタ
（１４ビット）であり、各ビットがスイッチ回路（２４
−１）〜（２４−１４）をオンオフ制御する。即ち、各
ビットが論理値「０」の時にスイッチ回路（２４−１）
〜（２４−１４）は閉じ、各ビットが論理値「１」の時
にスイッチ回路（２４−１）〜（２４−１４）は開く。
列シフトレジスタ（２６）の各ビット値は列カウンタ
（２５）のハイレベル出力期間が決定すると、電圧発生
時間Ｔｂ毎に順次論理値「１」に変化し、全ビット値が
論理値「１」となった後は、電圧発生時間Ｔｂ毎に順次
論理値「０」に変化する。従って、列シフトレジスタ
（２６）の各ビット値が順次論理値「１」に変化する
と、並列抵抗（２３−１）〜（２３−１４）の抵抗値が
徐々に大きくなる為、階段波信号Ｃｏｕｔは徐々に上昇
する。列シフトレジスタ（２６）の全ビット値が論理値
「１」となった後、列シフトレジスタ（２６）の各ビッ
ト値が順次論理値「０」に変化すると、並列抵抗（２３
−１）〜（２３−１４）の抵抗値が徐々に小さくなる
為、階段波信号Ｃｏｕｔは徐々に下降する。これより、
第２周波数信号に相当する階段波信号Ｒｏｕｔが出力さ
れる。尚、抵抗（２３−１）〜（２３−１４）の抵抗値
は等しい。階段波信号Ｒｏｕｔ及び階段波信号Ｃｏｕｔ
を合成したＤＴＭＦ信号は、スピーチネットワーク用の
信号処理回路を通じて電話回線に出力される。

【０００９】以下、図３の動作を図６のフローチャート
を基に説明する。

【００１０】先ず、電源を投入すると、外部からのリセ
ット信号の供給に伴いマイクロコンピュータ（２）はリ
セットされる（ステップ１）。その後一定時間が経過す
ると、リセット信号の論理値が反転し、マイクロコンピ
ュータ（２）はリセット解除される（ステップ２）。す
ると、プログラムカウンタ（６）の初期アドレス指定に
伴いＲＯＭ（５）から初期化の為のプログラム命令が読
み出され、インストラクションデコーダ（８）の解読結
果に従ってマイクロコンピュータ（２）を構成する各機
能ブロックは初期化される（ステップ３）。その後、Ｒ
ＯＭ（５）から電話機の状態を制御する為のプログラム
命令が読み出され、当該プログラム命令の解読結果を基
に電話機の制御処理を実行する（ステップ４）。例え
ば、電話機の通話可能状態への設定の有無、操作釦
（１）の操作の有無等を定期的に監視する。最初に受話
器を持ち上げる等通話可能状態となっているかどうかを
判断し（ステップ５）、通話可能状態であると判断した
場合（ステップ５ＹＥＳ）は次に操作釦（１）の操作入
力の有無を判断し（ステップ６）、操作釦（１）が操作
されていない場合（ステップ６ＮＯ）は電話機制御処理
（ステップ４）に戻る。一方、操作釦（１）が操作され
た場合（ステップ６ＹＥＳ）は、操作釦（１）の操作番
号を表す番号データがポート（３）からＣＰＵ（９）へ
取り込まれ、操作釦（１）の如何なる番号が操作された
のか検出される（ステップ７）。当該検出結果を基に、
ＤＴＭＦ制御レジスタ（１５）に論理値「１」がセット
され（ステップ８）、行カウンタ（２１）及び列カウン
タ（２５）に操作釦（１）の操作番号に割り当てられた
第１及び第２周波数信号に対応する計数開始値がセット
され、上記の一連の通話処理が実行されＤＴＭＦ信号が
出力される（ステップ９）。発信者と着信者との通話が
終了すると、ＤＴＭＦ制御レジスタ（１５）に論理値
「０」がセットされ、ＡＮＤゲート（１７）が閉じて行
及び列カウンタ（２１）（２５）、行及び列シフトレジ
スタ（２２）（２６）は動作不能状態となる（ステップ
１０）。

【００１１】さて、電話機が一定時間以上使用されない
場合は通話可能状態にないものと判断し（ステップ５Ｎ
Ｏ）、スタンバイ設定信号ＨＯＬＤが論理値「０」とな
る。従って、図４の基準電圧設定回路（１８）を構成す
るＰＮＰ型トランジスタ（１０２）（１０３）がオフ
し、電源ＶＤＤから接地ＧＮＤへの電流路を遮断して消
費電流が削減される。また、マイクロコンピュータ
（２）を構成する各機能ブロックにスタンバイ設定信号
ＨＯＬＤが供給され、マイクロコンピュータ（２）は第
１スタンバイ状態となる（ステップ１１）。その後、通
話の有無を定期的に監視する（ステップ１２）。通話を
行わない場合（ステップ１２ＮＯ）、待機処理（ステッ
プ１１）に戻るが、通話を行う場合（ステップ１２ＹＥ
Ｓ）、操作釦（１）等を操作した最初の情報がスタンバ
イ制御信号としてスタンバイ制御回路（１４）に供給さ
れ、スタンバイ設定信号ＨＯＬＤが論理値「１」となっ
てマイクロコンピュータ（２）を構成する各機能ブロッ
クはスタンバイ解除される（ステップ１３）。即ち、発
振回路（１２）の発振開始に伴いＣＰＵ（９）が通常動
作し、基準電圧設定回路（１８）を構成するＰＮＰ型ト
ランジスタ（１０２）（１０３）はオンする。

【００１２】以上より、基準電圧設定回路（１８）の消
費電流は第１スタンバイ状態でしか削減されなかった。

【００１３】

【発明が解決しようとする課題】さて、通話に関する機
能が少ない低価格帯の電話機の場合、電話機を電話回線
と接続するだけで良い。つまり、電話機自体が高速動作
機能を持たず消費電流が少ない為、電話機は電話回線か
ら供給される電流を使用するのみで全機能を十分動作可
能となる。

【００１４】しかし、前記電話機がＤＴＭＦ対応型の場
合、ＤＴＭＦ信号を出力する基となる基準電圧設定回路
（１８）の消費電流が大きい為、本来ならば電話回線及
びＡＣ電源の併用が誤動作防止の関係上得策であるが、
電話機の値段を優先して電話回線としか外部接続できな
い物も多々存在する。特に、電話機に図３のマイクロコ
ンピュータを搭載すると、スタンバイ状態以外の時は基
準電圧設定回路（１８）が電流を常時消費してしまう
為、電話機の使用状況によっては、電話回線の電流だけ
でマイクロコンピュータの動作電流を補えなくなる場合
が生じ、この結果、マイクロコンピュータが誤動作して
しまう問題があった。

【００１５】そこで、本発明は、ＤＴＭＦ対応型の電話
機の消費電流を削減して電話回線で動作できる様にし
た、ＤＴＭＦ信号出力機能内蔵型マイクロコンピュータ
を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、電話機に設けた通話
釦の操作に応じて、個々の通話釦に対応付けられた周波
数が異なる２種類の正弦波状信号を合成したＤＴＭＦ信
号を出力するＤＴＭＦ信号出力機能内蔵型マイクロコン
ピュータであって、前記マイクロコンピュータの状態に
応じてスイッチングする制御トランジスタを含み、前記
制御トランジスタをオンした時のみ電源と接地との間を
接続して前記電源及び接地間の所定接続点から前記ＤＴ
ＭＦ信号を出力可能とするＤＴＭＦ信号出力許可回路
と、通話を行うことのない状態を検出した結果に基づ
き、前記制御トランジスタをオフすることにより前記Ｄ
ＴＭＦ信号の出力を禁止させる制御回路と、を備えたこ
とを特徴とする。

【００１７】また、通話を行うことのない状態とは、マ
イクロコンピュータのリセット時、発振器の発振動作の
停止に伴いＣＰＵの演算動作を停止させる第１スタンバ
イ状態、発振器を発振動作させた状態でＣＰＵの演算動
作を停止させる第２スタンバイ状態、ＤＴＭＦ信号の出
力終了時、の少なくとも１つの状態であることを特徴と
する。

【００１８】更に、マイクロコンピュータがリセット状
態、第１又は第２スタンバイ状態の時は、電話機の操作
釦の操作入力が生じてもＤＴＭＦ信号の出力を禁止させ
ることを特徴とする。

【００１９】

【発明の実施の形態】図１は本発明のＤＴＭＦ信号出力
機能内蔵型マイクロコンピュータを示す回路ブロック図
である。尚、図１の中で図３と同じ構成については同じ
番号を記すと共にその説明を省略する。

【００２０】図１において、（２７）はスタンバイ制御
回路であり、ＲＯＭ（５）のプログラム命令が発振回路
（１２）の発振動作を停止し且つこれに伴いＣＰＵ
（９）の論理演算動作を停止させる第１スタンバイ状態
を指示する時は、当該プログラム命令の解読結果に従い
論理値「０」のスタンバイ設定信号ＨＯＬＤを出力し、
また、ＲＯＭ（５）のプログラム命令が発振回路（１
２）の発振動作に伴い低速動作（タイマー等）のみを実
行し且つＣＰＵ（９）の論理演算動作を停止させる第２
スタンバイ状態を指示する時は、当該プログラム命令の
解読結果に従い論理値「０」のスタンバイ設定信号ＨＡ
ＬＴを出力する。スタンバイ制御回路（２７）は、外部
の周辺回路から第１及び第２スタンバイ状態を解除する
為のスタンバイ制御信号Ａ，Ｂが供給される。即ち、ス
タンバイ制御回路（２７）は、マイクロコンピュータ
（２）が第１スタンバイ状態である時にスタンバイ制御
信号Ａが供給されると論理値「１」のスタンバイ設定信
号ＨＯＬＤを出力し、また、マイクロコンピュータ
（２）が第２スタンバイ状態である時にスタンバイ制御
信号Ｂが供給されると論理値「１」のスタンバイ設定信
号ＨＡＬＴを出力する。

【００２１】（２８）は基準電圧設定回路であり、ＤＴ
ＭＦ信号を出力する基となる基準電圧を出力するもので
ある。基準電圧設定回路（２８）には、ローアクティブ
のリセット信号ＲＥＳＥＴ、スタンバイ設定信号ＨＯＬ
Ｄ、ＨＡＬＴ、ＤＴＭＦ制御レジスタ（１５）に値に応
じたＤＴＭＦ開始信号ＳＴＡＲＴ、ＤＴＭＦ終了信号Ｓ
ＴＯＰが供給される。基準電圧設定回路（２８）の具体
回路を図２に示す。図２において、図４と同じ素子につ
いては同じ番号を記すと共にその説明を省略する。図２
において、ＮＡＮＤゲート（１０５）にはリセット信号
ＲＥＳＥＴ、スタンバイ設定信号ＨＯＬＤ、ＨＡＬＴ、
更にはインバータ（１０６）を介してＤＴＭＦ開始信号
ＳＴＡＲＴ、ＤＴＭＦ終了信号ＳＴＯＰが供給される。
ＮＡＮＤゲート（１０５）の出力はインバータ（１０
７）（１０８）を介してＰＮＰ型トランジスタ（１０
２）のベースに供給される。

【００２２】マイクロコンピュータ（２）のリセット時
はリセット信号ＲＥＳＥＴが論理値「０」の為、ＰＮＰ
型トランジスタ（１０２）（１０３）がオフして電源Ｖ
ＤＤ及び接地ＧＮＤ間の電流路が遮断し、基準電圧設定
回路（２８）の消費電流は零となる。また、マイクロコ
ンピュータ（２）が第１又は第２スタンバイ状態の時は
スタンバイ設定信号ＨＯＬＤ、ＨＡＬＴが論理値「０」
の為、ＰＮＰ型トランジスタ（１０２）（１０３）がオ
フして電源ＶＤＤ及び接地ＧＮＤ間の電流路が遮断し、
基準電圧設定回路（２８）の消費電流は零となる。ま
た、操作釦（１）を操作した後の通話終了時はＤＴＭＦ
終了信号ＳＴＯＰが論理値「１」となる為、ＰＮＰ型ト
ランジスタ（１０２）（１０３）がオフして電源ＶＤＤ
及び接地ＧＮＤ間の電流路が遮断し、基準電圧設定回路
（２８）の消費電流は零となる。

【００２３】従って、マイクロコンピュータ（２）がリ
セット解除された状態で第１及び第２スタンバイ状態の
何れにも設定されていない場合は、操作釦（１）を操作
開始してから通話終了するまでの期間だけＰＮＰ型トラ
ンジスタ（１０２）（１０３）がオンし、ＤＴＭＦ信号
を出力可能となる。換言すれば、マイクロコンピュータ
（２）のリセット、第１及び第２スタンバイ状態の何れ
か１つが成立すると、操作釦（１）の操作開始から通話
終了までの期間に関わらずＤＴＭＦ信号は出力禁止とな
る。即ち、図６のフローチャートを参照して従来技術と
本発明とを比較すると、従来の場合、ステップ１１、ス
テップ１２ＮＯのループ以外のステップではＤＴＭＦ信
号の出力の有無に関わらず基準電圧設定回路（１８）の
消費電流を抑制できなかったが、本発明の実施の形態の
場合、ＤＴＭＦ信号の出力を必要とするステップ８、ス
テップ９以外のステップでは基準電圧設定回路（２８）
の消費電流を全て抑制できる。

【００２４】以上より、基準電圧設定回路（２８）の消
費電流を大幅に削減できる為、図１回路を内蔵した電話
機であれば、電話回線と接続するだけで確実に動作可能
となり、マイクロコンピュータ（２）の誤動作を確実に
防止できる。

【００２５】

【発明の効果】本発明によれば、ＤＴＭＦ対応型電話機
に本発明のマイクロコンピュータを搭載すれば、消費電
流を大幅に削減できる為、電話回線との接続のみで十分
に対応可能となる。

【図面の簡単な説明】

【図１】本発明のＤＴＭＦ信号出力機能内蔵型マイクロ
コンピュータを示す回路ブロック図である。

【図２】図１の基準電圧設定回路を示す回路ブロック図
である。

【図３】従来のＤＴＭＦ信号出力機能内蔵型マイクロコ
ンピュータを示す回路ブロック図である。

【図４】図３の基準電圧設定回路を示す回路ブロック図
である。

【図５】ＤＴＭＦ信号の基となる階段波信号を示す波形
図である。

【図６】図１及び図３の動作を示すフローチャートであ
る。

【符号の説明】

（１５）ＤＴＭＦ制御レジスタ（２７）スタンバイ制御回路（２８）基準電圧設定回路

Claims

【特許請求の範囲】

【請求項１】電話機に設けた通話釦の操作に応じて、
個々の通話釦に対応付けられた周波数が異なる２種類の
正弦波状信号を合成したＤＴＭＦ信号を出力するＤＴＭ
Ｆ信号出力機能内蔵型マイクロコンピュータであって、前記マイクロコンピュータの状態に応じてスイッチング
する制御トランジスタを含み、前記制御トランジスタを
オンした時のみ電源と接地との間を接続して前記電源及
び接地間の所定接続点から前記ＤＴＭＦ信号を出力可能
とするＤＴＭＦ信号出力許可回路と、通話を行うことのない状態を検出した結果に基づき、前
記制御トランジスタをオフすることにより前記ＤＴＭＦ
信号の出力を禁止させる制御回路と、を備えたことを特徴とするＤＴＭＦ信号出力機能内蔵型
マイクロコンピュータ。
【請求項２】通話を行うことのない状態とは、マイク
ロコンピュータのリセット時、発振器の発振動作の停止
に伴いＣＰＵの演算動作を停止させる第１スタンバイ状
態、発振器を発振動作させた状態でＣＰＵの演算動作を
停止させる第２スタンバイ状態、ＤＴＭＦ信号の出力終
了時、の少なくとも１つの状態であることを特徴とする
請求項１記載の、ＤＴＭＦ信号出力機能内蔵型マイクロ
コンピュータ。
【請求項３】マイクロコンピュータがリセット状態、
第１又は第２スタンバイ状態の時は、電話機の操作釦の
操作入力が生じてもＤＴＭＦ信号の出力を禁止させるこ
とを特徴とする請求項２記載の、ＤＴＭＦ信号出力機能
内蔵型マイクロコンピュータ。