JP2000020177A - パワー制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 電子装置内の回路が空き状態にあるときの無
駄な電力消費を低減する。 【解決手段】 ＤＳＰにはパワー制御部６が特に設けら
れている。このＤＳＰでは、タイミング信号発生部１に
よりスロットタイミング信号ＳＬＴが発生される毎に、
命令読出制御部３による制御の下、命令メモリ２におけ
るスロット０〜３９に対応した各ルーチンが順次読み出
され、命令デコータ４および演算部５によりその解釈お
よび実行がなされる。パワー制御部６は、各スロットに
対応したルーチンの実行が終了してからスロットタイミ
ング信号ＳＬＴが発生されるまでの期間、命令メモリ２
および演算部５の消費電力を低減する制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子装置の無駄
な電力消費を抑えるパワー制御回路に関する。

【０００２】

【従来の技術】現在提供されている多くの電子装置に
は、不要な電力消費を抑えるためのパワー制御回路が設
けられている。これらの多くのパワー制御回路は、例え
ばキー入力操作等が一定時間以上ない、といった一定の
条件が満たされた場合にパワーダウン制御を行うように
構成されている。なお、パワーダウン制御の具体的手段
としては、例えば特定の回路に対する電源供給を絶つと
か、あるいは同期回路についてはクロックの供給を絶
つ、クロック周波数を低くする、といった様々な手段が
採られている。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来の技術の下では、電子装置においてはキー入力操作等
が行われている限りパワーダウン制御は行われない。し
かし、このパワーダウン制御が行われない期間であって
も、電子装置内の主要な回路が何等処理を行っておら
ず、いわゆる空き状態となって、無駄に電力を消費して
いる期間が存在する。この問題は、キー入力操作等のな
いことを契機としてパワーダウン制御を行う場合に限ら
れない。例えば、時分割制御により、予め割り当てれた
特定のスロットを利用して通信を行う通信装置がある
が、この種の通信装置は特定スロット以外の時間帯にお
いてパワーダウン制御を行うものが多い。この場合にお
いて、通信装置内の回路は、特定スロットの全期間に亙
って動作している訳ではなく、特定スロットの中にも空
き状態となっている期間が存在する。しかしながら、従
来のパワーダウン制御技術の下では、電子装置が空き状
態にある期間における無駄な電力消費が野放しにされて
おり、十分な消費電力の低減を行うことができない場合
があった。

【０００４】この発明は以上説明した事情に鑑みてなさ
れたものであり、従来技術にいう意味でのパワーダウン
制御が行われていない期間であっても、いわゆる空き状
態にある回路による無駄な電力消費を抑え、十分な消費
電力低減を図ることができるパワー制御回路を提供する
ことを目的としている。

【０００５】

【課題を解決するための手段】請求項１に係る発明は、
電子装置による処理の実行開始の契機の発生を検知する
処理開始検知手段と、前記契機により開始された処理の
終了を検知する処理終了検知手段と、前記契機により開
始された処理が終了してから次の契機の発生が検知され
るまでの期間、特定の回路の消費電力を低減する制御を
行うパワー制御手段とを具備することを特徴とするパワ
ー制御回路を要旨とする。

【０００６】請求項２に係る発明は、前記電子装置が一
定周波数のスロットタイミング信号によって切り換わる
スロットを利用して処理を行うものであり、前記処理開
始検知手段は、前記スロットタイミング信号の発生を検
知することにより前記処理の実行開始の契機の検知を行
うことを特徴とする請求項１に記載のパワー制御回路を
要旨とする。

【０００７】

【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。

【０００８】図１はこの発明の一実施形態であるパワー
制御回路を適用したＤＳＰ（Digital Signal Processo
r；デジタル信号処理装置）の構成を示すブロック図で
ある。このＤＳＰは、モデム（Modulator Demodulato
r；変復調装置）に搭載されるものである。周知の通
り、モデムには通信回線の状態に合わせて伝送信号のサ
ンプリング周波数を切り換える機能を備えたものが多
い。このＤＳＰは、この種のモデムに対応したものであ
り、サンプリング周波数の切換機能を有している。

【０００９】図１に示すように、本実施形態に係るＤＳ
Ｐは、タイミング信号発生部１と、命令メモリ２と、命
令読出制御部３と、命令デコーダ４と、演算部５と、パ
ワー制御部６とを有している。このＤＳＰは、複数種類
のサンプリング周波数のうち指定されたサンプリング周
波数に対応した信号処理を行うものである。

【００１０】タイミング信号発生部１は、このＤＳＰの
各部の動作タイミングを制御するための各種のタイミン
グ信号を発生する手段である。このタイミング信号発生
部１により発生されるタイミング信号のうち重要なもの
として、スロットタイミング信号ＳＬＴおよび命令読出
クロックＣＫがある。以下、これらのタイミング信号に
ついて説明する。

【００１１】このＤＳＰにおける信号処理は、一定の周
期で切り換わるスロット毎に所定のルーチンを実行する
ことにより進められる。スロットタイミング信号ＳＬＴ
は、このスロットの切り換えタイミングを示すタイミン
グ信号である。

【００１２】ここで、スロットは、上記複数種類のサン
プリング周波数の最小公倍数に相当する周波数で切り換
えられる。本実施形態では、７．２ｋＨｚ〜４８ｋＨｚ
までの１２種類のサンプリング周波数に対応した信号処
理を行う。そして、これらの各サンプリング周波数の最
小公倍数は２８８ｋＨｚである。従って、本実施形態で
は２８８ｋＨｚのスロットタイミング信号ＳＬＴがタイ
ミング信号発生部１により発生される。

【００１３】命令読出クロックＣＫは、命令メモリ２か
ら命令を読み出すタイミングを指示するクロックであ
る。この命令読出クロックＣＫは、上記スロットタイミ
ング信号ＳＬＴよりも高い周波数で発生される。

【００１４】次に、命令メモリ２は、ＲＯＭ（Read Onl
y Memory）等からなるメモリであり、上記１２種類のサ
ンプリング周波数に対応した信号処理を行うためのプロ
グラムを記憶している。

【００１５】このプログラムの内容を説明するのに先立
ち、このＤＳＰにおけるタイミング制御上の概念である
“スロットサイクル”について説明する。

【００１６】各サンプリング周波数ｆｓに対応した信号
処理は、そのサンプリング周期１／ｆｓに対応した時間
間隔で繰り返し実行する必要がある。このような各種の
サンプリング周波数ｆｓに対応した周期的な信号処理を
行うため、本実施形態では、サンプリング周期１／ｆｓ
に相当する個数の連続したスロットによりスロットサイ
クルを構成し、このスロットサイクル内において１サン
プリング周期内に実行すべき信号処理を実行するように
している。

【００１７】図２は各サンプリング周波数ｆｓに対応し
たスロットサイクルを示すものである。各スロットサイ
クルは、その始点（スロットサイクルの最初のスロッ
ト）が一致しており、長さのみが異なる。本実施形態に
おいて取り扱う最高のサンプリング周波数ｆｓは４８ｋ
Ｈｚであるが、このサンプリング周波数に対応したスロ
ットサイクルは６個のスロットにより構成される。ま
た、本実施形態において取り扱う最低のサンプリング周
波数ｆｓは７．２ｋＨｚであるが、このサンプリング周
波数に対応したスロットサイクルは４０個のスロットに
より構成される。他のサンプリング周波数ｆｓに対応し
たスロットサイクルの長さは図示の通りである。

【００１８】命令メモリ２に記憶されているプログラム
は、４０個のルーチンにより構成されている。これらの
各ルーチンは、連続した４０個のスロット（以下、スロ
ット０〜３９という。）に各々対応している。そして、
後述する命令読み出し制御部３による制御の下、スロッ
ト０ではスロット０に対応したルーチン、スロット１で
はスロット１に対応したルーチン、という具合に、各ス
ロットに対応したルーチンが実行されるようになってい
る。ただし、４０個のスロットに対応したルーチンが常
に実行される訳ではない。すなわち、指定されているサ
ンプリング周波数ｆｓが４８ｋＨｚである場合にはスロ
ット０〜５に対応した各ルーチン、２４ｋＨｚである場
合にはスロット０〜１１に対応した各ルーチンという具
合に、そのサンプリング周波数により定まるスロットサ
イクルに対応した各ルーチンが周期的に実行されるので
ある。

【００１９】各サンプリング周波数ｆｓに対応した信号
処理のための命令群は、そのサンプリング周波数により
定まるスロットサイクルに対応した各ルーチンに分散し
て収められている。例えば、サンプリング周波数ｆｓが
４８ｋＨｚである場合、１サンプリング周期１／４８ｋ
Ｈｚ内に実行すべき信号処理のための命令群が、命令メ
モリ２に記憶されたスロット０〜５に対応した各ルーチ
ンのいずれかに収められている。また、サンプリング周
波数ｆｓが７．２ｋＨｚである場合、１サンプリング周
期１／７．２ｋＨｚ内に実行すべき信号処理のための命
令群が、スロット０〜３９に対応した各ルーチンのいず
れかに収められている。

【００２０】さらに詳述すると次の通りである。本実施
形態では、以下の４種類の信号処理を１サンプリング周
期１／ｆｓの間に演算部５に実行させる。 Ａ／Ｄ ＦＩＲ−１ Ａ／Ｄ ＦＩＲ−２ Ｄ／Ａ ＦＩＲ−１ Ｄ／Ａ ＦＩＲ−２

【００２１】ここで、上記信号処理およびは、図示
しないＡ／Ｄ変換器からこのＤＳＰに供給される信号に
対して行うＦＩＲフィルタ演算であり、上記信号処理
およびは、このＤＳＰから図示しないＤ／Ａ変換器へ
出力する信号に対して行うＦＩＲフィルタ演算である。

【００２２】これらの信号処理〜のための各命令群
が、１サンプリング周期相当のスロットサイクル内の各
スロットに対応したルーチンに収められているのであ
る。図３はサンプリング周波数ｆｓが４８ｋＨｚの場合
および２４ｋＨｚの場合を例に、上記信号処理〜の
ための各命令群の所在を明らかにしたものである。この
図３に示すように、例えばサンプリング周波数が４８ｋ
Ｈｚであるときの信号処理に対応した命令群はスロッ
ト２および５に対応した各ルーチンに、信号処理に対
応した命令群はスロット３および４に対応した各ルーチ
ンに、信号処理に対応した命令群はスロット１および
４に対応した各ルーチンに、信号処理に対応した命令
群はスロット０〜５に対応した各ルーチンに各々収めら
れているのである。

【００２３】ところで、上記信号処理〜は、サンプ
リング周波数ｆｓが異なったとしても、その処理内容自
体は基本的に同じであり（演算に使用する係数が異なる
程度である。）、各々が実行されるべきスロットが区々
であるだけである。

【００２４】このため、上記信号処理〜を実行する
ための命令群の内容および実行タイミングを各サンプリ
ング周波数間で比較した場合、全く同じ内容の命令群が
同じタイミング（スロット）で実行される場合が多い。

【００２５】従って、何等策を講じないとすると、ある
スロットに対応したルーチンに対し、異なったサンプリ
ング周波数ｆｓに対応した信号処理のための命令群では
あるが、全く同じ内容の命令群が重複して収められると
いう場合が生じ、命令メモリ２のメモリ容量を無駄に使
用することになる。

【００２６】そこで、本実施形態では、各スロットに対
応したルーチン内において、複数のサンプリング周波数
間で共用可能な命令群についてはその共用化を図ってい
るのである。

【００２７】次に、図４に示すフローチャートを参照
し、スロット０〜３９の個々に対応したルーチンの内容
について説明する。このフローチャートに示すように、
各スロットに対応したルーチンは、各々上記処理〜
のいずれかに相当する１または複数の信号処理のための
命令群Ｐ、Ｐ、…を含んでいる。

【００２８】例えば図３に示すように、スロット１にお
いては、４８ｋＨｚおよび２４ｋＨｚの各サンプリング
周波数に対応した信号処理およびを実行する。従っ
て、このスロット１に対応したルーチンには、これらの
信号処理およびを実行するための命令群Ｐ、Ｐ、…
が含まれているのである。

【００２９】そして、図４に示すように、信号処理のた
めの命令群Ｐ、Ｐ、…の前には、現在指定されているサ
ンプリング周波数ｆｓが所定のサンプリング周波数であ
る場合にのみ当該命令群を命令メモリ２から読み出すた
めの第１の読出制御命令Ｊ１、Ｊ１、…が配置されてい
る。ここで、第１の読出制御命令Ｊ１には、上記「所定
のサンプリング周波数」として複数種類のサンプリング
周波数の指定を含めることができる。従って、ある信号
処理に対応した命令群を複数のサンプリング周波数間で
共用する場合は、それらの全てのサンプリング周波数の
指定を含む第１の読出制御命令が当該命令群の前段に配
置される。この場合、それらのサンプリング周波数のい
ずれかが指定された場合に当該命令群の読み出しが行わ
れることとなる。

【００３０】例えば図３に示す例におけるスロット１に
おいては、サンプリング周波数として２４ｋＨｚが指定
されている場合および４８ｋＨｚが指定されている場合
のいずれにおいても、同じ内容の信号処理を実行す
る。なお、図示は省略したが、この他の幾つかのサンプ
リング周波数が指定された場合も、このスロット１にお
いて同じ内容の信号処理を実行する。従って、このス
ロット１に対応したルーチンでは、これらのサンプリン
グ周波数間で信号処理のための命令群が共用化されて
おり、この命令群の前段に、これらの全てのサンプリン
グ周波数の指定を含む第１の読出制御命令が配置されて
いるのである。

【００３１】なお、以上のように命令群の前段に第１の
読出制御命令を配置するのではなく、命令群における個
々の命令を本来の信号処理等のための命令と第１の読出
制御命令とを組み合わせたものにより構成し、第１の読
出制御命令により特定されるいずれかのサンプリング周
波数が現在指定されている場合に限り、信号処理等のた
めの命令を実行するようにしてもよい。

【００３２】さて、以上説明した信号処理のための命令
群および第１の読出制御命令からなる部分の後には、第
２の読出制御命令Ｊ２が配置されている場合がある。こ
の第２の読出制御命令は、次回のスロットをスロット０
とするための命令、すなわち、当該ルーチンの実行終了
後、新たなスロットタイミング信号ＳＬＴが発生したと
きに、スロット０に戻って、該当するルーチンの読み出
しを開始するための制御命令である。

【００３３】この第２の読出制御命令は、各スロットサ
イクルの最後のスロットに対応した各ルーチンに設けら
れている。例えばサンプリング周波数として４８ｋＨｚ
が指定されているとき、スロット５がスロットサイクル
の最後のスロットである。そこで、このスロット５に対
応したルーチンには、指定されているサンプリング周波
数が４８ｋＨｚであるときに、次回のスロットをスロッ
ト０とする第２の読出制御命令Ｊ２が設けられているの
である。

【００３４】なお、あるスロットｋがスロットサイクル
の最後のスロットでない場合には、そのスロットに対応
したルーチンには第２の読出制御命令Ｊ２が含まれてい
ない。この場合、スロットｋに対応したルーチンの実行
後、新たなスロットタイミング信号ＳＬＴが発生したと
きは、次のスロットｋ＋１に対応したルーチンが開始さ
れる。

【００３５】各スロットに対応したルーチンの最後の部
分には、命令メモリ２からの命令読出の停止を指令する
停止命令ＨＬＴが配置されている。従って、各スロット
に対応したルーチンは、その内容である命令群が実行さ
れた後は、必ず停止命令により停止することとなる。こ
のように各スロット毎に命令の実行を停止するようにし
たのは、信号処理の所要時間が各スロットにより区々だ
からである。以上が図１における命令メモリ２内のプロ
グラムの詳細である。

【００３６】次に、再び図１に戻り、このＤＳＰの各部
について説明する。命令読出制御部３は、以上説明した
命令メモリ２から命令を読み出すための制御を行う手段
である。この命令読出制御部３は、スロットタイミング
信号ＳＬＴが発生されると、そのときのスロットに対応
したルーチンを命令メモリ２から読み出すための制御を
開始し、当該ルーチンを構成する個々の命令を命令読出
クロックＣＫに同期したタイミングで読み出す。

【００３７】また、この命令読出制御部３には、図示し
ない制御用レジスタを介してサンプリング周波数ｆｓを
指定する情報が供給される。上述した第１の読出制御命
令Ｊ１が命令メモリ２から読み出された場合、この第１
の読出制御命令の内容に対応した制御情報が命令デコー
ダ４から命令読出制御部３に供給される。このとき命令
読出制御部３は、上記サンプリング周波数ｆｓに基づ
き、当該第１の読出制御命令Ｊ１の直後の信号処理のた
めの命令群の読み出しを行うべきか否かを決定する。そ
して、読み出しを行わない場合には、当該命令群をスキ
ップし、その後のアドレスから命令の読み出しを行う。

【００３８】また、上述した第２の読出制御命令Ｊ２が
命令メモリ２から読み出された場合、この第２の読出制
御命令の内容に対応した制御情報が命令デコーダ４から
命令読出制御部３に供給される。このとき命令読出制御
部３は、当該ルーチンの実行終了後、新たなスロットタ
イミング信号ＳＬＴが発生した場合にスロット０に戻っ
てルーチンの読み出しを行うべく、これに必要な読み出
しアドレスの制御を行う。以上の命令の読み出しの制御
は、上述した停止命令ＨＬＴが読み出されるまでの間、
命令読出クロックＣＫに同期して連続的に実行される。

【００３９】そして、停止命令ＨＬＴが読み出される
と、命令デコーダ４から命令読出制御部３に読出停止指
令が送られる。これにより命令読出制御部３は、命令メ
モリ２からの命令の読み出しを停止する。命令読出制御
部３は、その後、新たなスロットタイミング信号ＳＬＴ
が発生した時点で、新たなスロットに対応したルーチン
の読み出しを開始する。

【００４０】次に、命令デコーダ４は、命令メモリ２か
ら読み出される命令をデコードし、演算部５および命令
読出制御部３へ制御情報を送る手段である。

【００４１】演算部５は、このＤＳＰにおける信号処理
を行うための手段であり、レジスタ、加算器および乗算
器等により構成されている。上述した信号処理〜
は、これらの信号処理に対応した命令が命令デコーダ４
によってデコードされ、この結果得られる制御情報がこ
の演算部５に送られることにより実行される。

【００４２】パワー制御部６は、演算部５や命令メモリ
２に対する電源供給を制御するための手段である。図５
はこのパワー制御部６によって行われるパワーダウン制
御を示すタイムチャートである。

【００４３】上述した読出停止命令ＨＬＴが命令メモリ
２から読み出されると、命令デコーダ４からこのパワー
制御部６に対し停止検出情報が供給される。パワー制御
部６は、この停止検出情報を検知し（処理終了検知手
段）、消費電力を低減するためのパワーダウン制御、例
えば演算部５内の各レジスタの入力レベルを所定レベル
に固定したり、命令メモリ２のチップセレクト端子（メ
モリの活性化をするための制御信号が与えられる端子）
にメモリを不活性化する制御信号を与える等の制御を行
う（パワー制御手段）。パワー制御部６は、上記読出停
止命令ＨＬＴの検出後、新たなスロットタイミング信号
ＳＬＴが発生するまでの期間、このパワーダウン制御を
継続する。そして、パワー制御部６は、新たなスロット
タイミング信号ＳＬＴが与えられた場合にはこれを検知
し（処理開始検知手段）、上記パワーダウン制御を解除
する。以上が、本実施形態に係るＤＳＰの各部の詳細で
ある。

【００４４】本実施形態によれば、上記タイミング信号
発生部１からスロットタイミング信号ＳＬＴが発生され
る毎に、スロット切換が行われ、命令読出制御部３によ
る制御の下、当該スロットに対応したルーチンが命令メ
モリ２から読み出され、命令デコーダ４および演算部５
によりその解釈および実行がなされる。

【００４５】この場合、上述した第２の読出制御命令Ｊ
２に基づく制御により、指定されているサンプリング周
波数ｆｓによって定まるスロットサイクルに対応した各
ルーチンのみが周期的に命令メモリ２から読み出され
る。

【００４６】また、上述した第１の読出制御命令Ｊ１に
基づく制御により、各スロットに対応したルーチンに含
まれる各種の命令群のうち、指定されているサンプリン
グ周波数に対応した信号処理のための命令群のみが命令
メモリ２から読み出される。従って、本実施形態によれ
ば、単一の周波数の命令読出クロックＣＫにより、複数
種類のサンプリング周波数に対応した信号処理を行うこ
とができる。

【００４７】また、各スロットにおいて実行される信号
処理の所要時間は区々であり、少なからぬスロットにお
いて演算部５による信号処理および命令メモリ２からの
命令の読み出しが行われない空き時間が生じる。本実施
形態では、この空き時間の間、パワー制御部６により、
演算部５および命令メモリ２の消費電力を低減する制御
が行われる。

【００４８】なお、以上説明した実施形態では、本発明
に係るパワー制御回路をサンプリング周波数の切換機能
を有するＤＳＰに適用した例を挙げたが、本発明に係る
パワー制御回路は、サンプリング周波数の切換を行わな
いタイプのＤＳＰにも適用可能である。すなわち、ＤＳ
Ｐでは、サンプリング周期毎に所定の信号処理が行われ
るが、サンプリング周期の期間内において何等信号処理
のための演算を行わない空き時間が生じる。そこで、こ
のような空き時間における無駄な電力消費を低減すべ
く、各サンプリング周期において当該サンプリング周期
内で行うべき全処理が終了したことを検知する手段をＤ
ＳＰに設け、この手段による検知が行われてから新たな
サンプリング周期が開始されるまでの間、上述したパワ
ーダウン制御を行うのである。また、本発明に係るパワ
ー制御回路は、ＤＳＰ以外の電子装置にも適用可能であ
る。具体的な構成方法は、既に説明したＤＳＰの場合と
同様であるので説明を省略する。

【００４９】

【発明の効果】以上説明したように、この発明によれ
ば、電子装置による処理の実行開始の契機の発生を検知
する処理開始検知手段と、前記契機により開始された処
理の終了を検知する処理終了検知手段と、前記契機によ
り開始された処理が終了してから次の契機の発生が検知
されるまでの期間、特定の回路の消費電力を低減する制
御を行うパワー制御手段とを設けたので、電子装置内の
回路が空き状態となっているときの無駄な電力消費を確
実に低減することができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施形態であるパワー制御回路
を適用したＤＳＰの構成を示すブロック図である。

【図２】 同実施形態におけるスロットサイクルを説明
する図である。

【図３】 同実施形態において各スロットで行われる各
サンプリング周波数に対応した信号処理の内容を説明す
る図である。

【図４】 同実施形態における各スロットに対応したル
ーチンの信号処理内容を説明する図である。

【図５】 同実施形態において行われるパワーダウン制
御を示すタイムチャートである。

【符号の説明】

１……タイミング信号発生部、２……命令メモリ、３…
…命令読出制御部、４……命令デコーダ、５……演算
部、６……パワー制御部（パワー制御回路）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電子装置による処理の実行開始の契機の
   発生を検知する処理開始検知手段と、 前記契機により開始された処理の終了を検知する処理終
   了検知手段と、 前記契機により開始された処理が終了してから次の契機
   の発生が検知されるまでの期間、特定の回路の消費電力
   を低減する制御を行うパワー制御手段とを具備すること
   を特徴とするパワー制御回路。
2. 【請求項２】 前記電子装置が一定周波数のスロットタ
   イミング信号によって切り換わるスロットを利用して処
   理を行うものであり、前記処理開始検知手段は、前記ス
   ロットタイミング信号の発生を検知することにより前記
   処理の実行開始の契機の検知を行うことを特徴とする請
   求項１に記載のパワー制御回路。