JP2000014027A

JP2000014027A - 蓄電器制御装置

Info

Publication number: JP2000014027A
Application number: JP10175574A
Authority: JP
Inventors: Akihiko Emori; 昭彦江守; Hideki Miyazaki; 英樹宮崎; Yutaka Sato; 佐藤　　裕; Hisahiro Nomura; 尚弘野村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-06-23
Filing date: 1998-06-23
Publication date: 2000-01-14
Anticipated expiration: 2018-06-23
Also published as: JP2007104900A; JP2008112740A; JP2004048991A; JP3508551B2; JP3948440B2; JP4798140B2; JP4356749B2

Abstract

(57)【要約】【課題】複数の蓄電器が直列接続された回路に於いて、
回路数を低減する。【解決手段】複数の蓄電器が直列に接続され、或る単位
に区切られた単位蓄電器列と、前記単位蓄電器列の最高
プラス端子と最下マイナス端子に接続される基本耐圧回
路と、前記基本耐圧回路より低い耐圧の低耐圧回路とを
備え、前記基本耐圧回路は基本耐圧差動増幅器を有し、
前記基本耐圧差動増幅器は各蓄電器の電圧を前記単位蓄
電器列の最下マイナス端子を基準に変換し、前記低耐圧
回路に入力する。【効果】低消費電力化及び信頼性の向上が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リチウム二次電池
や電気二重層キャパシタなどの蓄電器や蓄電器が多数直
列に接続された蓄電装置、および、これらを評価する評
価装置、これらの製造装置の蓄電器制御装置に関する。

【０００２】

【従来の技術】従来、直列接続された二次電池の各電圧
を検出し、いずれかの二次電池が満充電に達したら充電
を停止する電池保護回路があった。このような技術は、
例えば、特開平8−78060号公報に記載されている。

【０００３】図１３は従来の電池保護回路を示す図であ
る。図に於いて、１３０１は二次電池、１３０２は電圧
検出回路、１３０３は抵抗、１３０４はコンパレータ、
1305はＦＥＴである。

【０００４】二次電池１３０１が２個直列に接続され、
それぞれの二次電池１３０１の両端に電圧検出回路１３
０２および２個直列接続された抵抗１３０３が接続され
ている。直列接続された抵抗１３０３は二次電池１３０
１の電圧を分圧し、基準となる電圧を作っている。

【０００５】そして、直列接続された二次電池１３０１
の両端に２個のコンパレータ1304の電源がそれぞれ接続
され、コンパレータ１３０４の入力には、抵抗分圧によ
る基準電圧および電圧検出回路１３０２の出力がそれぞ
れ接続されている。また、コンパレータ１３０４の出力
は共に、二次電池１３０１と直列に挿入されたFET1305
のゲートに接続されている。

【０００６】これは、二次電池１３０１の電圧を電圧検
出回路１３０２で検出し、検出値と抵抗分圧による基準
電圧とをコンパレータ１３０４で比較する。そして、い
ずれかの二次電池１３０１が満充電に達し、電圧検出回
路１３０２の検出値が、基準電圧を超えたら、コンパレ
ータ１３０４の出力はローとなり、FET1305 をＯＦＦし
て、充電を停止する。

【０００７】

【発明が解決しようとする課題】従来の電池保護回路に
於いて、各電圧検出回路１３０２の検出値は、直列接続
された二次電池１３０１の最下マイナス端子を基準とす
る電位レベルがそれぞれ異なる。このため、満充電を規
定する基準電圧を作る直列接続された抵抗1303は各二次
電池１３０１にそれぞれ専用に設ける必要がある。この
様に、各二次電池に対し同じ目的の機能を果たす回路
も、それぞれの電位レベルに合った回路がそれぞれの二
次電池毎に必要となってしまう。また、これらを結合す
るコンパレータ１３０４の耐圧は直列接続された電池１
３０１の合計の電圧が必要となる。

【０００８】仮に、複数の電池１３０１を更に直列接続
すると、それぞれの電位レベルに合わせた回路の数が増
加し、これを実現する際のコスト及びサイズ，消費電力
も増加してしまう。また、直列接続された電池の合計電
圧を満たす耐圧のコンパレータ１３０４などの部品は、
現実的に存在しなくなり、この回路を実現することは不
可能となる。

【０００９】本発明は上記問題点を解決するためになさ
れたもので、複数の蓄電器が直列接続された回路に於い
て、回路数を少なくできる蓄電器制御装置を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】本発明に係わる蓄電器制
御装置は、複数の蓄電器が直列に接続され、或る単位に
区切られた単位蓄電器列と、前記単位蓄電器列の最高プ
ラス端子と最下マイナス端子に接続される基本耐圧回路
と、前記基本耐圧回路より低い耐圧の低耐圧回路とを備
え、前記基本耐圧回路は基本耐圧差動増幅器を有し、前
記基本耐圧差動増幅器は各蓄電器の電圧を前記単位蓄電
器列の最下マイナス端子を基準に変換し、前記低耐圧回
路に入力する。

【００１１】そして、前記基本耐圧回路は、電圧レベル
を変換するレベルシフト回路を有し、前記基本耐圧差動
増幅器は電源遮断回路を備え、前記低耐圧回路は、前記
レベルシフト回路を介して前記電源遮断回路を制御して
も良い。

【００１２】または、前記蓄電器のそれぞれの両端を定
電圧を生成する定電圧生成回路を介して前記低耐圧回路
と接続する。

【００１３】更に、前記単位蓄電器列と前記低耐圧回路
の合計の耐圧を満たす高耐圧差動増幅器を介して、上下
の前記低耐圧回路間を接続する。

【００１４】或いは、前記蓄電器の両端をＡ／Ｄ変換器
のアナログ入力にそれぞれ接続し、前記Ａ／Ｄ変換器の
デジタル出力をデジタルレベルシフトを介して前記低耐
圧回路と接続する。

【００１５】そして、前記単位蓄電器列と前記低耐圧回
路の合計の耐圧を満たすデジタルレベルシフトを介し
て、上下の前記低耐圧回路間を接続する。

【００１６】そしてこれらは、前記単位蓄電器列を流れ
る電流を検出する電流検出回路を付加し、前記低耐圧回
路の入力は、前記電流検出回路が検出した電流の変動と
同期して入力すると良い。

【００１７】また、これらの前記低耐圧回路をＣＭＯＳ
プロセス、または、バイポーラプロセスで、前記単位蓄
電器列を除いたそれ以外の回路をバイポーラプロセスで
ＩＣ化しても良い。

【００１８】更に、温度検出回路を付加し、前記低耐圧
回路はマイコンを有し、マイコンは各電流と各温度にお
ける、充放電時の充放電時間と前記蓄電器の電圧のデー
タを有し、各蓄電器電圧の検出値を前記データと比較演
算し、補正する。

【００１９】また、前記蓄電器列を流れる電流は周期ｔ
ｃのリップルを含んだ電流の場合、前記低耐圧回路は前
記単位蓄電器列の各蓄電器の電圧を周期ｔｒのサイクル
で順番に読み取る回路を有し、前記ｔｃとｔｒとの間に
はｔｃ≧２ｔｒなる関係を成立させる。

【００２０】上記構成の蓄電器制御装置は、基本耐圧差
動増幅器により、電位レベルの異なる各蓄電器の電圧
を、単位蓄電器列の最下マイナス端子を基準にそれぞれ
変換し、耐圧の低い低耐圧回路に入力する。

【００２１】そして、蓄電器の電圧を低耐圧回路に入力
する必要が無い時、低耐圧回路の信号に基づき、レベル
シフト回路を介して電源遮断回路を制御し、基本耐圧差
動増幅器の電力消費を遮断する。

【００２２】また、蓄電器のそれぞれの両端を定電圧生
成回路を介して低耐圧回路と接続する場合は、定電圧生
成回路によって、各蓄電器の両端の電位差を変えない
で、その電位レベルを低耐圧回路の電位レベルまで低下
させる。

【００２３】或いは、蓄電器の両端をＡ／Ｄ変換器のア
ナログ入力にそれぞれ接続し、Ａ／Ｄ変換器のデジタル
出力をデジタルレベルシフトを介して低耐圧回路と接続
する場合では、各蓄電器の電圧をそれぞれの電位レベル
でデジタル値に変換し、これらの電位レベルをデジタル
レベルシフトにより低耐圧回路の電位レベルに変換す
る。

【００２４】更に、上下の単位蓄電器列の低耐圧回路間
を接続する場合は、単位蓄電器列と低耐圧回路の合計の
耐圧を満たす高耐圧差動増幅器、または、デジタルレベ
ルシフトにより、その電位レベルの差を変換する。

【００２５】そして、各蓄電器の電圧の低耐圧回路への
入力は、電流検出回路が検出した電流の変動と同期して
入力される。

【００２６】更に、各蓄電器電圧の検出値は、各電流と
各温度における、充放電時の充放電時間と蓄電器の電圧
のデータと比較演算され補正される。

【００２７】これらにより、回路数が少なく安価で小
型，低消費電力で、かつ制御精度，ノイズマージンが高
く信頼性の高い蓄電器制御装置の実現が可能となる。

【００２８】

【発明の実施の形態】以下本発明の実施例について図面
を用いて詳細に説明する。図に於いて同一の部分が２つ
以上あるものに関しては同一の符号を付し、説明を省略
している。

【００２９】図１は、本発明の第１の実施例を示す図で
ある。図に於いて、１０１は蓄電器、１０２は単位蓄電
器列、１０３は最高プラス端子、１０４は最下マイナス
端子、１０５は基本耐圧回路、１０６は低耐圧回路、１
０７は基本耐圧差動増幅器、１０８は低電圧源である。

【００３０】蓄電器１０１が４個直列接続され、単位蓄
電器列１０２を構成している。そして、単位蓄電器列１
０２は基本耐圧回路１０５を介して、低電圧源１０８を
電源とする低耐圧回路１０６に接続されている。

【００３１】基本耐圧回路１０５は４個の基本耐圧差動
増幅器１０７を含み、これらの基本耐圧差動増幅器１０
７の電源は、いずれも最高プラス端子１０３及び最下マ
イナス端子１０４に接続されている。そして、それぞれ
の蓄電器１０１の両端は、基本耐圧差動増幅器１０７の
入力に接続されている。基本耐圧差動増幅器１０７は、
電位レベルの異なる各蓄電器１０１の端子間電圧を、最
下マイナス端子１０４の電位レベルを基準に変換する。
そしてこれらの出力は低耐圧回路１０６にそれぞれ接続
されている。

【００３２】低耐圧回路１０６では、変換された端子間
電圧を基準値と比較し、充放電の制御信号を出力した
り、各端子間電圧を比較して、各端子間電圧にばらつき
が生じた場合に、そのばらつきを解消する制御信号を出
力する。

【００３３】仮に、蓄電器１０１をリチウム二次電池と
すると、その平均電圧は３.６Ｖであり、最高プラス端
子１０３の電位は、最下マイナス端子１０４を基準とし
て１３.６Ｖとなる。また、低耐圧回路１０６を電源電
圧定格が一般的な５ＶのＡ／Ｄ変換器とＭＣＵ（マイコ
ン）で構成すると、低電圧源１０８は５Ｖの電圧を生成
し、これらに供給する。ここで明らかな様に最高プラス
端子１０４をそのまま低耐圧回路１０６に接続すると、
低耐圧回路１０６の耐圧を上回る電圧が印加されること
になり低耐圧回路１０６は破壊してしまう。しかし、本
発明では、基本耐圧差動増幅器１０７により、各蓄電器
１０１の電圧を、最下マイナス端子１０４の電位レベル
を基準に変換し、平均電圧３.６Ｖの各蓄電器１０１の
端子間電圧を入力するため、電源電圧定格が５Ｖと耐圧
が低い一般的なＡ／Ｄ変換器やＭＣＵと問題なく接続す
ることが可能となる。そして、検出された端子間電圧
は、共通の低耐圧回路１０６で処理されるため、回路数
を削減できる。また、低耐圧回路１０６の電源電圧は低
いため、消費電力も少なくて済む。更に、一般に、耐圧
の低い回路は、耐圧の高い回路に比べて安価で、サイズ
も小さく構成できる。

【００３４】また、基本耐圧差動増幅器１０７は蓄電器
１０１の端子間電圧を直接差動で受け、電位レベルのみ
を変換して出力する。そして、その変換過程で端子間電
圧を変換することはない。このため、変換された端子間
電圧に含まれる誤差は少なく精度の良い電圧検出を行う
ことが可能となる。更に、平均電圧３.６Ｖと低耐圧回
路１０６のフル入力５Ｖに近い電圧を入力するため、検
出値のノイズ耐性も確保される。

【００３５】この様に、本発明によれば、回路数が少な
く安価で小型，低消費電力で、かつ制御精度，ノイズ耐
性が高く信頼性の高い蓄電器制御装置を実現することが
できる。

【００３６】ここで、図では単位蓄電器列１０２は蓄電
器１０１が４個直列に接続されているが、その他の直列
接続数でも実現可能である。但し、単位蓄電器列１０２
の直列接続数は、単位蓄電器列１０２の電圧が一般的な
半導体デバイスの定格内になる様に設定すれば、基本耐
圧回路１０５を安価に構成することができる。例えば、
リチウム二次電池に於いては、最高起電圧を４.２Ｖと
して、４直列で１６.８Ｖ、８直列で３３.６Ｖであ
り、１８Ｖと３６Ｖの一般的な半導体デバイスの使用に
適する。また、これらの直列接続数以内で構成すれば、
これらの回路を同一チップのＩＣまたはハイブリッドＩ
Ｃで実現することが容易で、部品点数を削減でき、更に
安価に実現できる。

【００３７】特に、ＩＣ化に当っては、低耐圧回路１０
６は耐圧が小さくて済むため、CMOSプロセスが採用でき
る。また、蓄電器列１０２を除いたその他の回路は耐圧
が比較的高いバイポーラプロセスを採用すると良い。

【００３８】図２は、本発明の第２の実施例を示す図で
ある。図に於いて、２０１はＭＵＸ（マルチプレクサ）
である。

【００３９】低耐圧回路１０６はMUX201とＡ／Ｄ変換
器、ＭＣＵで構成され、基本耐圧差動増幅器１０７のそ
れぞれの出力はMUX201により順次１つ選択され、Ａ／Ｄ
変換器に入力される。これによると、Ａ／Ｄ変換器及び
ＭＣＵの入力は１チャンネルに絞られ、チャンネル数が
削減できる。

【００４０】この様に、検出された端子間電圧が共通の
電位レベルに変換されているため、類似の機能を果たす
回路は共用することが可能で、回路数を削減できる。ま
た、低耐圧回路１０６は汎用の回路構成が採用でき、回
路構成のバリエーションを拡大できる。

【００４１】図３は、本発明の第３の実施例を示す図で
ある。図に於いて、３０１はレベルシフト回路、３０２
は電源遮断回路である。

【００４２】基本耐圧差動増幅器１０７は、その定電流
源であるＰ型ＭＯＳトランジスタＱ１が電源遮断回路３
０２を兼用している。また、低耐圧回路１０６に含まれ
るMUX201はＰ型ＭＯＳトランジスタＱＴで構成されるト
ランスファーゲートと、ＱＴを選択しＱＴのゲートをド
ライブするデコーダーＤＥＣで構成されている。更に、
ＤＥＣの出力、即ちＱＴのゲートは、レベルシフト回路
３０１を介して、電源遮断回路３０２と接続されてい
る。

【００４３】レベルシフト回路３０１は、抵抗ＲＵＨ，
ＲＵＬとＮ型ＭＯＳトランジスタＱＵとが最高プラス端
子１０３と最下マイナス端子１０４の間に直列に接続さ
れ、ＱＵのゲートが入力、ＲＵＨとＲＵＬの共通接続点
が出力となっている。そして、ＱＵがＯＮ，ＯＦＦする
とＲＵＨ，ＲＵＬの分圧比に応じた振幅を出力する。即
ち、低耐圧回路１０６の低電圧電位レベルを基本耐圧回
路１０５の電圧，電位レベルに変換する。

【００４４】これにより、MUX201と電源遮断回路３０２
が連動する。そして、蓄電器１０１の端子間電圧を読み
取らない、即ちMUX201が選択されない時に、基本耐圧差
動増幅器１０７の消費電流が遮断される。これにより、
低消費電力が図られる。

【００４５】図４は、本発明の第４の実施例を示す図で
ある。図に於いて、４０１は定電圧生成回路であり、こ
こでは複数のダイオードで構成されている。ダイオード
は順方向に通電されているとき、ビルトインポテンシャ
ルにより、１素子あたり約０.７Ｖの定電圧が生じる。
同様に、ツェナーダイオードの降伏電圧を利用した回路
等も定電圧を生成する回路として利用できる。

【００４６】蓄電器１０１の両端はそれぞれ同じ素子数
のダイオードから成る定電圧生成回路４０１を介して低
耐圧回路１０６に接続される。また、蓄電器１０１同士
の共通接続点に繋がる定電圧生成回路４０１の共通部分
は１つにまとめられている。これにより、各蓄電器１０
１の端子間の電位レベルは、低耐圧回路１０６の電位レ
ベルまで端子間電圧を変えることなく、それぞれドロッ
プされる。

【００４７】このため、回路数が少なく安価で小型，低
消費電力で、かつ制御精度，ノイズ耐性が高く信頼性の
高い蓄電器制御装置を実現することができる。

【００４８】図５は、本発明の第５の実施例を示す図で
ある。図に於いて、５０１は単位ユニット、５０２は高
耐圧差動増幅器である。

【００４９】高耐圧差動増幅器５０２は、単位蓄電器列
１０２と低耐圧回１０６の合計の耐圧を有する差動増幅
器から成る。

【００５０】また、単位ユニット５０１は、単位蓄電器
列１０２と、その最下マイナス端子１０４を基準電位と
する基本耐圧回路１０５や低耐圧回路１０６とで構成さ
れている。

【００５１】そして、電位レベルの異なる２つの単位ユ
ニット５０１内の低耐圧回路１０６を高耐圧差動増幅器
５０２により、電位レベルのみ変換し、連結している。

【００５２】同様に、単位ユニット５０１が更に複数直
列に接続された場合も、高耐圧差動増幅器５０２を複数
段設けることにより、低耐圧回路１０６を連結すること
が可能である。

【００５３】この様に、各単位ユニット５０１間を高耐
圧差動増幅器５０２により連結することで、複数の低耐
圧回路１０６の出力を最終段の低耐圧回路１０６の１つ
の出力に統合することが可能となる。これは、特に低耐
圧回路１０６にアナログ素子を含む場合に好適である。

【００５４】図６は、本発明の第６の実施例を示す図で
ある。図に於いて、６０１はＡ／Ｄ変換器、６０２はデ
ジタルレベルシフトである。

【００５５】それぞれの蓄電器１０１の両端にＡ／Ｄ変
換器６０１が接続され、蓄電器101のアナログ端子電圧
がデジタル値に変換される。また、各Ａ／Ｄ変換器６０
１の出力はデジタルレベルシフト６０２を介して、低耐
圧回路１０６と接続されている。

【００５６】デジタルレベルシフト６０２は、Ｐ型ＭＯ
ＳトランジスタＱＤと抵抗ＲＤＨ，ＲＤＬとが最高プラ
ス端子１０３と最下マイナス端子１０４の間に直列に接
続され、ＱＤのゲートが入力、ＲＵＨとＲＵＬの共通接
続点が出力となっている。そして、ＱＤがＯＮ，ＯＦＦ
するとＲＵＨ，ＲＵＬの分圧比に応じた振幅を出力す
る。即ち、各Ａ／Ｄ変換器６０１の電位レベルが異なる
デジタル出力を、低耐圧回路１０６の電位レベルに変
換，統一する。

【００５７】ここでは、Ａ／Ｄ変換器６０１が蓄電器１
０１のそれぞれの両端に接続されているため、Ａ／Ｄ変
換器６０１の耐圧は蓄電器１０１の端子間電圧分の小さ
い値で済む。また、蓄電器１０１の端子間電圧のアナロ
グ値をデジタル値に変換するため、その値を低耐圧回路
１０６に伝送するまでのノイズ耐性や信頼性が向上す
る。

【００５８】図７は、本発明の第７の実施例を示す図で
ある。図に於いて、７０１はデジタルレベルシフトであ
り、Ｐ型ＭＯＳトランジスタＱＤＯと抵抗ＲＤＨ，ＲＤ
Ｌの直列接続、及び、抵抗ＲＵＨ，ＲＵＬとＮ型ＭＯＳ
トランジスタＱＵＯの直列接続で構成されている。

【００５９】また、単位ユニット５０１は、単位蓄電器
列１０２と、その最下マイナス端子１０４を基準電位と
する基本耐圧回路１０５や低耐圧回路１０６とで構成さ
れている。

【００６０】そして、デジタルレベルシフト７０１は、
ＱＤＯ，ＱＵＯのゲートが入力、ＲＤＨ，ＲＤＬの共通
接続点及びＲＵＨ，ＲＵＬの共通接続点が出力となり、
低耐圧回路１０６間を双方向に連結している。

【００６１】これらの動作は、ＱＤＯがＯＮ，ＯＦＦす
るとＲＤＨ，ＲＤＬの分圧比に応じた振幅及び電圧レベ
ルに降圧する。また、ＱＵＯがＯＮ，ＯＦＦするとＲＵ
Ｈ，ＲＵＬの分圧比に応じた振幅及び電圧レベルに昇圧
する。

【００６２】同様に、単位ユニット５０１が更に複数直
列に接続された場合も、デジタルレベルシフト７０１を
複数段設けることにより、低耐圧回路１０６を連結する
ことが可能である。

【００６３】この様に、各単位ユニット５０１間をデジ
タルレベルシフト７０１により連結することで、複数の
低耐圧回路１０６の出力を連結することが可能となる。
特に、低耐圧回路１０６にＭＣＵを含む場合は相互に通
信を行うことが可能となる。図８は、本発明の第８の実
施例を示す図である。この実施例における蓄電器１０１
の構成は前述の図６とほぼ等しい。即ち、蓄電器１０１
が直列に接続された単位蓄電器列１０２に対して、それ
ぞれＡ／Ｄ変換器６０１を備え、Ａ／Ｄ変換器６０１の
出力はデジタルレベルシフト６０２を介して最下マイナ
ス端子104を基準電位とするデジタル信号に変換され
る。デジタルレベルシフト６０２の出力はMUX201に於い
て選択的にＭＣＵに伝達される。

【００６４】本実施例の特徴は、MUX201で単位蓄電器列
１０２の電圧を選択的にＭＣＵへ伝達する際のタイミン
グの取り方にある。即ち、直列に接続された単位蓄電器
列１０２の電流を電流検出回路８０１に設けたシャント
抵抗ＲＳを用いて測定し、シャント抵抗ＲＳの電圧降下
を８０１に備えた増幅器ＡＭＰＳにより増幅し、ＡＭＰ
Ｓの出力に応じてMUX201、或いはＭＣＵを用いた選択を
行う。

【００６５】単位蓄電器列１０２の内部にはインピーダ
ンスが存在し、高周波に於いてこのインピーダンスは誘
導性の特性を示す。この為、単位蓄電器列１０２に電流
時間変化（ｄｉ／ｄｔ）の大きい充電電流、或いは放電
電流が流れるとインピーダンスｄｉ／ｄｔの積で決まる
ノイズ電圧が発生し、このノイズ電圧によって蓄電器１
０１の正確な電圧が測定できないという問題があった。

【００６６】本実施例では、充電電流、或いは放電電流
が流れるタイミングを電流検出回路８０１で検出し、こ
のタイミングに応じて次の図９に示す様に、MUX201が蓄
電器１０１の電圧を取込む。

【００６７】尚、電流検出回路８０１に備える電流検出
手段はシャント抵抗以外にカレントトランス等の方法で
も良い。

【００６８】或いは後述する様に、単位蓄電器列１０２
を流れる電流は蓄電器１０１の外部に設けられた充放電
装置によって制御される為、この充放電装置が電流を制
御するタイミング（即ち、パルス幅制御等の変調波周波
数）に応じてMUX201で蓄電器１０１の電圧を取込む方法
であっても良い。

【００６９】図８の実施例で電流検出回路８０１以外に
新たに設けた回路手段としては温度検出回路８０２があ
り、温度検出回路８０２は単位蓄電器列１０２周辺の温
度を計測し、ＭＣＵに伝える。温度検出回路８０２の使
用法については後述する。

【００７０】図９にＭＵＸの選択タイミングに関する具
体的な実施例を示す。この図でMUXの信号として表示し
たＶ１〜Ｖ４はそれぞれ電圧測定される蓄電器１０１を
表しており、Ｖ１〜Ｖ４までの選択に関わる時間をｔｒ
として、周期的に選択動作が繰り返される。

【００７１】また、電流Ｉは単位蓄電器列１０２を流れ
る充電電流、或いは放電電流であり、外部で電流Ｉを制
御する充放電装置の制御周期をｔｃとする。ここでは充
放電装置は一般的なパルス幅制御（ＰＷＭ制御）により
電流Ｉを制御していることを想定している。

【００７２】図９の実施例ではＰＷＭ制御のパルス幅が
ほぼ５０％程度の場合を例示しており、ｔｃの前半５０
％で電流Ｉが増加し、後半５０％でＩは減少する。この
例でＶ１〜Ｖ４までの選択に関わる時間ｔｒが充放電制
御周期ｔｃの約１／２程度であれば、ｔｃの前半５０％
にＭＵＸで選択されＭＣＵに伝えられた電圧情報には蓄
電器１０１の内部インピーダンスとｄｉ／ｄｔの積で決
まるノイズ電圧ΔＶが重畳している。また、後半５０％
の電流は減少傾向にある為、ｄｉ／ｄｔは負の値にな
り、この期間にＭＣＵに伝えられた電圧情報には−ΔＶ
のノイズ電圧が重畳する。そこで、ＭＣＵでは充放電制
御周期ｔｃの期間内に受け取った電圧情報を比較して、
それぞれに含まれるノイズ電圧成分を取り去る。

【００７３】この方法としては同じ蓄電器１０１に関わ
る電圧情報から演算する（例えば平均値を取る）、或い
は充電と放電に応じていずれか１つを選ぶ、等の方法で
ｔｃの期間内における単位蓄電器の電圧情報を１つに決
める。この方法はＭＵＸの選択に関わる時間ｔｒ或いは
充放電制御周期ｔｃを一種のフィルタ期間として利用し
ていることであり、電流Ｉが脈動するような状況ではこ
のフィルタ期間を用いることで過渡現象の影響がない精
度に優れた検出が可能になる。

【００７４】図１０には蓄電器１０１の一例としてリチ
ウム二次電池の充放電特性を示す。充放電特性では充
電，休止，放電，休止，充電というサイクルが繰り返さ
れる。ここで休止から充電に移る際には電池電圧が時間
に対して急激に増加し、逆に休止期間から放電に移る
と、電池電圧は時間に対して急激に減少する。これらは
いずれも充電電流、或いは放電電流が流れたことによる
電池内部インピーダンスの電圧降下分が重畳している為
である。即ち、充電期間中に測定した電池電圧は内部イ
ンピーダンスの電圧降下分だけ電圧が高めに測定され、
逆に放電期間中に測定した電池電圧は内部インピーダン
スの電圧降下分だけ電圧が低めに測定されていることを
示している。前述の充放電制御周期ｔｃは充電、或いは
放電期間を更に微小時間に分割した場合に相当する。即
ち、微小な充放電制御周期ｔｃ（例えば０.１ｍｓ)に於
いては内部インピーダンスは誘導性の特性を示し、図１
０に示したような分単位の時間に於いてはインピーダン
スは抵抗性になる。

【００７５】図９に於いて充放電制御周期ｔｃにおける
フィルタリング効果により電圧測定精度を上げることを
説明したが、図１０のような長時間における抵抗性のイ
ンピーダンスの影響を取り除く為には、図８に示した電
流検出回路８０１で電流Ｉの絶対値を計測し、この電流
値をＭＣＵに伝え、電流Ｉの絶対値と予めデータを蓄積
した電池の内部抵抗の積を求めた後、ＭＵＸから伝達さ
れた電圧情報に対し減算、或いは加算することが望まし
い。

【００７６】図１１には図１０の充放電特性に対する内
部抵抗分の補正と温度影響分の補正に関わる制御のフロ
ーを示す。尚、図８の実施例に示した温度検出回路８０
２は、この制御フローで用いる温度の計測の為に備えて
いる。

【００７７】図１１に於いて、始めに電流検出回路８０
１により単位蓄電器列１０２を流れる電流を検出する。
次に検出した電流の極性と絶対値から図１０の休止期
間，充電期間，放電期間のいずれに該当するかを判別す
る。ここで、休止期間の場合にはＭＵＸからＭＣＵに伝
達された蓄電器１０１の電圧情報はそのまま用いる。次
に、充電期間、或いは放電期間の場合には前述の様に、
電流Ｉの絶対値と予めデータを蓄積した電池の内部抵抗
の積を求めた後、ＭＵＸから伝達された電圧情報に対し
減算、或いは加算する。ここでは以上の処理を休止，充
電、及び放電のパターン処理と呼ぶ。

【００７８】次に温度検出回路８０２により単位蓄電器
の周囲温度を計測し、電圧補正演算に於いて内部抵抗の
影響，温度による特性変化等を先に検出した単位蓄電器
の電圧情報に対し加減算等の処理で補正を行う。この制
御フローは図１０に示した充電，休止，放電，休止の各
サイクルの中で繰り返し行う。

【００７９】図１２は、本発明の第１２の実施例を示す
図である。図に於いて、１２０１は商用電源、１２０２
は太陽光発電装置、１２０３は負荷装置、１２０４は制
御変換器、１２０５は切替器である。

【００８０】複数の蓄電器１０１が直列接続され、Ａ／
Ｄ変換器６０１が蓄電器１０１の両端にそれぞれ接続さ
れ、その出力はデジタルレベルシフト６０２を介して低
耐圧回路１０６に接続されている。また、単位蓄電器列
１０２の両端に制御変換器１２０４が接続され、低耐圧
回路１０６内のＭＣＵと制御変換器１２０４内のＭＣＵ
が相互に接続されている。

【００８１】更に、太陽光発電装置１２０２，負荷装置
１２０３，制御変換器１２０４は、それぞれ切替器１２
０５を介して共通の商用電源１２０１に接続されてい
る。同時に、太陽光発電装置１２０２，負荷装置１２０
３，制御変換器１２０４，切替器１２０５，低耐圧回路
１０６は双方向の信号系で結ばれている。

【００８２】太陽光発電装置１２０２は太陽電池によ
り、太陽光を直流電力に変換し、インバータ装置により
交流電力を出力する装置である。

【００８３】また、負荷装置１２０３は、エアコン，冷
蔵庫，電子レンジ，照明などの家電品や、モータ，コン
ピュータ，医療機器などの電気機器である。そして、制
御変換器１２０４は交流電力を直流電力に変換、また
は、直流電力を交流電力に変換する充放電器である。ま
た、これら充放電の制御や上述の太陽光発電装置1202，
負荷装置１２０３などの機器を制御する制御器を兼ね
る。

【００８４】ここで、これらの機器は装置内に切替器１
２０５を有することもある。また、本発明の蓄電装置は
図示した構成以外の制御変換器１２０４や、その他の機
器の接続形態をとることも可能である。

【００８５】本構成によれば、負荷装置１２０３が必要
とする電力を商用電源１２０１や太陽光発電装置１２０
２で賄い切れない時、制御変換器１２０４を介して蓄電
器１０１から電力を供給する。そして、商用電源１２０
１や太陽光発電装置1202からの電力供給が過剰となって
いる時に、制御変換器１２０４を介して蓄電器101に蓄
電する。

【００８６】これらの動作の中で、蓄電器１０１の端子
間電圧が放電停止や充電停止レベルに達すると、低耐圧
回路１０６はその信号を制御変換器１２０４に送り、制
御変換器１２０４は充放電等を制御する。

【００８７】これらの構成では、商用電源１２０１の契
約電力や消費電力，太陽光発電装置１０２の発電定格を
下げることが可能となり、設備費やランニングコストの
削減が図られる。

【００８８】また、消費電力がある時間帯に集中してい
る時に、蓄電器１０１から商用電源１２０１に電力を供
給し、消費電力が少ない時に、蓄電装置に蓄電すること
で、消費電力の集中を緩和し、消費電力の平準化を図る
ことが可能となる。

【００８９】更に、制御変換器１２０４は負荷装置１２
０３の電力消費を監視し、負荷装置１２０３を制御する
ため、省エネや電力の有効利用が達成できる。

【００９０】図１４には本発明の第１３の実施例を示
す。４個の蓄電器を直列に接続した単位蓄電器列１０２
に於いて、それぞれの蓄電器１０１の正極と負極にそれ
ぞれスイッチ素子Ｓ１ＡからＳＤを備える。ここで、最
高プラス端子１０３と最下マイナス端子１０４を除く他
の端子にはそれぞれ２ヶのスイッチ素子が並列になった
構成で設けている。各スイッチ手段の出力端子は抵抗Ｒ
１からＲ８を接続し、各抵抗は基準電位に接続された抵
抗Ｒ９或いはＲ１０と接続する。ここで、最下マイナス
端子１０４から上位に接続された蓄電器１０１の電圧を
順にＶ１，Ｖ２，Ｖ３，Ｖ４と定義する。

【００９１】このような構成で、例えばスイッチ手段Ｓ
２ＡとＳ２ＢがＯＮし、残りのスイッチ素子がＯＦＦ状
態に選択されると、電圧検出回路である差動増幅器１４
０１の（＋）入力電位ＶＰには（Ｖ１＋Ｖ２）の電圧を
Ｒ４とＲ１０で分圧した電圧値が、また（−）入力電位
ＶＮにはＶ１の電圧をＲ３とＲ９で分圧した電圧値が入
力される。

【００９２】このようにスイッチ手段Ｓ１Ａ〜Ｓ２Ｄは
複数の蓄電器１０１に対して差動増幅器１４０１を共通
に使用する為のマルチプレクサの機能を果たしている。
但し、前述のマルチプレクサ（ＭＵＸ）は大部分がマイ
コン（ＭＣＵ）と同じ低耐圧であったが、本実施例のＳ
２Ｄは単位蓄電器列１０２の電圧（Ｖ１＋Ｖ２＋Ｖ３＋
Ｖ４）よりも高い耐圧を有する高耐圧素子である。ま
た、例えばＳ２ＤがＯＮ、Ｓ２ＡがＯＦＦしている場
合、Ｓ２Ａには（Ｖ２＋Ｖ３＋Ｖ４）の逆耐圧が印加さ
れる。そこで、Ｓ１Ａ〜Ｓ２Ｄは正逆の高耐圧を許容す
るスイッチ素子が望ましい。

【００９３】次に、Ｓ１Ａ〜Ｓ２Ｄのスイッチ素子を選
択的にＯＮさせる制御法について述べる。

【００９４】本実施例のように直列に接続された任意の
蓄電器電圧、例えばＶ４を測定する場合、最下マイナス
電位から被測定蓄電器の負極電位（Ｖ１＋Ｖ２＋Ｖ３）
は差動増幅器１４０１にとってのコモンモード電圧とな
る。

【００９５】この電圧が差動増幅器１４０１の精度に及
ぼす影響について、電子情報通信学会論文誌(Ｃ−II
Ｖｏｌ.Ｊ７４−Ｃ−II，Ｎｏ.１，ｐｐ１−１０，１９
９１)に記載され、コモンモード電圧を除去する方法と
してコモンモードサンプリング帰還法を紹介している。

【００９６】本実施例は、この論文に紹介されたコモン
モードサンプリング帰還法を蓄電器制御に応用したこと
が特徴である。即ち、差動増幅器１４０１の入力に並列
スイッチ素子Ｓ３を備え、出力側には直列スイッチ素子
Ｓ４を介して積分器１４０２を接続し、その出力を差動
増幅器１４０１のＯＦＦセット調整端子へ負帰還させる
構成である。

【００９７】本実施例では上記コモンモードサンプリン
グ帰還法とＳ１Ａ〜Ｓ２Ｄの高圧マルチプレクサ型分圧
回路を組み合わせたことが特徴である。

【００９８】図１５に、各スイッチ素子がＯＮする順序
を示す。各スイッチ素子のＯＮ切り替えはクロック信号
に応じて制御する。電圧Ｖ１を有する最下位の蓄電器１
０１の電圧を検出する場合を例にすると、始めに、クロ
ック１発分の期間にＳ１ＡをＯＮし、同時にＳ３とＳ４
をＯＮする。この間、他のスイッチ素子はＯＦＦ状態で
ある。この期間がコモンモード電圧のサンプルホールド
期間である。即ち、Ｓ３によって入力を短絡した状態で
コモンモード電圧（この場合、基準電位）のみが差動増
幅器１４０１に入力される。また、Ｓ４もＯＮしている
為、差動増幅器１４０１のＯＦＦセット電圧は積分器１
４０２を介して負帰還されＯＦＦセット電圧を０にする
よう働く。次のクロックが０になる期間にＳ３とＳ４は
ＯＦＦに切り替わり、Ｓ１ＡとＳ２ＡがＯＮする。この
結果、コモンモード電圧を除去した状態でＶ１の入力電
圧を増幅する。

【００９９】図１５にはＶ１に続いてＶ２の電圧を同様
な順序で選択，検出する方法を示しているが、本実施例
の特徴は上記サンプルホールド期間がＳ１Ａ〜Ｓ２Ｄに
よるマルチプレクサ動作に先立って行われることであ
り、各蓄電器に対するサンプルホールド期間は差動増幅
器１４０１に対する一種のリセット期間となっている。
こうしたリセット期間を設けたことにより各蓄電器１０
１の電圧はＯＦＦセット，温度ドリフト等の影響がない
精度の良い検出が可能になる。

【０１００】

【発明の効果】以上説明した様に本発明によれば、複数
の蓄電器が直列接続された回路に於いて、回路数が少な
く安価で小型，低消費電力で、かつ制御精度，ノイズマ
ージンが高く信頼性の高い蓄電器制御装置を実現でき
る。

【０１０１】このため特に、リチウム二次電池や電気二
重層キャパシタなどの蓄電器や蓄電器が多数直列に接続
された蓄電装置、および、これらを評価する評価装置、
これらの製造装置の蓄電器制御装置で有益である。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図である。

【図２】本発明の第２の実施例を示す図である。

【図３】本発明の第３の実施例を示す図である。

【図４】本発明の第４の実施例を示す図である。

【図５】本発明の第５の実施例を示す図である。

【図６】本発明の第６の実施例を示す図である。

【図７】本発明の第７の実施例を示す図である。

【図８】本発明の第８の実施例を示す図である。

【図９】ＭＵＸの選択タイミングに関する具体的な実施
例を示す図である。

【図１０】リチウム二次電池の充放電特性を示す図であ
る。

【図１１】充放電特性に対する内部抵抗分の補正と温度
影響分の補正に関わる制御のフローを示す図である。

【図１２】本発明の第１２の実施例を示す図である。

【図１３】従来の電池保護回路を示す図である。

【図１４】本発明の第１３の実施例を示す図である。

【図１５】各スイッチ素子がＯＮする順序を示す図であ
る。

【符号の説明】

１０１…蓄電器、１０２…単位蓄電器列、１０３…最高
プラス端子、１０４…最下マイナス端子、１０５…基本
耐圧回路、１０６…低耐圧回路、１０７…基本耐圧差動
増幅器、１０８…低電圧源、２０１…ＭＵＸ、３０１…
レベルシフト回路、３０２…電源遮断回路、４０１…定
電圧生成回路、５０１…単位ユニット、５０２…高耐圧
差動増幅器、６０１…Ａ／Ｄ変換器、６０２，７０１…
デジタルレベルシフト、８０１…電流検出回路、８０２
…温度検出回路、１２０１…商用電源、１２０２…太陽
光発電装置、１２０３…負荷装置、１２０４…制御変換
器、１２０５…切替器、１３０１…二次電池、１３０２
…電圧検出回路、１３０３…抵抗、１３０４…コンパレ
ータ、１３０５…ＦＥＴ、１４０１…差動増幅器、１４
０２…積分器。

フロントページの続き (72)発明者佐藤裕茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者野村尚弘新潟県北蒲原郡中条町大字富岡46番地１株式会社日立製作所産業機器事業部内Ｆターム(参考） 5G003 AA01 AA06 BA03 CA01 CA11 CB01 CC02 DA07 GC05 5H030 AA08 AA10 AS20 FF22 FF42 FF44

Claims

【特許請求の範囲】

【請求項１】複数の蓄電器が直列に接続され、或る単位
に区切られた単位蓄電器列と、前記単位蓄電器列の最高
プラス端子と最下マイナス端子に接続される基本耐圧回
路と、前記基本耐圧回路より低い耐圧の低耐圧回路とを
備え、前記基本耐圧回路は基本耐圧差動増幅器を有し、
前記基本耐圧差動増幅器は各蓄電器の電圧を前記単位蓄
電器列の最下マイナス端子を基準に変換し、前記低耐圧
回路に入力したことを特徴とする蓄電器制御装置。
【請求項２】請求項１に於いて、前記基本耐圧回路は、
電圧レベルを変換するレベルシフト回路を有し、前記基
本耐圧差動増幅器は電源遮断回路を備え、前記低耐圧回
路は、前記レベルシフト回路を介して前記電源遮断回路
を制御することを特徴とする蓄電器制御装置。
【請求項３】複数の蓄電器が直列に接続され、或る単位
に区切られた単位蓄電器列と、前記単位蓄電器列分の電
圧より低い耐圧の低耐圧回路と、定電圧を生成する定電
圧生成回路とを備え、前記蓄電器のそれぞれの両端は前
記定電圧生成回路を介して前記低耐圧回路と接続される
ことを特徴とする蓄電器制御装置。
【請求項４】請求項１から請求項３に於いて、前記単位
蓄電器列と前記低耐圧回路の合計の耐圧を満たす高耐圧
差動増幅器を備え、上下の前記低耐圧回路間を前記高耐
圧差動増幅器を介して接続したことを特徴とする蓄電器
制御装置。
【請求項５】複数の蓄電器が直列に接続され、或る単位
に区切られた単位蓄電器列と、Ａ／Ｄ変換器と、電圧レ
ベルを変換するデジタルレベルシフトと、前記単位蓄電
器列分の電圧より低い耐圧の低耐圧回路とを備え、前記
蓄電器の両端はＡ／Ｄ変換器のアナログ入力にそれぞれ
接続され、前記Ａ／Ｄ変換器のデジタル出力は前記デジ
タルレベルシフトを介して前記低耐圧回路と接続される
ことを特徴とする蓄電器制御装置。
【請求項６】請求項４に於いて、前記単位蓄電器列と前
記低耐圧回路の合計の耐圧を満たすデジタルレベルシフ
トを備え、上下の前記低耐圧回路間を前記デジタルレベ
ルシフトを介して接続したことを特徴とする蓄電器制御
装置。
【請求項７】請求項１から請求項５に於いて、前記単位
蓄電器列を流れる電流を検出する電流検出回路を付加
し、前記低耐圧回路の入力は、前記電流検出回路が検出
した電流の変動と同期して入力されることを特徴とする
蓄電器制御装置。
【請求項８】請求項１から請求項６に於いて、前記低耐
圧回路をＣＭＯＳプロセス、または、バイポーラプロセ
ス，前記単位蓄電器列を除いたそれ以外の回路をバイポ
ーラプロセスでＩＣ化したことを特徴とする蓄電器制御
装置。
【請求項９】請求項１から請求項７に於いて、温度検出
回路を付加し、前記低耐圧回路はマイコンを有し、マイ
コンは各電流と各温度における、充放電時の充放電時間
と前記蓄電器の電圧のデータを有し、各蓄電器電圧の検
出値を前記データと比較演算し、補正することを特徴と
する蓄電器制御装置。
【請求項１０】請求項１から請求項８に於いて、前記蓄
電器列を流れる電流は周期ｔｃのリップルを含んだ電流
であり、前記低耐圧回路は前記単位蓄電器列の各蓄電器
の電圧を周期ｔｒのサイクルで順番に読み取る回路を有
し、前記ｔｃとｔｒとの間にはｔｃ≧２ｔｒなる関係を
有することを特徴とする蓄電器制御装置。
【請求項１１】複数の蓄電器が直列に接続され、或る単
位に区切られた単位蓄電器列と、前記単位蓄電器列に含
まれる蓄電器の正極と負極に接続された第１，第２のス
イッチ手段と、前記スイッチ手段と前記単位蓄電器列の
最下マイナス端子間に接続された抵抗分圧手段と、前記
抵抗分圧手段の出力に接続される差動増幅器と、前記抵
抗分圧手段の出力を短絡する第３のスイッチ手段と、前
記差動増幅器の出力を第４のスイッチ手段と積分器を介
して前記差動増幅器のオフセット調整端子に接続すると
共に、上記各スイッチ手段により、前記各蓄電器の負極
電位に対するオフセット調整を行った後、前記各蓄電器
の電圧を前記第１，第２スイッチ手段で選択的に前記差
動増幅器に入力することを特徴とする蓄電器制御装置。