JP2008005697A - キャパシタ充電回路およびそれに用いる半導体装置 - Google Patents
キャパシタ充電回路およびそれに用いる半導体装置 Download PDFInfo
- Publication number
- JP2008005697A JP2008005697A JP2007205233A JP2007205233A JP2008005697A JP 2008005697 A JP2008005697 A JP 2008005697A JP 2007205233 A JP2007205233 A JP 2007205233A JP 2007205233 A JP2007205233 A JP 2007205233A JP 2008005697 A JP2008005697 A JP 2008005697A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- comparator
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
- H02J7/0014—Circuits for equalisation of charge between batteries
- H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Direct Current Feeding And Distribution (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体装置のチップサイズを大きくせず、バイパス回路に余分な負担をかけず、半導体装置と充電回路全体のコストダウンを図る。
【解決手段】並列モニタ回路は、基準電圧Vr1〜5と、キャパシタの電圧を検出するための電圧検出手段R11〜52と、基準電圧と電圧検出手段から出力される出力電圧を比較するコンパレータCMP1〜5の出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段によりバイパス用スイッチ素子Q1〜5の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、コンパレータの出力回路とバイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼキャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段M1〜5を設け、基準電圧と、電圧検出手段と、コンパレータと、電圧制限手段とで一体化した集積回路部分を構成し、全てのコンパレータの電源を直流電源から供給する。
【選択図】図1
【解決手段】並列モニタ回路は、基準電圧Vr1〜5と、キャパシタの電圧を検出するための電圧検出手段R11〜52と、基準電圧と電圧検出手段から出力される出力電圧を比較するコンパレータCMP1〜5の出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段によりバイパス用スイッチ素子Q1〜5の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、コンパレータの出力回路とバイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼキャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段M1〜5を設け、基準電圧と、電圧検出手段と、コンパレータと、電圧制限手段とで一体化した集積回路部分を構成し、全てのコンパレータの電源を直流電源から供給する。
【選択図】図1
Description
本発明は、直列接続された複数の電気二重層キャパシタを均等に充電するためのキャパシタ充電回路と、そのキャパシタ充電回路内における複数の並列モニタ回路を集積した半導体装置に関する。
電気二重層キャパシタは、充電に時間がかかる2次電池と比較すると、急速充電が可能である。しかも、電気二重層キャパシタには、大量にエネルギーが貯蔵できるという1次電池にはない利点を備えている。しかしながら、電気二重層キャパシタは定格電圧が3Vと低いため、通常、複数のキャパシタを直列に接続して必要な電圧を確保している。
このように、直列接続された複数の大容量キャパシタを充電する際に問題となることは、キャパシタの容量差や自己充電、自己放電などによって生じる充電の不均一である。
この問題の解決方法には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。
図4は、従来の並列モニタ回路の構成を示す図である。
図4は、直列に接続されたキャパシタ毎に設けられている並列モニタ回路であって、この回路が上下方向に複数個だけ重ねて配置される。図では、2個だけが示されている。並列モニタ回路は、基準電圧Vr1、コンパレータCMP1、バイパス用スイッチ素子Tr1、およびツェナーダイオードD1から構成されている。
この問題の解決方法には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。
図4は、従来の並列モニタ回路の構成を示す図である。
図4は、直列に接続されたキャパシタ毎に設けられている並列モニタ回路であって、この回路が上下方向に複数個だけ重ねて配置される。図では、2個だけが示されている。並列モニタ回路は、基準電圧Vr1、コンパレータCMP1、バイパス用スイッチ素子Tr1、およびツェナーダイオードD1から構成されている。
図示しない直流電源からのキャパシタC1は充電され、キャパシタC1の電圧が上昇する。キャパシタC1の電圧が基準電圧Vr1を超えると、コンパレータCMP1の出力がハイレベルとなり、バイパス用スイッチ素子Tr1をオンにする。その結果、キャパシタC1の充電電流はバイパス用スイッチ素子Tr1に流れ、キャパシタC1の電圧は基準電圧Vr1と同じ電圧にクランプされる。
直列に接続された全てのキャパシタで、上記と同様の動作が行われるため、充電の不均一によってキャパシタが劣化もしくは破壊されるのを防止することができる。なお、キャパシタが急激に高電圧まで充電された場合には、ツェナーダイオードD1が破壊されて、大電流を流すことになる。
直列に接続された全てのキャパシタで、上記と同様の動作が行われるため、充電の不均一によってキャパシタが劣化もしくは破壊されるのを防止することができる。なお、キャパシタが急激に高電圧まで充電された場合には、ツェナーダイオードD1が破壊されて、大電流を流すことになる。
キャパシタ充電回路におけるモニタに関するものとしては、例えば、特開平8−237861号公報に記載の並列充電制御装置及び電力貯蔵装置並びに充電制御法がある。
キャパシタ毎に設けられた複数の基準電圧を必要に応じて制御し、使用条件により変える必要が生じる。しかし、何10個〜何100個もコンデンサが使用される電気自動車や電力貯蔵システムなどでは、それぞれのコンデンサの基準電圧の設定をそれぞれ変更するのでは、極めて面倒であり、実用上は実施不可能である。そこで、上記技術では、共通の信号源から結合回路を通して各コンデンサ電池の並列充電制御装置に電圧設定信号を供給して、動作電圧を制御することにより、簡単な構成と操作により遠隔制御することが可能となった。
キャパシタ毎に設けられた複数の基準電圧を必要に応じて制御し、使用条件により変える必要が生じる。しかし、何10個〜何100個もコンデンサが使用される電気自動車や電力貯蔵システムなどでは、それぞれのコンデンサの基準電圧の設定をそれぞれ変更するのでは、極めて面倒であり、実用上は実施不可能である。そこで、上記技術では、共通の信号源から結合回路を通して各コンデンサ電池の並列充電制御装置に電圧設定信号を供給して、動作電圧を制御することにより、簡単な構成と操作により遠隔制御することが可能となった。
従来の回路構成で、多くのキャパシタを充電しようとすると、並列モニタ回路の数が多くなり、回路が占めるスペースが大きくなるとともに、高価になってしまうため、多数の並列モニタ回路を1チップに集積したIC回路が望まれていた。
しかしながら、並列にモニタ回路をIC化する場合には、以下のような問題点があった。
コンパレータの電源を、図4に示すように、対応するキャパシタの端子電圧から供給するようにした場合には、半導体基板上に各コンパレータ回路を構成するための絶縁された領域を作る必要がある。
また、キャパシタを電池として使用する場合、短時間の使用であれば高い電圧までの充電が可能であるが、長い寿命を持たせるためには低い電圧までの充電にすることが必要である。
しかしながら、並列にモニタ回路をIC化する場合には、以下のような問題点があった。
コンパレータの電源を、図4に示すように、対応するキャパシタの端子電圧から供給するようにした場合には、半導体基板上に各コンパレータ回路を構成するための絶縁された領域を作る必要がある。
また、キャパシタを電池として使用する場合、短時間の使用であれば高い電圧までの充電が可能であるが、長い寿命を持たせるためには低い電圧までの充電にすることが必要である。
互いに絶縁する方法、すなわちアイソレーションの方法としては、(a)PN接合によるアイソレーションと、(b)絶縁材料によるアイソレーションと、(c)ビーム・リード方式によるアイソレーションとがある。(a)の場合、PN接合が逆バイアスで絶縁性をもつことを利用したもので、耐圧が低いこと、容量が大きいため高周波では回路の浮遊容量が大となってしまうことが問題である。
(b)の場合、シリコン基板中にシリコン酸化物の層を埋込む方法などがある。
(c)の場合、素子間の基板を化学的に溶解し去ることで、素子間を絶縁する方法である。ただ、(b),(c)の方法は、コストがかかるため採用が困難である。
(b)の場合、シリコン基板中にシリコン酸化物の層を埋込む方法などがある。
(c)の場合、素子間の基板を化学的に溶解し去ることで、素子間を絶縁する方法である。ただ、(b),(c)の方法は、コストがかかるため採用が困難である。
そこで、(a)の方法で実施すると、半導体基板がN型の場合には、各コンパレータの回路を構成するために、コンパレータ毎に独立したPewll領域を作成しなければならない。逆に、半導体基板がP型の場合には、Nwell領域を作成することになり、チップ面積が極めて大きくなるとともに、コスト高になってしまう。
また、全てのコンパレータの電源を、直列接続のキャパシタを充電する直流電源から供給するようにすれば、コンパレータ毎に絶縁領域(PwellまたはNwell)を作成する必要がなくなり、チップ面積も小さくなるが、この場合には、コンパレータの出力電圧の振幅が直流電源の近くまで広がってしまうため、バイパス用スイッチ素子を破壊してしまう可能性がある。
また、全てのコンパレータの電源を、直列接続のキャパシタを充電する直流電源から供給するようにすれば、コンパレータ毎に絶縁領域(PwellまたはNwell)を作成する必要がなくなり、チップ面積も小さくなるが、この場合には、コンパレータの出力電圧の振幅が直流電源の近くまで広がってしまうため、バイパス用スイッチ素子を破壊してしまう可能性がある。
(目的)
本発明の目的は、集積回路のチップ面積を小さくすることができ、かつバイパス用スイッチ素子を破壊することがない並列モニタ回路を備えたキャパシタ充電回路および半導体装置を提供することにある。
本発明の目的は、集積回路のチップ面積を小さくすることができ、かつバイパス用スイッチ素子を破壊することがない並列モニタ回路を備えたキャパシタ充電回路および半導体装置を提供することにある。
本発明のキャパシタ充電回路は、直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタ均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と前記電圧検出手段から出力される出力電圧を比較するコンパレータと、該コンパレータの出力により制御され、該コンパレータの出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段により前記バイパス用スイッチ素子の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、破壊が防止されるように、充電電流をバイパスするバイパス用スイッチ素子で構成され、前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼ前記キャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段を設け、前記基準電圧と、前記電圧検出手段と、前記コンパレータと、前記電圧制限手段とで一体化した集積回路部分を構成し、前記直流電源は、直列接続された複数のキャパシタの充電用電源であるとともに、一体化された集積回路の電源電圧とし、全ての前記コンパレータの電源を前記直流電源から供給するようにしたことを特徴としている。
この構成により、半導体装置のチップ面積は小さくでき、しかも半導体装置に外付けされるバイパス回路に過大な電圧が印加されなくなり、安価なバイパス回路を使用することができる。
この構成により、半導体装置のチップ面積は小さくでき、しかも半導体装置に外付けされるバイパス回路に過大な電圧が印加されなくなり、安価なバイパス回路を使用することができる。
また、直列接続された前記複数のキャパシタは、一体化された集積回路毎に1ユニットとし、利用される電圧になるまで複数ユニット毎に、それぞれユニットの電源端子を接続して、複数ユニット全体を直流電源により充電することも特徴としている。
また、本発明の半導体装置は、前記キャパシタを均等に充電するため、前記キャパシタの各電圧が予め設定された基準電圧を超えたか否かを判定するコンパレータと、前記キャパシタの各電圧が予め設定された基準電圧を超えたと判定されたとき、充電電流をバイパスするバイパス用スイッチ素子と、該バイパス用スイッチ素子の振幅電圧を前記キャパシタの電圧範囲内に制限する電圧制限手段とで構成される複数の並列モニタ回路からなるキャパシタ充電回路のうち、複数の並列モニタ回路もしくは前記バイパス用スイッチ素子を除く複数の前記モニタ回路と、該並列モニタ回路に対応する複数の前記電圧制限手段を、
1チップの集積回路に集積したことを特徴としている。
この構成により、並列モニタ回路の回路スペースが縮小でき、しかもコストダウンを可能にする。
また、本発明の半導体装置は、前記キャパシタを均等に充電するため、前記キャパシタの各電圧が予め設定された基準電圧を超えたか否かを判定するコンパレータと、前記キャパシタの各電圧が予め設定された基準電圧を超えたと判定されたとき、充電電流をバイパスするバイパス用スイッチ素子と、該バイパス用スイッチ素子の振幅電圧を前記キャパシタの電圧範囲内に制限する電圧制限手段とで構成される複数の並列モニタ回路からなるキャパシタ充電回路のうち、複数の並列モニタ回路もしくは前記バイパス用スイッチ素子を除く複数の前記モニタ回路と、該並列モニタ回路に対応する複数の前記電圧制限手段を、
1チップの集積回路に集積したことを特徴としている。
この構成により、並列モニタ回路の回路スペースが縮小でき、しかもコストダウンを可能にする。
また、キャパシタ充電回路から直流電源を切り離した状態の複数のキャパシタと、該キャパシタの充電電圧が予め設定された基準値を超えたとき、充電電流をバイパスするバイパス用スイッチ素子とを結合し、かつ該キャパシタに対応する複数の並列モニタ回路のうちのコンパレータ、および該コンパレータの出力にゲートが接続された電圧制限手段を一体化して生成されたことも特徴としている。
この構成により、半導体装置自体も複数直列に接続して使用できるようになり、キャパシタの数が増えた場合にも十分に対処することができる。
この構成により、半導体装置自体も複数直列に接続して使用できるようになり、キャパシタの数が増えた場合にも十分に対処することができる。
本発明によれば、並列モニタ回路に使用しているコンパレータの電源を、直列接続されたキャパシタを充電するための直流電源より供給するようにしたので、多数の並列モニタ回路を集積した半導体装置のチップサイズを大きくすることなく実現することができる。また、コンパレータの出力電圧をほぼキャパシタ1個用の電圧範囲に制限する回路を設けたので、バイパス回路に余分な負担をかけることもなく、半導体装置のコストダウンと、充電回路全体のコストダウンを図ることが可能になった。さらに、複数のキャパシタを充電する直流電源と並列モニタ回路を集積した半導体装置の電源を共通にしたため、キャパシタの数が増加しても、半導体装置を必要な数だけ直列接続することで対処することができる。
以下、本発明の実施の形態を、図面により詳細に説明する。
(概要)
本発明によるキャパシタ電池の使用分野は、電気自動車や電力貯蔵システムは勿論のこと、携帯電話機などの電源としても使用できるものである。そして、本発明は、キャパシタ充電回路とそれに用いる半導体装置であり、基本的には電源が接続された場合を基本とするが、電源が外されて、自動車、携帯電話機などに使用される場合にも適用可能とする。すなわち、本発明のキャパシタ充電回路内にはモニタ機能を備えた半導体装置が内蔵されるが、電源が外された場合にも、半導体装置を内蔵した状態でキャパシタ電池を使用するものである。キャパシタ電池として使用される場合には、半導体装置のモニタ動作は行わない。
(概要)
本発明によるキャパシタ電池の使用分野は、電気自動車や電力貯蔵システムは勿論のこと、携帯電話機などの電源としても使用できるものである。そして、本発明は、キャパシタ充電回路とそれに用いる半導体装置であり、基本的には電源が接続された場合を基本とするが、電源が外されて、自動車、携帯電話機などに使用される場合にも適用可能とする。すなわち、本発明のキャパシタ充電回路内にはモニタ機能を備えた半導体装置が内蔵されるが、電源が外された場合にも、半導体装置を内蔵した状態でキャパシタ電池を使用するものである。キャパシタ電池として使用される場合には、半導体装置のモニタ動作は行わない。
キャパシタ電池は、充電時間が短いので、電気自動車の場合でも、電池の交換は不要となり、ガソリンスタンド等で短時間で充電すればよい。電気自動車や携帯電話機の電池として使用する場合、モニタ回路のスペースを小さくするため、モニタ回路を半導体化することが必要であるが、前述のように、半導体化した場合にはキャパシタ電池の問題は、容量の耐圧が低いこと(3V)、充電電圧が低いほど寿命が長くなること、があり、これらを考慮した場合、複数個のキャパシタを直列に接続して使用せざるを得ない。そして、寿命、必要電圧および搭載スペースを考慮すると、モニタ回路を半導体化する必要があり、かつ電池1個当り1.0V〜2.7V程度に低目に設定する必要がある。
モニタ回路を半導体化する場合、複数段のキャパシタの各モニタ回路をディスクリート(個別)でIC化すると、素子分離(アイソレーション)が必要となるが、耐圧を考慮して素子分離するときには、面積が大きくなってしまうとともに、コスト的にも大幅に増加してしまう。
そこで、本実施形態では、複数段のモニタ回路を一体化して、1つのICとして作成する。例えば、内蔵するモニタ回路をキャパシタ5段で電源Vdd−Vss電圧に対してIC化する。ただし、充電電流を逃がすための出力段だけは、負荷がかかり過ぎて破壊のおそれがあるため、IC化せずに、トランジスタの駆動回路で構成し、容量の電圧の上限と下限の間で制御する。
そこで、本実施形態では、複数段のモニタ回路を一体化して、1つのICとして作成する。例えば、内蔵するモニタ回路をキャパシタ5段で電源Vdd−Vss電圧に対してIC化する。ただし、充電電流を逃がすための出力段だけは、負荷がかかり過ぎて破壊のおそれがあるため、IC化せずに、トランジスタの駆動回路で構成し、容量の電圧の上限と下限の間で制御する。
(第1の実施例)
図1は、本発明の第1の実施例を示す電気二重層キャパシタの複数段ユニットを充電する場合の回路構成図である。
図1では、電気二重層キャパシタを5段直列に接続したキャパシタユニットの充電回路が示されている。C1〜C5は5段のキャパシタであり、破線内は集積回路部分習あり、Vbは5段のキャパシタを充電するための電源であり、かつ集積回路部分の電源にもなっている。また、キャパシタC1〜C5と集積回路部分の間に挿入された部分は、集積化されないトランジスタQ1〜Q5を含む出力段である。なお、この実施例では、半導体基板がN型基板の場合の回路図が示されている。
図1は、本発明の第1の実施例を示す電気二重層キャパシタの複数段ユニットを充電する場合の回路構成図である。
図1では、電気二重層キャパシタを5段直列に接続したキャパシタユニットの充電回路が示されている。C1〜C5は5段のキャパシタであり、破線内は集積回路部分習あり、Vbは5段のキャパシタを充電するための電源であり、かつ集積回路部分の電源にもなっている。また、キャパシタC1〜C5と集積回路部分の間に挿入された部分は、集積化されないトランジスタQ1〜Q5を含む出力段である。なお、この実施例では、半導体基板がN型基板の場合の回路図が示されている。
集積回路の電源端子VddとVssに直流電源Vbが接続される。集積回路の端子Cell1と端子Cell2には、キャパシタC1が接続されている。同様に、端子Cell2から端子Vssまでの間には、キャパシタC2からキャパシタC5が接続されている。
キャパシタC1には、並列にバイパス用トランジスタQ1と抵抗R14の直列回路が接続されている。同様に、キャパシタC2からC5の各キャパシタにも、バイパス用トランジスタQ2からQ5と抵抗R24からR54の直列回路が接続されている。さらに、集積回路の出力端子OUT1には、バイパス用トランジスタQ1のベースに接続されている。出力端子OUT2からOUT5も各バイパス用トランジスタQ2からQ5のベースに接続されている。
キャパシタC1には、並列にバイパス用トランジスタQ1と抵抗R14の直列回路が接続されている。同様に、キャパシタC2からC5の各キャパシタにも、バイパス用トランジスタQ2からQ5と抵抗R24からR54の直列回路が接続されている。さらに、集積回路の出力端子OUT1には、バイパス用トランジスタQ1のベースに接続されている。出力端子OUT2からOUT5も各バイパス用トランジスタQ2からQ5のベースに接続されている。
集積回路内の並列モニタ回路は、全て同じ構成であるため、以下ではキャパシタC1が接続されている回路についてのみ説明を行う。
キャパシタC1の電圧は、電圧検出手段である抵抗R11と抵抗R12で分圧され、コンパレータCMP1の反転入力(−)に印加されている。一方、コンパレータCMP1の入力(+)には、コンパレータ毎の基準電圧Vr1が接続されている。コンパレータCMP1の出力はNchFET(M1)のゲートに接続されている。NchFET(M1)のソースは端子Cell2、ドレインは抵抗R13を介して端子Cell1に接続されている。さらに、コンパレータCMP1の駆動電源は、電源端子VddとVssに接続されている。
キャパシタC1の電圧は、電圧検出手段である抵抗R11と抵抗R12で分圧され、コンパレータCMP1の反転入力(−)に印加されている。一方、コンパレータCMP1の入力(+)には、コンパレータ毎の基準電圧Vr1が接続されている。コンパレータCMP1の出力はNchFET(M1)のゲートに接続されている。NchFET(M1)のソースは端子Cell2、ドレインは抵抗R13を介して端子Cell1に接続されている。さらに、コンパレータCMP1の駆動電源は、電源端子VddとVssに接続されている。
充電当初は、キャパシタC1の電圧が低いため、コンパレータの入力(+)の電圧が高く、コンパレータCMP1の出力は、ハイレベル(≠Vdd)を出力する。その結果、NchFET(M1)がオンとなり、出力端子OUT1と端子Cell2を短絡するので、出力端子OUT1と端子Cell2間の電圧はほぼ0Vとなり、バイパス用トランジスタQ1をオフする。このため、キャパシタC1の充電電流をバイパスする電流は流れない。
充電が進んで、キャパシタC1の電圧が上昇し、コンパレータCMP1の反転入力(−)の電圧が基準電圧Vr1を超えると、コンパレータCMP1の出力が反転してローレベル(≠Vss)を出力する。その結果、NchFET(M1)がオフとなり、端子Cell1から抵抗R13と出力端子OUT1を介してバイパス用トランジスタQ1にベース電流を供給し、バイパス用トランジスタQ1をオフにする。このため、キャパシタC1の充電電流は抵抗R14とバイパス用トランジスタQ1を介してバイパスされ、キャパシタC1の充電は停止されるので、キャパシタC1の電圧は、Vr1×(R11+R12)/R12にクランプされる。
このように、コンパレータCMP1の出力電圧が直流電源電圧(VssからVddまで)一杯に変化しても、電圧制限手段であるNchFET(M1)と抵抗R13によって、端子OUT1の電圧範囲はほぼ端子Cell1から端子Cell2間の電圧に制限されるので、バイパス用トランジスタQ1を破壊するような電圧を出力することはない。
(第2の実施例)
図2は、本発明の第2の実施例を示すキャパシタ充電回路の1段のみの構成図である。
図2では、半導体基板がP型基板の場合の回路を示しており、上下に複数接続された並列モニタ回路の1つを取り出したものである。図1との相違点は、電圧制限手段のアクティブ素子がPchFET(Mn)に変化しているため、PchFET(Mn)のソースが端子Cellnに接続され、ドレインが抵抗Rn3を介して端子Celln+1に接続されたこと、および、基準電圧(Vrn)の基準位位が端子Celln側に移動したことである。また、バイパス回路は、NPNトランジスタからPNPトランジスタに変更になっている。
電圧制限手段(Mn)の回路構成については、上記実施例以外にも種々の方式が考えられ、例えば、CMOSで構成したり、さらに複数のFETで構成することが考えられるが、どのような方式を採用してもよいことは勿論である。
図2は、本発明の第2の実施例を示すキャパシタ充電回路の1段のみの構成図である。
図2では、半導体基板がP型基板の場合の回路を示しており、上下に複数接続された並列モニタ回路の1つを取り出したものである。図1との相違点は、電圧制限手段のアクティブ素子がPchFET(Mn)に変化しているため、PchFET(Mn)のソースが端子Cellnに接続され、ドレインが抵抗Rn3を介して端子Celln+1に接続されたこと、および、基準電圧(Vrn)の基準位位が端子Celln側に移動したことである。また、バイパス回路は、NPNトランジスタからPNPトランジスタに変更になっている。
電圧制限手段(Mn)の回路構成については、上記実施例以外にも種々の方式が考えられ、例えば、CMOSで構成したり、さらに複数のFETで構成することが考えられるが、どのような方式を採用してもよいことは勿論である。
(第3の実施例)
図3は、本発明の第3の実施例を示すキャパシタ充電回路の構成図である。
図3では、図1の半導体装置を2個用いた場合の充電回路を示している。
ここでは、1個の半導体装置はC1〜C5のキャパシタ5段分のモニタ回路を一体化した場合であって、2個の半導体装置を用いる10個のキャパシタを必要とする場合である。
例えば、1個のキャパシタの電圧が2.5Vとすると、25Vの電圧が必要な場合のキャパシタ電池として使用される。
直流電源Vbは、半導体装置10の電源端子Vddと半導体装置20の電源端子Vssに接続され、半導体装置10のVssと半導体装置20のVddが接続されている。この構成は、前述の図1および図2に示した半導体装置内に並列モニタ回路が10個になった場合と同じである。
図3は、本発明の第3の実施例を示すキャパシタ充電回路の構成図である。
図3では、図1の半導体装置を2個用いた場合の充電回路を示している。
ここでは、1個の半導体装置はC1〜C5のキャパシタ5段分のモニタ回路を一体化した場合であって、2個の半導体装置を用いる10個のキャパシタを必要とする場合である。
例えば、1個のキャパシタの電圧が2.5Vとすると、25Vの電圧が必要な場合のキャパシタ電池として使用される。
直流電源Vbは、半導体装置10の電源端子Vddと半導体装置20の電源端子Vssに接続され、半導体装置10のVssと半導体装置20のVddが接続されている。この構成は、前述の図1および図2に示した半導体装置内に並列モニタ回路が10個になった場合と同じである。
本実施例では、半導体装置10と20を2個直列に接続しているが、勿論、キャパシタの数に応じて半導体装置は何個直列に接続してもよいことは言うまでもない。例えば、1個のキャパシタの電圧が2.5Vの場合、20個接続した場合には、50Vの電圧を供給することができる。また、本実施例では、5個分のキャパシタのモニタ回路をIC化しているが、10個分のキャパシタのモニタ回路をIC化しても差し支えない。この場合には、1個のキャパシタの電圧が2.7Vとすると、10個分のキャパシタで27Vの電圧を供給できることになる。
また、本実施例では、キャパシタ充電回路として、充電のための電源Vbが接続されたときのみを対象として説明したが、電源Vbが切り離されて、集積回路部分をキャパシタC1〜C5から切り離してキャパシタのみを電力供給源として使用することができるが、集積回路部分がキャパシタC1〜C5および出力部分と一体化され、そのまま電力供給源として使用に供することができる。
C1〜C5,Cn・・・充電対象キャパシタ、
CMP1〜5,CMPn・・・コンパレータ、Vb・・・充電用電源、
Vr1〜5,Vrn・・・基準電圧、M1〜5,Mn・・・電圧制限手段、
Q1〜5,Qn・・・バイパス用トランジスタ、
R11,R12,Rn1,Rn2・・・電圧検出手段、
R13,Rn3・・・電圧制限手段としての抵抗、
R14〜54,Rn4・・・バイパス用抵抗、Vdd,Vss・・・電源端子、
Cell1〜5,Celln・・・集積回路の出力端子、
OUT1〜5,OUTn・・・集積回路の出力端子、10,20・・・半導体装置。
CMP1〜5,CMPn・・・コンパレータ、Vb・・・充電用電源、
Vr1〜5,Vrn・・・基準電圧、M1〜5,Mn・・・電圧制限手段、
Q1〜5,Qn・・・バイパス用トランジスタ、
R11,R12,Rn1,Rn2・・・電圧検出手段、
R13,Rn3・・・電圧制限手段としての抵抗、
R14〜54,Rn4・・・バイパス用抵抗、Vdd,Vss・・・電源端子、
Cell1〜5,Celln・・・集積回路の出力端子、
OUT1〜5,OUTn・・・集積回路の出力端子、10,20・・・半導体装置。
Claims (4)
- 直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタ均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、
前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と前記電圧検出手段から出力される出力電圧を比較するコンパレータと、該コンパレータの出力により制御され、該コンパレータの出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段により前記バイパス用スイッチ素子の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、破壊が防止されるように、充電電流をバイパスするバイパス用スイッチ素子で構成され、
前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼ前記キャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段を設け、
前記基準電圧と、前記電圧検出手段と、前記コンパレータと、前記電圧制限手段とで一体化した集積回路部分を構成し、
前記直流電源は、直列接続された複数のキャパシタの充電用電源であるとともに、一体化された集積回路の電源電圧とし、
全ての前記コンパレータの電源を前記直流電源から供給するようにしたことを特徴とするキャパシタ充電回路。 - 請求項1に記載のキャパシタ充電回路において、
直列接続された前記複数のキャパシタは、一体化された集積回路毎に1ユニットとし、
利用される電圧になるまで複数ユニット毎に、それぞれユニットの電源端子を接続して、
複数ユニット全体を直流電源により充電することを特徴とするキャパシタ充電回路。 - 直列接続された複数のキャパシタに印加して充電する直流電源と、
前記キャパシタを均等に充電するため、前記キャパシタの各電圧が予め設定された基準電圧を超えたか否かを判定するコンパレータと、
前記キャパシタの各電圧が予め設定された基準電圧を超えたと判定されたとき、充電電流をバイパスするバイパス用スイッチ素子と、
該バイパス用スイッチ素子の振幅電圧を前記キャパシタの電圧範囲内に制限する電圧制限手段とで構成される複数の並列モニタ回路からなるキャパシタ充電回路のうち、複数の並列モニタ回路もしくは前記バイパス用スイッチ素子を除く複数の前記モニタ回路と、
該並列モニタ回路に対応する複数の前記電圧制限手段を、
1チップの集積回路に集積したことを特徴とする半導体装置。 - キャパシタ充電回路から直流電源を切り離した状態の複数のキャパシタと、
該キャパシタの充電電圧が予め設定された基準値を超えたとき、充電電流をバイパスするバイパス用スイッチ素子とを結合し、かつ該キャパシタに対応する複数の並列モニタ回路のうちのコンパレータ、および該コンパレータの出力にゲートが接続された電圧制限手段を一体化して生成されたことを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131062A JP2004336919A (ja) | 2003-05-09 | 2003-05-09 | キャパシタ充電回路およびそれに用いる半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003131062A Division JP2004336919A (ja) | 2003-05-09 | 2003-05-09 | キャパシタ充電回路およびそれに用いる半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008005697A true JP2008005697A (ja) | 2008-01-10 |
Family
ID=33506339
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003131062A Pending JP2004336919A (ja) | 2003-05-09 | 2003-05-09 | キャパシタ充電回路およびそれに用いる半導体装置 |
JP2007205233A Pending JP2008005697A (ja) | 2003-05-09 | 2007-08-07 | キャパシタ充電回路およびそれに用いる半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003131062A Pending JP2004336919A (ja) | 2003-05-09 | 2003-05-09 | キャパシタ充電回路およびそれに用いる半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7034580B2 (ja) |
JP (2) | JP2004336919A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101263730B1 (ko) | 2011-12-15 | 2013-05-13 | 국방과학연구소 | 바이패스 회로 기반의 전기 이중층 커패시터(edlc) 셀 운용방법 및 장치 |
JP2014003794A (ja) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | 電池モジュールおよびその電池制御回路、それを用いた家庭用蓄電池および車両 |
WO2015045050A1 (ja) * | 2013-09-26 | 2015-04-02 | 富士電機株式会社 | キャパシタの並列モニタ回路 |
JP2018023267A (ja) * | 2016-08-03 | 2018-02-08 | 宗盈國際科技股▲分▼有限公司Join−Link International Technology Co., Ltd. | バックアップ電源を有する電子デバイス及びバックアップ電源を充電し且つ放電する方法 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004336919A (ja) * | 2003-05-09 | 2004-11-25 | Ricoh Co Ltd | キャパシタ充電回路およびそれに用いる半導体装置 |
JP4169128B2 (ja) * | 2003-11-11 | 2008-10-22 | 株式会社リコー | キャパシタ充電用半導体装置 |
US7599167B2 (en) * | 2004-02-17 | 2009-10-06 | Cooper Technologies Company | Active balancing circuit modules, systems and capacitor devices |
JP4019376B2 (ja) * | 2004-03-23 | 2007-12-12 | 株式会社リコー | キャパシタ充電用半導体装置 |
JP4535938B2 (ja) | 2005-05-27 | 2010-09-01 | 株式会社リコー | キャパシタ電源装置,加熱装置,画像形成装置および複写装置 |
US20070097572A1 (en) * | 2005-10-28 | 2007-05-03 | Caretta Integrated Circuits | Protective circuit |
JP4940817B2 (ja) * | 2006-08-04 | 2012-05-30 | パナソニック株式会社 | 蓄電装置 |
US7626360B2 (en) * | 2006-08-11 | 2009-12-01 | Cirrus Logic, Inc. | Charge-pump biased battery protection circuit |
US7466104B2 (en) * | 2006-10-13 | 2008-12-16 | O2 Micro International Limited | System and method for balancing cells in a battery pack with selective bypass paths |
JP4702331B2 (ja) * | 2006-10-25 | 2011-06-15 | 株式会社デンソー | 半導体集積回路装置 |
US8128549B2 (en) * | 2007-02-20 | 2012-03-06 | Neuronetics, Inc. | Capacitor failure detection |
JP2008278688A (ja) * | 2007-05-02 | 2008-11-13 | Seiko Instruments Inc | バッテリ状態監視回路及びバッテリ装置 |
US7656217B2 (en) * | 2007-11-05 | 2010-02-02 | Ili Technology Corp. | Voltage level clamping circuit and comparator module |
CN101464826B (zh) * | 2007-12-21 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 网络超频控制电路 |
FR2925783A1 (fr) * | 2007-12-21 | 2009-06-26 | Peugeot Citroen Automobiles Sa | Systeme de charge/decharge d'au moins une cellule de stockage |
TWI420279B (zh) * | 2007-12-31 | 2013-12-21 | Hon Hai Prec Ind Co Ltd | 網路超頻控制電路 |
TWI472120B (zh) * | 2008-07-23 | 2015-02-01 | Koninkl Philips Electronics Nv | 用於對超級電容器充電之方法及充電器 |
EP2312724A1 (en) | 2009-10-19 | 2011-04-20 | 4ESys NV | A system and method for balancing energy storage devices |
JP5634092B2 (ja) * | 2010-03-26 | 2014-12-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体集積回路 |
EP3101765B1 (en) | 2010-06-28 | 2018-02-14 | Maxwell Technologies, Inc. | Maximizing life of capacitors in series modules |
JP5443327B2 (ja) * | 2010-12-08 | 2014-03-19 | 株式会社東芝 | 組電池装置 |
JP5744598B2 (ja) * | 2011-03-31 | 2015-07-08 | Evtd株式会社 | バランス補正装置および蓄電システム |
KR101256427B1 (ko) * | 2011-08-30 | 2013-04-18 | 킴스테크날리지 주식회사 | 전압 균등화 회로 장치 |
JP5839908B2 (ja) * | 2011-09-21 | 2016-01-06 | ラピスセミコンダクタ株式会社 | 半導体回路、電池監視システム、制御プログラム、及び制御方法 |
JP6034602B2 (ja) * | 2012-07-02 | 2016-11-30 | ローム株式会社 | 制御回路、キャパシタモジュール、電池モジュール、電源回路、それらを用いた家庭用蓄電池および車両 |
CN102832661B (zh) * | 2012-08-06 | 2014-12-10 | 东南大学 | 一种新型串联超级电容器组动态均压装置 |
WO2014075630A1 (en) * | 2012-11-19 | 2014-05-22 | Shenzhen Byd Auto R & D Company Limited | Protective device and protective system for battery assembly |
JP6055298B2 (ja) * | 2012-12-14 | 2016-12-27 | ローム株式会社 | シャント回路、充電システム、及び集積回路 |
US8901888B1 (en) | 2013-07-16 | 2014-12-02 | Christopher V. Beckman | Batteries for optimizing output and charge balance with adjustable, exportable and addressable characteristics |
FR3013467A1 (fr) | 2013-11-21 | 2015-05-22 | St Microelectronics Tours Sas | Systeme d'equilibrage de tension d'elements semi-conducteurs en serie |
JP6628517B2 (ja) * | 2015-07-30 | 2020-01-08 | ラピスセミコンダクタ株式会社 | 半導体装置及び電池セルのセル電圧均等化方法 |
CN105449814B (zh) * | 2015-11-29 | 2018-06-19 | 深圳市国耀电子科技股份有限公司 | 减小超级电容充电时电流冲击的保护电路及方法 |
EP3244449A1 (en) * | 2016-05-13 | 2017-11-15 | NXP USA, Inc. | Integrated circuit with spare cells |
FR3059166B1 (fr) | 2016-11-18 | 2018-12-07 | Blue Solutions | Systeme d'equilibrage global analogique pour un ensemble de dispositifs de stockage d'energie electrique par effet capacitif, module de stockage rechargeable, vehicule et installation electriques comprenant un tel systeme. |
KR101780919B1 (ko) | 2017-07-20 | 2017-09-21 | 강의석 | 커패시터 급속충전 장치 |
US11321167B2 (en) | 2020-05-09 | 2022-05-03 | Western Digital Technologies, Inc. | Adaptive folding for integrated memory assembly |
US11170870B1 (en) | 2020-05-28 | 2021-11-09 | Western Digital Technologies, Inc. | On-chip-copy for integrated memory assembly |
US11301321B2 (en) | 2020-05-28 | 2022-04-12 | Western Digital Technologies, Inc. | Data shaping for integrated memory assembly |
US11488682B2 (en) | 2020-06-24 | 2022-11-01 | Sandisk Technologies Llc | Calibration for integrated memory assembly |
US11392327B2 (en) | 2020-09-09 | 2022-07-19 | Western Digital Technologies, Inc. | Local data compaction for integrated memory assembly |
CN112186852B (zh) * | 2020-09-30 | 2022-07-26 | 宁波新舜信息科技有限公司 | 一种船用bms被动均衡控制电路 |
US11650932B2 (en) | 2020-10-25 | 2023-05-16 | Western Digital Technologies, Inc. | Integrated non-volatile memory assembly with address translation |
US11481154B2 (en) | 2021-01-15 | 2022-10-25 | Sandisk Technologies Llc | Non-volatile memory with memory array between circuits |
US11804336B2 (en) * | 2022-03-11 | 2023-10-31 | General Electric Company | Ultracapacitor module with integrated bypass diode and related systems |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162286A (ja) * | 1993-12-06 | 1995-06-23 | Oki Electric Ind Co Ltd | レベル変換回路 |
JPH0923590A (ja) * | 1995-07-07 | 1997-01-21 | Sony Corp | 充電装置 |
JP2000014027A (ja) * | 1998-06-23 | 2000-01-14 | Hitachi Ltd | 蓄電器制御装置 |
JP2001037077A (ja) * | 1999-07-21 | 2001-02-09 | Okamura Kenkyusho:Kk | キャパシタ電源装置 |
JP2004336919A (ja) * | 2003-05-09 | 2004-11-25 | Ricoh Co Ltd | キャパシタ充電回路およびそれに用いる半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4238721A (en) * | 1979-02-06 | 1980-12-09 | The United States Of America As Represented By The United States Department Of Energy | System and method for charging electrochemical cells in series |
FR2725849B1 (fr) * | 1994-10-18 | 1996-12-20 | Accumulateurs Fixes | Procede de regulation de la charge d'un ensemble accumulateur electrique et agencement mettant en oeuvre ce procede |
JP3174472B2 (ja) | 1995-02-27 | 2001-06-11 | 株式会社岡村研究所 | 並列充電制御装置及び電力貯蔵装置並びに充電制御法 |
JPH1066276A (ja) * | 1996-08-21 | 1998-03-06 | Japan Tobacco Inc | 充電保護装置および充電装置 |
US5969505A (en) * | 1996-12-05 | 1999-10-19 | Jeol Ltd. | Charging system for charging capacitors of a capacitor bank |
US5936384A (en) * | 1997-06-09 | 1999-08-10 | Ricoh Company, Ltd. | Charge and discharge protection circuit and battery pack with high withstand voltage |
JPH1118322A (ja) * | 1997-06-24 | 1999-01-22 | Okamura Kenkyusho:Kk | ターンオン機能を持つ並列モニタ |
JPH11155241A (ja) * | 1997-11-21 | 1999-06-08 | Hitachi Ltd | 組電池充電電流制御回路および組電池充電方法 |
US6144248A (en) * | 1998-07-16 | 2000-11-07 | Ricoh Company, Ltd. | Reference voltage generating circuit having a temperature characteristic correction circuit providing low temperature sensitivity to a reference voltage |
US6225781B1 (en) * | 1998-08-27 | 2001-05-01 | Jeol Ltd. | System for charging capacitors connected in series |
JP3855565B2 (ja) * | 1999-11-02 | 2006-12-13 | 株式会社リコー | 充放電保護回路および該充放電保護回路を有するバッテリーパック |
US6501248B2 (en) * | 2000-09-28 | 2002-12-31 | Ricoh Company, Ltd. | Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same |
JP3468220B2 (ja) * | 2000-12-26 | 2003-11-17 | 株式会社リコー | 充放電保護回路、および該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
US20030214267A1 (en) * | 2002-05-20 | 2003-11-20 | Long Laurence P. | Ultracapacitor balancing circuit |
US6977483B2 (en) * | 2002-08-23 | 2005-12-20 | Nissan Motor Co., Ltd. | Battery pack malfunction detection apparatus and method for detecting a disconnection at a connecting line between a given cell and a corresponding detection terminal |
JP4169128B2 (ja) * | 2003-11-11 | 2008-10-22 | 株式会社リコー | キャパシタ充電用半導体装置 |
-
2003
- 2003-05-09 JP JP2003131062A patent/JP2004336919A/ja active Pending
-
2004
- 2004-05-07 US US10/840,641 patent/US7034580B2/en not_active Expired - Lifetime
-
2006
- 2006-02-21 US US11/357,339 patent/US7446575B2/en active Active
-
2007
- 2007-08-07 JP JP2007205233A patent/JP2008005697A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162286A (ja) * | 1993-12-06 | 1995-06-23 | Oki Electric Ind Co Ltd | レベル変換回路 |
JPH0923590A (ja) * | 1995-07-07 | 1997-01-21 | Sony Corp | 充電装置 |
JP2000014027A (ja) * | 1998-06-23 | 2000-01-14 | Hitachi Ltd | 蓄電器制御装置 |
JP2001037077A (ja) * | 1999-07-21 | 2001-02-09 | Okamura Kenkyusho:Kk | キャパシタ電源装置 |
JP2004336919A (ja) * | 2003-05-09 | 2004-11-25 | Ricoh Co Ltd | キャパシタ充電回路およびそれに用いる半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101263730B1 (ko) | 2011-12-15 | 2013-05-13 | 국방과학연구소 | 바이패스 회로 기반의 전기 이중층 커패시터(edlc) 셀 운용방법 및 장치 |
JP2014003794A (ja) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | 電池モジュールおよびその電池制御回路、それを用いた家庭用蓄電池および車両 |
WO2015045050A1 (ja) * | 2013-09-26 | 2015-04-02 | 富士電機株式会社 | キャパシタの並列モニタ回路 |
JPWO2015045050A1 (ja) * | 2013-09-26 | 2017-03-02 | 富士電機株式会社 | キャパシタの並列モニタ回路 |
JP2018023267A (ja) * | 2016-08-03 | 2018-02-08 | 宗盈國際科技股▲分▼有限公司Join−Link International Technology Co., Ltd. | バックアップ電源を有する電子デバイス及びバックアップ電源を充電し且つ放電する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004336919A (ja) | 2004-11-25 |
US7446575B2 (en) | 2008-11-04 |
US20040251934A1 (en) | 2004-12-16 |
US7034580B2 (en) | 2006-04-25 |
US20060139063A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008005697A (ja) | キャパシタ充電回路およびそれに用いる半導体装置 | |
KR100994701B1 (ko) | 과전압 보호 회로, 과전압으로부터 회로를 보호하는 방법,및 과전압 보호 회로를 갖는 반도체 장치 | |
CN106602901B (zh) | 整流器、使用该整流器的交流发电机以及电源 | |
US7030591B2 (en) | Integrated circuit implementing protection switch for battery charging and discharging with enhanced reverse voltage protection | |
JP4783220B2 (ja) | 過電圧保護回路、電子装置 | |
JP2005318736A (ja) | 電池保護装置、及び、それを用いた電池保護システム、並びに、電池保護方法 | |
US6710995B2 (en) | Battery protection by a sequential blowing fuse | |
US20090085542A1 (en) | Drive system for power semiconductor device | |
EP3190680A1 (en) | Battery protection circuit | |
US11054484B2 (en) | Assembled battery monitoring system | |
CN105575960B (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
CN103178510B (zh) | 用于超高压晶片的静电放电保护电路 | |
JP5107790B2 (ja) | レギュレータ | |
JP2011507477A (ja) | Dc−dcコンバータを有する集積回路 | |
US6154082A (en) | Projection device against electrostatic discharges | |
TWI431884B (zh) | Battery protection circuit and battery device | |
JP4110701B2 (ja) | 過電圧保護回路 | |
JP7120129B2 (ja) | 電池監視装置 | |
JP4582686B2 (ja) | 1チップの半導体装置に集積したキャパシタ充電回路 | |
KR20030048040A (ko) | 전하 펌프 회로 | |
JP4846698B2 (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP2004304994A (ja) | 組電池の制御装置 | |
JP2005287213A (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP2006230100A (ja) | 並列モニタ回路用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100423 |