JP2005287213A - 並列モニタ回路およびそれを用いた半導体装置 - Google Patents

Abstract

【課題】並列モニタ回路をスタンバイモードに移行させるための専用端子を不要にする。
【解決手段】電圧設定回路は、制御回路からの複数ビットのコード信号ＲＣ１ａ〜ｄを入力し、コード信号ＲＣ１ａ〜ｄをデコードするデコーダ１３と、デコーダ１３によってデコードされた出力信号ＯＵＴ１〜ＯＵＴ１６によって比較回路ＣＭＰ１２に入力するモニタ電圧を設定すると共に、コード信号ＲＣ１ａ〜ｄの特定の組み合わせにおいて、並列モニタ回路の動作を停止し、消費電流を少なくするスタンバイモードに移行させるスタンバイ信号ＥＮ１を出力する。別の方法として、電圧設定コードが必要のない状態制御信号とのマージ、あるいは、状態制御信号をコード化することで信号線をマージする方法を採用することも可能である。
【選択図】 図２

Description

本発明は、直列接続された複数の電気二重層キャパシタを均等に充電するために、複数の並列モニタ回路とその並列モニタ回路を集積した半導体装置に関し、特にモニタ電圧を変更可能にした並列モニタ回路のスタンバイモードの設定に関する。

電気二重層キャパシタは、充電に時間がかかる２次電池と比較して、急速充電が可能である。しかも、電気二重層キャパシタには、大量にエネルギーが貯蔵できるという２次電池には無い利点を有している。しかし、電気二重層キャパシタは定格電圧が２.７Ｖ程度と低いため、通常複数のキャパシタを直列に接続して必要な電圧を確保している。
このように、直列接続された複数の大容量キャパシタを充電する際に問題となるのが、キャパシタの容量差や自己充電、自己放電などによって生ずる充電の不均一である。
この対策には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。

図４は、特許第３３１３６４７に開示されている並列モニタ回路の一部を示す図である。
図４では、並列モニタ回路を一つしか記載していないが、並列モニタ回路は直列に接続されたキャパシタ毎に設けられており、各キャパシタに設けられている並列モニタ回路は全て同じ構成をしているので、そのうちの１つについて説明を行う。
並列モニタ回路は、２つの基準電圧Ｖｒ１とＶｒ２、これらの基準電圧とキャパシタＣ１の電圧を比較する比較回路ＣＭＰ、基準電圧Ｖｒ１とＶｒ２を切替える２つのスイッチＳ１、Ｓ２、キャパシタＣ１の充電電流をバイパスするトランジスタＴｒ１、およびスイッチ制御回路で構成されている。

基準電圧Ｖｒ１はキャパシタＣ１の満充電電圧で３Ｖ、基準電圧Ｖｒ２は満充電電圧より低い０.８Ｖに設定されている。充電の初期段階では、スイッチＳ１は基準電圧Ｖｒ２に接続されている。キャパシタＣ１の電圧が０.８Ｖに達すると比較回路ＣＭＰの出力が反転し、トランジスタＴｒ１をオンにする。トランジスタＴｒ１がオンすると、トランジスタＴｒ１を含めた回路の抵抗成分によって決まる時定数でキャパシタＣ１を放電する。
スイッチ制御回路は全ての比較回路ＣＭＰの出力を監視しているので、キャパシタＣ１の放電動作を持続させている間に、他のキャパシタの充電電圧が設定値の０.８Ｖに達すると、スイッチＳ１を基準電圧Ｖｒ１に切替え、バイパスモードを解除し、満充電電圧の３Ｖまで充電する。

ところで、従来の並列モニタ回路では、充電制御を行っていない間も比較回路ＣＭＰには電力が供給されており、電力の無駄が生じていた。
一般的には、半導体装置に含まれる回路が動作を行わない場合は、その回路の動作を停止し、供給電力を少なくするスタンバイモードに移行させることが知られている。しかし、スタンバイモードに移行するには、半導体装置にスタンバイ用の端子を設けて半導体装置とは別のＣＰＵなどを含む制御回路からスタンバイ信号を供給するようにしていた。

特許第３３１３６４７

しかしながら、並列モニタ回路は多数のキャパシタを接続し、制御回路からの信号に応じて充電制御を行うため、多くの端子を必要とする。このような並列モニタ回路を多数集積した半導体装置を汎用のパッケージに収める際に、端子の数は重要な要素になる。
すなわち、直列に複数段接続された半導体装置の動作状態を最下部のＩＣから一段ずつ上へコントロールするので、１つの信号につき２端子必要となり、複数の状態制御が必要な場合、１つの状態のＯＮ／ＯＦＦに２端子使用するのはＩＣにした場合に製造コストの増加を招き、回路構成上も配線を煩雑にして配線基板面積の増大にも繋がる。
端子の数が１本でも汎用パッケージの端子数を上回れば、更に大きく、高価なパッケージを使用しなければならないからである。

（目的）
本発明の目的は、上述の従来の実情を考慮してなされたものであって、並列モニタ回路をスタンバイモードに移行させるための専用端子を不要にした並列モニタ回路およびそれを用いた半導体装置を提供することである。

上記の課題を解決するために、本発明の並列モニタ回路は、直流電源を直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、電圧設定回路により設定されたモニタ電圧を超えると、前記キャパシタの各々に接続されている充電電流をバイパスするバイパス用トランジスタを制御し、前記キャパシタの充電電流をバイパスする並列モニタ回路において、電圧制御回路に特定の組み合わせの電圧コードを入力することで、該電圧制御回路および該電圧制御回路に接続される内部回路をスタンバイモードに移行させる手段を設けたこと特徴としている。

前記電圧設定回路に対して、制御回路からの複数ビットのコード信号を入力し、該コード信号をデコーダでデコードし、デコードされた出力信号によって前記モニタ電圧を設定する電圧設定を行うとともに、前記コード信号の特定の組み合わせにより、並列モニタ回路の動作を停止し、消費電流を少なくするスタンバイモードに移行させるスタンバイ信号を出力する。

また、前記コード信号の特定の組み合わせを、全てのビットがハイレベルの時にスタンバイ信号を出力することも特徴としている。
また、電圧検出を停止した後は、負電圧検出動作を行い、異常を検出することも特徴としている。
また、電圧設定コードが必要のない状態制御信号とのマージをとることも特徴としている。
さらに、状態制御信号をコード化することで、信号線をマージすることも特徴としている。
さらに、上記記載の各並列モニタ回路を複数備えた半導体装置に応用することも特徴としている。

本発明によれば、モニタ電圧が変更可能な並列モニタ回路を多数含んだ半導体装置において、モニタ電圧を設定するために複数ビットで構成されたコード信号の特定の組み合わせを検出して、スタンバイモードに移行させるようにしたので、スタンバイ専用端子を設ける必要が無く、端子の節約ができ、端子数の少ない半導体パッケージの使用を可能としたので、パッケージのコストダウンが可能となった。
また、スタンバイ信号の配線も不要となったので、回路設計の負担も少なくなった。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の一実施例に係る並列モニタ回路およびそれを用いた半導体装置を示す構成図である。
破線で囲った部分が半導体装置１Ａに含まれているｎ(以下ｎは整数)個の並列モニタ回路である。半導体装置１Ａの端子Ｖｄｄと端子Ｖｓｓには電源ＶＢが接続されている。各並列モニタ回路に接続された端子Ｃｅｌｌｎと端子Ｃｅｌｌｎ＋１の間にはキャパシタＣｎと、抵抗Ｒｎをエミッタに接続したバイパストランジスタＱｎが接続されている。バイパストランジスタＱｎのベースは、端子Ｏｕｔｎを介してバイパスドライブトランジスタＭｎのドレインに接続されている。

半導体装置１Ａに含まれる並列モニタ回路１〜ｎの構成は全て同じなので、並列モニタ回路１について説明する。並列モニタ回路１Ａは、電圧設定回路ＶＳ１、基準電圧Ｖｒ１、２つの比較回路ＣＭＰ１１とＣＭＰ１２、出力制御回路ＯＣ１、バイパスドライブトランジスタＭ１で構成されている。
電圧設定回路ＶＳ１は、キャパシタＣ１の電圧に比例した電圧を生成する。また、比例定数は図示しない制御回路から送られてくるコード信号ＲＣ１によって設定されている。
コード信号ＲＣ１は４ビットのデジタル信号で、コードの組み合わせにより初期化から満充電までの１５種類のモニタ電圧を設定する。

比較回路ＣＭＰ１２は、入力回路にヒステリシスを持たせてあり、基準電圧Ｖｒ１と電圧設定回路ＶＳ１から出力される電圧ＶＳｏ１を比較し、出力電圧ＶＳｏ１が基準電圧Ｖｒ１を超えると、比較回路ＣＭＰ１２が反転し、ハイレベルを出力する。
比較回路ＣＭＰ１１の２つの入力はキャパシタＣ１の両端に接続されており、キャパシタＣ１が負電圧に充電されたことを検出するための比較回路である。負電圧の検出は、入力端子にヒステリシスを持たせたことで実現しており、キャパシタＣ１の電圧が−０.２Ｖになるとハイレベルを出力する。この信号は、ローボルテイジ検出信号ＬＶＤ１として制御回路に送られる。制御回路は、ローボルテイジ検出信号ＬＶＤ１を受け取ると、キャパシタの放電を停止する。

この比較回路ＣＭＰ１１は、キャパシタＣ１が過放電した場合の検出で、電気二重層キャパシタＣ１に逆電圧が印加されないようにするための保護回路である。
出力制御回路ＯＣ１は、制御回路から送られてくる出力イネーブル信号ＥＮＩＮ１により制御され、出力イネーブル信号ＥＮＩＮ１がアクティブのとき比較回路ＣＭＰ１２の出力をバイパスドライブトランジスタＭ１のゲートに接続する。

キャパシタＣ１の電圧が徐々に上昇し、電圧設定回路ＶＳ１の出力電圧ＶＳｏ１が基準電圧Ｖｒ１を超えると、比較回路ＣＭＰ１２が反転し、ハイレベルを出力する。この信号はハイボルテイジ検出信号ＨＶＤ１として制御回路に送られる。制御回路では、ハイボルテイジ検出信号ＨＶＤ１を受け取ると、所定の処理を行った後、出力イネーブル信号ＥＮＩＮ１を並列モニタ回路に送り、出力制御回路ＯＣ１をアクティブにする。出力制御回路ＯＣ１がアクティブになると、比較回路ＣＭＰ１２の出力がバイパスドライブトランジスタＭ１のゲートに接続されるので、バイパスドライブトランジスタＭ１はオンとなり、半導体装置に接続されているバイパストランジスタＱ１をオンにする。バイパストランジスタＱ１がオンになると、キャパシタＣ１の充電電流を抵抗Ｒ１とバイパストランジスタＱ１を介してバイパスする。

制御回路が、各々の並列モニタ回路に接続されているキャパシタが満充電したと判断すると、特定のコード信号ＲＣ１を並列モニタ回路１に送る。電圧設定回路ＶＳ１は、この特定のコード信号ＲＣ１を受信すると、信号Ｎ１を送出することにより、並列モニタ回路１内の比較回路ＣＭＰ１１とＣＭＰ１２をスタンバイ状態に切替える。また、後述するように、電圧設定回路ＶＳ１の消費電流も低減する。

図２は、図１における電圧設定回路ＶＳ１の詳細構成を示す回路図である。
電圧設定回路ＶＳ１は、４ビットのコード信号ＲＣ１ａ〜ｄをデコードするデコーダ１３と、デコーダ１３の出力でオン／オフするアナログスイッチＡＳＷ１〜１５、直列接続された抵抗ｒ０〜１８、抵抗ｒ１８の他端と端子Ｃｅｌｌ２の間にドレインとソースが接続されたＮＭＯＳトランジスタＭ１ａ、抵抗ｒ１６に並列接続されたヒューズ素子Ｆ１、抵抗ｒ１７に並列接続されたアナログスイッチＡＳＷ１６、およびアナログスイッチＡＳＷ１６の制御端子ＡＳＧＢに出力が接続されたインバータＩＮＶ１で構成されている。
制御回路から送られてきた４ビットのコード信号ＲＣ１ａ〜ｄは、デコーダ１３でデコードされる。デコーダ１３の出力は、ＯＵＴ１〜１６までの１６本と、これらの出力を反転したＯＵＴ１Ｂ〜１６Ｂで構成されている。

図５は、デコーダ１３のコード信号ＲＣ１ａ〜ｄと出力信号ＯＵＴ１〜１６の関係を示すテーブル図である。
出力信号ＯＵＴ１〜１６は、テーブルの左端のＮｏ．と同じ出力番号の端子がハイレベルになるので、出力信号ＯＵＴ４〜１３は省略してある。また、出力信号ＯＵＴ１Ｂ〜１６Ｂ信号はＯＵＴ１〜１６信号を反転した信号なので割愛した。

図３は、本発明におけるアナログスイッチの回路構成図である。
デコーダ１３の出力ＯＵＴ１とＯＵＴ１Ｂは、図１に示すように、アナログスイッチＡＳＷ１の制御端子ＡＳＧとＡＳＧＢに接続されている。同様に、デコーダ１３の出力ＯＵＴ２〜１５とＯＵＴ２Ｂ〜１５Ｂは、アナログスイッチＡＳＷ２〜１５の制御端子ＡＳＧとＡＳＧＢに接続されている。
アナログスイッチＡＳＷ１〜１６は、図３に示すように、ＮＭＯＳトランジスタ１０ＡとＰＭＯＳトランジスタ１１Ａを並列に接続した一般的な構成のものが使用できる。
アナログスイッチＡＳＷ１〜１５の入力ＩＮは、全て抵抗ｒ０と抵抗ｒ１の交点に接続されている。また、アナログスイッチＡＳＷ１の出力ＯＵＴは、抵抗ｒ１と抵抗ｒ２の交点に接続されている。同様に、アナログスイッチＡＳＷｎは抵抗ｒｎと抵抗ｒｎ＋１の交点に接続されている。

抵抗ｒ１６には、ヒューズＦ１が並列に接続されている。トリミングにより、このヒューズＦ１を切断するかしないかで、電圧設定回路ＶＳ１で設定可能な電圧範囲を変えることができるので、１つの回路構成で電圧範囲が異なる２種類の半導体装置を供給可能にしている。
抵抗ｒ１７の両端にはアナログスイッチＡＳＷ１６の入力ＩＮと出力ＯＵＴが接続されており、アナログスイッチＡＳＷ１６の制御端子ＡＳＧには比較回路ＣＭＰ１２の出力が、ＡＳＧＢには比較回路ＣＭＰ１２の出力をインバータＩＮＶ１で反転した出力が、それぞれ接続されている。
抵抗ｒ１８の他端と端子Ｃｅｌｌ２の間に接続されたＮＭＯＳトランジスタＭ１ａのゲートは、デコーダ１３の出力ＯＵＴ１６Ｂに接続されている。ＯＵＴ１６ＢのＥＮＢ１の出力は、スタンバイ電圧を検出するものである。また、ＮＭＯＳトランジスタＭ１ａは、スタンバイ状態を検出することで、電流を切断するための制御手段である。

電圧設定回路ＶＳ１の出力電圧ＶＳｏ１は、抵抗ｒ０と抵抗ｒ１の交点から取り出され、比較回路ＣＭＰ１２の反転入力に接続されている。
比較回路ＣＭＰ１２の非反転入力と端子Ｃｅｌｌ１(Vdd)間には、基準電圧Ｖｒ１が接続されている。
コード信号ＲＣ１ａ〜ｄの組み合わせが、図５のＮｏ.１〜１５までの間は、アナログスイッチＡＳＷ１〜１５の何れか一つがオンしている。このとき、デコーダ１３の出力ＯＵＴ１６Ｂはハイレベルになっているので、ＮＭＯＳトランジスタＭ１ａはオンとなり、直列抵抗を端子Ｃｅｌｌ２に接続する。また抵抗ｒ０の他端は電源Ｖｄｄに接続されているので、電圧設定回路ＶＳ１の出力電圧ＶＳｏ１は電源電圧Ｖｄｄを抵抗ｒ０と抵抗１から１８までの和で分圧した電圧となる。

今、アナログスイッチＡＳＷｎがオンすると、そのアナログスイッチＡＳＷｎの入力ＩＮと出力ＯＵＴに挟まれた抵抗ｒ１〜抵抗ｒｎがショートされるため、電圧設定回路ＶＳ１の出力電圧ＶＳｏ１は低下する。すなわち、抵抗ｒ０の電圧降下が大きくなるので、ｎが大きいほどモニタ電圧を低く設定することになる。
すなわち、コード信号ＲＣ１の組み合わせで、オンさせるアナログスイッチＡＳＷを任意に設定することにより、キャパシタＣ１のバイパスを行うモニタ電圧を任意に設定できることがわかる。

キャパシタＣ１の充電初期は端子Ｃｅｌｌ１と端子Ｃｅｌｌ２間の電圧が小さいので、抵抗ｒ０の両端の電圧は基準電圧Ｖｒ１より小さく、比較回路ＣＭＰ１２の出力はローレベルとなる。キャパシタＣ１の充電が進んで抵抗ｒ０の両端の電圧が基準電圧Ｖｒ１を超えると、比較回路ＣＭＰ１２の出力はハイレベルに反転する。これから先の動作は、図１において述べた通りである。

制御回路は、各々の並列モニタ回路に接続されているキャパシタが満充電したと判断すると、コード信号ＲＣ１ａ〜ｄを全てハイレベルにし、図５の組み合わせテーブルのＮｏ.１６の条件を出力する。その結果、デコーダ１３の出力ＯＵＴ１６がハイレベル、ＯＵＴ１６Ｂがローレベルとなるので、ＮＭＯＳトランジスタＭ１ａはオフして、直列抵抗ｒ０〜ｒ１８には電流が流れなくなる。更に、デコーダ１３の出力ＯＵＴ１６は比較回路ＣＭＰ１２のイネーブル端子ＥＮに接続されているので、比較回路ＣＭＰ１２の動作を禁止し、低消費電力のスタンバイモードに移行させる。図１に示したように、比較回路ＣＭＰ１１のイネーブル端子ＥＮにも接続されているので、比較回路ＣＭＰ１１もスタンバイモードに移行する。
このように、並列モニタ回路をスタンバイ状態に切替える信号を、電圧設定回路ＶＳ１の電圧設定用コード信号ＲＣ１の特定の組み合わせにしたので、スタンバイ専用の端子を設けることなく、スタンバイ動作を実現することが可能となった。

最後に、抵抗ｒ１７とアナログスイッチＡＳＷ１６の動作を説明する。比較回路ＣＭＰ１２の出力がローレベルのときは、アナログスイッチＡＳＷ１６はオフとなり、抵抗ｒ１７が直列抵抗に加わる。しかし、比較回路ＣＭＰ１２の出力がハイレベルになるとアナログスイッチＡＳＷ１６はオンとなり、抵抗ｒ１７をショートするので、電圧設定回路ＶＳ１の出力電圧ＶＳｏ１を低下させる。電圧設定回路ＶＳ１の出力電圧ＶＳｏ１は、比較回路ＣＭＰ１２の反転入力に接続されているので、結果的に比較回路ＣＭＰ１２の入力にヒステリシス特性を与えていることになる。

前記のように、アナログスイッチＡＳＷ１６がオンとなり、抵抗ｒ１７をショートすることで、比較回路ＣＭＰ１２の反転入力に接続される電圧設定回路ＶＳ１の出力電圧ＶＳｏ１を低下させて、比較回路ＣＭＰ１２にヒステリシス特性を与えるので、電圧検出を停止している状態であっても、負電圧検出動作が可能となり、比較回路ＣＭＰ１２に異常検出を行わせることができる。

また、半導体装置１Ａ内部では、図７のようにコード信号ＲＣ１は全て半導体装置１Ａの電源Ｖｄｄに抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ・・・を介してプルアップされている。そして、コード信号ＲＣａ，ＲＣｂ，ＲＣｃ，ＲＣｄは半導体装置内の全ての並列モニタ回路に接続している。このような構成を備えているため、半導体装置１Ａと制御回路を接続しているコード信号ＲＣａ〜ＲＣｄ線が何等かの原因で外れてしまったときなどは、コード信号ＲＣａ〜ｄは全てハイレベルとして扱われることになる。
従って、半導体装置１Ａと制御回路の接続が外れ、半導体装置１Ａのコード信号端子がオープンになった場合には、並列モニタ回路はスタンバイモードに移行するので、キャパシタＣ１〜Ｃｎを異常充電することがなくなる。

図６は、本発明の複数の半導体装置間の制御端子の接続方法を示す図である。
図６に示すように、制御回路（コントロール用マイコン）からの状態制御信号は上り信号になる。制御回路からの状態制御信号が、ＩＣ１の低電圧側ＩＣ接続端子へ入力される。ＩＣ１に入力した上り信号は、内部回路で信号変換を施し、高電圧側ＩＣ接続端子からＩＣ２の低電圧側ＩＣ接続端子へ入力される。これを繰り返して一番電圧の高いＩＣまで状態制御信号を伝達する。
制御端子を整理すると、下り信号の低電圧側ＩＣ接続端子は一つ低電圧側ＩＣへ信号を出力し、対応する下り信号の高電圧側ＩＣ接続端子へ入力される。上り信号の高電圧側ＩＣ接続端子は一つ高電圧側ＩＣへ信号を出力し、対応する上り信号の低電圧側ＩＣ接続端子へ入力される。図６に示すように、制御端子は４種類存在し、高電圧側ＩＣ接続出力端子、高電圧側ＩＣ接続入力端子、低電圧側ＩＣ接続出力端子、および低電圧側ＩＣ接続入力端子となる。

本実施例の１番目の方法は、コード信号ＲＣａ〜ｄを、電圧設定コードが必要のない前記状態制御信号とのマージをとる方法である。これにより、端子数を増加することなく、半導体装置１Ａの内部をスタンバイ状態にすることができる。
本実施例の２番目の方法は、前記状態制御信号をコード化することで、信号線をマージする方法である。すなわち、前述のように、４種類の高電圧側ＩＣ接続出力端子、高電圧側ＩＣ接続入力端子、低電圧側ＩＣ接続出力端子、および低電圧側ＩＣ接続入力端子を介してコード化した状態制御信号で信号線をマージすることにより、端子数を増加することなく、半導体装置１Ａの内部をスタンバイ状態にすることができる。

このように、直列に複数接続されたＩＣの動作状態を最下部のＩＣから一段ずつ上へコントロールするので、１つの信号につき状態制御のために２端子が必要となる。従って、複数の状態制御が必要な場合には、１つの状態のＯＮ／ＯＦＦに２端子使用することは、ＩＣにした場合に製造コストの増加に繋がる。
これを回避するために、本実施例では、電圧コードの必要がない状態制御信号とコード信号とのマージをとる方法と、状態制御信号をコード化して信号線をマージする方法を採用する。
これにより、並列モニタ回路内部をスタンバイモードにするための端子は勿論のこと、配線も不要にすることができる。また、端子の少ないパッケージを用いるので、パッケージのコストダウンも可能になる。

本発明の一実施例に係る並列モニタ回路およびそれを用いた半導体装置の回路図である。 本発明の一実施例に係る電圧設定回路の詳細回路図である。 本発明の一実施例に係るアナログスイッチの回路図である。 従来技術の並列モニタ回路を説明する回路図である。 本発明のデコーダの真理値テーブル図である。 本発明の複数の半導体装置間の制御端子の接続方法を示す図である。 本発明の一実施例に係る制御回路と電圧設定回路の結線図である。

符号の説明

１Ａ…半導体装置に含まれている並列モニタ回路、２Ａ…制御回路、
１０Ａ…ＮｃｈＭＯＳトランジスタ、１１Ａ…ＰｃｈＭＯＳトランジスタ、
１１…第１の比較回路、１２…第２の比較回路、
１３…デコーダ、ＡＳＷ１〜ＡＳＷ１６…アナログスイッチ、ＶＳ１…電圧設定回路、
ＲＣ１…電圧設定用コード信号、Ｖｒ１…基準電圧、ＯＣ１…出力制御回路、
Ｍ１…バイパスドライブトランジスタ、Ｑ１…バイパストランジスタ、
ＶＳｏ１…電圧設定回路の出力電圧、ＥＮ１…スタンバイモード・イネーブル信号、
ＬＶＤ１…ローボルテイジ検出信号、ＨＶＤ１…ハイボルテイジ検出信号、
ＥＮＩＮＩ…出力イネーブル信号、ｒ０〜ｒ１８…抵抗、Ｆ１…ヒューズ素子、
ＥＮＢ１…スタンバイモード出力、ＥＮ…イネーブル端子。

Claims (6)

1. 直流電源を直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、電圧設定回路により設定されたモニタ電圧を超えると、前記キャパシタの各々に接続されているバイパス用トランジスタを制御して、充電電流をバイパスする並列モニタ回路において、
   該電圧制御回路に特定の組み合わせの電圧コードを入力することで、該電圧制御回路および該電圧制御回路に接続される内部回路をスタンバイモードに移行させる手段を設けたことを特徴とする並列モニタ回路。
2. 請求項１に記載の並列モニタ回路において、
   前記コード電圧の特定の組み合わせを、全てのビットがハイレベルの時にスタンバイ信号を出力することを特徴とする並列モニタ回路。
3. 請求項１に記載の並列モニタ回路において、
   前記内部回路をスタンバイモードに移行し、電圧検出を停止した後は、負電圧検出動作を行い、異常を検出することを特徴とする並列モニタ回路。
4. 請求項１または２に記載の並列モニタ回路において、
   前記電圧制御回路に入力する電圧コードを、専用端子を設けることなく、複数の半導体装置間の制御端子相互間を接続する制御端子を用いて、電圧設定コードが必要のない状態制御信号とマージをとることを特徴とする並列モニタ回路。
5. 請求項１，２または４のいずれか一つに記載の並列モニタ回路において、
   前記電圧制御回路に入力する電圧コードは、専用端子を設けることなく、複数の半導体装置間の制御端子相互間を接続する制御端子を用いて、状態制御信号をコード化することで、信号線をマージすることを特徴とする並列モニタ回路。
6. 請求項１から請求項５のいずれか一つに記載の並列モニタ回路を複数備えたことを特徴とする半導体装置。

Images