JP2011101449A - ２次電池用保護回路および電池パック - Google Patents

Abstract

【課題】保護回路に外部端子を追加することなく、異常電圧を精度良く検出することができる。
【解決手段】２次電池保護回路は、基準電圧を調整する調整回路と、外部端子と、外部端子の電位に基づいて制御信号を出力する制御回路と、制御信号に基づいて、外部端子を調整回路に接続するスイッチ回路とを備える。制御回路は、外部端子の電位に基づいてスイッチ回路を制御し、保護動作を行う保護動作部と、調整回路とを切り替える。２次電池保護回路は、調整回路で調整された基準電圧に基づいて、２次電池の保護動作を行う。
【選択図】図２

Description

本発明は２次電池用保護回路および電池パックに関する。

リチウムイオン電池などの２次電池は、充電することにより繰り返し使用することができる。一般に、複数の２次電池を容器でまとめた電池パックが使用されている。電池パックには、２次電池に対する過充電や過放電を防止する保護回路が内蔵されている。この保護回路に流れる電圧の検出精度は、安全性の観点から高精度が要求される。

そこで、保護回路には、電圧の検出精度を高精度とするためのトリミング用抵抗が設けられている。トリミング用抵抗では、ツェナー・ザッピングやヒューズトリミングの工程によってトリミングが施され、抵抗値が調整される。典型的には、トリミングは保護回路として使用する保護ＩＣ(Integrated Circuit)がウェハー状態のときに行われる。
すなわち、トリミング用抵抗にトリミングを施すことによって、保護回路における基準電圧が調整される。その結果、保護回路の検出精度が高精度となる。

特許文献１には、２次電池の保護回路に関する技術が開示されている。図５に保護回路のブロック図を示す。これによると、各保護回路に備えられたトリミング用抵抗は、トリミングが施される。そのため、過放電や過充電による電圧の検出精度のばらつきが少なくなる。

また、図６に関連するトリミング回路を示す。図６に示したトリミング回路では、デコーダ回路の出力に基づいてスイッチ素子を切り替え、抵抗をショートさせる。これによりトリミング回路は、トリミング用抵抗を調整する。これにより、トリミング回路は保護回路の検出精度を向上することができる。

特許文献２には、半導体装置及びトリミング方法に関する技術が開示されている。図７にシリアルインターフェースを備えたトリミング回路を示す。図７に示したトリミング回路では、外部端子がシリアルインターフェース回路２回路と接続している。これにより、パッケージ化されたＩＣの状態において、トリミング用抵抗を調整することが可能となる。

特開２００２−３４３４４１号公報 特開２００２−０８３９２８号公報

しかしながら特許文献１に開示された方法では、この保護ＩＣを他の構成部品と共に電池パックとして組み立てた場合に、実際の検出電圧は、検出電流が流れる放電用ＦＥＴおよび充電用ＦＥＴのオン抵抗にも依存する。すなわち、単品状態で保護ＩＣのトリミング用抵抗をトリミング調整しても、ＦＥＴと組み合わせた電池パックの状態では、ＦＥＴのオン抵抗の製造ばらつきが、検出電圧のばらつきとなって現れる。

また、特許文献２に開示された方法では、半導体装置に外部端子を追加する必要がある。したがって、保護ＩＣに端子用ＰＡＤを追加することとなり、保護ＩＣのサイズが大きくなる。

本発明は、基準電圧を調整する調整回路と、外部端子と、前記外部端子の電位に基づいて制御信号を出力する制御回路と、前記制御信号に基づいて、前記外部端子を調整回路に接続するスイッチ回路と、を備える２次電池保護回路である。
制御回路が、外部端子の電位に基づいてスイッチ回路を制御しているため、保護回路に外部端子を追加することなく、異常電圧を精度良く検出することができる。

保護回路に外部端子を追加することなく、異常電圧を精度良く検出することができる。

実施の形態１にかかる電池パックの内部構成を示す回路図である。 実施の形態１にかかる回路の構成を示すブロック図である。 実施の形態１にかかる制御回路の図である。 実施の形態１にかかる調整回路の図である。 関連する保護回路の構成を示すブロック図である。 関連するトリミング回路の図である。 関連するトリミング回路の図である。

実施の形態１．
以下、図面を参照して本実施の形態について説明する。
図１は、本実施の形態にかかる電池パックの内部構成を示す回路図である。電池パックは、電池１０１と、プラス端子１０２と、ヒューズ１０３と、トランジスタ（ＦＥＴ）１０４と、トランジスタ（ＦＥＴ）１０５と、マイナス端子１０６と、充電器１０７と、充電スイッチ１０８と、保護回路１０９と、抵抗１２１と、抵抗１２２と、コンデンサ１３１と、コンデンサ１３２と、を備えている。

電池１０１は、例えばリチウムイオン電池である。電池１０１は、正電極がプラス端子１０２に接続され、負電極がヒューズ１０３、ＦＥＴ１０４およびＦＥＴ１０５を介してマイナス端子１０６に接続されている。

ヒューズ１０３は、一端はＦＥＴ１０４と接続され、他端は電池１０１と保護回路１０９のＶｓｓとコンデンサ１３１とを接続しているノードに、接続している。

ＦＥＴ１０４は、一端がヒューズ１０３に接続し、また他の一端がＦＥＴ１０５に接続している。また、ＦＥＴ１０４のゲートは、保護回路１０９の端子Ｄｏｕｔと接続している。

ＦＥＴ１０５は、一端がＦＥＴ１０４に接続し、また他の一端がマイナス端子１０６に接続している。また、ＦＥＴ１０５のゲートは、保護回路１０９の端子Ｃｏｕｔと接続している。

充電器１０７は、プラス端子１０２とマイナス端子１０６との間に接続している。また充電器１０７とプラス端子１０２の間には充電スイッチ１０８が設けられている。プラス端子１０２とマイナス端子１０６の間は、充電スイッチ１０８によって選択的に接続される。

充電スイッチ１０８がオン状態の場合には、電池１０１が充電器１０７と接続された状態となる。これにより、電池１０１の充電が行われる。

保護回路１０９は、端子Ｖｄｄと、端子Ｖｓｓと、端子Ｄｏｕｔと、端子Ｃｏｕｔと、端子Ｖ−と、端子ＤＳを備えている。
端子Ｖｄｄは、抵抗１２１を介して電池１０１の正電極に接続されている。また、端子Ｖｓｓは、電池１０１の負電極に直接接続されている。

保護回路１０９の端子Ｖｄｄと端子Ｖｓｓとの間にはコンデンサ１３１が接続されている。抵抗１２１およびコンデンサ１３１は、保護回路１０９の電源変動を抑える。

保護回路１０９は、過放電、過電流、又は負荷ショートを検出した場合には、端子Ｄｏｕｔから検出信号をＦＥＴ１０４のゲートに出力する。これにより、ＦＥＴ１０４が動作して、電池パックの保護動作が実行される。
また保護回路１０９は、過充電を検出した場合には、端子Ｃｏｕｔから検出信号をＦＥＴ１０５のゲートに出力する。これによりＦＥＴ１０５が動作し、充電を停止させる。

保護回路１０９の端子Ｖ−とマイナス端子１０６との間には、抵抗１２２が接続されている。また、端子Ｖ−とＧＮＤとの間にはコンデンサ１３２が接続されている。抵抗１２２およびコンデンサ１３２は、ノイズを除去するために設けられたものである。

図２は、本実施の形態にかかる回路の回路構成を示すブロック図である。
保護回路１０９は、保護動作部１７０と、制御回路２００と、スイッチ回路２０１ａ〜２０１ｃと、端子Ｖｄｄと、端子Ｖｓｓと、端子ＤＳと、端子Ｃｏｕｔと、端子Ｄｏｕｔと、端子Ｖ−と、調整回路２１０を備える。
保護動作部１７０は、過充電検出用コンパレータ１１１と、過放電検出用コンパレータ１１２と、過電流検出用コンパレータ１１３と、負荷ショート検出用コンパレータ１１４と、抵抗Ｒｃ、Ｒｄ、１２３、１２４と、オシレーター１５０と、カウンター１５１と、第１の論理回路１５２と、第２の論理回路１５３と、レベルシフト回路１５４と、ショートディテクター１５５と、遅延回路１５６と、トランジスタ（ＦＥＴ）１５７と、トランジスタ（ＦＥＴ）１５８を備える。

過充電検出用コンパレータ１１１は、抵抗Ｒｃと、基準電圧を与える電源Ｅｃに接続している。過充電検出用コンパレータ１１１は、抵抗Ｒｃの抵抗値によって設定される。過充電検出用コンパレータ１１１は、抵抗Ｒｃにおける電圧が電源Ｅｃの基準電圧を上回ると、ハイレベルを出力する。過充電検出用コンパレータ１１１から出力された信号は、オシレーター１５０と、第１の論理回路１５２に入力される。

過放電検出用コンパレータ１１２は、抵抗Ｒｄと、基準電圧を与える電源Ｅｃに接続している。過放電検出用コンパレータ１１２は、抵抗Ｒｄの抵抗値に基づいて設定される。過放電検出用コンパレータ１１２は、抵抗Ｒｃにおける電圧が電源Ｅｃの基準電圧を下回ると、ハイレベルを出力する。過放電検出用コンパレータ１１２から出力された信号は、オシレーター１５０と、第２の論理回路１５３に入力される。

過電流検出用コンパレータ１１３は、検出電圧として基準電圧を与える電源Ｅｄと、ＧＮＤに接続している。過電流検出用コンパレータ１１３から出力された信号は、オシレーター１５０に入力される。

負荷ショート検出用コンパレータ１１４は、検出電圧として基準電圧を与える電源Ｅｓと、ＧＮＤに接続している。負荷ショート検出用コンパレータ１１４から出力された信号は、オシレーター１５０と、第１の論理回路１５２に入力される。

オシレーター１５０は、過充電検出用コンパレータ１１１、過放電検出用コンパレータ１１２、過電流検出用コンパレータ１１３及び負荷ショート検出用コンパレータ１１４からの信号に基づき、信号を生成する。また、オシレーター１５０は、生成した信号を、カウンター１５１に出力する。

カウンター１５１は、オシレーター１５０から信号が入力される。カウンター１５１は、入力された信号の周波数をカウントする。またカウンター１５１は、信号を第１の論理回路１５２と、第２の論理回路１５３に出力する。

第１の論理回路１５２には、過充電検出用コンパレータ１１１と、負荷ショート検出用コンパレータ１１４と、カウンター１５１から信号が入力される。第１の論理回路１５２は、入力された信号に基づいて信号を生成し、レベルシフト回路１５４に信号を出力する。

レベルシフト回路１５４は、スイッチ回路２０１ｃと接続している。レベルシフト回路１５４は、第１の論理回路１５２から入力を受ける。レベルシフト回路１５４は、信号のレベルをシフトさせ、信号をＦＥＴ１５７に出力する。レベルシフト回路１５４はＦＥＴ１５７のゲートに信号を出力することで、トランジスタの動作を制御する。

ショートディテクター１５５は端子Ｖ−と接続している。ショートディテクター１５５は、信号を遅延回路１５６に出力する。

遅延回路１５６は、ショートディテクター１５５から信号が入力される。遅延回路１５６では、入力信号に基づく信号を、任意の時間だけ遅延させて論理回路１５３に出力する。

第２の論理回路１５３は、スイッチ回路２０１ｂと接続している。第２の論理回路１５３は、カウンター１５１と、遅延回路１５６と、過放電検出用コンパレータ１１２から信号が入力される。第２の論理回路１５３では、入力された信号に基づいて信号を生成し、信号をＦＥＴ１５８に出力する。

ＦＥＴ１５７の一端が端子Ｖ−に接続し、他の一端が抵抗１２４に接続している。また、ＦＥＴ１５７のゲートは、レベルシフト回路１５４と接続している。

ＦＥＴ１５８の一端がＧＮＤに接続し、他の一端が抵抗１２４に接続している。また、ＦＥＴ１５８のゲートは、第２の論理回路１５３と接続している。

抵抗１２３の一端がスイッチ回路２０１ａの一端と接続し、他端がＧＮＤと接続している。

保護動作部１７０では、過充電検出用コンパレータ１１１の出力信号に基づき、Ｃｏｕｔに信号が出力される。なお、スイッチ回路２０１ｃにおいて、端子Ｃｏｕｔと保護動作部１７０が接続されているものとする。したがって過充電が検出されると、保護動作部１７０から端子Ｃｏｕｔに出力された信号に基づいてＦＥＴ１０５が動作し、充電を停止させる。

また、保護動作部１７０では、過放電検出用コンパレータ１１２、過電流検出用コンパレータ１１３及び負荷ショート検出用コンパレータ１１４の出力信号に基づき、端子Ｄｏｕｔに信号が出力される。なお、スイッチ回路２０１ｂにおいて、端子Ｄｏｕｔと保護動作部１７０が接続されているものとする。したがって過充電が検出されると、保護動作部１７０から端子Ｄｏｕｔに出力された信号に基づいてＦＥＴ１０４が動作し、電池パックの保護動作が実行される。

なお、ＦＥＴ１５７及び１５８は、ショートディテクター１５５で異常が検出された場合に、ショートすることによって、端子Ｖ−において一時的に持ち上げている電圧をＶｓｓと同電位とする。

調整回路２１０は、トリミングを行うために設けられている。調整回路２１０は、入力端子Ａと、入力端子Ｂと、入力端子Ｃと、を備える。また、調整回路２１０は、基準電圧を与える電源Ｅｃに接続している。

スイッチ回路２０１ａは、端子ＤＳの接続先を、保護動作部１７０と、調整回路２１０のいずれかに切り替える。調整回路２１０に切り替える場合には、端子ＤＳは、入力端子Ａと接続する。なお、端子ＤＳから入力端子ＡにＶＦＵＳＥが入力される。

スイッチ回路２０１ｂは、端子Ｄｏｕｔの接続先を、保護動作部１７０と、調整回路２１０のいずれかに切り替える。調整回路２１０に切り替える場合には、端子Ｄｏｕｔは、入力端子Ｂと接続する。なお、端子Ｄｏｕｔから入力端子ＢにＣＬＫ信号が入力される。

スイッチ回路２０１ｂは、端子Ｃｏｕｔの接続先を、保護動作部１７０と、調整回路２１０のいずれかに切り替える。調整回路２１０に切り替える場合には、端子Ｃｏｕｔは、入力端子Ｃと接続する。なお、端子Ｃｏｕｔから入力端子ＣにＤＡＴＡ信号が入力される。

制御回路２００は、端子Ｖ−及びＧＮＤと接続している。また、制御回路２００は、スイッチ回路２０１ａ、２０１ｂ、２０１ｃとそれぞれ接続している。

制御回路２００は、スイッチ回路２０１ａ〜２０１ｃに制御信号を出力する。スイッチ回路２０１ａ〜２０１ｃは、入力された制御信号に基づいて、端子の接続先が保護動作部１７０と、調整回路２１０のいずれかになるよう切り替える。例えば、スイッチ回路２０１ａの動作により、端子ＤＳの接続先は、オシレーター１５０と調整回路２１０とで切り替わる。同様に、スイッチ回路２０１ｂの動作により、端子Ｄｏｕｔの接続先は、第２の論理回路１５３と調整回路２１０とで切り替わる。スイッチ回路２０１ｃの動作により、端子Ｃｏｕｔの接続先は、レベルシフト回路１５４と調整回路２１０とで切り替わる。

図３は、図２に示した制御回路２００の構成例である。制御回路２００は、ヒステリシスインバータＩＮＶ１と、インバータＩＮＶ２、インバータＩＮＶ３を備えている。
ヒステリシスインバータＩＮＶ１は、ヒステリシス特性を有する。また、ヒステリシスインバータＩＮＶ１は、インバータＩＮＶ２及びインバータＩＮＶ３の前段に配置される。すなわち、ヒステリシスインバータＩＮＶ１は、入力側の最前段に配置される。

ヒステリシスインバータＩＮＶ１の入力はＧＮＤに接続される。ヒステリシスインバータＩＮＶ１の正側の電源端子はＶｄｄに、負側の電源端子は端子Ｖ−に接続される。ヒステリシスインバータＩＮＶ１の出力はインバータＩＮＶ２に入力され、インバータＩＮＶ２の出力はインバータＩＮＶ３に入力される。インバータＩＮＶ３の出力は図２におけるスイッチ回路２０１ａ〜２０１ｃに接続される。

図２、３において、端子Ｖ−の入力電圧が端子Ｖｓｓの電圧（グランド電位）に近い場合には、ヒステリシスインバータＩＮＶ１は、ハイレベルの信号を出力する。すなわちＧＮＤからのローレベルの入力が、ハイレベルとして出力される。したがって、インバータＩＮＶ２、ＩＮＶ３により、制御回路２００は、スイッチ回路２０１ａ〜２０１ｃにハイレベルの信号を出力する。
一方、端子Ｖ−の入力電圧を下げると、端子Ｖ−と端子Ｖｓｓの電位差が大きくなる。端子Ｖ−と端子Ｖｓｓの電位差が所定値以上となった場合には、ヒステリシスインバータＩＮＶ１からはローレベルの信号が出力される。すなわちＧＮＤからのローレベルの入力が、ローレベルとして出力される。したがって、インバータＩＮＶ２、ＩＮＶ３の動作により、制御回路２００はスイッチ回路２０１ａ〜２０１ｃにローレベルの信号を出力する。

このように、端子Ｖ−の入力電圧に基づいて制御回路２００の動作が決定する。また、制御回路２００が出力した信号によって、スイッチ回路２０１ａ〜２０１ｃの動作が制御される。端子ＤＳ、端子Ｄｏｕｔ、端子Ｃｏｕｔの接続先は、制御回路２００が出力した信号に基づいて、保護動作部１７０と、調整回路２１０とのいずれかに切り替えられる。すなわち、制御回路２００の出力がハイレベルの場合には、端子ＤＳはオシレーター１５０と接続し、端子Ｄｏｕｔは第２の論理回路１５３と接続し、端子Ｃｏｕｔはレベルシフト回路１５４と接続する。また、制御回路２００の出力がローレベルの場合には、端子ＤＳ、端子Ｄｏｕｔ、端子Ｃｏｕｔは、それぞれ調整回路２１０に接続する。

なお、本実施形態では、前段にヒステリシスインバータＩＮＶ１用いている。この理由は、何らかの原因により入力信号が不安定な状態になった場合に、出力信号をハイレベルまたはローレベルのまま安定させるためである。ヒステリシスインバータＩＮＶ１は、インバータＩＮＶ２及びＩＮＶ３の前段に配置されることが望ましい。すなわち、ヒステリシスインバータＩＮＶ１は、最前段に配置される。

通常の使用状態では端子Ｖ−の入力電圧は、端子Ｖｓｓの電圧に近いので、制御回路２００の出力信号はハイレベルとなる。このとき、スイッチ回路２０１ａは端子ＤＳに、スイッチ回路２０１ｂは論理回路１５３に、スイッチ回路２０１ｃはレベルシフト回路１５４にそれぞれ接続され、２次電池の保護動作を行う。
端子Ｖ−の入力電圧を一定レベルまで下げると、端子Ｖ−の電圧と端子Ｖｓｓの電圧との差が所定の電圧以上となる。これにより、ヒステリシスインバータＩＮＶ１の出力信号が変化し、制御回路２００の出力信号はローレベルとなる。したがって、端子ＤＳ、端子Ｄｏｕｔ、端子Ｃｏｕｔは、それぞれ調整回路２１０に接続される。このように、端子Ｖ−の入力電圧を一定レベルまで下げることで、調整回路２１０を動作させることができる。

図４は、本実施の形態における調整回路２１０の構成例である。調整回路２１０は、典型的には、トリミング用抵抗を備えるトリミング回路である。以下、調整回路２１０はトリミング回路であるものとする。

調整回路２１０は、シリアルインターフェース回路２と、選択回路３と、ヒューズＦＵＳＥ１〜ＦＵＳＥｎ（ｎは２以上の整数）と、抵抗Ｒ１〜Ｒｎと、回路ＬＩＮＥ１〜ＬＩＮＥｎと、デコーダ回路１と、スイッチ素子ＴＲ１１〜ＴＲ１ｍ（ｍは２以上の整数）と、抵抗Ｒ１１〜Ｒ１ｍと、を備えている。

図４において、シリアルインターフェース回路２には、入力端子Ｂ、入力端子Ｃ、端子Ｖ−の３つ端子から信号が入力される。シリアルインターフェース回路２は、入力端子ＢからＣＬＫ信号が入力され、入力端子ＣからＤＡＴＡ信号が入力され、端子Ｖ−からＳＴＢ信号が入力される。また、シリアルインターフェース回路２は、制御信号を選択回路３に出力する。

選択回路３は、シリアルインターフェース回路２から出力された制御信号に基づき、入力端子Ａ（ＶＦＵＳＥ）の接続先となる回路ＬＩＮＥ１〜ＬＩＮＥｎを選択する。これにより、回路ＬＩＮＥ１〜ＬＩＮＥｎの中のいずれか１つと、入力端子Ａ（ＶＦＵＳＥ）が接続される。

選択回路３とデコーダ回路１は、複数の回路ＬＩＮＥ１〜ＬＩＮＥｎにより接続されている。回路ＬＩＮＥ１〜ＬＩＮＥｎには、それぞれ抵抗Ｒ１〜Ｒｎ及びヒューズＦＵＳＥ１〜ＦＵＳＥｎを備える回路がそれぞれ接続されている。
抵抗Ｒ１〜Ｒｎ及びヒューズＦＵＳＥ１〜ＦＵＳＥｎは同数である。また、抵抗Ｒ１〜Ｒｎのうちの１個と、ヒューズＦＵＳＥ１〜ＦＵＳＥｎの１個が、１組となっている。ここで、抵抗Ｒ１〜Ｒｎは、電圧調整用の抵抗素子である。
なお、回路ＬＩＮＥ１〜ＬＩＮＥｎは、ヒューズＦＵＳＥ１〜ＦＵＳＥｎを介してＧＮＤに接続している。また、回路ＬＩＮＥ１〜ＬＩＮＥｎは、抵抗Ｒ１〜Ｒｎを介して端子Ｖｄｄと接続している。回路ＬＩＮＥ１〜ＬＩＮＥｎを介して、信号がＶｄｄからデコーダ回路１に伝送される。

デコーダ回路１は、入力された信号をデコードし、次段のスイッチ素子ＴＲ１１〜ＴＲ１ｍの駆動信号を出力する。

スイッチ素子ＴＲ１１〜ＴＲ１ｍは、デコーダ回路１から出力された駆動信号に基づいて動作する。

抵抗Ｒ１１〜Ｒ１ｍは、基準電圧を調整する抵抗素子である。スイッチ素子ＴＲ１１〜ＴＲ１ｍがオン状態の場合には、対応する抵抗Ｒ１１〜Ｒ１ｍがショートした状態となる。すなわち、スイッチ素子ＴＲ１１〜ＴＲ１ｍは、ショート用素子である。

次に、図４の調整回路２１０の動作について説明する。
入力端子Ａ（ＶＦＵＳＥ）には、ヒューズＦＵＳＥ１〜ＦＵＳＥｎを溶断するための電流が流れている。シリアルインターフェース回路２から出力された制御信号により、回路ＬＩＮＥ１〜ＬＩＮＥｎのいずれかと、入力端子Ａ（ＶＦＵＳＥ）が接続される。したがって、ヒューズＦＵＳＥ１〜ＦＵＳＥｎのいずれかと、入力端子Ａ（ＶＦＵＳＥ）が接続される。これにより、入力端子Ａ（ＶＦＵＳＥ）と接続したヒューズが溶断される。

例えば、ＬＩＮＥ１が入力端子Ａ（ＶＦＵＳＥ）と接続されたものとする。この場合、ヒューズＦＵＳＥ１が溶断される。ヒューズＦＵＳＥ１が溶断されると、デコーダ回路１に接続する回路ＬＩＮＥ１はＧＮＤに接続した状態ではなくなる。したがって、端子Ｖｄｄとデコーダ回路１の接続状態が変更され、デコーダ回路１に入力される信号が変化する。

ここで、回路ＬＩＮＥ１〜ＬＩＮＥｎはｎ本であり、デコーダ回路１に入力される信号は、ｎビットとなる。デコーダ回路１は、入力されたｎビットの信号を駆動信号に変換する。

デコーダ回路１は、信号をデコードし、次段のスイッチ素子ＴＲ１１〜ＴＲ１ｍの駆動信号を出力する。

例えば、デコーダ回路１は駆動信号をスイッチ素子ＴＲ１ｍに出力したものとする。スイッチ素子ＴＲ１ｍは駆動信号に基づいてオン状態となり、スイッチ素子ＴＲ１ｍに接続された抵抗Ｒ１ｍをショートさせる。すなわち、デコーダ回路１から入力された駆動信号に基づいて、ショートする抵抗Ｒ１１〜Ｒ１ｍが選択される。これにより、調整回路２１０では、Ｖｄｄの分圧比が調整され、出力電圧が決定される。

したがって、調整回路２１０では、端子Ｖ−からのシリアルインターフェース回路２への入力信号に基づいて、出力電圧が決定される。調整回路２１０の出力電圧は、保護動作部１７０における基準電圧として使用される。すなわち、調整回路２１０は基準電圧を調整する。

したがって、本実施の形態にかかる保護回路は、調整回路２１０と保護動作部１７０の動作を、端子Ｖ−の入力信号に基づいて切り替えることができる。また、保護回路は、保護動作部１７０で基準電圧として使用される調整回路２１０の出力電圧を、端子Ｖ−の入力信号に基づいて変更することができる。

このような構成および方法によると、特別な外部端子を設けずに、パッケージ化されたＩＣのトリミング用抵抗にトリミングを施すことができる。したがって、チップの形成面積は小さくし、電池パックおける過放電や過充電などによる異常電圧を、精度良く検出することができる。

また、保護回路がウェハーの状態のときにトリミングを行う必要がない。そのため、ＦＥＴ１０４およびＦＥＴ１０５のオン抵抗の製造ばらつきを見込んで、調整回路２１０を過剰に高精度に調整する必要がない。したがって、調整回路２１０の形成面積の縮小化し、調整時間の短縮化を図ることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１ デコーダ回路
２ シリアルインターフェース回路
３ 選択回路
１０１ 電池
１０２ プラス端子
１０３ ヒューズ
１０６ マイナス端子
１０７ 充電器
１０８ 充電スイッチ
１０９ 保護回路
１１１ 過充電検出用コンパレータ
１１２ 過放電検出用コンパレータ
１１３ 過電流検出用コンパレータ
１１４ 負荷ショート検出用コンパレータ
１２１〜１２４ 抵抗
１３１、１３２ コンデンサ
１５７、１５８ ＦＥＴ
１７０ 保護動作部
２００ 制御回路
２０１ａ〜２０１ｃ スイッチ回路
２１０ 調整回路
Ｃｏｕｔ、Ｄｏｕｔ、ＤＳ、Ｖ−、Ｖｄｄ、Ｖｓｓ 端子
Ｅｃ、Ｅｄ、Ｅｓ 電源
ＦＵＳＥ１〜ＦＵＳＥｎ ヒューズ
ＩＮＶ１ ヒステリシスインバータ
ＩＮＶ２、ＩＮＶ３ インバータ
ＬＩＮＥ１〜ＬＩＮＥｎ 回路
Ｒ１１〜Ｒ１ｍ 抵抗
Ｒ１〜Ｒｎ 抵抗
Ｒｃ 抵抗
Ｒｄ 抵抗
ＴＲ１１〜ＴＲ１ｍ スイッチ素子

Claims (6)

1. 基準電圧を調整する調整回路と、
   外部端子と、
   前記外部端子の電位に基づいて制御信号を出力する制御回路と、
   前記制御信号に基づいて、前記外部端子を調整回路に接続するスイッチ回路と、を備える、
   ２次電池保護回路。
2. 前記調整回路は、シリアルインターフェース回路を備え、
   前記シリアルインターフェース回路は、前記外部端子から信号を入力する、
   請求項１に記載の２次電池保護回路。
3. 前記調整回路は、
   複数の抵抗と、
   前記複数の抵抗を独立してショートさせるショート用素子と、を備え、
   外部から入力されたデータに基づいて、前記ショート用素子がショートさせる前記抵抗を決定する、
   請求項１又は請求項２に記載の２次電池保護回路。
4. 前記調整回路は、前記外部端子からの入力信号が、ストローブ信号として入力されている
   請求項１乃至請求項３のいずれか１項に記載の２次電池保護回路。
5. 前記制御回路は、複数のインバータを備え、
   前記複数のインバータうち最前段に配置されたインバータは、ヒステリシス特性を有する、
   請求項１乃至請求項４のいずれか１項に記載の２次電池保護回路。
6. ２次電池と、
   前記２次電池に電源を供給する充電器と、
   請求項１乃至請求項５のいずれか１項に記載された２次電池保護回路と、を備え、
   前記充電器からの電圧に応じた電位が、前記２次電池保護回路が有する外部端子に入力される、
   電池パック。

Images